[go: up one dir, main page]

DE112018007106T5 - Siliciumcarbid-halbleitereinheit - Google Patents

Siliciumcarbid-halbleitereinheit Download PDF

Info

Publication number
DE112018007106T5
DE112018007106T5 DE112018007106.5T DE112018007106T DE112018007106T5 DE 112018007106 T5 DE112018007106 T5 DE 112018007106T5 DE 112018007106 T DE112018007106 T DE 112018007106T DE 112018007106 T5 DE112018007106 T5 DE 112018007106T5
Authority
DE
Germany
Prior art keywords
region
area
relaxation
silicon carbide
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112018007106.5T
Other languages
English (en)
Inventor
Takaaki TOMINAGA
Yutaka Fukui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018007106T5 publication Critical patent/DE112018007106T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H10D84/144—VDMOS having built-in components the built-in components being PN junction diodes in antiparallel diode configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Drift-Schicht (10) und ein Source-Bereich (8) weisen einen ersten Leitfähigkeitstyp auf. Ein Basis-Bereich (7) weist einen zweiten Leitfähigkeitstyp auf. Ein erster Graben (12) durchdringt den Source-Bereich (8) und den Basis-Bereich (7). Eine Gate-Elektrode (1) ist durch eine Gate-Isolierschicht (2) in dem ersten Graben (12) angeordnet. Ein erster Relaxationsbereich (3) ist unterhalb des ersten Grabens (12) angeordnet und weist den zweiten Leitfähigkeitstyp auf. Eine Source-Kontaktstellen-Elektrode (4) ist mit dem ersten Relaxationsbereich (3) elektrisch verbunden. Eine Gate-Kontaktstellen-Elektrode (14) ist in einem Nicht-Element-Bereich (RN) angeordnet. Ein Störstellenbereich (108) ist in dem Nicht-Element-Bereich (RN) angeordnet, ist auf der Drift-Schicht (10) angeordnet und weist den ersten Leitfähigkeitstyp auf. Ein zweiter Graben (112) durchdringt den Störstellenbereich (108). Ein zweiter Relaxationsbereich (103) ist unterhalb des zweiten Grabens (112) angeordnet und weist den zweiten Leitfähigkeitstyp auf.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Siliciumcarbid-Halbleitereinheit.
  • STAND DER TECHNIK
  • Als ein Schaltelement, das in einer Wechselrichterschaltung oder dergleichen verwendet wird, wird häufig eine vertikale Leistungshalbleitereinheit eingesetzt, und insbesondere wird häufig eine vertikale Leistungshalbleitereinheit mit einer Metall-Oxid-Halbleiter(MOS)-Struktur verwendet. Typischerweise werden ein Bipolartransistor mit isoliertem Gate (IGBT) sowie ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) eingesetzt.
  • Die WO 2010/098294 A1 (Patentdokument 1) offenbart zum Beispiel einen MOSFET, und die Japanische Patentanmeldungs-Offenlegungsschrift JP 2004-273 647 A (Patentdokument 2) offenbart einen IGBT. Das Patentdokument 1 offenbart insbesondere einen vertikalen MOSFET mit n-Kanal, bei dem Siliciumcarbid (SiC) als Halbleitermaterial verwendet wird. Ferner offenbart die Veröffentlichung WO 2012/077617 A1 (Patentdokument 3) einen MOSFET mit Graben-Gate mit dem Ziel einer weiteren Reduzierung der EinSpannung eines vertikalen MOSFET mit n-Kanal, bei dem Siliciumcarbid eingesetzt wird.
  • Der MOSFET mit n-Kanal weist eine Drift-Schicht vom n-Typ sowie eine Mulde vom p-Typ auf, die auf der Drift-Schicht vom n-Typ angeordnet ist. Wenn der MOSFET von einem Ein-Zustand in einen Aus-Zustand geschaltet wird, nimmt die Drain-Spannung des MOSFET, d.h. die Spannung der Drain-Elektrode, von nahezu null Volt auf mehrere hundert Volt stark zu. In diesem Fall wird durch eine parasitäre Kapazität, die zwischen der Mulde vom p-Typ und der Drift-Schicht vom n-Typ vorhanden ist, ein Verschiebungsstrom erzeugt. Ein auf der Seite der Drain-Elektrode erzeugter Verschiebungsstrom fließt zu der Drain-Elektrode, und ein auf der Seite der Source-Elektrode erzeugter Verschiebungsstrom fließt durch die Mulde vom p-Typ zu der Source-Elektrode.
  • Hierbei sind in dem vertikalen MOSFET mit n-Kanal typischerweise zusätzlich zu der Mulde vom p-Typ, die eine MOSFET-Zelle bildet, die faktisch als MOSFET fungiert, in einem äußeren peripheren Bereich eines Chips weitere Mulden vom p-Typ angeordnet. Beispiele für derartige weitere Mulden vom p-Typ weisen eine solche auf, die unmittelbar unterhalb einer Gate-Kontaktstelle positioniert ist. Diese Mulden vom p-Typ in dem äußeren peripheren Bereich weisen üblicherweise eine signifikant größere Querschnittsfläche in der horizontalen Ebene (Fläche im Ebenen-Layout) auf als die Mulde vom p-Typ in der MOSFET-Zelle. Dementsprechend muss der vorstehend erwähnte Verschiebungsstrom in den Mulden vom p-Typ in dem äußeren peripheren Bereich auf einem langen Pfad fließen, bis er die Source-Elektrode erreicht.
  • Die Mulden vom p-Typ weisen somit als Strompfade für den Verschiebungsstrom einen hohen elektrischen Widerstand auf. Im Ergebnis kann in den Mulden vom p-Typ ein nicht hinnehmbarer hoher Potentialabfall auftreten. Somit wird in den Mulden vom p-Typ an einer Position, die sich in der Richtung in der Ebene weit entfernt von einer Position befindet, die mit der Source-Elektrode verbunden ist, eine relativ hohe Potentialdifferenz in Bezug auf ein Source-Potential erzeugt. Dadurch können Bedenken in Bezug auf das Auftreten eines dielektrischen Durchschlags aufgrund der Potentialdifferenz aufkommen.
  • In den letzten Jahren hat man begonnen, eine Halbleitereinheit, bei der Siliciumcarbid mit einer Bandlücke eingesetzt wird, die ungefähr drei Mal so groß wie die Bandlücke von Silicium ist, dem allgemein üblichsten Halbleitermaterial, als ein Schaltelement einer Wechselrichterschaltung zu verwenden, und insbesondere hat man einen MOSFET mit n-Kanal eingesetzt. Die Verwendung eines Halbleiters mit einer großen Bandlücke ermöglicht eine Reduktion von Verlusten einer Wechselrichterschaltung. Um die Verluste weiter zu reduzieren, ist es erforderlich, ein Schaltelement mit einer höheren Geschwindigkeit zu treiben.
  • Mit anderen Worten, es ist für eine Reduktion der Verluste erforderlich, dV/dt weiter zu erhöhen, durch das eine Variation einer Drain-Spannung V in Bezug auf eine Zeit t wiedergegeben wird. In einem derartigen Fall wird auch der Verschiebungsstrom erhöht, der durch eine parasitäre Kapazität in die Mulde vom p-Typ fließt. Darüber hinaus ist die Durchführung einer Behandlung zur Reduktion des elektrischen Widerstands durch Dotieren bei Siliciumcarbid schwieriger als bei Silicium. Wenn Siliciumcarbid verwendet wird, besteht somit die Tendenz, dass die Mulde vom p-Typ einen hohen parasitären Widerstand aufweist. Ein derartiger hoher parasitärer Widerstand kann leicht zu einem hohen Potentialabfall in der Mulde vom p-Typ führen. Unter diesen Umständen, wie vorstehend beschrieben, können durch die Verwendung von Siliciumcarbid größere Bedenken in Bezug auf den vorstehend erwähnten dielektrischen Durchlag aufkommen.
  • Bei der vorstehend beschriebenen Technologie gemäß der WO 2010/098294 A1 ist eine Halbleiterschicht vom p-Typ mit einem geringen Widerstand auf der gesamten oberen Oberfläche oder auf einem Teil der oberen Oberfläche der Mulde vom p-Typ angeordnet, die unterhalb der Gate-Kontaktstelle in dem äußeren peripheren Bereich positioniert ist. Dadurch wird eine Reduktion der Spannungsverteilung in der Mulde vom p-Typ aufgrund eines Potentialabfalls ermöglicht, der auftritt, wenn ein Verschiebungsstrom in der unterhalb der Gate-Kontaktstelle positionierten Mulde vom p-Typ fließt.
  • Demzufolge wird eine Potentialdifferenz zwischen der Mulde vom p-Typ und der Gate-Elektrode reduziert. Demzufolge wird ein Durchschlag einer Gate-Isolierschicht reduziert.
  • Im Gegensatz dazu ist bei der Technologie gemäß der WO 2011/007387 A1 (Patentdokument 4) eine Halbleiterschicht vom n-Typ mit einem geringen Widerstand auf der gesamten oberen Oberfläche oder auf einem Teil der oberen Oberfläche der Mulde vom p-Typ angeordnet, die unterhalb der Gate-Kontaktstelle in dem äußeren peripheren Bereich positioniert ist. Dadurch wird im Vergleich zu einem Fall, in dem eine Halbleiterschicht vom p-Typ mit einem geringen Widerstand angeordnet ist, eine weitere Reduktion der Spannungsverteilung in der Mulde vom p-Typ aufgrund eines Potentialabfalls ermöglicht, der dann auftritt, wenn ein Verschiebungsstrom in der unterhalb der Gate-Kontaktstelle positionierten Mulde vom p-Typ fließt. Dadurch wird eine Potentialdifferenz zwischen der Mulde vom p-Typ und der Gate-Elektrode reduziert. Demzufolge wird ein Durchschlag einer Gate-Isolierschicht reduziert.
  • DOKUMENTE ZUM STAND DER TECHNIK
  • Patentdokumente
    • Patentdokument 1: WO 2010/098294 A1
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2004-273 647 A
    • Patentdokument 3: WO 2012/077617 A1
    • Patentdokument 4: WO 2011/007387 A1
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Ein planarer MOSFET und ein MOSFET mit Graben weisen üblicherweise unterschiedliche Konfigurationen ihrer äußeren peripheren Bereiche auf (mit einem allgemeineren Begriff: ihrer „Nicht-Element-Bereiche“). Die Technologien gemäß der WO 2010/098294 A1 und WO 2011/007387 A1 , die vorstehend beschrieben sind, beziehen sich auf einen planaren MOSFET und sind somit nicht zwangsläufig zutreffend für den Graben-Typ.
  • Die vorliegende Erfindung wurde konzipiert, um das vorstehend beschriebene Problem zu lösen, und hat die Aufgabe, eine Siliciumcarbid-Halbleitereinheit mit Graben anzugeben, durch die ein Element-Durchschlag zum Zeitpunkt eines Schaltens reduziert werden kann, indem ein Potentialabfall reduziert wird, der auftritt, wenn ein Verschiebungsstrom fließt.
  • Mittel zum Lösen des Problems
  • Bei einer Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden Erfindung handelt es sich um eine Siliciumcarbid-Halbleitereinheit, die einen Element-Bereich und einen Nicht-Element-Bereich aufweist, der in einer Draufsicht außerhalb des Element-Bereichs angeordnet ist. Die Siliciumcarbid-Halbleitereinheit weist Folgendes auf: ein Siliciumcarbid-Halbleitersubstrat, eine Drift-Schicht, einen Basis-Bereich, einen Source-Bereich, einen ersten Graben, eine Gate-Isolierschicht, eine Gate-Elektrode, einen ersten Relaxationsbereich, eine Source-Kontaktstellen-Elektrode, eine Gate-Kontaktstellen-Elektrode, zumindest einen Störstellenbereich, zumindest einen zweiten Graben sowie zumindest einen zweiten Relaxationsbereich.
  • Das Siliciumcarbid-Halbleitersubstrat erstreckt sich über den Element-Bereich und den Nicht-Element-Bereich hinweg. Die Drift-Schicht ist auf dem Siliciumcarbid-Halbleitersubstrat angeordnet, besteht aus Siliciumcarbid und weist einen ersten Leitfähigkeitstyp auf. Der Basis-Bereich ist in dem Element-Bereich angeordnet, ist auf der Drift-Schicht angeordnet und weist einen zweiten Leitfähigkeitstyp auf, der sich von dem ersten Leitfähigkeitstyp unterscheidet. Der Source-Bereich ist in dem Element-Bereich angeordnet, ist auf dem Basis-Bereich angeordnet und weist den ersten Leitfähigkeitstyp auf.
  • Der erste Graben weist eine seitliche Oberfläche, die den Source-Bereich und den Basis-Bereich durchdringt, sowie eine Bodenfläche auf. Die Gate-Isolierschicht ist auf der seitlichen Oberfläche und auf der Bodenfläche des ersten Grabens angeordnet. Die Gate-Elektrode ist durch die Gate-Isolierschicht in dem ersten Graben angeordnet. Die erste Relaxationsschicht ist unterhalb des ersten Grabens angeordnet, befindet sich in Kontakt mit der Drift-Schicht und weist den zweiten Leitfähigkeitstyp auf. Die Source-Kontaktstellen-Elektrode ist mit dem Source-Bereich und dem ersten Relaxationsbereich elektrisch verbunden.
  • Die Gate-Kontaktstellen-Elektrode ist in dem Nicht-Element-Bereich angeordnet und ist mit der Gate-Elektrode elektrisch verbunden. Der Störstellenbereich ist zumindest in dem Nicht-Element-Bereich angeordnet, ist auf der Drift-Schicht angeordnet und weist den ersten Leitfähigkeitstyp auf. Der zweite Graben weist eine seitliche Oberfläche, die den Störstellenbereich durchdringt, sowie eine Bodenfläche auf. Der zweite Relaxationsbereich ist unterhalb des zweiten Grabens angeordnet, befindet sich in Kontakt mit der Drift-Schicht und weist den zweiten Leitfähigkeitstyp auf.
  • Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung ist der Störstellenbereich auf der Drift-Schicht zum Zeitpunkt eines Schaltens der Siliciumcarbid-Halbleitereinheit mit einer hohen Geschwindigkeit als Teil eines Pfads für einen Verschiebungsstrom enthalten, der durch den zweiten Relaxationsbereich in dem Nicht-Element-Bereich fließt. Dadurch wird der effektive Flächenwiderstand für den Verschiebungsstrom reduziert.
  • Demzufolge wird die Höhe des Potentialabfalls aufgrund des Verschiebungsstroms reduziert. Demzufolge wird die Höhe einer Spannung zwischen einem Potential des zweiten Relaxationsbereichs und einem Gate-Potential aufgrund des Potentialabfalls reduziert. Demzufolge wird der dielektrische Durchschlag zwischen dem zweiten Relaxationsbereich und einem Bereich reduziert, der das Gate-Potential aufweist.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine Draufsicht, die eine Konfiguration einer Siliciumcarbid-Einheit gemäß einer ersten Ausführungsform der vorliegenden Erfindung schematisch darstellt;
    • 2 eine schematische Querschnittsteilansicht entlang einer Linie II-II gemäß 1;
    • 3 eine schematische Querschnittsteilansicht entlang einer Linie III-III gemäß 1;
    • 4 eine schematische Querschnittsteilansicht entlang einer Linie IV-IV gemäß 1;
    • 5 eine Querschnittsteilansicht, die eine Konfiguration einer Siliciumcarbid-Einheit gemäß einer Modifikation der ersten Ausführungsform der vorliegenden Erfindung entlang einer Linie V-V gemäß 6 schematisch darstellt;
    • 6 eine perspektivische Querschnittsteilansicht, die eine Konfiguration der Siliciumcarbid-Einheit gemäß der Modifikation der ersten Ausführungsform der vorliegenden Erfindung ohne eine Teilkonfiguration auf der Seite einer oberen Oberfläche schematisch darstellt;
    • 7 eine Draufsicht, die eine Konfiguration einer Siliciumcarbid-Einheit gemäß einer zweiten Ausführungsform der vorliegenden Erfindung schematisch darstellt;
    • 8 eine schematische Querschnittsteilansicht entlang einer Linie VIII-VIII gemäß 7;
    • 9 eine Querschnittsteilansicht einer Konfiguration einer Siliciumcarbid-Einheit gemäß einer dritten Ausführungsform der vorliegenden Erfindung, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist;
    • 10 eine Querschnittsteilansicht einer Konfiguration einer Siliciumcarbid-Einheit gemäß einer vierten Ausführungsform der vorliegenden Erfindung, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist;
    • 11 eine Querschnittsteilansicht, die eine Konfiguration einer Siliciumcarbid-Einheit gemäß einer fünften Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich darstellt;
    • 12 eine Querschnittsteilansicht einer Konfiguration einer Siliciumcarbid-Einheit gemäß einer sechsten Ausführungsform der vorliegenden Erfindung, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist,
    • 13 eine Querschnittsteilansicht einer Konfiguration einer Siliciumcarbid-Einheit gemäß einer siebten Ausführungsform der vorliegenden Erfindung, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist,
    • 14 eine Querschnittsteilansicht, die eine Konfiguration einer Siliciumcarbid-Einheit gemäß einer achten Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich darstellt;
    • 15 eine Querschnittsteilansicht einer Konfiguration einer Siliciumcarbid-Einheit gemäß einer neunten Ausführungsform der vorliegenden Erfindung, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist;
    • 16 eine Teildraufsicht, die eine Konfiguration einer Siliciumcarbid-Halbleiterschicht einer Siliciumcarbid-Einheit gemäß einer zehnten Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich darstellt;
    • 17 eine Querschnittsteilansicht entlang einer Linie XVII-XVII gemäß 16;
    • 18 eine Querschnittsteilansicht entlang einer Linie XVIII-XVIII gemäß 16;
    • 19 eine Teildraufsicht auf eine Konfiguration einer Siliciumcarbid-Halbleiterschicht einer Siliciumcarbid-Einheit gemäß einer elften Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich bei Betrachtung unter einem Blickwinkel ähnlich jenem gemäß 16;
    • 20 eine Teildraufsicht auf eine Konfiguration einer Siliciumcarbid-Halbleiterschicht einer Siliciumcarbid-Einheit gemäß einer zwölften Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich bei einer Betrachtung unter einem Blickwinkel ähnlich jenem gemäß 16;
    • 21 eine Querschnittsteilansicht, die eine Konfiguration einer Siliciumcarbid-Einheit gemäß einer dreizehnten Ausführungsform der vorliegenden Erfindung in einem Nicht-Element-Bereich darstellt;
    • 22 eine Querschnittsteilansicht einer Konfiguration einer Siliciumcarbid-Einheit gemäß einer vierzehnten Ausführungsform der vorliegenden Erfindung, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Es ist anzumerken, dass die gleichen oder äquivalente Bereiche in den folgenden Zeichnungen mit den gleichen Bezugszeichen bezeichnet werden und eine Beschreibung derselben nicht wiederholt wird.
  • Erste Ausführungsform
  • Konfiguration
  • 1 ist eine Draufsicht, die eine Konfiguration eines MOSFET 701 (Siliciumcarbid-Halbleitereinheit) gemäß einer ersten Ausführungsform schematisch darstellt. Der MOSFET 701 weist in einer Draufsicht einen Element-Bereich RE und einen Nicht-Element-Bereich RN auf. Der Elementbereich RE weist einen Bereich auf, in dem von Gate-Elektroden gesteuerte Kanäle angeordnet sind, und es handelt sich typischerweise um einen Bereich, in dem eine MOSFET-Zelle angeordnet ist, die faktisch als ein MOSFET fungiert.
  • Der Nicht-Element-Bereich RN ist außerhalb des Elements-Bereichs RE angeordnet und weist einen Bereich auf, in dem eine Gate-Kontaktstellen-Elektrode 14 angeordnet ist, um der Gate-Elektrode eine gewünschte Spannung von außen zuzuführen. Durch Ultraschall-Verbinden oder dergleichen wird ein Draht, der aus einem Metall besteht, wie beispielsweise Aluminium, mit der Gate-Kontaktstellen-Elektrode 14 verbunden. Der Nicht-Element-Bereich RN kann einen Anschlussbereich des MOSFET 701 aufweisen.
  • 2 und 3 stellen unterschiedliche Teilquerschnitte in dem Element-Bereich RE entlang einer Linie II-II bzw. einer Linie III-III gemäß 1 schematisch dar. 4 stellt einen Teilquerschnitt in dem Nicht-Element-Bereich RN entlang einer Linie IV-IV gemäß 1 schematisch dar. Es ist anzumerken, dass in diesen Querschnittsdarstellungen und weiteren Querschnittsdarstellungen, die später zu beschreiben sind, Bereiche, die einen p-Typ (einen zweiten Leitfähigkeitstyp) aufweisen, punktiert sind.
  • Der MOSFET 701 weist Folgendes auf: ein Substrat 11 (ein Siliciumcarbid-Halbleitersubstrat), eine epitaxiale Schicht 30 (eine Siliciumcarbid-Halbleiterschicht), eine Gate-Isolierschicht 2, eine Gate-Elektrode 1, eine Gate-Kontaktstellen-Elektrode 14, eine Source-Kontaktstellen-Elektrode 4, eine Drain-Elektrode 104, eine Zwischenisolierschicht 5 sowie einen Isolatorbereich 102. Die epitaxiale Schicht 30 weist Folgendes auf: eine Drift-Schicht 10, einen Basis-Bereich 7, einen Source-Bereich 8, einen Störstellenbereich 108, einen Bereich 6 mit einer hohen Konzentration, einen ersten Relaxationsbereich 3, einen zweiten Relaxationsbereich 103 sowie einen Verbindungsbereich 9. In der epitaxialen Schicht 30 sind ein erster Graben 12 (2 und 3) und ein zweiter Graben 112 (4) angeordnet.
  • Das Substrat 11 erstreckt sich über den Element-Bereich RE und den Nicht-Element-Bereich RN hinweg. Das Substrat 11 weist einen n-Typ auf (einen ersten Leitfähigkeitstyp). Die epitaxiale Schicht 30 wird durch epitaxiales Aufwachsen auf dem Substrat 11 angeordnet und erstreckt sich über den Element-Bereich RE und den Nicht-Element-Bereich RN hinweg.
  • Die Drift-Schicht 10 ist so auf dem Substrat 11 angeordnet, dass sie sich über den Element-Bereich RE und den Nicht-Element-Bereich RN hinweg erstreckt. Die Drift-Schicht 10 besteht aus Siliciumcarbid. Die Drift-Schicht 10 weist den n-Typ auf und weist eine Donator-Konzentration von 1 × 1014 cm-3 bis 1 × 1017 cm-3 auf. Es ist bevorzugt, dass die Donator-Konzentration der Drift-Schicht 10 geringer als die Donator-Konzentration des Substrats 11 ist.
  • Der Basis-Bereich 7 ist in dem Element-Bereich RE angeordnet und ist auf der Drift-Schicht 10 angeordnet. Der Basis-Bereich 7 weist einen p-Typ auf (einen zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet) und weist bevorzugt eine Akzeptor-Konzentration von 1 × 1014 cm-3 bis 1 × 1018 cm-3 auf. Es ist anzumerken, dass die Akzeptor-Konzentration und die Dicke des Basis-Bereichs 7 nicht gleichmäßig sein müssen. Der Source-Bereich 8 ist in dem Element-Bereich RE angeordnet und ist auf dem Basis-Bereich 7 angeordnet.
  • Der Source-Bereich 8 weist den n-Typ auf, weist eine Donator-Konzentration auf, die höher als die Donator-Konzentration der Drift-Schicht 10 ist und weist insbesondere eine Donator-Konzentration von 1 × 1018 cm-3 bis 1 × 1020 cm-3 auf. Der Bereich 6 mit einer hohen Konzentration ist in dem Element-Bereich RE angeordnet, durchdringt den Source-Bereich 8 und reicht bis zu dem Basis-Bereich 7. Der Bereich 6 mit einer hohen Konzentration weist den p-Typ auf, weist eine Akzeptor-Konzentration auf, die höher als die Akzeptor-Konzentration des Basis-Bereichs 7 ist und weist insbesondere eine Akzeptor-Konzentration von 1 × 1019 cm-3 bis 1 × 1021 cm-3 auf.
  • Wie in 2 dargestellt, ist bei der vorliegenden Ausführungsform eine Mehrzahl von ersten Gräben 12 mit Abständen in dem Element-Bereich RE angeordnet. Es ist anzumerken, dass die Mehrzahl von ersten Gräben 12 wie jene in 2 dargestellten in einem bestimmten Querschnitt in dem Ebenen-Layout miteinander verbunden sein können. Der erste Graben 12 weist eine seitliche Oberfläche und eine Bodenfläche auf. Die seitliche Oberfläche des ersten Grabens 12 durchdringt den Source-Bereich 8 und den Basis-Bereich 7. Die seitliche Oberfläche des ersten Grabens 12 reicht in dem Querschnitt gemäß 2 bis zu der Drift-Schicht 10.
  • Auf diese Weise werden in dem Querschnitt gemäß 2 Kanäle des MOSFET konfiguriert. Der erste Relaxationsbereich 3 ist unterhalb des ersten Grabens 12 angeordnet und befindet sich in Kontakt mit der Drift-Schicht 10. Typischerweise befindet sich der erste Relaxationsbereich 3 in Kontakt mit der Bodenfläche des ersten Grabens 12. Der erste Relaxationsbereich 3 weist den p-Typ auf und weist bevorzugt eine Akzeptor-Konzentration von 1 × 1014 cm-3 bis 1 × 1018 cm-3 auf.
  • Es ist anzumerken, dass die Akzeptor-Konzentration und die Dicke des ersten Relaxationsbereichs 3 nicht gleichmäßig sein müssen. Die Gate-Isolierschicht 2 ist auf der seitlichen Oberfläche und auf der Bodenfläche des ersten Grabens 12 angeordnet. Zumindest ein Bereich der Gate-Elektrode 1 ist durch die Gate-Isolierschicht 2 in dem ersten Graben 12 angeordnet.
  • Die Source-Kontaktstellen-Elektrode 4 ist mittels eines ohmschen Übergangs oder eines Schottky-Übergangs mit dem Source-Bereich 8 und dem Bereich 6 mit einer hohen Konzentration elektrisch verbunden. Um diese elektrische Verbindung zu erreichen, befindet sich die Source-Kontaktstellen-Elektrode 4 in Kontakt mit dem Source-Bereich 8 und dem Bereich 6 mit einer hohen Konzentration. Es ist anzumerken, dass ein Bereich der Source-Kontaktstellen-Elektrode 4, um mit dem Source-Bereich 8 und dem Bereich 6 mit einer hohen Konzentration in Kontakt zu kommen, silicidiert sein kann.
  • Mit anderen Worten, es kann die Source-Kontaktstellen-Elektrode 4 eine Silicid-Schicht in Kontakt mit dem Source-Bereich 8 und dem Bereich 6 mit einer hohen Konzentration aufweisen. Die Source-Kontaktstellen-Elektrode 4 ist durch die Zwischenisolierschicht 5 von der Gate-Elektrode 1 getrennt.
  • Die Source-Kontaktstellen-Elektrode 4 ist mit dem ersten Relaxationsbereich 3 elektrisch verbunden. Bei der vorliegenden Ausführungsform ist die Source-Kontaktstellen-Elektrode 4 nur durch einen den p-Typ aufweisenden Halbleiterbereich mit dem ersten Relaxationsbereich 3 verbunden, der den p-Typ aufweist. Wie in 3 dargestellt, ist die Source-Kontaktstellen-Elektrode 4 insbesondere durch den Bereich 6 mit einer hohen Konzentration, den Basis-Bereich 7 sowie den Verbindungsbereich 9 mit dem ersten Relaxationsbereich 3 verbunden. Um eine derartige elektrische Verbindung in einem Bereich zwischen dem Basis-Bereich 7 und der Bodenfläche des ersten Grabens 12 zu erreichen, ist der Verbindungsbereich 9 benachbart zu der seitlichen Oberfläche des ersten Grabens 12 angeordnet.
  • Wie vorstehend beschrieben, weist der Verbindungsbereich 9 den p-Typ auf und weist bevorzugt eine Akzeptor-Konzentration von 1 × 1014 cm-3 bis 1 × 1018 cm-3 auf. Es ist anzumerken, dass die Akzeptor-Konzentration und die Dicke des Verbindungsbereichs 9 nicht gleichmäßig sein müssen. In dem Ebenen-Layout kann eine Mehrzahl von Verbindungsbereichen 9 getrennt voneinander angeordnet sein. Wenngleich in 3 der Verbindungsbereich 9 auf beiden Seiten des ersten Grabens 12 angeordnet ist, ist es ferner möglich, dass der Verbindungsbereich 9 lediglich auf einer von beiden Seiten angeordnet ist.
  • Ferner können eine Anordnung des einen Verbindungsbereichs 9, der auf der einen Seite des ersten Grabens 12 angeordnet ist, und eine Anordnung des anderen Verbindungsbereichs 9, der auf der anderen Seite des ersten Grabens 12 angeordnet ist, in der longitudinalen Richtung des ersten Grabens 12 unterschiedlich sein.
  • Die Gate-Kontaktstellen-Elektrode 14 ist in dem Nicht-Element-Bereich RN angeordnet und ist mittels eines ohmschen Übergangs oder eines Schottky-Übergangs mit der Gate-Elektrode 1 elektrisch verbunden. Um diese elektrische Verbindung zu erreichen, weist die Gate-Elektrode 1 zum Beispiel einen Bereich auf, der sich von dem Element-Bereich RE zu dem Nicht-Element-Bereich RN erstreckt, und dieser sich erstreckende Bereich befindet sich in Kontakt mit der Gate-Kontaktstellen-Elektrode 14 in dem Nicht-Element-Bereich RN. Auf diese Weise ist ein ohmscher Kontakt oder ein Schottky-Kontakt zwischen der Gate-Kontaktstellen-Elektrode 14 und der Gate-Elektrode 1 angeordnet.
  • Der Störstellenbereich 108 ist zumindest in dem Nicht-Element-Bereich RN angeordnet und ist auf der Drift-Schicht 10 angeordnet. Der Störstellenbereich 108 weist den n-Typ auf und weist eine Donator-Konzentration auf, die höher als die Donator-Konzentration der Drift-Schicht 10 ist. Insbesondere ist die Donator-Konzentration des Störstellenbereichs 108 gleich 1 × 1018 cm-3 bis 1 × 1020 cm-3 und kann gleich der Donator-Konzentration des Source-Bereichs 8 sein oder kann sich von dieser unterscheiden. Der Störstellenbereich 108 ist durch die Zwischenisolierschicht 5 von der Gate-Kontaktstellen-Elektrode 14 getrennt. Es ist anzumerken, dass es bevorzugt ist, dass der Störstellenbereich 108 bei der vorliegenden Ausführungsform mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden ist, der Störstellenbereich 108 kann jedoch von der Source-Kontaktstellen-Elektrode 4 auch isoliert sein.
  • Ferner ist es bevorzugt, dass der Störstellenbereich 108 mit dem ersten Relaxationsbereich 3 elektrisch verbunden ist, der Störstellenbereich 108 kann jedoch von dem ersten Relaxationsbereich 3 auch isoliert sein. Es ist anzumerken, dass dann, wenn der Störstellenbereich 108 von der Source-Kontaktstellen-Elektrode 4 isoliert ist, ein Verschiebungsstrom, der von dem zweiten Relaxationsbereich 103 über die Drift-Schicht 10 zu dem Störstellenbereich 108 fließt, über eine gewisse Kapazität in irgendeine der vorstehend beschriebenen Elektroden fließen kann oder erneut über eine pn-Übergangs-Kapazität in den zweiten Relaxationsbereich 103 fließen kann.
  • Der zweite Graben 112 (4) ist in dem Nicht-Element-Bereich RN angeordnet. Der zweite Graben 112 weist eine seitliche Oberfläche und eine Bodenfläche auf. Die seitliche Oberfläche des zweiten Grabens 112 durchdringt den Störstellenbereich 108 und reicht bis zu der Drift-Schicht 10. Der zweite Graben 112 kann eine Tiefe aufweisen, welche die gleiche wie die Tiefe des ersten Grabens 12 ist. Wie in 4 dargestellt, ist bei der vorliegenden Ausführungsform eine Mehrzahl von zweiten Gräben 112 mit Abständen angeordnet. Es ist anzumerken, dass die Mehrzahl von zweiten Gräben 112 wie jene in 4 dargestellten in einem bestimmten Querschnitt in dem Ebenen-Layout miteinander verbunden sein kann.
  • Der zweite Relaxationsbereich 103 ist unterhalb des zweiten Grabens 112 angeordnet und befindet sich in Kontakt mit der Drift-Schicht 10. Typischerweise befindet sich der zweite Relaxationsbereich 103 in Kontakt mit der Bodenfläche des zweiten Grabens 112. Der zweite Relaxationsbereich 103 weist den p-Typ auf und weist bevorzugt eine Akzeptor-Konzentration von 1 × 1014 cm-3 bis 1 × 1018 cm-3 auf. Es ist anzumerken, dass die Akzeptor-Konzentration und die Dicke des zweiten Relaxationsbereich 103 nicht gleichmäßig sein müssen. Der zweite Relaxationsbereich 103 kann eine Akzeptor-Konzentration aufweisen, welche die gleiche wie die Akzeptor-Konzentration des ersten Relaxationsbereichs 3 ist.
  • Es ist anzumerken, dass es bevorzugt ist, dass der zweite Relaxationsbereich 103 bei der vorliegenden Ausführungsform mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden ist, der zweite Relaxationsbereich 103 kann jedoch von der Source-Kontaktstellen-Elektrode 4 auch isoliert sein. Ferner ist es bevorzugt, dass der zweite Relaxationsbereich 103 mit dem ersten Relaxationsbereich 3 elektrisch verbunden ist, der zweite Relaxationsbereich 103 kann jedoch von dem ersten Relaxationsbereich 3 auch isoliert sein. Ferner kann der zweite Relaxationsbereich 103 mit dem ersten Relaxationsbereich 3 direkt verbunden sein.
  • Der Isolatorbereich 102 ist in dem zweiten Graben 112 angeordnet und füllt den zweiten Graben 112. Bei der vorliegenden Ausführungsform ist der zweite Graben 112 nur mit einem Isolator gefüllt. Materialien des Isolatorbereichs 102 müssen nicht gleichmäßig sein. Zum Beispiel besteht ein Bereich des Isolatorbereichs 102, welcher der seitlichen Oberfläche und der Bodenfläche des zweiten Grabens 112 gegenüberliegt, aus einem Material, welches das gleiche wie ein Material der Gate-Isolierschicht 2 ist (2), und ein anderer Bereich des Isolator-Bereichs 102, der den zweiten Graben 112 durch den vorstehend erwähnten Bereich füllt, besteht aus einem Material, welche das gleiche wie ein Material der Zwischenisolierschicht 5 ist.
  • Die Drain-Elektrode 104 ist auf einer Oberfläche (einer unteren Oberfläche gemäß 2 bis 4) des Substrats 11 angeordnet, die einer Oberfläche gegenüberliegt, auf der die Drift-Schicht 10 angeordnet ist. Auf diese Weise ist die Drain-Elektrode 104 durch das Substrat 11, das den n-Typ aufweist, mit der den n-Typ aufweisenden Drift-Schicht 10 elektrisch verbunden. Insbesondere ist zwischen der Drain-Elektrode 104 und der Drift-Schicht 10 zumindest eine Grenzschicht (bei der vorliegenden Ausführungsform zwei Grenzschichten) angeordnet, die einen ohmschen Übergang bildet, oder eine Grenzschicht angeordnet, die einen Schottky- Übergang bildet. Es ist anzumerken, dass der Übergangsbereich zwischen der Drain-Elektrode 104 und der Drift-Schicht 10 ein Silicid aufweisen kann.
  • Es ist anzumerken, dass es sich bei dem ersten Leitfähigkeitstyp bei der vorliegenden Ausführungsform um den n-Typ und bei dem zweiten Leitfähigkeitstyp um den p-Typ handelt. Als eine Modifikation können diese Leitfähigkeitstypen jedoch auch umgekehrt sein. In einem derartigen Fall sind die bei der vorstehenden Beschreibung in Bezug auf Störstellenkonzentrationen verwendeten Begriffe „Donator-Konzentration“ und „Akzeptor-Konzentration“ auszutauschen. Ferner ist das in 1 dargestellte Ebenen-Layout lediglich illustrativ, und für den Nicht-Element-Bereich RN kann in dem Ebenen-Layout irgendeine beliebige Anordnung eingesetzt werden.
  • Effekte
  • Gemäß der vorliegenden Ausführungsform ist der Störstellenbereich 108 auf der Drift-Schicht 10 zum Zeitpunkt eines Schaltens des MOSFET 701 mit einer hohen Geschwindigkeit als ein Pfad für einen Verschiebungsstrom enthalten, der durch den zweiten Relaxationsbereich 103 in dem Nicht-Element-Bereich RN hindurchfließt (4). Dadurch wird der effektive Flächenwiderstand für den Verschiebungsstrom reduziert. Demzufolge wird die Höhe eines Potentialabfalls aufgrund des Verschiebungsstroms reduziert.
  • Demzufolge wird die Höhe einer Spannung zwischen einem Potential des zweiten Relaxationsbereichs 103 und einem Gate-Potential aufgrund des Potentialabfalls reduziert. Demzufolge wird ein dielektrischer Durchschlag zwischen dem zweiten Relaxationsbereich 103 und einem ein Gate-Potential aufweisenden Bereich, das heißt der Gate-Kontaktstellen-Elektrode 14, reduziert.
  • Insbesondere fließt ein Verschiebungsstrom zum Zeitpunkt eines Ausschaltens aufgrund eines Durchlassstroms in dem pn-Übergang zwischen dem zweiten Relaxationsbereich 103 und der Drift-Schicht 10 vor allem in einer Richtung von dem zweiten Relaxationsbereich 103 zu dem Störstellenbereich 108.
  • Zum Zeitpunkt eines Einschaltens fließt ein Verschiebungsstrom durch die pn-Übergangs-Kapazität zwischen dem zweiten Relaxationsbereich 103 und der Drift-Schicht 10 vor allem in einer Richtung von dem Störstellenbereich 108 zu dem zweiten Relaxationsbereich 103.
  • Diese Verschiebungsströme erfahren aufgrund einer hohen Störstellenkonzentration des Störstellenbereichs 108 einen geringen Flächenwiderstand, und ein derartiger geringer Flächenwiderstand ermöglicht es , dass die Verschiebungsströme mit einem geringen Potentialabfall durch den Störstellenbereich 108 hindurchfließen.
  • Modifikation
  • 5 ist eine Querschnittsteilansicht, die eine Konfiguration eines MOSFET 701V (Siliciumcarbid-Einheit) gemäß einer Modifikation der ersten Ausführungsform entlang einer Linie V-V gemäß 6 schematisch darstellt. 6 ist eine perspektivische Querschnittsteilansicht, die eine Konfiguration des MOSFET 701V ohne eine Teilkonfiguration auf der Seite einer oberen Oberfläche schematisch darstellt.
  • Um eine elektrische Verbindung zwischen der Source-Kontaktstellen-Elektrode 4 und dem ersten Relaxationsbereich 3 zu erreichen, verbindet ein Halbleiterbereich vom p-Typ, wie beispielsweise der Verbindungsbereich 9, die Source-Kontaktstellen-Elektrode 4 und den ersten Relaxationsbereich 3 in dem MOSFET 701 miteinander (3). Bei dieser Modifikation (5) befindet sich jedoch die Source-Kontaktstellen-Elektrode 4 in Kontakt mit dem ersten Relaxationsbereich 3. Infolge dieses Kontakts ist ein ohmscher Übergang oder ein Schottky-Übergang zwischen der Source-Kontaktstellen-Elektrode 4 und dem ersten Relaxationsbereich 3 angeordnet.
  • Dieser Kontakt wird durch eine Konfiguration erreicht, bei der ein Kontakt 15, der sich in der Zwischenisolierschicht 5 erstreckt, so in der Source-Kontaktstellen-Elektrode 4 angeordnet ist, dass er bis zu dem ersten Relaxationsbereich 3 reicht. Der Kontakt 15 kann in einem Graben angeordnet sein, der in der epitaxialen Schicht 30 angeordnet ist. Der Graben kann in dem Elementbereich RE angeordnet sein und kann mit dem ersten Graben 12 integriert sein, wie in der Zeichnung dargestellt.
  • Es ist anzumerken, dass in dem in 5 dargestellten Querschnitt eine Mehrzahl von ersten Relaxationsbereichen 3 voneinander getrennt ist, diese in dem Ebenen-Layout jedoch miteinander verbunden sind.
  • Zweite Ausführungsform
  • 7 ist eine Draufsicht, die eine Konfiguration eines MOSFET 702 (Siliciumcarbid-Halbleitereinheit) gemäß einer zweiten Ausführungsform schematisch darstellt. In der Draufsicht weist der MOSFET 702 einen Kontaktbereich RC zwischen dem Elementbereich RE und dem Nicht-Element-Bereich RN auf.
  • 8 ist eine schematische Querschnittsteilansicht entlang einer Linie VIII-VIII gemäß 7. Bei der vorliegenden Ausführungsform ist ein dritter Graben 212 in der epitaxialen Schicht 30 zumindest in einem Bereich des Kontaktbereichs RC angeordnet. Der dritte Graben 212 weist eine seitliche Oberfläche und eine Bodenfläche auf. Der dritte Graben 212 weist eine Tiefe auf, welche die gleiche wie die Tiefe des ersten Grabens 12 ist.
  • Der MOSFET 702 weist einen dritten Relaxationsbereich 203 auf, der in dem Kontaktbereich RC angeordnet ist. Insbesondere ist der dritte Relaxationsbereich 203 unterhalb des dritten Grabens 212 angeordnet und befindet sich in Kontakt mit der Drift-Schicht 10. Typischerweise befindet sich der dritte Relaxationsbereich 203 in Kontakt mit der Bodenfläche des dritten Grabens 212. Der dritte Relaxationsbereich 203 weist den p-Typ auf. Der dritte Relaxationsbereich 203 kann eine Akzeptor-Konzentration aufweisen, welche die gleiche wie die Akzeptor-Konzentration des ersten Relaxationsbereichs 3 ist.
  • Der dritte Relaxationsbereich 203 ist mit dem zweiten Relaxationsbereich 103 elektrisch verbunden. Insbesondere ist der dritte Relaxationsbereich 203 in dem Querschnitt gemäß 8 von dem zweiten Relaxationsbereich 103 getrennt, ist jedoch in dem Ebenen-Layout mit dem zweiten Relaxationsbereich 103 verbunden. Es ist anzumerken, dass es bevorzugt ist, dass der dritte Relaxationsbereich 203 in dem Ebenen-Layout mit dem ersten Relaxationsbereich 3 verbunden ist, der dritte Relaxationsbereich 203 muss jedoch nicht mit dem ersten Relaxationsbereich 3 verbunden sein.
  • Der dritte Relaxationsbereich 203 ist mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden. Um diese elektrische Verbindung zu erreichen, weist die Source-Kontaktstellen-Elektrode 4 in dem dritten Graben 212 typischerweise einen Kontakt 215 auf, der sich in der Zwischenisolierschicht 5 erstreckt und bis zu dem dritten Relaxationsbereich 203 reicht.
  • Befindet sich der Kontakt 215 in Kontakt mit dem dritten Relaxationsbereich 203, sind die Source-Kontaktstellen-Elektrode 4 und der dritte Relaxationsbereich 203 mittels eines ohmschen Übergangs oder eines Schottky-Übergangs verbunden. Es ist anzumerken, dass die Source-Kontaktstellen-Elektrode 4 in dem Übergangsbereich zwischen der Source-Kontaktstellen-Elektrode 4 und dem dritten Relaxationsbereich 203 ein Silicid aufweisen kann.
  • Die vorstehende Konfiguration ermöglicht eine elektrische Verbindung des zweiten Relaxationsbereichs 103 mit der Source-Kontaktstellen-Elektrode 4. Insbesondere ist der zweite Relaxationsbereich 103, der den p-Typ aufweist, nur durch den dritten Relaxationsbereich 203, der den p-Typ aufweist, mit der Source-Kontaktstellen-Elektrode 4 verbunden.
  • Es ist anzumerken, dass ein Bereich der Gate-Elektrode 1 und ein Bereich der Gate-Kontaktstellen-Elektrode 14 in dem dritten Graben 212 in Kontakt miteinander angeordnet sein können. Auf diese Weise wird eine elektrische Verbindung zwischen der Gate-Elektrode 1 und der Gate-Kontaktstellen-Elektrode 14 erreicht.
  • Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen ersten Ausführungsform, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Gemäß der vorliegenden Ausführungsform ist der zweite Relaxationsbereich 103 durch den dritten Relaxationsbereich 203 mit der Source-Kontaktstellen-Elektrode 4 verbunden. Auf diese Weise kann bewirkt werden, dass ein Verschiebungsstrom, der zum Zeitpunkt eines Schaltens mit einer hohen Geschwindigkeit in dem zweiten Relaxationsbereich 103 fließt, ausreichend zu der Source-Kontaktstellen-Elektrode 4 hin oder von der Source-Kontaktstellen-Elektrode 4 weg fließt. Demzufolge wird die Höhe eines Potentialabfalls aufgrund des Verschiebungsstroms weiter reduziert.
  • Demzufolge wird die Höhe einer Spannung zwischen einem Potential des zweiten Relaxationsbereichs 103 und einem Gate-Potential aufgrund des Potentialabfalls weiter reduziert. Demzufolge wird ein dielektrischer Durchschlag zwischen dem zweiten Relaxationsbereich 103 und einem Bereich, der das Gate-Potential aufweist, das heißt der Gate-Kontaktstellen-Elektrode 14, sicherer reduziert.
  • Es ist anzumerken, dass das in 7 dargestellte Ebenen-Layout lediglich illustrativ ist und in dem Ebenen-Layout irgendeine beliebige Anordnung für den Nicht-Element-Bereich RN eingesetzt werden kann. Ferner ist die Konfiguration zum Erreichen einer elektrischen Verbindung zwischen der Source-Kontaktstellen-Elektrode 4 und dem zweiten Relaxationsbereich 103 nicht auf die in 8 dargestellte Konfiguration beschränkt, und diese können sich zum Beispiel in Kontakt miteinander befinden.
  • Dritte Ausführungsform
  • 9 ist eine Querschnittsteilansicht einer Konfiguration eines MOSFET 703 (Siliciumcarbid-Halbleitereinheit) gemäß einer dritten Ausführungsform, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist. In der Draufsicht (siehe 7) weist der MOSFET 703 zwischen dem Elementbereich RE und dem Nicht-Element-Bereich RN einen Kontaktbereich RC auf, in dem ein Bereich des Störstellenbereichs 108 (9) angeordnet ist. In dem Kontaktbereich RC sind der Störstellenbereich 108 und die Source-Kontaktstellen-Elektrode 4 elektrisch verbunden. Um diese elektrische Verbindung zu erreichen, weist die Source-Kontaktstellen-Elektrode 4 typischerweise in dem Kontaktbereich RC einen Kontakt 115 auf, der sich in der Zwischenisolierschicht 5 erstreckt und bis zu dem Störstellenbereich 108 reicht.
  • Befindet sich der Kontakt 115 in Kontakt mit dem Störstellenbereich 108, so ist ein ohmscher Übergang oder ein Schottky-Übergang zwischen der Source-Kontaktstellen-Elektrode 4 und dem Störstellenbereich 108 angeordnet. Auf diese Weise sind der Störstellenbereich 108 und die Source-Kontaktstellen-Elektrode 4 in dem Kontaktbereich RC elektrisch verbunden. Es ist anzumerken, dass der Kontakt 215 (8: zweite Ausführungsform) bei der vorliegenden Ausführungsform nicht angeordnet ist.
  • Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen ersten oder zweiten Ausführungsform, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Gemäß der vorliegenden Ausführungsform ist der Störstellenbereich 108 mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden. Auf diese Weise kann bewirkt werden, dass ein Verschiebungsstrom, der zum Zeitpunkt eines Schaltens mit einer hohen Geschwindigkeit in dem Störstellenbereich 108 fließt, ausreichend zu der Source-Kontaktstellen-Elektrode 4 hin oder von der Source-Kontaktstellen-Elektrode 4 weg fließt. Demzufolge wird die Höhe eines Potentialabfalls aufgrund des Verschiebungsstroms weiter reduziert.
  • Demzufolge wird die Höhe einer Spannung zwischen einem Potential des zweiten Relaxationsbereichs 103 und einem Gate-Potential aufgrund des Potentialabfalls weiter reduziert. Demzufolge wird ein dielektrischer Durchschlag zwischen dem zweiten Relaxationsbereich 103 und einem Bereich, der das Gate-Potential aufweist, das heißt der Gate-Kontaktstellen-Elektrode 14, sicherer reduziert.
  • Vierte Ausführungsform
  • 10 ist eine Querschnittsteilansicht einer Konfiguration eines MOSFET 704 (Siliciumcarbid-Halbleitereinheit) gemäß einer vierten Ausführungsform, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist. Bei dem MOSFET 704 sind sowohl der bei der zweiten Ausführungsform beschriebene Kontakt 215 als auch der bei der dritten Ausführungsform beschriebene Kontakt 115 angeordnet. Diese Konfiguration ruft die Effekte sowohl der zweiten als auch der dritten Ausführungsform hervor.
  • Fünfte Ausführungsform
  • 11 ist eine Querschnittsteilansicht, die eine Konfiguration eines MOSFET 705 (Siliciumcarbid-Halbleitereinheit) gemäß einer fünften Ausführungsform in dem Nicht-Element-Bereich RN darstellt. Der MOSFET 705 weist anstelle des Isolatorbereichs 102 (4: erste Ausführungsform) eine Isolierschicht 202 an der inneren Oberfläche sowie einen Bereich 101 mit einem geringen Widerstand auf.
  • Die Isolierschicht 202 an der inneren Oberfläche ist auf der seitlichen Oberfläche und auf der Bodenfläche des zweiten Grabens 112 angeordnet. Bei einem Material für die Isolierschicht 202 an der inneren Oberfläche kann es sich um das gleiche Material wie jenes der Gate-Isolierschicht 2 handeln (2: erste Ausführungsform).
  • Der Bereich 101 mit einem geringen Widerstand ist durch die Isolierschicht 202 an der inneren Oberfläche in dem zweiten Graben 112 angeordnet. Der Bereich 101 mit einem geringen Widerstand ist durch die Zwischenisolierschicht 5 von der Gate-Kontaktstellen-Elektrode 14 elektrisch isoliert. Der Bereich 101 mit einem geringen Widerstand besteht aus einem Metall oder einem dotierten Halbleiter. Auf diese Weise weist der Bereich 101 mit einem geringen Widerstand einen geringen spezifischen elektrischen Widerstand auf. Bei einem Material für den Bereich 101 mit einem geringen Widerstand kann es sich um das gleiche Material wie jenes der Gate-Elektrode 1 handeln (2: erste Ausführungsform).
  • Es ist anzumerken, dass die Konfiguration mit Ausnahme jener vorstehend beschriebenen im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen ersten bis vierten Ausführungsform ist, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt. Die vorliegende Ausführungsform ruft außerdem im Wesentlichen die gleichen Effekte wie jene der vorstehend beschriebenen ersten bis vierten Ausführungsform hervor.
  • Sechste Ausführungsform
  • 12 ist eine Querschnittsteilansicht einer Konfiguration eines MOSFET 706 (Siliciumcarbid-Einheit) gemäß einer sechsten Ausführungsform, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist. Der MOSFET 706 weist einen Kontakt 215 ähnlich jenem bei der zweiten Ausführungsform auf (8) und weist eine Isolierschicht 202 an der inneren Oberfläche und einen Bereich 101 mit einem geringen Widerstand ähnlich jenen bei der fünften Ausführungsform auf (11).
  • Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen ersten Ausführungsform, und somit sind die gleichen oder entsprechende Element mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt. Die vorliegende Ausführungsform ruft im Wesentlichen die gleichen Effekte wie jene der vorstehend beschriebenen zweiten und fünften Ausführungsform hervor.
  • Siebte Ausführungsform
  • 13 ist eine Querschnittsteilansicht einer Konfiguration eines MOSFET 707 (Siliciumcarbid-Einheit) gemäß einer siebten Ausführungsform, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist. Der MOSFET 707 weist einen Kontakt 115 ähnlich jenem bei der dritten Ausführungsform auf (9) und weist eine Isolierschicht 202 an der inneren Oberfläche sowie einen Bereich 101 mit einem geringen Widerstand ähnlich jenen bei der fünften Ausführungsform auf (11).
  • Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen ersten Ausführungsform, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt. Die vorliegende Ausführungsform ruft im Wesentlichen die gleichen Effekte wie jene der vorstehend beschriebenen dritten und fünften Ausführungsform hervor.
  • Achte Ausführungsform
  • 14 ist eine Querschnittsteilansicht, die eine Konfiguration eines MOSFET 708 (Siliciumcarbid-Halbleitereinheit) gemäß einer achten Ausführungsform in dem Nicht-Element-Bereich RN darstellt. Der MOSFET 708 weist einen Verbindungsbereich 109 auf. Der Verbindungsbereich 109 ist benachbart zu der seitlichen Oberfläche des zweiten Grabens 112 angeordnet und ist mit dem zweiten Relaxationsbereich 103 und dem Störstellenbereich 108 verbunden. Der Verbindungsbereich 109 weist den p-Typ auf und weist bevorzugt eine Akzeptor-Konzentration von 1 × 1014 cm-3 bis 1 × 1018 cm-3 auf. Es ist anzumerken, dass der MOSFET 708, wie in 11 dargestellt, einen Querschnitt aufweisen kann, in dem der Verbindungsbereich 109 nicht angeordnet ist.
  • Wenngleich der Verbindungsbereich 109 in 14 auf beiden Seiten des zweiten Grabens 112 angeordnet ist, ist es ferner möglich, dass der Verbindungsbereich 109 lediglich auf einer von beiden Seiten desselben angeordnet ist. Ferner können sich eine Anordnung des einen Verbindungsbereichs 109, der auf der einen Seite des zweiten Grabens 112 angeordnet ist, und eine Anordnung des anderen Verbindungs-Bereichs 109, der auf der anderen Seite des zweiten Grabens 112 angeordnet ist, in der longitudinalen Richtung des zweiten Grabens 112 unterscheiden. Die Akzeptor-Konzentration und die Dicke des Verbindungsbereichs 109 müssen nicht gleichmäßig sein.
  • Es ist anzumerken, dass die Konfiguration mit Ausnahme jener vorstehend beschriebenen im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen ersten bis vierten Ausführungsform ist, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt. Ferner kann der Verbindungsbereich 109 (14) als eine Modifikation bei der fünften bis siebten Ausführungsform (11 bis 13) eingesetzt werden, welche die Isolierschicht 202 an der inneren Oberfläche und den Bereich 101 mit einem geringen Widerstand aufweisen.
  • Gemäß der vorliegenden Ausführungsform ist der Verbindungsbereich 109 zwischen dem zweiten Relaxationsbereich 103 und dem Störstellenbereich 108 angeordnet. Auf diese Weise kann bewirkt werden, dass ein Verschiebungsstrom zum Zeitpunkt eines Schaltens des MOSFET 708 mit einer hohen Geschwindigkeit effektiv zwischen dem Relaxationsbereich 103 und dem Störstellenbereich 108 fließt. Zum Zeitpunkt eines Ausschaltens fließt ein Verschiebungsstrom aufgrund eines Durchlassstroms in dem pn-Übergang zwischen dem Verbindungsbereich 109 und dem Störstellenbereich 108 vor allem von dem zweiten Relaxationsbereich 103 durch den Verbindungsbereich 109 zu dem Störstellenbereich 108.
  • Zum Zeitpunkt eines Einschaltens fließt ein Verschiebungsstrom durch die pn-Übergangs-Kapazität zwischen dem Verbindungsbereich 109 und dem Störstellenbereich 108 vor allem von dem Störstellenbereich 108 durch den Verbindungsbereich 109 zu dem zweiten Relaxationsbereich 103. Diese Verschiebungsströme können infolge der Anordnung des Verbindungsbereichs 109 mit einem geringen Potentialabfall fließen.
  • Neunte Ausführungsform
  • 15 ist eine Querschnittsteilansicht einer Konfiguration eines MOSFET 709 (Siliciumcarbid-Einheit) gemäß einer neunten Ausführungsform, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist. Der MOSFET 709 weist einen Kontakt 115 und einen Kontakt 215 ähnlich jenen bei der vierten Ausführungsform auf (10) und weist eine Isolierschicht 202 an der inneren Oberfläche und einen Bereich 101 mit einem geringen Widerstand ähnlich jenen bei der fünften Ausführungsform auf (11).
  • Die Konfiguration, mit Ausnahme jener vorstehend beschriebenen, ist im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen ersten Ausführungsform, und somit sind die gleichen oder entsprechenden Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt. Die vorliegende Ausführungsform ruft im Wesentlichen die gleichen Effekte wie jene der vorstehend beschriebenen vierten und fünften Ausführungsform hervor.
  • Zehnte Ausführungsform
  • 16 ist eine Teildraufsicht, die eine Konfiguration der epitaxialen Schicht 30 eines MOSFET 710 (Siliciumcarbid-Einheit) gemäß einer zehnten Ausführungsform in dem Nicht-Element-Bereich RN darstellt. 17 und 18 sind Querschnittsteilansichten entlang einer Linie XVII-XVII bzw. einer Linie XVIII-XVIII gemäß 16.
  • Bei der vorliegenden Ausführungsform ist eine Mehrzahl von zweiten Gräben 112 mit Abständen angeordnet. Insbesondere erstreckt sich in der Figur jeder derselben in der vertikalen Richtung, und in der horizontalen Richtung sind sie voneinander getrennt. Wie in 18 dargestellt, ist bei der vorliegenden Ausführungsform eine derartige Mehrzahl von Bereichen mit dem dritten Graben 212 verbunden. Infolge dieser Konfiguration ist der zweite Relaxationsbereich 103 mit dem dritten Relaxationsbereich 203 verbunden.
  • In dem Nicht-Element-Bereich RN ist der Störstellenbereich 108 (16) jeweils zwischen den zweiten Gräben 112 angeordnet. Eine Mehrzahl von Störstellenbereichen 108 ist voneinander getrennt. Jeder derselben ist zum Beispiel durch den Kontakt 115 mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden (17). Der Kontakt 115 kann sich durchgehend entlang der horizontalen Richtung gemäß 16 so erstrecken, dass er sich über diese hinweg erstreckt, oder kann eine Mehrzahl von getrennten Bereichen aufweisen.
  • Die zweiten Relaxationsbereiche 103 sind jeweils unterhalb des zweiten Grabens 112 angeordnet, sind insbesondere auf der Bodenfläche desselben angeordnet. Auf diese Weise ist die Mehrzahl von zweiten Relaxationsbereichen 103 voneinander getrennt, wie in 16 dargestellt. In 16 erstreckt sich jeder derselben in der vertikalen Richtung, und in der horizontalen Richtung sind sie durch die Drift-Schicht 10 (in 16 nicht dargestellt) unmittelbar unterhalb des Störstellenbereichs 108 voneinander getrennt.
  • Die zweiten Relaxationsbereiche 103 sind jeweils zum Beispiel durch den Kontakt 215 (18) mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden. Der Kontakt 215 kann sich durchgehend entlang der horizontalen Richtung gemäß 16 erstrecken oder kann eine Mehrzahl von getrennten Bereichen aufweisen.
  • Es ist anzumerken, dass die Konfiguration mit Ausnahme jener vorstehend beschriebenen im Wesentlichen die gleiche wie die Konfiguration der vorstehend beschriebenen ersten bis vierten Ausführungsform ist, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt. Ferner kann die bei der vorliegenden Ausführungsform dargestellte Konfiguration als eine Modifikation bei der fünften bis siebten Ausführungsform (11 bis 13) eingesetzt werden, welche die Isolierschicht 202 an der inneren Oberfläche und den Bereich 101 mit einem geringen Widerstand anstelle des Isolatorbereichs 102 aufweisen.
  • Gemäß der vorliegenden Ausführungsform, wie in 16 dargestellt, kann ein einfaches Ebenen-Layout als das Ebenen-Layout des Nicht-Element-Bereichs RN verwendet werden. Insbesondere kann ein Linien- und Zwischenraum-Ebenen-Layout verwendet werden, das eine Anordnung in einer Richtung aufweist (der horizontalen Richtung in 16). Dadurch wird eine Verbesserung der Zuverlässigkeit des MOSFET ermöglicht.
  • Elfte Ausführungsform
  • 19 ist eine Teildraufsicht auf eine Konfiguration der epitaxialen Schicht 30 eines MOSFET 711 (Siliciumcarbid-Einheit) gemäß einer elften Ausführungsform in dem Nicht-Element-Bereich RN bei einer Betrachtung unter einem Blickwinkel ähnlich jenem gemäß 16. Bei dem MOSFET 711 weist der Störstellenbereich 108 eine Mehrzahl von sich erstreckenden Störstellenbereichen 108X und zumindest einen Verbindungs-Störstellenbereich 108Y auf.
  • Die Mehrzahl von sich erstreckenden Störstellenbereichen 108X ist getrennt voneinander, und jeder derselben erstreckt sich in einer Richtung (der vertikalen Richtung in der Figur). Der Verbindungs-Störstellenbereich 108Y verbindet benachbarte der Mehrzahl von sich erstreckenden Störstellenbereichen 108X miteinander. Es ist anzumerken, dass der Verbindungs-Störstellenbereich 108Y zumindest in einem Bereich von benachbarten Paaren von den sich erstreckenden Störstellenbereichen 108X angeordnet sein kann.
  • Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der zehnten Ausführungsform oder deren vorstehend beschriebener Modifikation, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Gemäß der vorliegenden Ausführungsform ist der Verbindungs-Störstellenbereich 108Y in dem Störstellenbereich 108 angeordnet, wobei ein Pfad für den Verschiebungsstrom ebenso wie der zweite Relaxationsbereich 103 gebildet werden. Dadurch wird eine Ungleichmäßigkeit der Verteilung eines Verschiebungsstroms reduziert, der zum Zeitpunkt eines Schaltens mit einer hohen Geschwindigkeit in dem zweiten Relaxationsbereich 103 in dem Nicht-Element-Bereich RN fließt.
  • Demzufolge wird eine Ungleichmäßigkeit der Verteilung der Höhe eines Potentialabfalls entlang des zweiten Relaxationsbereichs 103 reduziert. Demzufolge wird eine lokale Erhöhung einer Spannung zwischen dem zweiten Relaxationsbereich 103 und der Gate-Kontaktstellen-Elektrode 14 aufgrund des Potentialabfalls reduziert. Demzufolge wird ein dielektrischer Durchschlag zwischen dem zweiten Relaxationsbereich 103 und der Gate-Kontaktstellen-Elektrode 14 sicherer reduziert.
  • Zwölfte Ausführungsform
  • 20 ist ein Teildraufsicht auf eine Konfiguration der epitaxialen Schicht 30 eines MOSFET 712 (Siliciumcarbid-Einheit) gemäß einer zwölften Ausführungsform in dem Nicht-Elementbereich RN bei einer Betrachtung unter einem Blickwinkel ähnlich jenem gemäß 16. Bei dem MOSFET 712 weist der zweite Relaxationsbereich 103 eine Mehrzahl von sich erstreckenden Relaxationsbereichen 103X und zumindest einen Verbindungs-Relaxationsbereich 103Y auf. Die Mehrzahl von sich erstreckenden Relaxationsbereichen 103X ist getrennt voneinander, und jeder derselben erstreckt sich in einer Richtung (der vertikalen Richtung in der Figur). Der Verbindungs-Relaxationsbereich 103Y verbindet benachbarte der Mehrzahl von sich erstreckenden Relaxationsbereichen 103X miteinander. Es ist anzumerken, dass der Verbindungs-Relaxationsbereich 103Y zumindest in einem Bereich von benachbarten Paaren von den sich erstreckenden Relaxationsbereichen 103X angeordnet sein kann.
  • Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der zehnten Ausführungsform oder deren Modifikation, die vorstehend beschrieben sind, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Gemäß der vorliegenden Ausführungsform ist der Verbindungs-Relaxationsbereich 103Y in dem zweiten Relaxationsbereich 103 angeordnet. Dadurch wird eine Ungleichmäßigkeit der Verteilung eines Verschiebungsstroms reduziert, der zum Zeitpunkt eines Schaltens mit einer hohen Geschwindigkeit in dem zweiten Relaxationsbereich 103 in dem Nicht-Element-Bereich RN fließt. Demzufolge wird eine Ungleichmäßigkeit der Verteilung der Höhe eines Potentialabfalls entlang des zweiten Relaxationsbereichs 103 reduziert.
  • Demzufolge wird eine lokale Erhöhung einer Spannung zwischen dem zweiten Relaxationsbereich 103 und der Gate-Kontaktstellen-Elektrode 14 aufgrund des Potentialabfalls reduziert. Demzufolge wird ein dielektrischer Durchschlag zwischen dem zweiten Relaxationsbereich 103 und der Gate-Kontaktstellen-Elektrode 14 sicherer reduziert.
  • Dreizehnte Ausführungsform
  • 21 ist eine Querschnittsteilansicht, die eine Konfiguration eines MOSFET 713 (Siliciumcarbid-Einheit) gemäß einer dreizehnten Ausführungsform in dem Nicht-Element-Bereich RN darstellt. Der MOSFET 713 weist eine Konfiguration auf, bei der ein Störstellenbereich 107, der den p-Typ aufweist, zu der Konfiguration der achten Ausführungsform (14) hinzugefügt ist. Der Störstellenbereich 107 ist auf der Drift-Schicht 10 an einer Position unmittelbar unterhalb des Störstellenbereichs 108 angeordnet.
  • Mit anderen Worten, es ist der Störstellenbereich 108 bei der vorliegenden Ausführungsform oberhalb der Drift-Schicht 10 angeordnet, wobei der Störstellenbereich 107 zwischen dem Störstellenbereich 108 und der Drift-Schicht 10 eingefügt ist. Der Verbindungsbereich 109 verbindet den zweiten Relaxationsbereich 103 und den Störstellenbereich 107. Es ist bevorzugt, dass der Störstellenbereich 107 eine Akzeptor-Konzentration von 1 × 1014 cm-3 bis 1 × 1018 cm-3 aufweist. Es ist anzumerken, dass die Akzeptor-Konzentration und die Dicke des Störstellenbereichs 107 nicht gleichmäßig sein müssen.
  • Die Konfiguration mit Ausnahme jener vorstehend beschriebenen ist im Wesentlichen die gleiche wie die Konfiguration der ersten bis vierten Ausführungsform oder der zehnten bis zwölften Ausführungsform, die vorstehend beschrieben sind, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt. Ferner kann der Störstellenbereich 107 als eine Modifikation bei der fünften bis siebten Ausführungsform (11 bis 13) eingesetzt werden, welche die Isolierschicht 202 an der inneren Oberfläche und den Bereich 101 mit einem geringen Widerstand anstelle des Isolatorbereichs 102 aufweisen.
  • Gemäß der vorliegenden Ausführungsform kann infolge der Anordnung des Störstellenbereichs 107 bewirkt werden, dass ein Verschiebungsstrom zum Zeitpunkt eines Schaltens des MOSFET 713 mit einer hohen Geschwindigkeit effektiv zwischen dem zweiten Relaxationsbereich 103 und dem Störstellenbereich 108 fließt. Zum Zeitpunkt eines Ausschaltens fließt ein Verschiebungsstrom aufgrund eines Durchlassstroms in dem pn-Übergang zwischen dem Störstellenbereich 107 und dem Störstellenbereich 108 vor allem von dem zweiten Relaxationsbereich 103 durch den Verbindungsbereich 109 und den Störstellenbereich 107 zu dem Störstellenbereich 108.
  • Zum Zeitpunkt eines Einschaltens fließt ein Verschiebungsstrom durch die pn-Übergangs-Kapazität zwischen dem Störstellenbereich 107 und dem Störstellenbereich 108 vor allem von dem Störstellenbereich 108 durch den Störstellenbereich 107 und den Verbindungsbereich 109 zu dem zweiten Relaxationsbereich 103. Diese Verschiebungsströme können infolge der Anordnung des Störstellenbereichs 107 mit einem geringen Potentialabfall fließen.
  • Vierzehnte Ausführungsform
  • Konfiguration
  • 22 ist eine Querschnittsteilansicht einer Konfiguration eines MOSFET 714 (Siliciumcarbid-Einheit) gemäß einer vierzehnten Ausführungsform, die in einem Querschnitt ähnlich jenem entlang der Linie VIII-VIII gemäß 7 dargestellt ist.
  • Bei dem MOSFET 714 weist der Störstellenbereich 108 einen Teilbereich 108N, der in dem Nicht-Element-Bereich RN angeordnet ist, sowie einen Teilbereich 108C auf, der in dem Kontaktbereich RC angeordnet ist. Der Teilbereich 108N und der Teilbereich 108C sind in dem Querschnitt gemäß 22 getrennt voneinander, sind in dem Ebenen-Layout jedoch miteinander verbunden. Der Störstellenbereich 107 weist einen Teilbereich 107N, der in dem Nicht-Element-Bereich RN angeordnet ist, sowie einen Teilbereich 107C auf, der in dem Kontaktbereich RC angeordnet ist. Der Teilbereich 107N und der Teilbereich 107C sind in dem Querschnitt gemäß 22 getrennt voneinander, sind in dem Ebenen-Layout jedoch miteinander verbunden.
  • Die epitaxiale Schicht 30 in dem Kontaktbereich RC weist einen Bereich 106 mit einer hohen Konzentration auf. Der Bereich 106 mit einer hohen Konzentration durchdringt den Teilbereich 108C und reicht bis zu dem Teilbereich 107C. Der Bereich 106 mit einer hohen Konzentration weist den p-Typ auf, weist eine Akzeptor-Konzentration auf, die höher als die Akzeptor-Konzentration des Störstellenbereichs 107 ist, und weist insbesondere eine Akzeptor-Konzentration von 1 × 1019 cm-3 bis 1 × 1021 cm-3 auf. Die Akzeptor-Konzentration des Bereichs 106 mit einer hohen Konzentration kann die gleiche wie die Akzeptor-Konzentration des Bereichs 6 mit einer hohen Konzentration sein.
  • Der Teilbereich 108C ist mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden. Um diese elektrische Verbindung zu erreichen, weist die Source-Kontaktstellen-Elektrode 4 in dem Kontaktbereich RC typischerweise einen Kontakt 315 auf, der sich in der Zwischenisolierschicht 5 erstreckt und bis zu dem Teilbereich 108C reicht. Befindet sich der Kontakt 315 in Kontakt mit dem Teilbereich 108C, ist ein ohmscher Übergang oder ein Schottky-Übergang zwischen der Source-Kontaktstellen-Elektrode 4 und dem Teilbereich 108C angeordnet. Gemäß dieser Struktur ist die Source-Kontaktstellen-Elektrode 4 durch den Teilbereich 108C mit dem Teilbereich 108N verbunden. Auf diese Weise ist der gesamte Störstellenbereich 108 mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden.
  • Der Bereich 106 mit einer hohen Konzentration ist mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden. Um diese elektrische Verbindung zu erreichen, weist die Source-Kontaktstellen-Elektrode 4 in dem Kontaktbereich RC typischerweise einen Kontakt 315 auf, der sich in der Zwischenisolierschicht 5 erstreckt und bis zu dem Bereich 106 mit einer hohen Konzentration reicht. Befindet sich der Kontakt 315 in Kontakt mit dem Bereich 106 mit einer hohen Konzentration, ist ein ohmscher Übergang oder ein Schottky-Übergang zwischen der Source-Kontaktstellen-Elektrode 4 und dem Bereich 106 mit einer hohen Konzentration angeordnet.
  • Gemäß dieser Struktur ist die Source-Kontaktstellen-Elektrode 4 durch den Bereich 106 mit einer hohen Konzentration, den Teilbereich 107C und den Verbindungsbereich 109, die jeweils den gleichen p-Typ aufweisen, mit dem zweiten Relaxationsbereich 103 verbunden, der den p-Typ aufweist. Auf diese Weise ist der zweite Relaxationsbereich 103 mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden.
  • Es ist anzumerken, dass die Konfiguration mit Ausnahme jener vorstehend beschriebenen im Wesentlichen die gleiche wie die Konfiguration der dreizehnten Ausführungsform oder deren Modifikation ist, die vorstehend beschrieben sind, und somit sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Effekte
  • Gemäß der vorliegenden Ausführungsform ist die Source-Kontaktstellen-Elektrode 4 mit dem Störstellenbereich 108 und dem zweiten Relaxationsbereich 103 elektrisch verbunden. Auf diese Weise kann bewirkt werden, dass ein Verschiebungsstrom, der zum Zeitpunkt eines Schaltens mit einer hohen Geschwindigkeit in dem zweiten Relaxationsbereich 103 fließt, ausreichend zu der Source-Kontaktstellen-Elektrode 4 hin oder von der Source-Kontaktstellen-Elektrode 4 weg fließt. Demzufolge wird die Höhe eines Potentialabfalls aufgrund des Verschiebungsstroms weiter reduziert.
  • Demzufolge wird die Höhe einer Spannung zwischen einem Potential des zweiten Relaxationsbereichs 103 und einem Gate-Potential aufgrund des Potentialabfalls weiter reduziert. Demzufolge wird ein dielektrischer Durchschlag zwischen dem zweiten Relaxationsbereich 103 und einem Bereich, der das Gate-Potential aufweist, das heißt der Gate-Kontaktstellen-Elektrode 14, sicherer reduziert.
  • Insbesondere ist der Störstellenbereich 108 mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden. Somit kann ein Verschiebungsstrom, der zum Zeitpunkt eines Schaltens mit einer hohen Geschwindigkeit in dem Störstellenbereich 108 erzeugt wird, leicht zu der Source-Kontaktstellen-Elektrode 4 hin oder von der Source-Kontaktstellen-Elektrode 4 weg fließen. Ferner ist der zweite Relaxationsbereich 103 mit der Source-Kontaktstellen-Elektrode 4 elektrisch verbunden. Somit kann ein Verschiebungsstrom, der zum Zeitpunkt eines Schaltens mit einer hohen Geschwindigkeit in dem zweiten Relaxationsbereich 103 erzeugt wird, leicht zu der Source-Kontaktstellen-Elektrode 4 hin oder von der Source-Kontaktstellen-Elektrode 4 weg fließen.
  • Es ist anzumerken, dass jede der Ausführungsformen bei der vorliegenden Erfindung frei mit einer anderen kombiniert werden kann und jede der Ausführungsformen modifiziert werden kann oder dabei Merkmale weggelassen werden können, soweit innerhalb des Umfangs der Erfindung zweckmäßig. Obwohl die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in sämtlichen Aspekten illustrativ und nicht restriktiv. Daher versteht es sich, dass zahlreiche nicht dargestellte Modifikationen konzipiert werden können, ohne von dem Umfang der Erfindung abzuweichen.
  • Bezugszeichenliste
    • RC
    Kontaktbereich
    RE
    Element-Bereich
    RN
    Nicht-Element-Bereich
    1
    Gate-Elektrode
    2
    Gate-Isolierschicht
    3
    erster Relaxationsbereich
    4
    Source-Kontaktstellen-Elektrode
    5
    Zwischenisolierschicht
    6, 106
    Bereich mit einer hohen Konzentration
    7
    Basis-Bereich
    8
    Source-Bereich
    109
    Verbindungsbereich
    10
    Drift-Schicht
    11
    Substrat (Siliciumcarbid-Halbleitersubstrat)
    12
    erster Graben
    14
    Gate-Kontaktstellen-Elektrode
    30
    epitaxiale Schicht
    101
    Bereich mit einem geringen Widerstand
    102
    Isolatorbereich
    103
    zweiter Relaxationsbereich
    104
    Drain-Elektrode
    107
    Störstellenbereich
    112
    zweiter Graben
    202
    Isolierschicht an der inneren Oberfläche
    203
    dritter Relaxationsbereich
    212
    dritter Graben
    701 bis 714, 701V MOSFET
    (Siliciumcarbid-Halbleitereinheit)
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2010/098294 A1 [0003, 0009, 0011, 0012]
    • JP 2004273647 A [0003, 0011]
    • WO 2012/077617 A1 [0003, 0011]
    • WO 2011/007387 A1 [0011, 0012]

Claims (12)

  1. Siliciumcarbid-Halbleitereinheit (701-714, 701V); die einen Element-Bereich (RE) und einen Nicht-Element-Bereich (RN) aufweist, der in einer Draufsicht außerhalb des Element-Bereichs (RE) angeordnet ist, wobei die Siliciumcarbid-Halbleitereinheit (701-714, 701V) Folgendes aufweist: - ein Siliciumcarbid-Halbleitersubstrat (11), das sich über den Element-Bereich (RE) und den Nicht-Element-Bereich (RN) hinweg erstreckt; - eine Drift-Schicht (10), die auf dem Siliciumcarbid-Halbleitersubstrat (11) angeordnet ist, aus Siliciumcarbid besteht und einen ersten Leitfähigkeitstyp aufweist; - einen Basis-Bereich (7), der in dem Element-Bereich (RE) angeordnet ist, auf der Drift-Schicht (10) angeordnet ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet; - einen Source-Bereich (8), der in dem Element-Bereich (RE) angeordnet ist, auf dem Basis-Bereich (7) angeordnet ist und den ersten Leitfähigkeitstyp aufweist; - einen ersten Graben (12), der eine seitliche Oberfläche, die den Source-Bereich (8) und den Basis-Bereich (7) durchdringt, sowie eine Bodenfläche aufweist; - eine Gate-Isolierschicht (2), die auf der seitlichen Oberfläche und auf der Bodenfläche des ersten Grabens (12) angeordnet ist, - eine Gate-Elektrode (1), die durch die Gate-Isolierschicht (2) in dem ersten Graben (12) angeordnet ist; - einen ersten Relaxationsbereich (3), der unterhalb des ersten Grabens (12) angeordnet ist, sich in Kontakt mit der Drift-Schicht (10) befindet und den zweiten Leitfähigkeitstyp aufweist; - eine Source-Kontaktstellen-Elektrode (4), die mit dem Source-Bereich (8) und dem ersten Relaxationsbereich (3) elektrisch verbunden ist, - eine Gate-Kontaktstellen-Elektrode (14), die in dem Nicht-Element-Bereich (RN) angeordnet ist und mit der Gate-Elektrode (1) elektrisch verbunden ist; - zumindest einen Störstellenbereich (108), der zumindest in dem Nicht-Element-Bereich (RN) angeordnet ist, auf der Drift-Schicht (10) angeordnet ist und den ersten Leitfähigkeitstyp aufweist; - zumindest einen zweiten Graben (112), der eine seitliche Oberfläche, die den zumindest einen Störstellenbereich (108) durchdringt, sowie eine Bodenfläche aufweist; und - zumindest einen zweiten Relaxationsbereich (103), der unterhalb des zumindest einen zweiten Grabens (112) angeordnet ist, sich in Kontakt mit der Drift-Schicht (10) befindet und den zweiten Leitfähigkeitstyp aufweist.
  2. Siliciumcarbid-Halbleitereinheit (702, 704, 706, 709, 710) nach Anspruch 1, - wobei die Siliciumcarbid-Halbleitereinheit (702, 704, 706, 709, 710) in einer Draufsicht zwischen dem Element-Bereich (RE) und dem Nicht-Element-Bereich (RN) einen Kontaktbereich (RC) aufweist, in dem ein dritter Graben (212) angeordnet ist, und - wobei die Siliciumcarbid-Halbleitereinheit (702, 704, 706, 709, 710) ferner einen dritten Relaxationsbereich (203) aufweist, der unterhalb des dritten Grabens (212) angeordnet ist, jeweils mit der Source-Kontaktstellen-Elektrode (4) und dem zumindest einen zweiten Relaxationsbereich (103) elektrisch verbunden ist und den zweiten Leitfähigkeitstyp aufweist.
  3. Siliciumcarbid-Halbleitereinheit (703, 704, 707, 709, 710, 714) nach Anspruch 1, wobei die Siliciumcarbid-Halbleitereinheit (703, 704, 707, 709, 710, 714) in einer Draufsicht zwischen dem Element-Bereich (RE) und dem Nicht-Element-Bereich (RN) einen Kontaktbereich (RC) aufweist, in dem ein Bereich des zumindest einen Störstellenbereichs (108) angeordnet ist, und wobei der zumindest eine Störstellenbereich (108) und die Source-Kontaktstellen-Elektrode (4) in dem Kontaktbereich (RC) direkt verbunden sind.
  4. Siliciumcarbid-Halbleitereinheit (704, 709, 710) nach Anspruch 1, - wobei die Siliciumcarbid-Halbleitereinheit (704, 709, 710) in einer Draufsicht zwischen dem Elementbereich (RE) und dem Nicht-Element-Bereich (RN) einen Kontaktbereich (RC) aufweist, in dem ein Bereich des zumindest einen Störstellenbereichs (108) angeordnet ist und in dem ein dritter Graben (212) angeordnet ist, und der zumindest eine Störstellenbereich (108) und die Source-Kontaktstellen-Elektrode (4) in dem Kontaktbereich (RC) elektrisch verbunden sind, und - wobei die Siliciumcarbid-Halbleitereinheit (704, 709, 710) ferner einen dritten Relaxationsbereich (203) aufweist, der unterhalb des dritten Grabens (212) angeordnet ist, jeweils mit der Source-Kontaktstellen-Elektrode (4) und dem zumindest einen zweiten Relaxationsbereich (103) elektrisch verbunden ist und den zweiten Leitfähigkeitstyp aufweist.
  5. Siliciumcarbid-Halbleitereinheit (701, 704, 701V, 708, 710, 713, 714) nach einem der Ansprüche 1 bis 4, wobei der zumindest eine zweite Graben (112) mit einem Isolator gefüllt ist.
  6. Siliciumcarbid-Halbleitereinheit (705, 707, 709) nach einem der Ansprüche 1 bis 4, die ferner Folgendes aufweist: - eine Isolierschicht (202) an der inneren Oberfläche, die auf der seitlichen Oberfläche und auf der Bodenfläche des zumindest einen zweiten Grabens (112) angeordnet ist; und - einen Bereich (101) mit einem geringen Widerstand, der durch die Isolierschicht (202) an der inneren Oberfläche in dem zumindest einen zweiten Graben (112) angeordnet ist, von der Gate-Kontaktstellen-Elektrode (14) elektrisch isoliert ist und aus einem Metall oder einem dotierten Halbleiter besteht.
  7. Siliciumcarbid-Halbleitereinheit (708, 713, 714) nach einem der Ansprüche 1 bis 6, die ferner Folgendes aufweist: einen Verbindungsbereich (109), der auf der seitlichen Oberfläche des zumindest einen zweiten Grabens (112) angeordnet ist, den zweiten Leitfähigkeitstyp aufweist und den zumindest einen zweiten Relaxationsbereich (103) und den zumindest einen Störstellenbereich (108) miteinander verbindet.
  8. Siliciumcarbid-Halbleitereinheit (710) nach einem der Ansprüche 1 bis 7, - wobei der zumindest eine zweite Relaxationsbereich (103) eine Mehrzahl von zweiten Relaxationsbereichen (103) aufweist und die Mehrzahl von zweiten Relaxationsbereichen (103) so angeordnet ist, dass diese voneinander getrennt sind, und - wobei der zumindest eine Störstellenbereich (108) eine Mehrzahl von Störstellenbereichen (108) aufweist und die Mehrzahl von Störstellenbereichen (108) so angeordnet ist, dass diese voneinander getrennt sind.
  9. Siliciumcarbid-Halbleitereinheit (711) nach einem der Ansprüche 1 bis 7, - wobei der zumindest eine zweite Relaxationsbereich (103) eine Mehrzahl von zweiten Relaxationsbereichen (103) aufweist und die Mehrzahl von zweiten Relaxationsbereichen (103) so angeordnet ist, dass diese voneinander getrennt sind, und - wobei der zumindest eine Störstellenbereich (108) eine Mehrzahl von sich erstreckenden Störstellenbereichen (108X), die voneinander getrennt sind, und einen Verbindungs-Störstellenbereich (108Y) aufweist, der benachbarte von der Mehrzahl von sich erstreckenden Störstellenbereichen (108X) miteinander verbindet.
  10. Siliciumcarbid-Halbleitereinheit (712) nach einem der Ansprüche 1 bis 7, - wobei der zumindest eine Störstellenbereich (108) eine Mehrzahl von Störstellenbereichen (108) aufweist und die Mehrzahl von Störstellenbereichen (108) so angeordnet ist, dass diese voneinander getrennt sind, und - wobei der zumindest eine zweite Relaxationsbereich (103) eine Mehrzahl von sich erstreckenden Relaxationsbereichen (103X), die voneinander getrennt sind, und einen Verbindungs-Relaxationsbereich (103Y) aufweist, der benachbarte von der Mehrzahl von sich erstreckenden Relaxationsbereichen (103X) miteinander verbindet.
  11. Siliciumcarbid-Halbleitereinheit (701-714, 701V) nach einem der Ansprüche 1 bis 10, wobei der erste Graben (12) und der zumindest eine zweite Graben (112) die gleiche Tiefe aufweisen.
  12. Siliciumcarbid-Halbleitereinheit (710) nach einem der Ansprüche 1 bis 11, wobei der zumindest eine zweite Graben (112) eine Mehrzahl von zweiten Gräben (112) aufweist und die Mehrzahl von zweiten Gräben (112) in dem Nicht-Element-Bereich (RN) angeordnet ist.
DE112018007106.5T 2018-02-19 2018-02-19 Siliciumcarbid-halbleitereinheit Granted DE112018007106T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/005688 WO2019159350A1 (ja) 2018-02-19 2018-02-19 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
DE112018007106T5 true DE112018007106T5 (de) 2020-10-29

Family

ID=67619814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018007106.5T Granted DE112018007106T5 (de) 2018-02-19 2018-02-19 Siliciumcarbid-halbleitereinheit

Country Status (5)

Country Link
US (1) US11444193B2 (de)
JP (1) JP6906676B2 (de)
CN (1) CN111699558B (de)
DE (1) DE112018007106T5 (de)
WO (1) WO2019159350A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6937883B2 (ja) 2018-02-19 2021-09-22 三菱電機株式会社 炭化珪素半導体装置
JP7577947B2 (ja) * 2020-09-03 2024-11-06 富士電機株式会社 半導体装置
US11527626B2 (en) * 2020-10-30 2022-12-13 Monolithic Power Systems, Inc. Field-plate trench FET and associated method for manufacturing
JP7703474B2 (ja) * 2022-03-18 2025-07-07 株式会社東芝 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432332B2 (ja) 2003-03-06 2010-03-17 サンケン電気株式会社 半導体素子及びその製造方法
JP4735235B2 (ja) * 2005-12-19 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP5528424B2 (ja) 2009-02-24 2014-06-25 三菱電機株式会社 炭化珪素半導体装置
WO2011007387A1 (ja) 2009-07-15 2011-01-20 三菱電機株式会社 電力用半導体装置およびその製造方法
US9224860B2 (en) 2010-12-10 2015-12-29 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
JP5701913B2 (ja) * 2013-01-09 2015-04-15 トヨタ自動車株式会社 半導体装置
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
JP6169966B2 (ja) * 2013-12-26 2017-07-26 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2015211159A (ja) * 2014-04-28 2015-11-24 住友電気工業株式会社 炭化珪素半導体装置
WO2016006263A1 (ja) * 2014-07-11 2016-01-14 新電元工業株式会社 半導体装置及び半導体装置の製造方法
CN107078159B (zh) * 2014-09-26 2020-07-10 三菱电机株式会社 半导体装置
JP6580270B2 (ja) 2016-08-25 2019-09-25 三菱電機株式会社 炭化珪素半導体装置
JP7280666B2 (ja) * 2017-05-17 2023-05-24 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2019159350A1 (ja) 2020-10-01
US11444193B2 (en) 2022-09-13
CN111699558A (zh) 2020-09-22
US20210098620A1 (en) 2021-04-01
WO2019159350A1 (ja) 2019-08-22
CN111699558B (zh) 2023-03-28
JP6906676B2 (ja) 2021-07-21

Similar Documents

Publication Publication Date Title
DE112018007114B4 (de) Siliciumcarbid-halbleitereinheit
DE112009003565B4 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE102012204420B4 (de) Halbleitervorrichtung
DE102010011258B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10205345B9 (de) Halbleiterbauelement
DE102021108386B4 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode und verfahren
DE102014101847B4 (de) Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich
DE60028850T2 (de) Bipolartransistor mit isoliertem Gate
DE102013100683B4 (de) Integrierte Schaltung mit Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen einer solchen integrierten Schaltung
DE112015007172B4 (de) Siliciumcarbid-halbleitereinheit
DE102013112009B4 (de) Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE102017221950B4 (de) Halbleitervorrichtung
DE112007000803T5 (de) Ladungsgleichgewichtstechniken für Leistungsvorrichtungen
DE112014006692B4 (de) Halbleiteranordnung
DE102017210255A1 (de) Leistungshalbleiterbauelement
DE112018007106T5 (de) Siliciumcarbid-halbleitereinheit
DE112021002166T5 (de) Halbleitervorrichtung
DE19833214C1 (de) J-FET-Halbleiteranordnung
DE112016006503B4 (de) Halbleiterschaltelement
DE102020203247B4 (de) Halbleitervorrichtung
DE112016006500B4 (de) Halbleiterschaltelement
DE10243743B4 (de) Quasivertikales Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: MITSUBISHI ELECTRIC CORPORATION, JP

Free format text: FORMER OWNER: MITSUBISHI ELECTRIC CORPORATION, TOKIO/TOKYO, JP

R082 Change of representative

Representative=s name: MEISSNER BOLTE PATENTANWAELTE RECHTSANWAELTE P, DE

R084 Declaration of willingness to licence
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H10D0030600000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division