[go: up one dir, main page]

DE102011055884A1 - Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend - Google Patents

Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend Download PDF

Info

Publication number
DE102011055884A1
DE102011055884A1 DE201110055884 DE102011055884A DE102011055884A1 DE 102011055884 A1 DE102011055884 A1 DE 102011055884A1 DE 201110055884 DE201110055884 DE 201110055884 DE 102011055884 A DE102011055884 A DE 102011055884A DE 102011055884 A1 DE102011055884 A1 DE 102011055884A1
Authority
DE
Germany
Prior art keywords
resin
circuit board
hole
pcb
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201110055884
Other languages
English (en)
Inventor
Jun-young Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102011055884A1 publication Critical patent/DE102011055884A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H10W74/117
    • H10W70/68
    • H10W74/01
    • H10W90/00
    • H10W90/701
    • H10W20/20
    • H10W70/681
    • H10W70/682
    • H10W72/552
    • H10W72/884
    • H10W74/00
    • H10W90/20
    • H10W90/291
    • H10W90/297
    • H10W90/722
    • H10W90/724
    • H10W90/734
    • H10W90/754

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Beschrieben wird eine Leiterplatte (PCB = printed circuit board) für ein Halbleitergehäuse und ein Halbleitergehäuse mit derselben, welche die Adhäsion einer PCB mit einem Verkapselungsstoff verbessern kann. Das Halbleitergehäuse enthält eine PCB für ein Halbleitergehäuse mit einem Harz-Durchgangsloch, welches in einem mittleren Abschnitt davon angeordnet ist, und wenigstens einem Harz-Fixierungsloch, welches an einer äußeren Kante davon angeordnet ist, einen Halbleiterchip, welcher durch Höcker (bumps) mit ersten Anschluss-Pads verbunden ist, die auf einer ersten Oberfläche der PCB angeordnet sind, einen oberen Verkapselungsstoff, welcher gestaltet ist, um die erste Oberfläche der PCB und den Halbleiterchip hermetisch abzudichten, und einen unteren Verkapselungsstoff-Vorsprung, welcher gestaltet ist, um sich durch das Harz-Durchgangsloch und das Harz-Fixierungsloch, welche in der ersten Oberfläche der PCB angeordnet sind, hin zu einer zweiten Oberfläche der PCB zu erstrecken.

Description

  • Querverweis zu verwandten Anmeldungen
  • Diese Anmeldung beansprucht den Vorteil der am 06. Dezember 2010 beim Koreanischen Art für geistiges Eigentum eingereichten Patentanmeldung Nr. 10-2010-0123730 , auf deren Offenbarung vollinhaltlich Bezug genommen wird.
  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Das erfinderische Konzept betrifft ein Halbleitergehäuse und eine Leiterplatte (PCB = printed circuit board), welche als Grundrahmen des Halbleitergehäuses dient, und insbesondere eine PCB mit einem Harz-Durchgangsloch für eine spritzgegossene Unterfüllung (MUF = molded underfill), und ein Halbleitergehäuse, welches die PCB enthält.
  • 2. Beschreibung des Standes der Technik
  • Halbleitergehäuse, welche für elektronische Hochleistungsvorrichtungen weit verbreitet sind, wurden verschiedenartig weiterentwickelt, um die Halbleitergehäuse zu verkleinern, die Funktionalität der Halbleitergehäuse zu erweitern und die inneren Kapazitäten davon zu erhöhen. Um die Abmessungen eines Halbleitergehäuses zu reduzieren, wird eine PCB anstelle eines herkömmlichen Leiterrahmens angewendet. Außerdem können Höcker (bumps) anstelle von Drähten als Verbindungsanschlüsse verwendet werden, welche gestaltet sind, um eine PCB oder einen Leiterrahmen, welche als ein Grundrahmen dienen, mit einem Halbleiterchip zu verbinden. Wenn die Höcker als die Verbindungsanschlüsse verwendet werden, welche gestaltet sind, um den Halbleiterchip und den Grundrahmen zu verbinden, kann ein MUF-Halbleitergehäuse, das lediglich einen Verkapselungsstoff für ein Halbleitergehäuse als ein Unterfüllungsharz verwendet, in einen Raum zwischen den Halbleiterchip und den Grundrahmen eingeführt werden.
  • Kurzfassung der Erfindung
  • Das erfinderische Konzept sieht eine Leiterplatte (PCB) für ein Halbleitergehäuse vor, welche die Zuverlässigkeit einer Halbleitervorrichtung durch Verbessern der Adhäsion eines Verkapselungsstoffes zwischen einem Halbleiterchip und der PCB, welche als ein Grundrahmen für ein Halbleitergehäuse dient, verbessern kann.
  • Zusätzliche Merkmale und Leistungen des vorliegenden allgemeinen erfinderischen Konzepts werden zum Teil in der nachfolgenden Beschreibung dargelegt, und zum Teil aus der Beschreibung offensichtlich, oder können durch Anwenden des allgemeinen erfinderischen Konzepts verstanden werden.
  • Das erfinderische Konzept sieht ebenso ein Halbleitergehäuse vor, welches die Zuverlässigkeit einer Halbleitervorrichtung durch Verbessern der Adhäsion eines Verkapselungsstoffes zwischen einem Halbleiterchip und der PCB, welche als ein Grundrahmen für ein Halbleitergehäuse dient, verbessern kann.
  • Die technischen Merkmale und Leistungen der erfinderischen Offenbarung sind nicht auf die vorstehende Offenbarung beschränkt; weitere Merkmale und Leistungen werden dem Fachmann basierend auf den nachfolgenden Beschreibungen ersichtlich.
  • Ausführungsformen des allgemeinen erfinderischen Konzepts sehen eine PCB für ein Halbleitergehäuse mit verbesserter Lötverbindungs-Zuverlässigkeit vor. Die PCB enthält ein Substrat eines Halbleitergehäuses mit einer Metallverbindung, welche darin angeordnet ist, wobei das Substrat eine erste Oberfläche und eine zweite Oberfläche, die gegenüberliegend der ersten Oberfläche angeordnet ist, ein erstes Anschluss-Pad, welches an der ersten Oberfläche des Substrats angeordnet, und mit einem Halbleiterchip verbunden ist, ein zweites Anschluss-Pad, welches an der zweiten Oberfläche des Substrats angeordnet und derart gestaltet ist, um eine Funktionalität des Halbleiterchips nach außen zu erweitern, ein Harz-Durchgangsloch, welches in einer mittleren Position des Substrats, durch das Substrat ausgebildet ist, und wenigstens ein Harz-Fixierungsloch, welches außerhalb der mittleren Position des Substrats, durch das Substrat ausgebildet ist, aufweist.
  • Das Harz-Durchgangsloch kann in einem Bereich der ersten Oberfläche des Substrats ausgebildet sein, wo ein Halbleiterchip montiert ist. Alternativ kann das Harz-Durchgangsloch außerhalb des Bereichs der ersten Oberfläche des Substrats ausgebildet sein, wo der Halbleiterchip montiert ist.
  • Das erste Anschluss-Pad kann entweder mit einem Draht oder mit einem Höcker verbunden sein. Das zweite Anschluss-Pad kann mit einer Lötkugel verbunden sein.
  • Das Substrat für das Halbleitergehäuse kann ein Substrat von eingebettetem Typ sein, bei dem der Halbleiterchip eingefügt ist.
  • Die PCB kann ferner ein zusätzliches Harz-Fixierungsloch enthalten, das zwischen dem Harz-Durchgangsloch und dem Harz-Fixierungsloch angeordnet ist. Das Harz-Fixierungsloch kann eine Größe besitzen, die gleich oder größer wie die des Harz-Durchgangsloches ist.
  • Ausführungsformen des allgemeinen erfinderischen Konzepts sehen ebenso ein Halbleitergehäuse mit verbesserter Lötverbindungs-Zuverlässigkeit vor. Das Halbleitergehäuse enthält eine PCB für ein Halbleitergehäuse mit einem Harz-Durchgangsloch, welches in einem mittleren Abschnitt davon angeordnet ist, und wenigstens einem Harz-Fixierungsloch, welches an einer äußeren Kante davon angeordnet ist, einem Halbleiterchip, der durch einen Höcker mit einem ersten Anschluss-Pad, welches an einer ersten Oberfläche der PCB angeordnet ist, verbunden ist, einem oberen Verkapselungsstoff, der gestaltet ist, um die erste Oberfläche der PCB und den Halbleiterchip hermetisch abzudichten, und einem unteren Verkapselungsstoff-Vorsprung, der gestaltet ist, um sich durch das Harz-Durchgangsloch und das Harz-Fixierungsloch, welche in der ersten Oberfläche der PCB angeordnet sind, zu einer zweiten Oberfläche der PCB zu erstrecken.
  • Der Halbleiterchip kann durch eine Stapelstruktur von wenigstens zwei Halbleiterchips ersetzt werden. In diesem Fall kann der Höcker eine Durchkontaktierung (TSV = through silicon via) sein, welche gestaltet ist, um Verbindungsanschlüsse der wenigstens zwei Halbleiterchips miteinander zu verbinden.
  • Der untere Verkapselungsstoff-Vorsprung kann eine geradlinige Gestalt besitzen und mit dem wenigstens einen Harz-Fixierungsloch über das Harz-Durchgangsloch, welches in dem mittleren Abschnitt der PCB angeordnet ist, verbunden sein. Alternativ kann der untere Verkapselungsstoff-Vorsprung eine kreuzförmige Gestalt aufweisen, so dass das Harz-Durchgangsloch der PCB an einem Kreuzungspunkt des unteren Verkapselungsstoff-Vorsprungs angeordnet ist.
  • Die PCB für das Halbleitergehäuse kann ferner ein zusätzliches Harz-Fixierungsloch enthalten, das zwischen dem Harz-Durchgangsloch und dem Harz-Fixierungsloch angeordnet ist.
  • Ausführungsformen des allgemeinen erfinderischen Konzepts sehen außerdem ein Halbleitergehäuse mit verbesserter Lötverbindungs-Zuverlässigkeit vor. Das Halbleitergehäuse enthält eine PCB für ein Halbleitergehäuse mit einem Harz-Durchgangsloch, das in einem mittleren Abschnitt davon angeordnet ist, und wenigstens einem Harz-Fixierungsloch, das an einer äußeren Kante davon angeordnet ist, einem Halbleiterchip, der an einer ersten Oberfläche der PCB montiert ist, einem Draht, der gestaltet ist, um ein erstes Anschluss-Pad, welches an der ersten Oberfläche der PCB angeordnet ist, mit dem Halbleiterchip elektrisch zu verbinden, einem oberen Verkapselungsstoff, der gestaltet ist, um die erste Oberfläche der PCB, den Halbleiterchip und den Draht hermetisch abzudichten, und einem unteren Verkapselungsstoff-Vorsprung, der gestaltet ist, um sich durch das Harz-Durchgangsloch und das Harz-Fixierungsloch, welche in der ersten Oberfläche der PCB angeordnet sind, zu einer zweiten Oberfläche der PCB zu erstrecken.
  • Das Harz-Durchgangsloch kann außerhalb eines Bereichs ausgebildet sein, wo der Halbleiterchip montiert ist. Der untere Verkapselungsstoff-Vorsprung kann eine geringere Höhe aufweisen als die Lötkugel.
  • Ausführungsformen des allgemeinen erfinderischen Konzepts sehen außerdem ein Halbleitergehäuse mit einer Leiterplatte (PCB) mit ersten Anschluss-Pads vor, die an einer ersten Oberfläche davon angeordnet, und mit einem Halbleiterchip verbunden sind, zweiten Anschluss-Pads, die an einer zweiten Oberfläche davon, gegenüberliegend zu der ersten Oberfläche angeordnet sind, und gestaltet sind, um Funktionalität des Halbleiterchips nach außen zu erweitern, einem Harz-Durchgangsloch, das durch die PCB, in einem mittleren Abschnitt davon ausgebildet ist, und wenigstens einem Harz-Fixierungsloch, das außerhalb des mittleren Abschnitts davon, durch diese ausgebildet ist; einem oberen Verkapselungsstoff, welcher auf der ersten Oberfläche der PCB angeordnet ist, um den Halbleiterchip und die erste Oberfläche der PCB hermetisch abzudichten; und einem unteren Verkapselungsstoff-Vorsprung, welcher sich durch das Harz-Durchgangsloch und das wenigstens eine Harz-Fixierungsloch und entlang eines Abschnitts der zweiten Oberfläche erstreckt.
  • Bei einer beispielhaften Ausführungsform ist der Abschnitt der zweiten Oberfläche, bei dem sich der untere Verkapselungsstoff erstreckt, eine erste gerade Linie, welche sich von einem ersten Ende der PCB hin zu einem zweiten Ende der PCB, gegenüberliegend zu dem ersten Ende, erstreckt, und das Harz-Durchgangsloch und das wenigstens eine Harz-Fixierungsloch sind entlang der gleichen ersten geraden Linie angeordnet.
  • Bei einer beispielhaften Ausführungsform erstreckt sich der untere Verkapselungsstoff ferner entlang einer zweiten geraden Linie, von einem dritten Ende der PCB hin zu einem vierten Ende der PCB, gegenüberliegend zu dem dritten Ende, so dass die erste gerade Linie und die zweite gerade Linie eine kreuzförmige Gestalt bilden, und das Harz-Durchgangsloch und das wenigstens eine Harz-Fixierungsloch ebenfalls entlang der gleichen zweiten geraden Linie angeordnet sind.
  • Bei einer beispielhaften Ausführungsform enthält das wenigstens eine Harz-Fixierungsloch eine Mehrzahl von Harz-Fixierungslöchern, die jeweils zwischen dem Harz-Durchgangsloch und einer äußeren Kante der PCB angeordnet sind.
  • Bei einer beispielhaften Ausführungsform ist der untere Verkapselungsstoff-Vorsprung derart ausgebildet, dass dieser eine „I”-Gestalt aufweist, so dass senkrechte Querschnitte an jedem Ende der ersten geraden Linie derart vorgesehen sind, dass das Harz-Durchgangsloch an einer Verbindungsfläche zwischen der PCB und dem Halbleiterchip erzeugte Spannung wirkungsvoller aufnehmen kann.
  • Bei einer Ausführungsform werden die zweiten Anschluss-Pads aus Lötkugel-Pads gebildet, welche als leitfähige Elemente dienen, und die ersten Anschluss-Pads werden von Höckern gebildet, welche als leitfähige Elemente dienen, mit denen der Halbleiterchip verbunden ist.
  • Ausführungsformen des allgemeinen erfinderischen Konzepts sehen außerdem ein Verfahren zum Bilden eines Halbleitergehäuses vor, wobei das Verfahren aufweist: Verbinden eines Halbleiterchips auf einer Leiterplatte (PCB) mittels ersten Anschluss-Pads auf einer ersten Oberfläche der PCB; Anordnen von zweiten Anschluss-Pads auf der PCB, auf einer zweiten Oberfläche davon, die gegenüberliegend zu der ersten Oberfläche ist; Befüllen des Raumes zwischen dem Halbleiterchip und der PCB mit einer spritzgegossenen Harz-Unterfüllung, so dass das Harz durch ein Harz-Durchgangsloch, das an einem mittleren Abschnitt der PCB angeordnet ist, und wenigstens ein Harz-Fixierungsloch, das außerhalb des mittleren Abschnitts der PCB angeordnet ist, zu der zweiten Oberfläche der PCB ausströmt, um entlang der zweiten Oberfläche der PCB einen unteren Verkapselungsstoff-Vorsprung zu bilden; und Durchführen eines Spritzgießverfahrens, um den Halbleiterchip und die erste Oberfläche der PCB hermetisch abzudichten.
  • Bei einer beispielhaften Ausführungsform ist der untere Verkapselungsstoff-Vorsprung innerhalb eines Vertiefungsbereichs auf der zweiten Oberfläche ausgebildet, wo eine untere Form einer Spritzgießvorrichtung montiert ist.
  • Kurze Beschreibung der Abbildungen
  • Diese und/oder andere Merkmale und Leistungen des vorliegenden allgemeinen erfinderischen Konzepts werden aus der nachfolgenden Beschreibung der Ausführungsformen, in Verbindung mit den beigefügten Abbildungen offensichtlich und leichter verständlich.
  • 1 ist eine perspektivische Ansicht eines Halbleitergehäuses gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts;
  • 2 ist eine Draufsicht einer Leiterplatte (PCB), die bei dem Halbleitergehäuse von 1 eingesetzt werden kann;
  • 3 ist eine Unteransicht der PCB von 2;
  • 4 ist eine Unteransicht eines modifizierten Beispiels der PCB von 2;
  • 5 ist eine Unteransicht eines weiteren modifizierten Beispiels der PCB von 2;
  • 6 ist eine Untersicht eines weiteren modifizierten Beispiels der PCB von 2;
  • 7 ist eine Unteransicht eines weiteren modifizierten Beispiels der PCB von 2;
  • 8 ist eine perspektivische Ansicht eines weiteren modifizierten Beispiels der PCB von 2;
  • 9A und 9B sind Schnittansichten der PCB von 2, auf welcher ein Halbleiterchip montiert ist, und ein Spritzgießverfahren durchgeführt wird;
  • 9C ist eine Unteransicht der PCB von 2, auf welcher der Halbleiterchip montiert ist, und das Spritzgießverfahren durchgeführt wird;
  • 10 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung I-I' von 9C;
  • 11 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung II-II' von 9C;
  • 12 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung III-III' von 9C;
  • 13 ist eine Schnittansicht eines Halbleitergehäuses, das einem modifizierten Beispiel von 12, gemäß einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts entspricht;
  • 14A bis 14C sind Schnittansichten der PCB von 8, auf welcher ein Halbleiterchip montiert ist und ein Spritzgießverfahren durchgeführt wird;
  • 14D ist eine Unteransicht eines Halbleitergehäuses, das die PCB von 8 enthält, auf welcher ein Halbleiterchip montiert ist und ein Spritzgießverfahren durchgeführt wird, gemäß einer noch weiteren beispielhaften Ausführungsform des erfinderischen Konzepts;
  • 15 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung I-I' von 14D;
  • 16 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung II-II' von 14D;
  • 17 ist eine Unteransicht eines Halbleitergehäuses, welches eifern modifizierten Beispiel von 9C, gemäß einer noch weiteren beispielhaften Ausführungsform des erfinderischen Konzepts entspricht;
  • 18 ist eine Unteransicht eines Halbleitergehäuses, das einem weiteren modifizierten Beispiel von 9C, gemäß einer noch weiteren beispielhaften Ausführungsform des erfinderischen Konzepts entspricht;
  • 19 ist eine Draufsicht der PCB, welche einem modifizierten Beispiel von 2, gemäß einer noch weiteren beispielhaften Ausführungsform des erfinderischen Konzepts entspricht;
  • 20A und 20B sind Schnittansichten entlang einer Richtung I-I' und II-II' von 19, welche die PCB von 19 darstellen, auf welcher ein Halbleiterchip montiert ist und ein Spritzgießverfahren durchgeführt wird;
  • 20C ist eine Unteransicht eines Halbleitergehäuses gemäß einer noch weiteren beispielhaften Ausführungsform des erfinderischen Konzepts;
  • 21 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung I-I' von 20C;
  • 22 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung II-II' von 20C;
  • 23 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung III-III' von 20C;
  • 24 bis 26 sind eine Draufsicht und System-Blockdiagramme von elektronischen Vorrichtungen gemäß Ausführungsformen des erfinderischen Konzepts; und
  • 27 ist eine perspektivische Ansicht einer elektronischen Vorrichtung gemäß einer Ausführungsform des erfinderischen Konzepts.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Das erfinderische Konzept wird nun nachfolgend mit Bezug auf die beigefügten Abbildungen, bei denen Ausführungsformen des erfinderischen Konzepts gezeigt sind, umfassender beschrieben. Dieses erfinderische Konzept kann jedoch in verschiedenen Formen ausgeführt sein, und sollte nicht dahingehend ausgelegt werden, dass dieses auf die hier dargelegten Ausführungsformen beschränkt ist. Vielmehr sind diese Ausführungsformen vorgesehen, so dass diese Offenbarung gründlich und vollständig ist und den Schutzumfang des erfinderischen Konzepts dem Fachmann vollständig vermittelt. In den Abbildungen ist die Dicke der Schichten und Bereiche zur Klarheit übermäßig vergrößert, und Proportionen von Komponenten können übermäßig vergrößert oder reduziert sein. Gleiche Nummerierungen beziehen sich durchgängig auf gleiche Elemente.
  • Es ist ersichtlich, dass wenn ein Element oder eine Schicht als „auf”, „verbunden mit” oder „gekoppelt mit” einem anderen Element oder einer anderen Schicht bezeichnet wird, es direkt auf, verbunden oder gekoppelt mit dem anderen Element oder der anderen Schicht sein kann, oder dazwischen liegende Elemente oder Schichten vorliegen können. Im Gegensatz dazu liegen keine dazwischen liegenden Elemente oder Schichten vor, wenn ein Element als „direkt auf”, „direkt verbunden mit” oder „direkt gekoppelt mit” einem anderen Element oder einer anderen Schicht bezeichnet wird. Dabei sollten örtliche relative Ausdrücke, wie „zwischen” und „direkt zwischen” oder „benachbart zu” und „direkt benachbart zu” und dergleichen, welche hier zur Erleichterung der Beschreibung verwendet werden, um ein Element oder die Beziehung eines Merkmals zu anderen Elementen oder Merkmalen zu beschreiben, wie in den Figuren dargestellt ist, in ähnlicher Weise ausgelegt werden.
  • Es ist ersichtlich, dass obwohl die Ausdrücke erstes, zweites usw. hier verwendet werden können, um verschiedene Elemente, Komponenten, Bereiche, Schichten und/oder Abschnitte zu beschreiben, diese Elemente, Komponenten, Bereiche, Schichten und/oder Abschnitte durch diese Ausdrücke nicht beschränkt werden sollen. Diese Ausdrücke werden lediglich dazu verwendet, um ein Element, eine Komponente, einen Bereich, eine Schicht oder einen Abschnitt von einem anderen Element, einer anderen Komponente, einem anderen Bereicht, einer anderen Schicht oder einem anderen Abschnitt zu unterscheiden. Dadurch könnte ein erstes Element, eine erste Komponente, ein erster Bereich, eine erste Schicht oder ein erster Abschnitt, nachstehend erörtert, als zweites Element, zweite Komponente, zweiter Bereich, zweite Schicht oder zweiter Abschnitt benannt werden, ohne von der Lehre des vorliegenden erfinderischen Konzepts abzuweichen.
  • Wie hierin verwendet, sind die Singularformen „ein/einer/eines” und „der/die/das” gedacht, um die Pluralformen ebenso zu enthalten, außer wenn es der Kontext klar anders angibt. Es ist ferner ersichtlich, dass die Ausdrücke „weist auf” und/oder „aufweisend” das Vorhandensein von angegebenen Merkmalen, ganzen Zahlen, Schritten, Vorgängen, Elementen, Komponenten und/oder Gruppen davon angeben, wenn diese in dieser Spezifikation verwendet werden, jedoch nicht das Vorhandensein oder Hinzufügen eines oder mehrerer weiterer Merkmale, ganzer Zahlen, Schritte, Vorgänge, Elemente, Komponenten und/oder Gruppen davon ausschließen.
  • Wenn nicht anders definiert, haben sämtliche Ausdrücke, einschließlich technische und wissenschaftliche Ausdrücke, welche hierin verwendet werden, die gleiche Bedeutung, wie sie von einem Fachmann auf dem Bereich dieses erfinderischen Konzepts allgemein verstanden werden.
  • 1 ist eine perspektivische Ansicht eines Halbleitergehäuses 200A gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts.
  • Gemäß 1 kann das Halbleitergehäuse 200A gemäß der vorliegenden Ausführungsform. eine Leiterplatte (PCB) 100A mit einem Durchgangsloch-Bereich, einen Halbleiterchip (Verweis auf 210 in 9B), welcher auf der PCB 100A montiert ist, einen oberen Verkapselungsstoff 240, welcher auf der PCB 100A angeordnet ist, und einen unteren Verkapselungsstoff-Vorsprung 230, welcher unter der PCB 100A angeordnet ist, um den Durchgangsloch-Bereich der PCB 100A auszufüllen, enthalten.
  • Die als Grundrahmen dienende PCB 100A kann eine PCB für ein Halbleitergehäuse sein, und die PCB 100A kann ein Harz-Durchgangsloch, welches in einem mittleren Abschnitt davon ausgebildet ist, und wenigstens ein Harz-Fixierungsloch, welches außerhalb des Harz-Durchgangslochs ausgebildet ist, enthalten. Strukturen und modifizierte Beispiele der PCB 100A werden später mit Bezug auf die beigefügten Abbildungen detailliert beschrieben.
  • Das Halbleitergehäuse 200A kann den Halbleiterchip enthalten, welcher durch Höcker mit ersten Anschluss-Pads (nicht gezeigt), welche auf einer ersten Oberfläche, beispielsweise einer Oberseite der PCB 100A angeordnet sind, verbunden sein kann. Der Halbleiterchip kann ein Multifunktions-Halbleiterchip, wie eine Speichervorrichtung, eine logische Vorrichtung, ein Mikroprozessor, eine analoge Vorrichtung, ein digitaler Signalprozessor, oder ein System-On-Chip sein. Zusätzlich kann der Halbleiterchip ein Multi-Chip mit wenigstens zwei gestapelten Halbleiterchips sein. Beispielsweise können die wenigstens zwei Halbleiterchips identische Speichervorrichtungen sein, oder wenigstens eine Speichervorrichtung und wenigstens eine Mikrosteuervorrichtung enthalten.
  • Das Halbleitergehäuse 200A kann den oberen Verkapselungsstoff 240 und den unteren Verkapselungsstoff-Vorsprung 230 enthalten. Der obere Verkapselungsstoff 240 kann die Oberseite der PCB 100A und den Halbleiterchip hermetisch abdichten. Der untere Verkapselungsstoff-Vorsprung 230 kann sich von einer zweiten Oberfläche, beispielsweise einer Unterseite der PCB 100A durch das Harz-Durchgangsloch und das wenigstens eine Harz-Fixierungsloch der PCB 100A erstrecken. Der obere Verkapselungsstoff 240 und der untere Verkapselungsstoff-Vorsprung 230 können aus einer Epoxid-Spritzgießverbindung (EMC = epoxy mold compound) gebildet sein. Der obere Verkapselungsstoff 240 und der untere Verkapselungsstoff-Vorsprung 230 können jeweils ein Verkapselungsstoff vom spritzgegossenen Unterfüllungstyp(MUF)-Typ sein, welcher gestaltet ist, um nicht nur einen Raum zwischen dem Halbleiterchip und der PCB 100A zu füllen, sondern ebenso das Halbleitergehäuse 200A hermetisch abzudichten. Durch Verwenden des MUF-Typ Verkapselungsstoffs kann ein Spritzgießverfahren, ohne ein zusätzliches Unterfüllungs-Verfahren, durchgeführt werden. Darüber hinaus kann das Spritzgießverfahren durch Verwenden einer EMC mit geprüfter Zuverlässigkeit als der MUF-Typ Verkapselungsstoff vereinfacht werden und dadurch kann das gesamte Herstellungsverfahren vereinfacht werden.
  • Gemäß einer Ausführungsform des erfinderischen Konzepts kann das Harz-Durchgangsloch eine halbkreisförmige, eine rechteckige oder eine halbelliptische Gestalt aufweisen. Jedoch kann das Harz-Durchgangsloch verschiedene andere Gestalten aufweisen.
  • In diesem Fall können ein Harz-Abschnitt und ein Harz-Fixierungsabschnitt 242 dazu dienen, um die Zuverlässigkeit des Halbleitergehäuses 200A wesentlich zu verbessern. Der Harz-Abschnitt kann insbesondere obere und untere Abschnitte der PCB 100A durch das Harz-Durchgangsloch zusammenhalten. Der Harz-Fixierungsabschnitt 242 kann die oberen und unteren Abschnitte der PCB 100A durch das wenigstens eine Harz-Fixierungsloch an der Kante der PCB 100A zusammenhalten.
  • Zwischen dem Halbleiterchip und der PCB 100A des Halbleitergehäuses 200A kann insbesondere ein Unterschied des Wärmeausdehnungskoeffizienten (CTE = coefficient of thermal expansion) bestehen. Dadurch kann, wenn sich Spannung an einer Verbindungsfläche zwischen der PCB 100A und dem Halbleiterchip während eines Zuverlässigkeitstests, wie einem Temperaturwechseltest, konzentriert, die Spannung durch den Verkapselungsstoff, welcher das Harz-Durchgangsloch und das wenigstens eine Harz-Fixierungsloch füllt, aufgenommen und abgebaut werden. Dabei kann der Temperaturwechseltest wiederholtes Unterziehen eines Halbleitergehäuses extremer Temperaturwechsel zwischen –55°C und 125°C für eine vorbestimmte Zeit umfassen, um die elektrische Leistung und externe Defekte des Halbleitergehäuses zu prüfen.
  • Zusätzlich kann das Halbleitergehäuse 200A ferner Lötkugeln 250 enthalten, welche als leitende Elemente dienen, die mit zweiten Anschluss-Pads, welche an der zweiten Oberfläche der PCB 100A angeordnet sind, verbunden sind. Wenn das Halbleitergehäuse 200A ein Stiftgitterreihen(PGA = pin-grid-array)-Typ ist, können die leitenden Elemente, die mit den zweiten Anschluss-Pads verbunden sind, Stifte anstatt der Lötkugeln sein.
  • 2 ist eine Draufsicht einer PCB, die bei dem Halbleitergehäuse 200A von 1 angewendet werden kann, und 3 ist eine Unteransicht der in 2 gezeigten PCB.
  • Gemäß den 2 und 3 kann die PCB 100A als die PCB, welche bei dem Halbleitergehäuse 200A angewendet werden kann, (1) ein Substrat 112 für ein Halbleitergehäuse mit Metallverbindungen darin und mit ersten und zweiten Oberflächen F und B, welche gegenüberliegend angeordnet sind, (2) erste Anschluss-Pads 114, welche auf der ersten Oberfläche (zum Beispiel eine Oberseite) F des Substrats 112 angeordnet, und mit dem Halbleiterchip verbunden sind, (3) zweite Anschluss-Pads 120, welche auf der zweiten Oberfläche B des Substrats 112 angeordnet sind, und gestaltet sind, um die Funktionalität des Halbleiterchips nach außen zu erweitern, (4) ein Harz-Durchgangsloch 116, welches in einem mittleren Abschnitt des Substrats 112, durch die erste Oberfläche F und die zweite Oberfläche B des Substrats 112 ausgebildet ist, und (5) wenigstens ein Harz-Fixierungsloch 118A, welches außerhalb des mittleren Abschnitts des Substrats 112, durch die erste Oberfläche F und die zweite Oberfläche B des Substrats 112 ausgebildet ist, enthalten.
  • Das Substrat 112 kann aus einem Harz, einem lichtempfindlichen flüssigen Dielektrikum, einem lichtempfindlichen Trockenfilm-Dielektrikum, einem flexiblen und wärmeaushärtenden Polyamidtrockenfilm, einem wärmeaushärtenden flüssigen Dielektrikum, einer harzbeschichteten Kupfer(RCC = resin-coated copper)-Folie, einem thermoplastischen Material oder einem flexiblen Harz gebildet sein. Zusätzlich kann das Substrat 112 aus einem keramischen Material gebildet sein. Jedoch sind die zum Ausbilden des Substrats 112 vorstehend beschriebenen Materialien lediglich Beispiele, und Ausführungsformen des erfinderischen Konzepts sind nicht darauf beschränkt.
  • Obwohl nicht gezeigt, können die Metallverbindungen des Substrats 112 durch eine Durchkontaktierungs-Struktur, welche derart gestaltet ist, um die ersten und zweiten Anschluss-Pads 114 und 120 zu verbinden, elektrisch miteinander verbunden sein. Darüber hinaus kann wenigstens eine innere Verbindungsschicht in dem Substrat 112 ausgebildet sein. Insbesondere können die Metallverbindungen des Substrats 112 und die auf den ersten und zweiten Oberflächen F und B des Substrats 112 ausgebildeten ersten und zweiten Anschluss-Pads 114 und 120 beispielsweise aus Aluminium (Al) oder Kupfer(Cu)-Folie ausgebildet sein. Bei einigen Ausführungsformen können Oberflächen der Metallverbindungen mit Zinn (Sn), Gold (Au), Nickel (Ni) oder Blei (Pb) beschichtet sein.
  • Obwohl nicht gezeigt, kann die PCB 100A ferner eine Schutzschicht (nicht gezeigt) enthalten, welche gestaltet ist, um lediglich die ersten und zweiten Anschluss-Pads 114 und 120 freizulegen und die verbleibenden Bereiche der PCB 100A zu bedecken. In diesem Fall kann die Schutzschicht aus einem Lötstopplack gebildet sein, und die Schutzschicht kann unter Verwendung eines Lithografieverfahrens strukturiert werden. Die Schutzschicht kann als ein Lötmasken-definierter(SMD = solder mask define)-Typ, welcher gestaltet ist, um die ersten und zweiten Anschluss-Pads 114 und 120 teilweise freizulegen, oder als ein Nicht-Lötmasken-definierter(NSMD = non solder mask define)-Typ, welcher gestaltet ist, um die ersten und zweiten Anschluss-Pads 114 und 120 ganz freizulegen, gestaltet sein.
  • In der vorliegenden Spezifikation bezieht sich der mittlere Abschnitt, wo das Harz-Durchgangsloch 116 ausgebildet ist, auf einen Bereich des Substrats 112, welcher zwischen den Harz-Fixierungslöchern 118A angeordnet ist.
  • Außerdem können die ersten Anschluss-Pads 114 Höcker-Pads sein, mit welchen die Höcker, die an Verbindungs-Pads des Halbleiterchips ausgebildet sind, verbunden sein können. Die zweiten Anschluss-Pads 120, welche an der zweiten Oberfläche B des Substrats 112 angeordnet sind, können Lötkugel-Pads sein, mit welchen Lötkugeln verbunden sein können.
  • Das Harz-Durchgangsloch 116 und die Harz-Fixierungslöcher 118A können einen Strömungskanal bilden, durch welchen der Verkapselungsstoff, zum Beispiel ein EMC-Harz, welches gestaltet ist, um einen oberen Abschnitt des Substrats 112 hermetisch abzudichten, zu einem unteren Abschnitt des Substrats 112 strömt. Dadurch kann gemäß des erfinderischen Konzepts ein Teil des Verkapselungsstoffs von der ersten Oberfläche F des Substrats 112 durch das Harz-Durchgangsloch 116 und die Harz-Fixierungslöcher 118A zu der zweiten Oberfläche, zum Beispiel einer Unterseite B des Substrats 112, strömen, und den unteren Harz-Vorsprung 230, wie in 3 mit Hilfe punktierter Linien dargestellt ist, bilden. Zu diesem Zweck kann ein Vertiefungsbereich in einer unteren Form, die an einer Spritzgießvorrichtung montiert ist, dort, wo der untere Verkapselungsstoff-Vorsprung 230 ausgebildet sein kann, ausgebildet sein.
  • 4 bis 7 sind Unteransichten von modifizierten Beispielen der in 2 gezeigten PCB.
  • 4 zeigt eine PCB 100B für ein Halbleitergehäuse als ein modifiziertes Beispiel der PCB von 2, bei der ein zusätzliches Harz-Fixierungsloch 122 zwischen dem Harz-Durchgangsloch 116 und einer äußeren Kante des Substrats 112, anstatt der Harz-Fixierungslöcher 118A, welche an der äußeren Kante des Substrats 112, wie in 2 gezeigt ist, angeordnet sind, angeordnet sein. Dadurch kann die PCB 100B durch zwei Klemmbereiche fixiert sein, nämlich dem Harz-Durchgangsloch 116 und dem zusätzlichen Harz-Fixierungsloch 122. Folglich kann der Verkapselungsstoff, welcher das Harz-Durchgangsloch 116 und das zusätzliche Harz-Fixierungsloch 122 füllt, an einer Verbindungsfläche zwischen der PCB 100B und dem Halbleiterchip erzeugte Spannung wirkungsvoller aufnehmen.
  • Das zusätzliche Harz-Fixierungsloch 122 kann anstatt einer in 4 gezeigten elliptischen Gestalt eine von verschiedenen anderen Gestalten, wie eine kreisförmige Gestalt, eine rautenförmige Gestalt oder eine rechteckige Gestalt aufweisen. Außerdem können die ersten Anschluss-Pads, beispielsweise die Höcker-Pads 114, welche an der ersten Oberfläche F des Substrats 112 ausgebildet sind, nach Bedarf verschiedenartig angeordnet werden.
  • 5 zeigt eine PCB 100C für ein Halbleitergehäuse als weiteres modifiziertes Beispiel der PCB von 2, bei der ein Harz-Fixierungsloch 118B anstatt einer in 2 gezeigten halbkreisförmigen Gestalt eine längliche, schlitzförmige Gestalt aufweist, und das Harz-Fixierungsloch 118B, wie in 5 mit Hilfe punktierter Linien dargestellt ist, breiter ausgebildet ist als das Harz-Durchgangsloch 116. Entsprechend kann ein Kontaktbereich zwischen dem Verkapselungsstoff, zum Beispiel einem EMC-Harz, welches gestaltet ist, um das Substrat 112 mittels des Harz-Fixierungslochs 118B zu fixieren, derart gestaltet sein, dass dieser größtmöglich ist. Entsprechend kann der Verkapselungsstoff, welcher gestaltet ist, um das Harz-Fixierungsloch 118B zu füllen, an einer Verbindungsfläche zwischen der PCB 100C und dem Halbleiterchip erzeugte Spannung wirkungsvoller aufnehmen. Dabei kann bei der PCB 100C gemäß einer Ausführungsform des erfinderischen Konzepts das Harz-Fixierungsloch 118B in der gleichen Breite oder breiter als das Harz-Durchgangsloch 116 ausgebildet sein.
  • 6 zeigt eine PCB 100D für ein Halbleitergehäuse als weiteres modifiziertes Beispiel der PCB von 2, bei der ein Harz-Fixierungsloch 118C anstatt der in 2 gezeigten halbkreisförmigen Gestalt eine rechteckige Gestalt aufweist. Entsprechend kann, in ähnlicher Weise wie bei der PCB 100C von 5, ein Kontaktbereich zwischen dem Verkapselungsstoff, zum Beispiel einem EMC-Harz, welches gestaltet ist, um das Substrat 112 mittels des Harz-Fixierungslochs 118C zu fixieren, derart gestaltet sein, dass dieser größtmöglich ist. Dadurch kann ein an einer zweiten Oberfläche, zum Beispiel einer Unterseite der PCB 100D ausgebildeter unterer Verkapselungsstoff-Vorsprung derart ausgebildet sein, dass dieser eine „I”-Gestalt aufweist, wie in 6 mit Hilfe punktierter Linien dargestellt ist. Folglich kann der Verkapselungsstoff, welcher das Harz-Durchgangsloch 116 füllt, an einer Verbindungsfläche zwischen der PCB 100D und dem Halbleiterchip erzeugte Spannung wirkungsvoller aufnehmen.
  • 7 zeigt eine PCB 100E für ein Halbleitergehäuse als weiteres modifiziertes Beispiel der PCB von 2, bei der neben den Harz-Fixierungslöchern 118A ein zusätzliches Harz-Fixierungsloch 122 zwischen dem Harz-Durchgangsloch 116 und den Harz-Fixierungslöchern 118A ausgebildet ist. Entsprechend kann die PCB 100E durch drei Klammerbereiche, nämlich das Harz-Durchgangsloch 116, das zusätzliche Harz-Fixierungsloch 122 und die Harz-Fixierungslöcher 118A fixiert werden. In 7 bezieht sich ein punktierter Abschnitt auf einen unteren Verkapselungsstoff-Vorsprung, welcher unter einer Unterseite der PCB 100E angeordnet ist. Dadurch kann ein Kontaktbereich zwischen dem Verkapselungsstoff, zum Beispiel einem EMC-Harz, welches derart gestaltet ist, um das Substrat 112 mittels des Harz-Durchgangslochs 116, dem zusätzlichen Harz-Fixierungsloch 122 und den Harz-Fixierungslöchern 118A zu fixieren, derart gestaltet sein, dass dieser größtmöglich ist. Folglich kann der Verkapselungsstoff, welcher das Harz-Durchgangsloch 116, das zusätzliche Harz-Fixierungsloch 122 und die Harz-Fixierungslöcher 118A füllt, an einer Verbindungsfläche zwischen der PCB 100E und dem Halbleiterchip erzeugte Spannung wirkungsvoller aufnehmen.
  • 8 ist eine perspektivische Ansicht einer PCB 100F für ein Halbleitergehäuse als weiteres modifiziertes Beispiel der PCB von 2.
  • Gemäß 8 kann die PCB 100F gemäß einer Ausführungsform des erfinderischen Konzepts eine PCB von eingebettetem Typ sein, bei der ein Halbleiterchip auf einer vertieften Oberfläche 113 des Substrats 112 montiert ist. Ein erster Halbleiterchip kann mit Höcker-Pads 115, welche an der vertieften Oberfläche 113 des Substrats 112 vorgesehen sind, elektrisch verbunden sein, während ein zweiter Halbleiterchip auf den ersten Anschluss-Pads 114, welche auf dem Substrat 112 angeordnet sind, montiert und mit diesen elektrisch verbunden sein kann. Hierbei kann das zusätzliche Harz-Fixierungsloch 122 für den ersten Halbleiterchip an einer Kante der vertieften Oberfläche 113 ausgebildet sein, und die Harz-Fixierungslöcher 118A für den zweiten Halbleiterchip können an der äußeren Kante des Substrats 112 ausgebildet sein. Dadurch kann an einer Verbindungsfläche zwischen den zwei Halbleiterchips und der PCB 100F erzeugte Spannung durch das zusätzliche Harz-Fixierungsloch 122 und die Harz-Fixierungslöcher 118A aufgenommen werden. Eine detaillierte Struktur der PCB 100F wird später mit Bezug auf 14 bis 16 detailliert beschrieben.
  • Dabei können bei den vorstehend beschriebenen PCBs 100A, 100B, 100C, 100D, 100E und 100F für Halbleitergehäuse gemäß verschiedenen Ausführungsformen die Harz-Fixierungslöcher 118A breiter oder in der gleichen Breite wie das Harz-Durchgangsloch 116 ausgebildet sein.
  • 9A und 9B sind Schnittansichten der PCB von 2, auf welcher ein Halbleiterchip 210 montiert ist, und ein Spritzgießverfahren durchgeführt wird.
  • Gemäß den 9A und 9B kann der Halbleiterchip 210 durch Höcker 212 auf der Oberseite der vorstehend beschriebenen PCB 100A montiert sein. Die Höcker 212 können auf einer Unterhöcker-Metallurgie(UBM = under bump metallurgy)-Schicht, welche vorher auf den Verbindungs-Pads des Halbleiterchips vorgesehen wird, ausgebildet sein. Die Höcker 212 können eins zu eins mit den Höcker-Pads (Verweis auf 114 von 2), welche auf der PCB 100A vorgesehen sind, verbunden sein. Die Montage des Halbleiterchips 210 auf der PCB 100A kann unter Verwendung eines thermischen Hochtemperaturverfahrens, wie eines Wellen-Lötverfahrens oder eines Reflow-Lötverfahrens durchgeführt werden.
  • Anschließend kann das Spritzgießverfahren auf der PCB 100A durchgeführt werden, auf welcher der Halbleiterchip 210 montiert ist. Ein Verkapselungsstoff für ein Halbleitergehäuse, welcher in dem Spritzgießverfahren verwendet wird, kann ein MUF-Verkapselungsstoff sein, der das Auftreten von Fehlstellendefekten an einer Verbindungsfläche zwischen dem Halbleiterchip 210 und der PCB 100A verhindern kann. Zusätzlich kann der MUF-Verkapselungsstoff ein Material enthalten, das einen relativ niedrigen Ionengehalt und relativ niedrige hygroskopische Eigenschaften aufweist und sowohl gegenüber dem Halbleiterchip 210 als auch der PCB 100A hoch haftend ist und eine hohe Fließfähigkeit besitzt.
  • Aufgrund des Spritzgießverfahrens kann der obere Verkapselungsstoff 240 an der Oberseite der PCB 100A ausgebildet sein und den Halbleiterchip 210 und die Oberseite der PCB 100A jeweils hermetisch abdichten. Zusätzlich kann der Verkapselungsstoff durch das Harz-Durchgangsloch (Verweis auf 116 von 2) und das Harz-Fixierungsloch (Verweis auf 118A von 2), welche in der PCB 100A ausgebildet sind, zu der Unterseite der PCB 100A ausströmen, so dass der untere Verkapselungsstoff-Vorsprung 230 an der Unterseite der PCB 100A vorliegen kann.
  • Der untere Verkapselungsstoff-Vorsprung 230 kann durch Füllen einer Form mit dem Verkapselungsstoff in einem Vakuum, unter Verwendung einer Spritzgießausrüstung ausgebildet werden. Das heißt, um den unteren Verkapselungsstoff-Vorsprung 230 zu bilden, kann der Verkapselungsstoff einen Raum zwischen der PCB 100A und dem Halbleiterchip 210, welcher darauf angeordnet ist, füllen, und durch das Harz-Durchgangsloch 116 und die Harz-Fixierungslöcher 118A zu der Unterseite der PCB 100A ausströmen. Entsprechend kann der Raum zwischen dem Halbleiterchip 210 und der PCB 100A gefüllt werden, ohne dass ein zusätzliches Unterfüllungs-Harz benötigt wird. Außerdem kann das Auftreten von Fehlstellendefekten zwischen dem Halbleiterchip 210 und der PCB 100A reduziert oder verhindert werden, da die Strömung des Verkapselungsstoffs durch das Harz-Durchgangsloch 116 und die Harz-Fixierungslöcher 118A gesteuert werden kann.
  • 9C ist eine Unteransicht der PCB von 2, auf welcher der Halbleiterchip montiert ist und das Spritzgießverfahren durchgeführt wird.
  • Gemäß 9C können bei dem Halbleitergehäuse 200A gemäß einer Ausführungsform des erfinderischen Konzepts die zweiten Verbindungs-Pads 120, zum Beispiel Lötkugel-Pads, in einer Matrixgestalt an der Unterseite der PCB 100A angeordnet sein. Leitfähige Elemente, zum Beispiel Lötkugeln, können mit den zweiten Verbindungs-Pads 120 haftend verbunden sein, um die Funktionalität des Halbleitergehäuses 200A nach außen zu erweitern. Wenn die leitfähigen Elemente, welche gestaltet sind, um die Funktionalität des Halbleitergehäuses 200A nach außen zu erweitern, Stifte sind, können die Stifte anstatt der Lötkugeln mit den zweiten Verbindungs-Pads 120 haftend verbunden sein.
  • Der untere Verkapselungsstoff-Vorsprung 230 kann als ein geradliniger Typ auf der Unterseite der PCB 100A ausgebildet sein. Der Harz-Fixierungsabschnitt 242, welcher die Harz-Fixierungslöcher 118A füllt, kann die PCB 100A klammerartig umgeben. Der Verkapselungsstoff, welcher den Harz-Fixierungsabschnitt 242 und das Harz-Durchgangsloch 16 füllt, kann dazu dienen, die PCB 100A in einer Querrichtung zu fixieren und zu blockieren, wenn die PCB 100A und der Halbleiterchip 210 thermisch belastet werden und wiederholend kontrahiert und expandiert werden. Entsprechend kann in dem Halbleitergehäuse 200A erzeugte thermische Spannung durch den unteren Verkapselungsstoff-Vorsprung 230 und den oberen Verkapselungsstoff (Verweis auf 240 von 9B) aufgenommen werden.
  • 10 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung I-I' von 9C, 11 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung II-II' von 9C, und 12 eine im Schnitt gehaltene Ansicht entlang einer Richtung III-III' von 9C.
  • Gemäß den 10 bis 12 können die Lötkugeln 250 mit den zweiten Anschluss-Pads 120, welche an der Unterseite der PCB 100A von 9C vorgesehen sind, haftend verbunden sein. Die Lötkugeln 250 können unter Verwendung eine Reflow-Lötverfahrens mit den zweiten Anschluss-Pads 120 haftend verbunden sein.
  • Hierbei kann sich das Reflow-Lötverfahren auf ein Lötverfahren beziehen, welches durchgeführt wird, während eine davor vorbereitete Lötpaste oder Lötcreme geschmolzen wird. Das Reflow-Lötverfahren kann insbesondere das Schmelzen eines Lötmaterials (zum Beispiel Zinn(Sn)/Blei(Pb) oder Sn/Pb/Gold(Au)) mit einem niedrigeren Schmelzpunkt als ein Grundmaterial eines Verbindungsabschnitts enthalten. Dadurch kann ein geschmolzenes Material strömen und eine Oberfläche des Verbindungsabschnitts benetzen, und gleichzeitig können Metallelemente, welche das Lötmaterial bilden, zwischen Elementen des Grundmaterials des Verbindungsabschnitts diffundieren, um eine Legierungsschicht zu bilden, in welcher die Metallelemente des Lötmaterials und die Elemente des Grundmaterials fest miteinander verbunden sind.
  • Das Reflow-Lötverfahren kann beispielsweise eine Erwärmungsphase, eine Haltephase, eine Reflow-Lötphase, und eine Abkühlphase mit verschiedenen Prozesstemperaturen aufweisen. Die Erwärmungsphase kann von Raumtemperatur, etwa 25°C, bis zu einer Temperatur von etwa 100°C reichen, die Haltephase kann von einer Temperatur von etwa 100°C bis zu einer Temperatur von etwa 200°C reichen, die Reflow-Lötphase kann von einer Temperatur von etwa 200°C bis zu einer Spitzentemperatur von etwa 245°C reichen, und die Abkühlphase kann von einer Temperatur von etwa 200°C bis zu einer Raumtemperatur reichen. Hierbei kann der Temperaturbereich der Reflow-Lötphase nahe dem Schmelzpunkt des Lötmaterials sein. Der Schmelzpunkt des Lötmaterials kann von Elementen des Lötmaterials abhängen. Beispielsweise kann ein Lötmaterial, welches aus 96,5Sn/3,5Ag aufgebaut ist, einen Schmelzpunkt von etwa 221°C aufweisen, und ein Lötmaterial, welches aus 99,3Sn/0,7Cu aufgebaut ist, kann einen Schmelzpunkt von etwa 227°C aufweisen. Dadurch kann die Reflow-Lötphase entsprechend der Zusammensetzung des Lötmaterials variieren. Zusätzlich sind die Temperaturbereiche, welche für die Beschreibung des Reflow-Lötverfahrens vorgesehen sind, lediglich Beispiele, und das erfinderische Konzept ist nicht darauf beschränkt.
  • Dabei kann eine Höhe H1 des unteren Verkapselungsstoff-Vorsprungs 230 geringer sein als eine Höhe H2 der Lötkugeln 250. Andernfalls kann die Bildung der Lötkugeln 250 durch den unteren Verkapselungsstoff-Vorsprung 230 erschwert werden, wenn das Halbleitergehäuse 200A auf einem Motherboard einer elektronischen Vorrichtung montiert wird.
  • Gemäß der Schnittansicht von 10 entlang einer Richtung I-I' von 9C kann der untere Verkapselungsstoff-Vorsprung 230, welcher durch das Harz-Durchgangsloch 116 gebildet wird, die PCB 100A in einer Querrichtung halbieren. Entsprechend kann, wenn Spannung in dem Halbleitergehäuse 200A erzeugt wird, der untere Verkapselungsstoff-Vorsprung 230, welcher gestaltet ist, um die PCB 100A durch das Harz-Durchgangsloch 116 zu halbieren, die Spannung von dem mittleren Abschnitt der PCB 100A aufnehmen. Die Spannung kann durch Expandieren und Kontrahieren der Verbindungsfläche zwischen dem Halbleiterchip 210 und der PCB 100A aufgrund einer Außentemperaturschwankung erzeugt werden.
  • Gemäß der im Schnitt gehaltenen Ansicht von 11 entlang der Richtung II-II' von 9C kann der untere Verkapselungsstoff-Vorsprung 230 die Spannung von sowohl dem mittleren Abschnitt, wo das Harz-Durchgangsloch 116 ausgebildet ist, als auch einer Kantenposition E, wo die Harz-Fixierungslöcher 118A ausgebildet sind, aufnehmen. Entsprechend kann Spannung, welche auf die Verbindungsfläche zwischen dem Halbleiterchip 210 und der PCB 100a aufgebracht wird, beispielsweise Spannung, welche auf die Höcker 212 aufgebracht wird, die auf dem Halbleiterchip 210 ausgebildet sind, reduziert werden. Folglich kann die Bildung von feinen Rissen in den Höckern 212 während eines Temperaturwechseltests verhindert werden.
  • Obwohl die PCB 100A von 2 in der vorliegenden Ausführungsform beschrieben ist, können die vorstehend beschriebenen zusätzlichen Effekte erzielt werden, wenn die PCB 100A durch eine der in den 4 bis 7 gezeigten PCBs 100B bis 100E ersetzt wird.
  • 13 ist eine Schnittansicht eines Halbleitergehäuses, welches einem modifizierten Beispiel von 12, gemäß einer weiteren Ausführungsform des erfinderischen Konzepts entspricht.
  • Die vorangegangene Ausführungsform beschreibt, dass das Halbleitergehäuse 200A lediglich einen Halbleiterchip 210 enthält. Jedoch kann gemäß 13 ein Multi-Chipgehäuse (MCP = multi-chip package) 200C anstatt des Halbleiterchips 210 eine Stapelstruktur von einer Mehrzahl von Halbleiterchips 210A, 210B und 210C enthalten. In diesem Fall können Durchkontaktierungen (TSVs = through-silicon vias) 202, welche durch Bond-Pads ausgebildet sind, welche auf den Halbleiterchips 210A, 210B und 210C ausgebildet sind, auf den Halbleiterchips 210A, 210B und 201C ausgebildet sein. Entsprechend können in dem Multi-Chipgehäuse (MCP) 200C, bei dem eine TSV-Technologie angewandt wird, das Harz-Durchgangsloch 116, die Harz-Fixierungslöcher 118A und der untere Verkapselungsstoff-Vorsprung 230 gemäß des erfinderischen Konzepts an Verbindungsflächen zwischen den Halbleiterchips 210A, 210B und 210C und der PCB 100A erzeugte Spannung reduzieren, wodurch die Zuverlässigkeit des MCP 200C verbessert wird.
  • 14A bis 14C sind Schnittansichten der PCB 100F von 8, auf welcher eine Mehrzahl von Halbleiterchips montiert ist, und ein Spritzgießverfahren durchgeführt wird.
  • 14A ist eine Schnittansicht entlang einer Richtung I-I' von 8, welche die PCB 100F, auf welche die Mehrzahl von Halbleiterchips montiert ist und das Spritzgießverfahren durchgeführt wird, darstellt. Zunächst werden die Halbleiterchips 210A und 210B als erste Halbleiterchips gestapelt. Insbesondere können die Halbleiterchips 210A und 210B mit den TSVs 202 in die vertiefte Fläche (Verweis auf 113 in 8) der PCB 100F eingefügt und montiert werden. In diesem Fall können untere Enden 212A der TSVs 202 mit den Höcker-Pads 115, welche in der vertieften Fläche 113 der PCB 100F (Verweis auf 8) vorbereitet sind, verbunden werden. Dabei können die ersten Halbleiterchips 210A und 210B, wie in der vorangegangenen Ausführungsform, einen einzelnen Halbleiterchip bilden.
  • Danach kann der Halbleiterchip 210C als ein zweiter Halbleiterchip auf die PCB 100F montiert werden, auf welcher die ersten Halbleiterchips 210A und 210B montiert sind. In diesem Fall können Höcker 212B, welche auf dem zweiten Halbleiterchip 210C ausgebildet sind, mit den ersten Anschluss-Pads 114 (z. B. die Höcker-Pads 115 von 8), welche auf der PCB 100F ausgebildet sind, verbunden werden. In diesem Fall können obere Enden der TSVs 202 der ersten Halbleiterchips 210A und 210B nicht mit dem zweiten Halbleiterchip 210C elektrisch verbunden werden.
  • Anschließend kann das Spritzgießverfahren auf der PCB 100F, auf welcher der zweite Halbleiterchip 210C montiert ist, durchgeführt werden. Der obere Verkapselungsstoff 240 kann auf der Oberseite der PCB 100F ausgebildet sein, um die Halbleiterchips 210A, 210B und 210C hermetisch abzudichten. Gleichzeitig kann der untere Verkapselungsstoff-Vorsprung 230 mit einer geradlinigen Gestalt auf der Unterseite der PCB 100F ausgebildet sein. Obwohl teilweise nicht gezeigt, kann der untere Verkapselungsstoff-Vorsprung 230, wie in 14D gezeigt ist, durch das Harz-Durchgangsloch 116, das zusätzliche Harz-Fixierungsloch 122 und die Harz-Fixierungslöcher 118A, welche in der PCB 100F vorbereitet sind, auf der Unterseite der PCB 100F ausgebildet sein.
  • 14D ist eine Unteransicht eines Halbleitergehäuses 200D mit der PCB 100F von 8, auf welcher ein Halbleiterchip montiert ist, und ein Spritzgießverfahren durchgeführt wird, gemäß einer dritten Ausführungsform des erfinderischen Konzepts.
  • Gemäß 14D kann das Halbleitergehäuse 200D gemäß der vorliegenden Ausführungsform den unteren Verkapselungsstoff-Vorsprung 230, welcher auf der Unterseite der PCB 100F ausgebildet ist, enthalten. Die zweiten Anschluss-Pads (z. B. Lötkugel-Pads) 120 können auf der Unterseite der PCB 100F, an gegenüberliegenden Seiten des unteren Verkapselungsstoff-Vorsprungs 230 ausgebildet sein. In diesem Fall kann der untere Verkapselungsstoff-Vorsprung 230 im Allgemeinen eine linienförmige Gestalt aufweisen, um das Harz-Durchgangsloch 116, das zusätzliche Harz-Fixierungsloch 122 und die Harz-Fixierungslöcher 118A zu füllen. Hierbei kann sich der Harz-Fixierungsabschnitt 242 auf einen Verkapselungsstoff beziehen, welcher gestaltet ist, um die Harz-Durchgangslöcher 118A zu füllen.
  • Das erfinderische Konzept kann durch den unteren Verkapselungsstoff-Vorsprung 230 gekennzeichnet sein, welcher auf der Unterseite der PCB 100F vorgesehen ist, um das Harz-Durchgangsloch 116, das zusätzliche Harz-Fixierungsloch 122 und die Harz-Fixierungslöcher 118A zu füllen, ohne auf der Oberseite der PCB 100F ein zusätzliches Unterfüllungsharz auszubilden.
  • 15 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung I-I' von 14D, und 16 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung II-II' von 14D.
  • Gemäß den 15 und 16 können leitfähige Elemente (z. B. Lötkugeln) 250 mit den auf der Unterseite der PCB 100F von 14C vorbereiteten zweiten Anschluss-Pads 120 haftend verbunden sein. Hierbei kann der untere Verkapselungsstoff-Vorsprung 230 eine geringere Höhe aufweisen als die Lötkugeln 250. Andernfalls kann die Bildung der Lötkugeln 250 durch den unteren Verkapselungsstoff-Vorsprung 230 erschwert werden, wenn das Halbleitergehäuse 200D auf einem Motherboard einer elektronischen Vorrichtung montiert wird.
  • In 15 kann der durch das Harz-Durchgangsloch 116 gebildete untere Verkapselungsstoff-Vorsprung 230 die PCB 100F halbieren. Entsprechend kann der untere Verkapselungsstoff-Vorsprung 230, welcher derart gestaltet ist, um die PCB 100F durch das Harzdurchgangsloch 116 zu halbieren, wenn Spannung an Verbindungsflächen zwischen den Halbleiterchips 210A, 210B und 210C und der PCB 100F erzeugt wird, dazu dienen, die Spannung von einem mittleren Abschnitt der PCB 100F aufzunehmen.
  • In 16 kann der untere Verkapselungsstoff-Vorsprung 230 an Verbindungsflächen zwischen den Halbleiterchips 210A, 210E und 210C und der PCB 100F erzeugte Spannung aufnehmen. Der untere Verkapselungsstoff-Vorsprung 230 kann insbesondere gleichzeitig Spannung von dem mittleren Abschnitt, wo das Harz-Durchgangsloch 116 ausgebildet ist, einem mittleren Abschnitt, wo das zusätzliche Harz-Fixierungsloch 122 ausgebildet ist, und einem Kantenabschnitt, wo die Harz-Fixierungslöcher 118A ausgebildet sind, aufnehmen.
  • Der Verkapselungsstoff, welcher das zusätzliche Harz-Fixierungsloch 122 füllt, kann insbesondere derart gestaltet sein, um Spannung, welche in einem Bereich erzeugt wird, wo erste Halbleiterchips 210A und 210B montiert sind, aufzunehmen, während der Harz-Fixierungsabschnitt 242, welcher das Harz-Fixierungsloch 118A füllt, derart gestaltet sein, um Spannung, welche in einem Bereich erzeugt wird, wo der zweite Halbleiterchip 210C montiert ist, wirkungsvoll aufzunehmen. Entsprechend kann Spannung, welche auf die unteren Enden 212A und die Höcker 212B, welche an den Verbindungsflächen zwischen den Halbleiterchips 210A, 210E und 210C und der PCB 100F vorbereitet sind, aufgebracht wird, reduziert werden. Folglich kann die Erzeugung von feinen Rissen in den unteren Enden 212A und den Höckern 212B bei einem Temperaturwechseltest reduziert oder verhindert werden.
  • 17 ist eine Unteransicht eines Halbleitergehäuses, welches einem modifizierten Beispiel von 9C entspricht, gemäß einer weiteren Ausführungsform des erfinderischen Konzepts.
  • 9C zeigt, dass der untere Verkapselungsstoff-Vorsprung 230 eine geradlinige Gestalt besitzt, um das Harz-Durchgangsloch 116 und die Harz-Fixierungslöcher 118A zu verbinden. Jedoch können gemäß 17 der untere Verkapselungsstoff-Vorsprung 230A und ein unterer Verkapselungsstoff-Vorsprung 230B eine kreuzförmige Gestalt auf einer PCB 100G aufweisen, und wenigstens ein zusätzliches Harz-Fixierungsloch 119 kann ferner an einer Kante einer horizontalen Achse der PCB 100G vorbereitet sein, um die Harz-Fixierungslöcher 118A und die zusätzlichen Harz-Fixierungslöcher 119 mit dem Harz-Durchgangsloch 116, welches in einer Mitte des unteren Verkapselungsstoff-Vorsprungs 230 angeordnet ist, zu verbinden. Dadurch können die zweiten Anschluss-Pads (z. B. Lötkugel-Pads) 120, welche auf der PCB 100G ausgebildet sind, basierend auf den unteren Verkapselungsstoff-Vorsprüngen 230A und 230B gleichmäßig in vier Gruppen aufgeteilt sein.
  • Zusätzlich können die unteren Verkapselungsstoff-Vorsprünge 230A und 230B auf einer zweiten Oberfläche der PCB 100G ausgebildet sein, um sich, wie in 17 gezeigt ist, gegenseitig zu überschneiden. In diesem Fall kann ein zusätzliches Harz-Fixierungsloch zwischen dem Harz-Durchgangsloch 116 und dem Harz-Fixierungslöchern 118A und 119 ausgebildet sein.
  • Daher können in einem Halbleitergehäuse 200E gemäß der vorliegenden Ausführungsform die unteren Verkapselungsstoff-Vorsprünge 230A und 230B Spannung sowohl in X- als auch in Y-Achsenrichtung aufnehmen, welche sich auf einen Bereich zentriert, wo ein Halbleiterchip montiert ist, wodurch die Spannung reduziert wird.
  • 18 ist eine Unteransicht eines Halbleitergehäuses, welches einem weiteren modifizierten Beispiel von 9C entspricht, gemäß einer noch weiteren Ausführungsform des erfinderischen Konzepts.
  • 9C zeigt, dass der untere Verkapselungsstoff-Vorsprung 230 eine geradlinige Gestalt besitzt, um das Harz-Durchgangsloch 116 und die Harz-Fixierungslöcher 118A zu verbinden. Jedoch kann gemäß 18 die Strömung eines Verkapselungsstoffs (z. B. ein EMC) während eines Spritzgießverfahrens derart angepasst werden, dass zwei bahnförmige untere Verkapselungsstoff-Vorsprünge 230C und 230D auf einer PCB 100h ausgebildet werden können. In diesem Fall können zwei Harz-Fixierungslöcher 118D und 118E benachbart zueinander ausgebildet sein.
  • Daher können die zwei unteren Verkapselungsstoff-Vorsprünge 230C und 230D gleichzeitig innerhalb eines Halbleitergehäuses 200F erzeugte Spannung aufnehmen, welche sich auf einen Bereich zentriert, wo ein Halbleiterchip montiert ist, wodurch die Spannung reduziert wird.
  • 19 ist eine Draufsicht einer PCB 100I, welche einem modifizierten Beispiel von 2, gemäß einer weiteren Ausführungsform des erfinderischen Konzepts entspricht.
  • Sämtliche der bisher mit Bezug auf die 2 bis 8 erläuterten PCBs 100A bis 100H enthalten Halbleiterchips, welche unter Verwendung von Höckern darauf montiert sind. Jedoch können gemäß 19 das Harz-Durchgangsloch, die Harz-Fixierungslöcher 118A und der untere Verkapselungsstoff-Vorsprung 230 gemäß des erfinderischen Konzepts ebenso auf Halbleitergehäuse angewendet werden, bei denen Halbleiterchips unter Verwendung von Drähten auf PCBs montiert sind.
  • 19 ist eine Draufsicht einer ersten Oberfläche der PCB 100I als eine PCB mit einer feingängigen Kugelgitteranordnung (FBGA = fine-pitch ball grid array). Ein Chip-Montageabschnitt 101, auf welchem ein Halbleiterchip montiert werden kann, kann in einer Mitte der ersten Oberfläche der PCB 100I vorbereitet sein, und erste Anschluss-Pads (z. B. Bond-Finger) 114A, mit welchen Drähte verbunden sein können, können entlang einer Umgebung des Chip-Montageabschnitts 101 ausgebildet sein. Dabei kann ein Harz-Durchgangsloch 116A anstatt innerhalb eines mittleren Abschnitts des Chip-Montageabschnitts 101, außerhalb des Chip-Montageabschnitts 101 ausgebildet sein. Zwei Harz-Fixierungslöcher 118A können an einer äußeren Kante des Substrats 112 vorgesehen sein.
  • 20A und 20B sind Schnittansichten entlang einer Richtung I-I' und II-II' von 19, welche die PCB von 19 darstellen, auf welcher ein Halbleiterchip montiert ist und ein Spritzgießverfahren durchgeführt wird.
  • Gemäß den 20A und 20B kann der Halbleiterchip 210 zunächst unter Verwendung eines Montageteils, wie eines Klebestreifens 204, auf dem Chip-Montageabschnitt, welcher auf der PCB 100I ausgebildet ist, montiert werden. Der Halbleiterchip 210 kann derart montiert werden, dass eine aktive Region des Halbleiterchips 210 nach unten zeigt. Danach können auf dem Halbleiterchip 210 vorbereitete Bond-Pads unter Verwendung von Drähten 214, unter Verwendung eines Verfahrens zum Drahtbonden, mit den Bond-Fingern (Verweis auf 114A in 19) verbunden werden.
  • Anschließend kann das Spritzgießverfahren auf der PCB 100I durchgeführt werden, auf welcher der Halbleiterchip 210 montiert ist. Ein in dem Spritzgießverfahren verwendeter Verkapselungsstoff für ein Halbleitergehäuse kann ein MUF-Verkapselungsstoff sein, welcher das Auftreten von Fehlstellendefekten an einer Verbindungsfläche zwischen dem Halbleiterchip 210 und der PCB 100I verhindern kann. Zusätzlich kann der MUF-Verkapselungsstoff ein Material enthalten, welches einen relativ niedrigen Ionengehalt und eine relativ niedrige hygroskopische Eigenschaft besitzt, und sowohl gegenüber dem Halbleiterchip 210 als auch der PCB 100 hoch haftend ist, und hoch fließfähig ist.
  • Aufgrund des Spritzgießverfahrens kann der obere Verkapselungsstoff 240 auf einer Oberseite des PCB 100I ausgebildet sein und den Halbleiterchip 210 und die Oberseite der PCB 100I jeweils hermetisch abdichten. Zusätzlich kann der Verkapselungsstoff durch das Harz-Durchgangsloch (Verweis auf 116A von 19) und das Harz-Fixierungsloch (Verweis auf 118A von 19), welche in der PCB 100I ausgebildet sind, derart zu einer Unterseite der PCB 100I ausströmen, dass der untere Verkapselungsstoff-Vorsprung 230 an einer Unterseite der PCB 100I vorliegen kann.
  • 20C ist eine Unteransicht eines Halbleitergehäuses 200G gemäß einer noch weiteren Ausführungsform des erfinderischen Konzepts.
  • Gemäß 20C kann der untere Verkapselungsstoff-Vorsprung 230 bei dem Halbleitergehäuse 200G gemäß der vorliegenden Ausführungsform an der Unterseite einer PCB 100I ausgebildet sein. Außerdem können die zweiten Anschluss-Pads (z. B. Lötkugel-Pads) 120 in einer Matrixgestalt an gegenüberliegenden Seiten des unteren Verkapselungsstoff-Vorsprungs 230 ausgebildet sein. Der untere Verkapselungsstoff-Vorsprung 230 kann als geradliniger Typ auf der Unterseite der PCB 100I ausgebildet sein. Der Harz-Fixierungsabschnitt 242, welcher das Harz-Fixierungsloch (Verweis auf 118A in 19) füllt, und der Verkapselungsstoff, welcher das Harz-Durchgangsloch (Verweis auf 116A in 19) füllt, können die PCB 100I klammerartig umgeben. Der untere Verkapselungsstoff-Vorsprung 230 mit dem Harz-Fixierungsabschnitt 242, welcher die Harz-Fixierungslöcher 118A füllt, und der Verkapselungsstoff, welcher das Harz-Durchgangsloch 116A füllt, können dazu dienen, innerhalb des Halbleitergehäuses 200G erzeugte Spannung aufzunehmen und zu reduzieren.
  • 21 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung I-I' von 20C, 22 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung II-II' von 20C, und 23 ist eine im Schnitt gehaltene Ansicht entlang einer Richtung III-III' von 20C.
  • Gemäß den 21 bis 23 können zunächst die Lötkugeln 250 mit den auf der Unterseite der PCB 100I vorgesehenen zweiten Anschluss-Pads 120 haftend verbunden werden. Die Bildung der Lötkugeln 250 kann unter Verwendung eines Reflow-Lötverfahrens durchgeführt werden. Dabei kann der untere Verkapselungsstoff-Vorsprung 230 eine geringere Höhe besitzen als die Lötkugeln 250. Andernfalls kann die Bildung der Lötkugeln 250 durch den unteren Verkapselungsstoff-Vorsprung 230 erschwert werden, wenn das Halbleitergehäuse 200G auf einem Motherboard einer elektronischen Vorrichtung montiert wird.
  • Gemäß der im Schnitt gehaltenen Ansicht von 21 entlang der Richtung I-I' von 20C kann der untere Verkapselungsstoff-Vorsprung 230, welcher durch das Harz-Durchgangsloch 116A ausgebildet ist, die PCB 100I in einer Querrichtung halbieren. Entsprechend kann, wenn Spannung in dem Halbleitergehäuse 200G erzeugt wird, der untere Verkapselungsstoff-Vorsprung 230, welcher gestaltet ist, um die PCB 100I durch das Harz-Durchgangsloch 116 zu halbieren, die Spannung von einem mittleren Abschnitt der PCB 100I aufnehmen. Die Spannung kann durch Expandieren und Kontrahieren der Verbindungsfläche zwischen dem Halbleiterchip 210 und der PCB 100I aufgrund einer Außentemperaturschwankung erzeugt werden.
  • Gemäß der im Schnitt gehaltenen Ansicht von 23 entlang der Richtung III-III' von 20C kann der untere Verkapselungsstoff-Vorsprung 230 die Spannung von sowohl einem Abschnitt, wo das Harz-Durchgangsloch 116A ausgebildet ist, als auch einem Kantenabschnitt, wo die Harz-Fixierungslöcher 118A ausgebildet sind, aufnehmen. Entsprechend kann Spannung, welche auf die Verbindungsfläche zwischen dem Halbleiterchip 210 und der PCB 100I aufgebracht wird, reduziert werden.
  • 24 ist eine Draufsicht eines Gehäusemoduls 700 gemäß einer Ausführungsform des erfinderischen Konzepts.
  • Gemäß 24 kann das Gehäusemodul 700 ein Modulsubstrat 702 mit externen Anschlusskontakten 708, ein Halbleitergehäuse 704, und ein quad flat package (QFP) 706, welches auf dem Modulsubstrat 702 montiert ist, enthalten. Das Halbleitergehäuse 704 kann eines der Halbleitergehäuse gemäß den Ausführungsformen des erfinderischen Konzepts enthalten. Das Gehäusemodul 700 kann durch die externen Anschlusskontakte 708 mit einer externen elektronischen Vorrichtung verbunden sein.
  • 25 ist ein schematisches Diagramm einer Speicherkarte 800 gemäß einer Ausführungsform des erfinderischen Konzepts.
  • Gemäß 25 kann die Speicherkarte 800 eine Steuereinheit 820 und eine Speichervorrichtung 830, welchen in einem Gehäuse 810 angeordnet sind, enthalten. Die Steuereinheit 820 und die Speichervorrichtung 830 können elektrische Signale miteinander austauschen. Beispielsweise können die Steuereinheit 820 und die Speichervorrichtung 830 Daten im Ansprechen auf Befehle miteinander austauschen. Dadurch kann die Speicherkarte 800 Daten in der Speichervorrichtung 830 speichern oder Daten von der Speichervorrichtung 830 nach außen übertragen.
  • Die Steuereinheit 820 und/oder die Speichervorrichtung 830 können wenigstens eine der Halbleitervorrichtungen oder Halbleitergehäuse gemäß den Ausführungsformen des erfinderischen Konzepts enthalten. Die Speicherkarte 800 kann als ein Datenspeichermedium von verschiedenen beweglichen Vorrichtungen verwendet werden. Beispielsweise kann die Speicherkarte 800 eine Multimediakarte (MMC) oder eine secure digital (SD) Karte enthalten.
  • 26 ist ein Blockdiagramm eines elektronischen Systems 900 gemäß einer Ausführungsform des erfinderischen Konzepts.
  • Gemäß 26 kann das elektronische System 900 wenigstens eine der Halbleitervorrichtungen oder Halbleitergehäuse gemäß den Ausführungsformen des erfinderischen Konzepts enthalten. Das elektronische System 900 kann eine mobile Vorrichtung oder einen Computer enthalten. Das elektronische System 900 kann beispielsweise ein Speichersystem 912, einen Prozessor 917, eine Direktzugriffsspeicher(RAM)-Vorrichtung 916 und eine Benutzerschnittstelle 918 enthalten, welche Daten über einen Bus 920 untereinander austauschen können. Der Prozessor 917 kann dazu dienen, ein Programm auszuführen oder das elektronische System 900 zu steuern. Die RAM-Vorrichtung 916 kann als ein Betriebsspeicher des Prozessors 917 verwendet werden. Beispielsweise können der Prozessor 917 und die RAM-Vorrichtung 916 jeweils in der Halbleitervorrichtung oder dem Halbleitergehäuse gemäß den Ausführungsformen des erfinderischen Konzepts enthalten sein. Darüber hinaus können der Prozessor 917 und die RAM-Vorrichtung 916 in einem einzelnen Gehäuse enthalten sein. Die Benutzerschnittstelle 918 kann dazu verwendet werden, um Daten in das elektronischen System 900 einzugeben, oder von dem elektronischen System 900 auszugeben. Das Speichersystem 912 kann einen zum Betrieb des Prozessors 917 benötigten Code, Daten, die durch den Prozessor 917 bearbeitet werden, oder extern eingegebene Daten speichern. Das Speichersystem 912 kann eine Steuereinheit und eine Speichervorrichtung enthalten, und im Wesentlichen den gleichen Aufbau besitzen wie die Speicherkarte 800 von 25.
  • Das elektronische System 900 von 26 kann auf eine elektronische Steuervorrichtung von verschiedenen elektronischen Vorrichtungen angewendet werden. Beispielsweise veranschaulicht 27, dass das elektronische System 900 von 26 auf ein Mobiltelefon 1000 angewendet wird. Zusätzlich kann das elektronische System 900 von 26 auf Laptops, MP3-Player, Navigationssysteme, Halbleiterfestplatten (SSDs), Automobile oder Haushaltsgeräte angewendet werden.
  • Obwohl einige Ausführungsformen des vorliegenden allgemeinen erfinderischen Konzepts gezeigt und beschrieben wurden, wird vom Fachmann erkannt, dass Veränderungen bei diesen Ausführungsformen vorgenommen werden können, ohne von den Grundsätzen und Grundgedanken des allgemeinen erfinderischen Konzepts abzuweichen, dessen Schutzumfang in den beigefügten Ansprüchen und deren Äquivalenten definiert ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2010-0123730 [0001]

Claims (31)

  1. Leiterplatte (PCB = printed circuit board) (100A) für ein Halbleitergehäuse (200A) mit verbesserter Lötverbindungs-Zuverlässigkeit, mit: einem Substrat (112) für ein Halbleitergehäuse (200A) mit einer darin angeordneten Metallverbindung, wobei das Substrat eine erste Oberfläche (F) und eine zweite Oberfläche (B), welche gegenüberliegend zu der ersten Oberfläche angeordnet ist, aufweist; einem ersten Anschluss-Pad (114), welches an der ersten Oberfläche (F) des Substrats (112) angeordnet, und mit einem Halbleiterchip (210) verbunden ist; einem zweiten Anschluss-Pad (120), welches an der zweiten Oberfläche (B) des Substrats angeordnet, und derart gestaltet ist, um Funktionalität des Halbleiterchips (210) nach außen zu erweitern; einem Harz-Durchgangsloch (116), welches in einem mittleren Abschnitt des Substrats (112), durch das Substrat ausgebildet ist; und wenigstens einem Harz-Fixierungsloch (118A), welches außerhalb des mittleren Abschnitts des Substrats, durch das Substrat ausgebildet ist.
  2. Leiterplatte nach Anspruch 1, wobei das Harz-Durchgangsloch (116) in einem Bereich der ersten Oberfläche des Substrats ausgebildet ist, in dem der Halbleiterchip (210) montiert ist.
  3. Leiterplatte nach Anspruch 1, wobei das Harz-Durchgangsloch (116) außerhalb eines Bereichs der ersten Oberfläche des Substrats ausgebildet ist, in dem der Halbleiterchip (210) montiert ist.
  4. Leiterplatte nach Anspruch 1, wobei das erste Anschluss-Pad (114) entweder ein Draht oder ein Höcker ist.
  5. Leiterplatte nach Anspruch 1, wobei das zweite Anschluss-Pad (120) mit einer Lötkugel verbunden ist.
  6. Leiterplatte nach Anspruch 2, wobei das Substrat (112) ein Substrat von eingebettetem Typ ist, bei dem der Halbleiterchip eingefügt ist.
  7. Leiterplatte nach Anspruch 1, ferner aufweisend ein zusätzliches Harz-Fixierungsloch (119), welches zwischen dem Harz-Durchgangsloch (116) und dem Harz-Fixierungsloch (118A) angeordnet ist.
  8. Leiterplatte nach Anspruch 1, wobei das Harz-Fixierungsloch (118A) eine Größe besitzt, die gleich oder größer wie die des Harz-Durchgangsloches (116) ist.
  9. Halbleitergehäuse mit verbesserter Lötverbindungs-Zuverlässigkeit, mit: einer Leiterplatte (PCB) (100A) für ein Halbleitergehäuse mit einem Harz-Durchgangsloch (116), welches in einem mittleren Abschnitt davon angeordnet ist, und wenigstens einem Harz-Fixierungsloch (118A), welches an einer äußeren Kante davon angeordnet ist; einem Halbleiterchip (210), der durch einen Höcker mit einem ersten Anschluss-Pad (114), welches an einer ersten Oberfläche der Leiterplatte angeordnet ist, verbunden ist; einem oberen Verkapselungsstoff, welcher gestaltet ist, um die erste Oberfläche der Leiterplatte und den Halbleiterchip hermetisch abzudichten; und einem unteren Verkapselungsstoff-Vorsprung (230), welcher gestaltet ist, um sich durch das Harz-Durchgangsloch (116) und das Harz-Fixierungsloch (118A), welche in der ersten Oberfläche der Leiterplatte angeordnet sind, zu einer zweiten Oberfläche der Leiterplatte zu erstrecken.
  10. Halbleitergehäuse nach Anspruch 9, wobei das Harz-Fixierungsloch (118A) eine ausgewählte Gestalt aus der Gruppe, bestehend aus einer halbkreisförmigen Gestalt, einer rechteckigen Gestalt und einer halbelliptischen Gestalt aufweist.
  11. Halbleitergehäuse nach Anspruch 9, ferner aufweisend eine Lötkugel, welche mit einem leitfähigen Pad (120), das an der zweiten Oberfläche (B) der Leiterplatte angeordnet ist, verbunden ist, wobei die Lötkugel eine größere Höhe besitzt als der untere Verkapselungsstoff-Vorsprung.
  12. Halbleitergehäuse nach Anspruch 9, wobei der Halbleiterchip (210) eine Multistapelstruktur von wenigstens zwei Halbleiterchips ist.
  13. Halbleitergehäuse nach Anspruch 12, wobei der Höcker eine Durchkontaktierung (TSV = through silicon via) ist, welche gestaltet ist, um Verbindungsanschlüsse der wenigstens zwei Halbleiterchips miteinander zu verbinden.
  14. Halbleitergehäuse nach Anspruch 9, wobei die Leiterplatte ferner ein zusätzliches Harz-Fixierungsloch (122) aufweist, welches zwischen dem Harz-Durchgangsloch (116) und dem Harz-Fixierungsloch (118A) angeordnet ist.
  15. Halbleitergehäuse nach Anspruch 9, wobei der untere Verkapselungsstoff-Vorsprung (230) eine geradlinige Gestalt besitzt, und über das Harz-Durchgangsloch, welches in dem mittleren Abschnitt der Leiterplatte angeordnet ist, mit dem wenigstens einen Harz-Fixierungsloch verbunden ist.
  16. Halbleitergehäuse nach Anspruch 9, wobei der untere Verkapselungsstoff-Vorsprung (230) eine kreuzförmige Gestalt besitzt, welche in einer Art und Weise ausgebildet ist, dass das Harz-Durchgangsloch der Leiterplatte an einem Kreuzungspunkt des unteren Verkapselungsstoff-Vorsprungs angeordnet ist.
  17. Halbleitergehäuse mit verbesserter Lötverbindungs-Zuverlässigkeit, mit: einer Leiterplatte (PCB) für ein Halbleitergehäuse mit einem Harz-Durchgangsloch (116), welches in einem mittleren Abschnitt davon angeordnet ist, und wenigstens einem Harz-Fixierungsloch (118A), welches an einer äußeren Kante davon angeordnet ist; einem Halbleiterchip (210), der an einer ersten Oberfläche (F) der Leiterplatte montiert ist; einem Draht (214), welcher gestaltet ist, um ein erstes Anschluss-Pad, welches an der ersten Oberfläche der Leiterplatte angeordnet ist, mit dem Halbleiterchip elektrisch zu verbinden; einem oberen Verkapselungsstoff (240), welcher gestaltet ist, um die erste Oberfläche der Leiterplatte, den Halbleiterchip und den Draht hermetisch abzudichten; und einem unteren Verkapselungsstoff-Vorsprung (230), welcher gestaltet ist, um sich durch das Harz-Durchgangsloch (116) und das Harz-Fixierungsloch (118A), welche in der ersten Oberfläche (F) der Leiterplatte angeordnet sind, zu einer zweiten Oberfläche (B) der Leiterplatte zu erstrecken.
  18. Halbleitergehäuse nach Anspruch 17, wobei das Harz-Durchgangsloch (116) außerhalb eines Bereichs ausgebildet ist, in dem der Halbleiterchip (210) montiert ist.
  19. Halbleitergehäuse nach Anspruch 17, ferner aufweisend eine Lötkugel, welche mit einem auf der zweiten Oberfläche (B) der PCB angeordneten leitfähigen Pad verbunden ist.
  20. Halbleitergehäuse nach Anspruch 19, wobei der untere Verkapselungsstoff-Vorsprung (230) eine geringere Höhe besitzt als die Lötkugel.
  21. Halbleitergehäuse, mit: einer Leiterplatte (PCB), aufweisend: ersten Anschluss-Pads (114), welche an einer ersten Oberfläche (F) davon angeordnet, und mit einem Halbleiterchip (210) verbunden sind, zweiten Anschluss-Pads (120), welche an einer zweiten Oberfläche (B) davon, gegenüberliegend zu der ersten Oberfläche angeordnet sind, und gestaltet sind, um Funktionalität des Halbleiterchips (210) nach außen zu erweitern, einem Harz-Durchgangsloch (116), welches durch die Leiterplatte, in eifern mittleren Abschnitt davon ausgebildet ist, und wenigstens einem Harz-Fixierungsloch (118A), das außerhalb des mittleren Abschnitts davon, durch diese ausgebildet ist; einem oberen Verkapselungsstoff (240), welcher an der ersten Oberfläche der Leiterplatte angeordnet ist, um den Halbleiterchip und die erste Oberfläche der Leiterplatte hermetisch abzudichten; und einem unteren Verkapselungsstoff-Vorsprung (230), welcher sich durch das Harz-Durchgangsloch (116) und das wenigstens eine Harz-Fixierungsloch (118A) und entlang eines Abschnitts der zweiten Oberfläche erstreckt.
  22. Halbleitergehäuse nach Anspruch 21, wobei der Abschnitt der zweiten Oberfläche, bei welchem sich der untere Verkapselungsstoff erstreckt, eine erste gerade Linie ist, welche sich von einem ersten Ende der Leiterplatte hin zu einem zweiten Ende der Leiterplatte, gegenüberliegend dem ersten Ende, erstreckt, und das Harz-Durchgangsloch (116) und das wenigstens eine Harz-Fixierungsloch (118A) entlang der gleichen ersten geraden Linie angeordnet sind.
  23. Halbleitergehäuse nach Anspruch 22, wobei der untere Verkapselungsstoff sich ferner entlang einer zweiten geraden Linie, von einem dritten Ende der Leiterplatte hin zu einem vierten Ende der Leiterplatte, gegenüberliegend dem dritten Ende, erstreckt, so dass die erste gerade Linie und die zweite gerade Linie eine kreuzförmige Gestalt bilden, und das Harz-Durchgangsloch und das wenigstens eine Harz-Fixierungsloch ebenfalls entlang der gleichen zweiten geraden Linie angeordnet sind.
  24. Halbleitergehäuse nach Anspruch 23, wobei das wenigstens eine Harz-Fixierungsloch (118A) eine Mehrzahl von Harz-Fixierungslöchern enthält, die jeweils zwischen dem Harz-Durchgangsloch (116) und einer äußeren Kante der Leiterplatte angeordnet sind.
  25. Halbleitergehäuse nach Anspruch 22, wobei der untere Verkapselungsstoff-Vorsprung (230) derart ausgebildet ist, dass dieser eine „I”-Gestalt aufweist, so dass senkrechte Querschnitte an jedem Ende der ersten geraden Linie derart vorgesehen sind, dass das Harz-Durchgangsloch an einer Verbindungsfläche zwischen der Leiterplatte und dem Halbleiterchip erzeugte Spannung wirkungsvoller aufnehmen kann.
  26. Halbleitergehäuse nach Anspruch 21, wobei der obere Verkapselungsstoff (240) und der untere Verkapselungsstoff (230) aus einer Epoxid-Spritzgießverbindung (EMC = epoxy mold compound) ausgebildet sind.
  27. Halbleitergehäuse nach Anspruch 21, wobei: die zweiten Anschluss-Pads (120) aus Lötkugel-Pads gebildet sind, welche als leitfähige Elemente dienen; und die ersten Anschluss-Pads (114) aus Höckern gebildet sind, die als leitfähige Elemente dienen, mit welchen der Halbleiterchip (210) verbunden ist.
  28. Halbleitergehäuse nach Anspruch 21, wobei das wenigstens eine Harz-Fixierungsloch (118A) breiter ausgebildet ist als das Harz-Durchgangsloch (116).
  29. Verfahren zum Bilden eines Halbleitergehäuses, aufweisend: Verbinden eines Halbleiterchips auf einer Leiterplatte (PCB) mittels ersten Anschluss-Pads auf einer ersten Oberfläche der Leiterplatte; Anordnen von zweiten Anschluss-Pads auf der Leiterplatte, auf einer zweiten Oberfläche davon, die gegenüberliegend zu der ersten Oberfläche ist; Befüllen des Raumes zwischen dem Halbleiterchip und der Leiterplatte mit einer spritzgegossenen Harz-Unterfüllung, so dass das Harz durch ein in einem mittleren Abschnitt der Leiterplatte angeordnetes Harz-Durchgangsloch und wenigstens ein außerhalb des mittleren Abschnitts der Leiterplatte angeordnetes Harz-Fixierungsloch zu der zweiten Oberfläche der Leiterplatte ausströmt, um entlang der zweiten Oberfläche der Leiterplatte einen unteren Verkapselungsstoff-Vorsprung zu bilden; und Durchführen eines Spritzgießverfahrens, um den Halbleiterchip und die erste Oberfläche der Leiterplatte hermetisch abzudichten.
  30. Verfahren nach Anspruch 29, wobei bei dem Spritzgießverfahren ein Material verwendet wird, das gleich dem der spritzgegossenen Harz-Unterfüllung ist.
  31. Verfahren nach Anspruch 28, wobei der untere Verkapselungsstoff-Vorsprung innerhalb eines Vertiefungsbereichs auf der zweiten Oberfläche ausgebildet ist, in dem eine untere Form einer Spritzgießvorrichtung montiert ist.
DE201110055884 2010-12-06 2011-11-30 Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend Withdrawn DE102011055884A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0123730 2010-12-06
KR20100123730A KR20120062457A (ko) 2010-12-06 2010-12-06 솔더 접합 신뢰도를 높이는 반도체 패키지용 인쇄회로기판 및 이를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
DE102011055884A1 true DE102011055884A1 (de) 2012-06-06

Family

ID=46083071

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201110055884 Withdrawn DE102011055884A1 (de) 2010-12-06 2011-11-30 Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend

Country Status (4)

Country Link
US (1) US20120139109A1 (de)
KR (1) KR20120062457A (de)
CN (1) CN102543935A (de)
DE (1) DE102011055884A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003279B1 (ko) * 2012-07-17 2019-07-25 삼성전자 주식회사 반도체 몰딩 하부 금형, 반도체 패키지 및 반도체 패키지 제조 방법
KR101970667B1 (ko) * 2012-07-31 2019-04-19 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR101965127B1 (ko) * 2012-10-29 2019-04-04 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
KR102084542B1 (ko) 2013-08-14 2020-03-04 삼성전자주식회사 반도체 패키지
KR101697603B1 (ko) 2014-12-08 2017-01-19 삼성전자주식회사 반도체 패키지
JP6657001B2 (ja) * 2016-04-19 2020-03-04 株式会社デンソーテン プリント配線板
US10833024B2 (en) * 2016-10-18 2020-11-10 Advanced Semiconductor Engineering, Inc. Substrate structure, packaging method and semiconductor package structure
US11587903B2 (en) * 2018-04-23 2023-02-21 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN110914981B (zh) * 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块
KR102525164B1 (ko) 2018-08-13 2023-04-24 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
EP3618586A1 (de) * 2018-08-31 2020-03-04 Siemens Aktiengesellschaft Schaltungsträger mit einem einbauplatz für elektronische bauelemente, elektronische schaltung und herstellungsverfahren
CN112992836B (zh) * 2019-12-12 2023-01-17 珠海格力电器股份有限公司 一种铜桥双面散热的芯片及其制备方法
CN113276348B (zh) 2020-02-19 2023-01-24 长鑫存储技术有限公司 注塑模具及注塑方法
CN111952198B (zh) * 2020-08-25 2022-09-13 嘉兴启创科技咨询有限公司 一种半导体封装及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100123730A (ko) 2008-02-20 2010-11-24 글리코박신 아게 원핵생물 세포로부터의 n-당화된 재조합 단백질로부터 제조된 바이오컨쥬게이트

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6963142B2 (en) * 2001-10-26 2005-11-08 Micron Technology, Inc. Flip chip integrated package mount support
KR101409839B1 (ko) * 2007-05-23 2014-06-26 삼성전자주식회사 반도체 패키지
US7687920B2 (en) * 2008-04-11 2010-03-30 Stats Chippac Ltd. Integrated circuit package-on-package system with central bond wires
KR101544508B1 (ko) * 2008-11-25 2015-08-17 삼성전자주식회사 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100123730A (ko) 2008-02-20 2010-11-24 글리코박신 아게 원핵생물 세포로부터의 n-당화된 재조합 단백질로부터 제조된 바이오컨쥬게이트

Also Published As

Publication number Publication date
KR20120062457A (ko) 2012-06-14
CN102543935A (zh) 2012-07-04
US20120139109A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
DE102011055884A1 (de) Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE69529706T2 (de) Kugelmatrixgehäuse für integrierte Schaltung mit lötverbundenen thermischen Leiter
DE69315606T2 (de) Dreidimensionale gestapelte Mehrchip-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE19821715B4 (de) Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE69414753T2 (de) Montagevorrichtung und Verfahren zum Verbinden von miniaturisierten elektronischen Bauteilen mittels Höckerverbindungen
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE102010016566B4 (de) Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins
DE102007052515A1 (de) Halbleiterchipstapelpackung
EP0782765A1 (de) Polymerhöckergitter
DE102007002707A1 (de) System-in Package-Modul
DE102014117953B4 (de) Halbleiterbauelement und Halbleiterpackage mit mehreren Halbleiterchips und einem Laminat und Herstellungsverfahren dafür
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102015102528A1 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine
DE102010000407A1 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102013114938A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102005020972A1 (de) Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee