DE112004000192T5 - Hartmaske mit hoher Selektivität für IR-Sperrschichten zur Herstellung eines ferroelektrischen Kondensators - Google Patents
Hartmaske mit hoher Selektivität für IR-Sperrschichten zur Herstellung eines ferroelektrischen Kondensators Download PDFInfo
- Publication number
- DE112004000192T5 DE112004000192T5 DE112004000192T DE112004000192T DE112004000192T5 DE 112004000192 T5 DE112004000192 T5 DE 112004000192T5 DE 112004000192 T DE112004000192 T DE 112004000192T DE 112004000192 T DE112004000192 T DE 112004000192T DE 112004000192 T5 DE112004000192 T5 DE 112004000192T5
- Authority
- DE
- Germany
- Prior art keywords
- hard mask
- ferroelectric
- layer
- lower electrode
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/694—Electrodes comprising noble metals or noble metal oxides
-
- H10P50/71—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H10P50/267—
Landscapes
- Semiconductor Memories (AREA)
Abstract
Ferroelektrischer
Kondensator, umfassend:
eine ferroelektrische Schicht zwischen einer oberen und einer unteren Elektrode;
einen Kontaktstecker, der durch eine Unterstruktur des ferroelektrischen Kondensators läuft und die untere Elektrode mit einer aktiven Schicht elektrisch verbindet;
eine Iridium in ihrer Zusammensetzung einschließende Sperrschicht, die die untere Elektrode von der Unterstruktur und dem Kontaktstecker zum Hemmen der Diffusion von Sauerstoff von der ferroelektrischen Schicht zum Kontaktstecker trennt;
eine erste Hartmaske, die die obere Elektrode zum Schützen von Teilen der oberen Elektrode während eines ersten Ätzschritts zum Mustern der oberen Elektrode bedeckt; und
eine zusätzliche Al2O3 in ihrer Zusammensetzung einschließende Hartmaske, die auf den übrigen Teilen der ersten Hartmaske und auf der unteren Elektrode zum Ätzmustern der unteren Elektrode und der Sperrschicht angeordnet ist.
eine ferroelektrische Schicht zwischen einer oberen und einer unteren Elektrode;
einen Kontaktstecker, der durch eine Unterstruktur des ferroelektrischen Kondensators läuft und die untere Elektrode mit einer aktiven Schicht elektrisch verbindet;
eine Iridium in ihrer Zusammensetzung einschließende Sperrschicht, die die untere Elektrode von der Unterstruktur und dem Kontaktstecker zum Hemmen der Diffusion von Sauerstoff von der ferroelektrischen Schicht zum Kontaktstecker trennt;
eine erste Hartmaske, die die obere Elektrode zum Schützen von Teilen der oberen Elektrode während eines ersten Ätzschritts zum Mustern der oberen Elektrode bedeckt; und
eine zusätzliche Al2O3 in ihrer Zusammensetzung einschließende Hartmaske, die auf den übrigen Teilen der ersten Hartmaske und auf der unteren Elektrode zum Ätzmustern der unteren Elektrode und der Sperrschicht angeordnet ist.
Description
- GEBIET DER ERFINDUNG
- Die vorliegende Erfindung betrifft Hartmasken, die zum Ätzen von in ferroelektrischen Vorrichtungen eingebrachten Sperrschichten verwendet werden.
- ALLGEMEINER STAND DER TECHNIK
- In Wafern des Stands der Technik werden häufig Polysiliziumstecker (Kontaktstecker) als vertikale Verbindungen zwischen Metallleitungen in Schaltbildern mit Mehrpunktverbindungen verwendet. Die ferroelektrischen Materialien in FeRAM (Ferromagnetic Random Access Memory; ferromagnetischer Speicher mit wahlfreiem Zugriff) und K-Materialien im H-Zustand in DRAM werden im Allgemeinen bei hoher Temperatur (600°C oder darüber) in Sauerstoffumgebung kristallisiert. Eine dicke Sperrschicht gegen Sauerstoffdiffusion ist zum Verhindern der Diffusion von Sauerstoff von einem ferroelektrischen Kondensator zum Kontaktstecker erforderlich. Bei einer Sperrschicht auf der Basis von Ir (Iridium) handelt es sich um ein gutes Material zum effizienten Absperren dieser Sauerstoffdiffusion. Eine typische während des Ätzens dieser Ir-Sperrschicht verwendete Hartmaske ist aus TEOS (Tetraethylorthosilicat) hergestellt. Auf Grund der geringen Ätzselektivität zwischen Ir und TEOS ist die Dicke der Sperrschicht durch die maximal verwendbare Hartmaskendicke beschränkt, und die TEOS-Hartmaske muss verglichen mit dem Kondensatorstapel sehr dick sein, was vor dem Ätzen zu einem steilen Seitenwandwinkel führt.
- Die
1 –3 zeigen herkömmliche Schritte zum Ätzen einer Hartmaske für ferroelektrische Kondensatoren. -
1 zeigt einen Wafer1 nach Verarbeitungsschritten des Stands der Technik. Nach der Anordnung eines ferroelektrischen Stapels wird eine obere Elektrode (TE)6 mit einer TEOS-Hartmaske2 bedeckt und ein Mustern durch Resistablösen der Maske der oberen Elektrode6 unter Verwendung von chemischen Vorgängen auf Halogen- oder CO-Basis zum Ätzen von Materialien wie Iridium, Platin, Iridiumoxid oder verschiedenen leitenden Oxidfilmen durchgeführt. Ein Teil einer darunterliegenden ferroelektrischen Schicht8 (z.B. PZT, SBT oder BLT) könnte ebenso während dieses Schritts geätzt werden. Ein ferroelektrischer (FE) Kondensator5 wird aus Teilen gebildet, die, wie in der vergrößerten Ansicht der Figur dargestellt, die obere Elektrode6 , eine ferroelektrische Schicht8 und eine untere Elektrode (BE)3 einschließen. - Eine Ti-Klebstoffschicht
7 dient zum Anhaften der unteren Elektrode3 auf der Unterstruktur des FE-Kondensators5 . Die Unterstruktur schließt eine obere TEOS-Schicht15 ein, die eine obere Nitridschicht9 bedeckt. Zwischen der Ti-Klebstoffschicht7 und der unteren Elektrode3 können zum Absperren der Sauerstoffdiffusion Schichten17 aus Ir (Iridium), IrO2 (Iridiumoxid) oder anderen Materialien vorliegen. Ein Polysiliziumkontaktstecker13 läuft unter Bildung einer elektrischen Verbindung zwischen einer aktiven Region und der unteren Elektrode3 durch den Wafer1 . - Eine andere TEOS-Hartmaske
4 wird bei der Herstellung eines zweiten die untere Elektrode3 musternden Ätzschritts angeordnet. Während des zweiten Ätzschritts kann die ferroelektrische Schicht8 entlang der unteren Elektrode3 weiter geätzt werden. Es liegt eine leichte Überätzung durch die obere TEOS-Schicht15 zusammen mit jeglichen Zwischenschichtmaterialien wie den Schichten aus Ir (Iridium) und IrO2 (Iridiumoxid) vor.2 zeigt den Wafer1 nach diesem herkömmlichen Mustern der unteren Elektrode3 . -
3(a) zeigt die dicke Hartmaske4 mit steil gewinkelten Seitenwänden19 , die auf Grund der geringen Selektivität zwischen dem Ir der Sperrschicht17 und dem TEOS der Hartmaske4 erforderlich ist. Es ist erwünscht, dass zum Absperren der Sauerstoffdiffusion von der ferroelektrischen Schicht8 zum Polysiliziumkontaktstecker13 eine dicke Ir-Schicht vorliegt, was jedoch nicht leicht durchgeführt ist, da dafür eine sehr dicke Hartmaske4 mit den resultierenden steil gewinkelten Seitenwänden19 erforderlich ist. -
3(b) zeigt den Wafer von3(a) nach dem durch Sputtern geregelten Ätzen der unteren Elektrode3 und der Sperrschicht17 unter Verwendung der Hartmaske4 zum Mustern der unteren Elektrode3 . Auf Grund der steil gewinkelten Hartmaskenseitenwände19 bleiben Reste des Ätzverfahrens oder Ablagerungen21 an den Hartmaskenseitenwänden19 kleben. Diese Ablagerungen21 sind aus Verbindungen von den Ätzmaterialien zusammengesetzt. Sie weisen eine geringe Dichte auf und sind instabil. Während der Sintervorgänge zeigen sie Volumenänderungen und eine schlechte Haftung an den Seitenwänden. Diese Ablagerungen21 sind für die anschließenden Einkapselungsverfahren besonders schädlich. - Ein Weg zum Vermeiden dieser Ablagerungen
21 wäre die Verwendung von ausschließlich flüchtige Verbindungen bildenden Ätzgasen. Diese sind jedoch auf Grund der sich widersprechenden Anforderungen wie Kondensatorbeschädigung oder Unterschneidung von darunterliegenden Schichten häufig ausgeschlossen. Folglich verläuft das Ätzen zwangsläufig zumindest teilweise in der durch Sputtern geregelten Ordnung. - Es wäre erwünscht, eine Hartmaske mit hoher Ätzselektivität in Bezug auf die Sperrschicht vorzuweisen. Insbesondere wäre es erwünscht, eine Hartmaske mit hoher Ätzselektivität in Bezug auf eine Sperrschicht auf Ir-Basis vorzuweisen.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Die vorliegende Erfindung stellt eine von Ablagerungen relativ freie ferroelektrische Vorrichtung unter Verwendung einer Hartmaske mit hoher Ätzselektivität in Bezug auf eine darunterliegende Sperrschicht bereit. Die vorliegende Erfindung schließt auch ein Verfahren zum Unterdrücken des Anhaftens von Ablagerungen an den Seitenwänden von ferroelektrischen Vorrichtungen ein.
- Allgemein gesagt handelt es sich bei der Erfindung um einen Wafer, der zum Absperren der Diffusion oder von Verunreinigungen von einer Zwischenschicht aus einer Sperrschicht gebildet ist. Der Wafer wird auch mit einer Hartmaske mit einer Ätzselektivität in Bezug auf die Sperrschicht, bei welcher es sich um das mindestens Fünffache der Ätzselektivität von Ir in Bezug auf TEOS handelt, gebildet. Die Hartmaske schützt die Zwischenschicht während der Durchführung des Ätzens der Sperrschicht.
- Spezieller handelt es sich bei dem Wafer der vorliegenden Erfindung um einen ferroelektrischen Kondensator mit einer ferroelektrischen Schicht zwischen einer oberen und einer unteren Elektrode. Ein Kontaktstecker läuft durch eine Unterstruktur des ferroelektrischen Kondensators und verbindet die untere Elektrode elektrisch mit einer aktiven Schicht. Eine Iridium in ihrer Zusammensetzung einschließende Sperrschicht trennt die untere Elektrode von der Unterstruktur und dem Kontaktstecker zum Hemmen der Diffusion von Sauerstoff aus der ferroelektrischen Schicht zum Kontaktstecker. Eine erste Hartmaske bedeckt die obere Elektrode zum Schützen von Teilen der oberen Elektrode während eines ersten Schritts des Ätzmusterns der oberen Elektrode. Eine zusätzliche Al2O3 in ihrer Zusammensetzung einschließende Hartmaske ist auf den übrigen Teilen der ersten Hartmaske und der unteren Elektrode zum Ätzmustern der unteren Elektrode und der Sperrschicht angeordnet.
- Die vorliegende Erfindung schließt auch ein Verfahren zur Herstellung eines ferroelektrischen Kondensators ein, umfassend die Schritte des Bildens einer Unterstruktur des Kondensators, durch welche zum elektrischen Verbinden einer unteren Elektrode des Kondensators mit einer darunterliegenden aktiven Schicht ein Kontaktstecker läuft; Anordnen der unteren Elektrode, die eine Zwichensperrschicht dazwischen mit einer Iridium einschließenden Zusammensetzung einschließt, auf der Unterstruktur; Anordnen einer ferroelektrischen Schicht auf der unteren Elektrode derart, dass die Diffusion von Sauerstoff von der ferroelektrischen Schicht zum Kontaktstecker durch die Zwischensperrschicht gehemmt wird; Anordnen einer oberen Elektrode auf der ferroelektrischen Schicht; Anordnen einer ersten Hartmaske auf der oberen Elektrode, der darunterliegenden ferroelektrischen Schicht und der unteren Elektrode; Ätzen zum Mustern der oberen Elektrode unter Verwendung der ersten Hartmaske; Anordnen einer zusätzlichen aus Al2O3 zusammengesetzten Hartmaske auf den übrigen Teilen der ersten Hartmaske und der unteren Elektrode; und Sputterätzen zum Mustern der unteren Elektrode und der Sperrschicht derart, dass das Sputtern im Wesentlichen alle Ablagerungen von den Seitenwänden der zusätzlichen Hartmaske entfernt.
- KURZE BESCHREIBUNG DER FIGUREN
- Weitere bevorzugte Merkmale der Erfindung werden nun nur beispielsweise in Bezug auf die folgenden Figuren beschrieben, wobei:
-
1 einen Wafer1 nach Verarbeitungsschritten des Stands der Technik zeigt, -
2 den Wafer1 nach herkömmlichem Mustern der unteren Elektrode und der Sperrschicht zeigt, -
3(a) eine dicke Hartmaske des Stands der Technik mit steil gewinkelten Seitenwänden zeigt, die auf Grund der geringen Selektivität zwischen dem Ir der Sperrschicht und dem TEOS der Hartmaske erforderlich ist, -
3(b) den Wafer des Stands der Technik von3(a) nach durch Sputtern geregeltem Ätzen der unteren Elektrode und der Sperrschicht zeigt und des Weiteren Ablagerungen veranschaulicht, die an den Seitenwänden der Hartmaske haften, -
4(a) einen Wafer der vorliegenden Erfindung unter Verwendung einer dünnen Hartmaske mit hoher Ätzselektivität in Bezug auf die Sperrschicht vor dem Mustern der unteren Elektrode zeigt, -
4(b) den Wafer von4(a) nach dem Ätzen der unteren Elektrode und der Sperrschicht zeigt, -
5 die Verarbeitungsschritte der vorliegenden Erfindung zeigt. - DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
- Die
4(a) und4(b) zeigen verschiedene Schichten eines Wafers31 während der Verarbeitungsschritte der vorliegenden Erfindung.5 zeigt die Verarbeitungsschritte der vorliegenden Erfindung. - Eine erste Hartmaske
33 wird, wie durch Schritt101 in5 veranschaulicht, auf einer oberen Elektrode35 angeordnet. Die obere Elektrode35 wird dann in einem Ätzschritt102 in5 gemustert. Die Hartmaske33 kann TEOS, Al2O3 oder andere geeignete Maskenmaterialien umfassen. Dieser Ätzschritt kann auch zum Ätzen einer darunterliegenden ferroelektrischen Schicht37 verwendet werden. Alternativ dazu könnte die ferroelektrische Schicht37 in dieser Stufe nur teilweise oder unter Verwendung eines anderen Ätzschritts getrennt geätzt werden. - Wie in
4(a) und in Schritt103 von5 veranschaulicht, wird bei der Vorbereitung für einen zusätzlichen Ätzschritt zum Mustern der unteren Elektrode41 und einer darunterliegenden Sperrschicht43 eine zweite Hartmaske39 mit Seitenwänden45 auf den übrigen Teilen der ersten Hartmaske33 und auf einer unteren Elektrode41 angeordnet. Die darunterliegende Sperrschicht43 stellt eine Sperrschicht gegen Sauerstoffdiffusion von der den ferroelektrischen Kondensator bildenden ferroelektrischen Schicht37 zum Kontaktstecker (nicht dargestellt) bereit. Während des in Schritt104 von5 veranschaulichten zusätzlichen Ätzschritts werden die untere Elektrode41 und die Sperrschicht43 gemustert. Jegliche übrigen Teile der ferroelektrischen Schicht37 zusammen mit jeglichen anderen Zwischenschichten können zusammen mit der unteren Elektrode41 und der Sperrschicht43 ebenso in diesem Schritt geätzt werden. Falls erforderlich, kann auch eine leichte Überätzung durch die darunterliegende Schicht vorliegen. - Die vorliegende Erfindung verwendet Materialien für die Sperrschicht
43 und Hartmaske39 mit größerer Ätz selektivität als der Stand der Technik. In einer bevorzugten Ausführungsform schließt die Sperrschicht43 wie in der Sperrschicht17 des in3 veranschaulichten Stands der Technik ein Material wie Ir ein. Während jedoch der Stand der Technik eine TEOS-Hartmaske4 (ebenso in3 veranschaulicht) verwendet, verwendet die vorliegende Erfindung eine Al2O3-Hartmaske39 (4 ). Die Selektivität zwischen Ir und Al2O3 ist um mehr als das Fünffache höher als die Selektivität zwischen Ir und TEOS. Folglich kann, wie durch einen Vergleich der Hartmasken der3(a) und4(a) veranschaulicht, die Al2O3-Hartmaske39 der vorliegenden Erfindung viel dünner als die TEOS-Hartmaske4 des Stands der Technik sein. Infolgedessen können die Seitenwände45 einen viel weniger kegelförmig zulaufenden Winkel als die Seitenwände19 des Stands der Technik aufweisen. -
4(b) zeigt den Wafer nach dem zusätzlichen durch Sputtern geregelten Ätzschritt mit chemischen Vorgängen auf CO-Basis104 der unteren Elektrode41 und der Sperrschicht43 unter Verwendung der Hartmaske45 zum Mustern der unteren Elektrode41 . Auf Grund des weniger kegelförmig zulaufenden Winkels der Hartmaskenseitenwände45 (4(a) ) im Vergleich mit den Hartmaskenseitenwänden19 (3(a) ) werden auf Grund des Sputtereffekts Ablagerungen21 von den Hartmaskenseitenwänden45 entfernt. Der Sputtereffekt ist für die Seitenwände mit weniger kegelförmig zulaufendem Winkel leistungsvoller als für die steiler gewinkelten Seitenwände. Auch wenn der Kegelwinkel für die TEOS-Hartmaske4 und die Al2O3-Hartmaske39 nach dem Ätzschritt105 der Sperrschicht gleich ist, ist der Kegelwinkel der Al2O3-Hartmaske39 kleiner als zu jedem beliebigen vorgegebenen Zeitpunkt während des Ätzens selbst, wodurch eine wirksamere Ablagerungsverhinderung sowie -entfernung gewährt wird. - Die dünnere Hartmaske
45 weist den zusätzlichen Nutzen auf, dass es leichter wird, gewünschte Konstruktionsziele zu erzielen. Die Größe der erhaltenen FeRAM-Zelle oder einer anderen Vorrichtung kann verglichen mit dem Stand der Technik reduziert werden, da sie ohne die Notwendigkeit eines zusätzlichen Raums zum Beinhalten einer dicken Hartmaske45 eine dickere Sperrschicht43 aufweisen kann. Die Sperrschichten können typischerweise eine Dicke zwischen 100–200 nm aufweisen. Jedoch sind unter Verwendung der vorliegenden Erfindung anders als im Stand der Technik Dicken von 200 nm oder darüber erzielbar. Die Erfindung kann auf Grund der dickeren Sperrschicht43 zum besseren Schutz gegen die Diffusion von Sauerstoff auch zum Herstellen von FeRAM-Zellen mit höherer Qualität verwendet werden. - Die gegenüber der TEOS-Hartmaske
4 des Stands der Technik bevorzugte Verwendung einer Al2O3-Hartmaske39 führt zu zusätzlichen Vorteilen. Sie stellt eine zusätzliche Versiegelung des Kondensators zum Schützen der ferroelektrischen Schicht37 vor Wasserstoffionen und Elektronen zum Reduzieren des Abbaus von ferroelektrischer Leistungsfähigkeit bereit. Auch bedeutet die gegenüber TEOS bevorzugte Verwendung von Al2O3, dass eine TEOS-Region weniger vorliegt, die zur Zerstörung durch Wasserstoff der ferroelektrischen Schicht37 beiträgt. Auch stellt die zusätzliche Al2O3-Hartmaske39 während der anschließenden CW-Kontaktätzungen einen zusätzlichen Schutz der oberen Elektrode35 bereit. - Andere Materialien können entweder für die Sperrschicht
43 oder die Hartmaske39 verwendet werden (z.B. könnte die Hartmaske aus TiN oder TiAlN bestehen, das mit aus Ir oder IrO2 gebildeten Sperrschichten verwendet wird), sofern sie eine hohe Ätzselektivität dazwischen aufweisen. Zum Beispiel sollten die Materialien eine Ätzselektivität von mindestens dem Fünffachen der Ätz selektivität zwischen Ir und TEOS aufweisen, wenn sie unter Verwendung von chemischen Vorgängen auf Halogen- oder CO-Basis geätzt werden. - Die vorliegende Erfindung zum Reduzieren von Ablagerungen auf Seitenwänden unter Verwendung von Materialien mit relativ hoher Ätzgeschwindigkeit zum Reduzieren des Seitenwandkegels ist auf verschiedene Vorrichtungen breit anwendbar und nicht auf FeRAM, ferroelektrische und Vorrichtungen im H-Zustand beschränkt.
- Noch andere Materialien und Verfahrensschritte können Vorstehendem zugefügt oder ersetzt werden. Folglich sind, obwohl die Erfindung vorstehend unter Verwendung von bestimmten Ausführungsformen beschrieben wurde, viele Variationen im Umfang der Ansprüche möglich, wie dem Fachmann verständlich sein wird.
- ZUSAMMENFASSUNG
- Die vorliegende Erfindung stellt eine von Ablagerungen relativ freie ferroelektrische Vorrichtung unter Verwendung einer Hartmaske mit hoher Ätzselektivität in Bezug auf eine darunterliegende Sperrschicht bereit. Die vorliegende Erfindung schließt auch ein Verfahren zum Unterdrücken des Anhaftens von Ablagerungen an den Seitenwänden von ferroelektrischen Vorrichtungen ein. Zusätzlich stellt die vorliegende Erfindung eine ferroelektrische Vorrichtung mit einer im Vergleich zu einer darunterliegenden Sperrschicht relativ dünnen Hartmaske bereit, im Vergleich zum Stand der Technik.
Claims (13)
- Ferroelektrischer Kondensator, umfassend: eine ferroelektrische Schicht zwischen einer oberen und einer unteren Elektrode; einen Kontaktstecker, der durch eine Unterstruktur des ferroelektrischen Kondensators läuft und die untere Elektrode mit einer aktiven Schicht elektrisch verbindet; eine Iridium in ihrer Zusammensetzung einschließende Sperrschicht, die die untere Elektrode von der Unterstruktur und dem Kontaktstecker zum Hemmen der Diffusion von Sauerstoff von der ferroelektrischen Schicht zum Kontaktstecker trennt; eine erste Hartmaske, die die obere Elektrode zum Schützen von Teilen der oberen Elektrode während eines ersten Ätzschritts zum Mustern der oberen Elektrode bedeckt; und eine zusätzliche Al2O3 in ihrer Zusammensetzung einschließende Hartmaske, die auf den übrigen Teilen der ersten Hartmaske und auf der unteren Elektrode zum Ätzmustern der unteren Elektrode und der Sperrschicht angeordnet ist.
- Kondensator nach Anspruch 1, wobei die Al2O3-Hartmaske eine Ätzselektivität in Bezug auf die Sperrschicht aufweist, bei welcher es sich um mindestens das Fünffache der Ätzselektivität von TEOS in Bezug auf dieselbe Sperrschicht handelt.
- Vorrichtung, umfassend: eine Sperrschicht zum Absperren der Diffusion von Kontaminanten von einer Zwischenschicht; und eine Hartmaske mit einer Ätzselektivität in Bezug auf die Sperrschicht von mindestens dem Fünffachen der Ätzselektivität von Ir in Bezug auf TEOS, wobei die Hartmaske die Zwischenschicht während des Ätzens der Sperrschicht schützt.
- Vorrichtung nach Anspruch 3, wobei das die Sperrschicht zusammensetzende Material Ir und das die Hartmaske zusammensetzende Material Al2O3 einschließt.
- Vorrichtung nach Anspruch 3, wobei das die Sperrschicht zusammensetzende Material IrO2 und das die Hartmaske zusammensetzende Material Al2O3 einschließt.
- Vorrichtung nach Anspruch 3, wobei die Kontaminanten Sauerstoff einschließen.
- Vorrichtung nach Anspruch 3, wobei die Zwischenschicht eine obere Elektrode, eine untere Elektrode und eine ferroelektrische Schicht zwischen der oberen Elektrode und der unteren Elektrode unter Bildung eines ferroelektrischen Kondensators einschließt.
- Vorrichtung nach Anspruch 7, des Weiteren umfassend einen Kontaktstecker zum elektrischen Verbinden der unteren Elektrode mit einer aktiven Region und wobei die Sperrschicht die Menge an aus der ferroelektrischen Schicht zum Kontaktstecker diffundierendem Sauerstoff reduziert.
- FeRAM-Zelle unter Verwendung des ferroelektrischen Kondensators nach Anspruch 7 zum Speichern von Daten.
- Vorrichtung nach Anspruch 7, wobei die Hartmaske den Kondensator zum Schützen der ferroelektrischen Schicht vor Wasserstoffionen und Elektronen zum Reduzieren des Abbaus von ferroelektrischer Leistungsfähigkeit versiegelt.
- Vorrichtung nach Anspruch 3, wobei die Hartmaske Seitenwände mit Kegelwinkeln aufweist, die klein genug sind, dass nach dem Sputterätzen der Sperrschichten auf Grund eines Sputtereffekts im Wesentlichen keine Ablagerungen an den Seitenwänden haften bleiben.
- Vorrichtung nach Anspruch 3, wobei die Sperrschicht eine Dicke von mehr als 200 nm aufweist.
- Verfahren zum Herstellen eines ferroelektrischen Kondensators, umfassend die Schritte: Bilden einer Unterstruktur des Kondensators, durch welche ein Kontaktstecker zum elektrischen Verbinden einer unteren Elektrode des Kondensators mit einer darunterliegenden aktiven Schicht läuft; Anordnen der unteren Elektrode, die eine Zwischensperrschicht mit einer Iridium einschließenden Zusammensetzung einschließt, auf der Unterstruktur; Anordnen einer ferroelektrischen Schicht auf der unteren Elektrode derart, dass die Diffusion von Sauerstoff von der ferroelektrischen Schicht zum Kontaktstecker durch die Zwischensperrschicht gehemmt wird; Anordnen einer oberen Elektrode auf der ferroelektrischen Schicht; Anordnen einer ersten Hartmaske auf der oberen Elektrode, der darunterliegenden ferroelektrischen Schicht und der unteren Elektrode; Ätzen zum Mustern der oberen Elektrode unter Verwendung der ersten Hartmaske; Anordnen einer zusätzlichen aus Al2O3 zusammengesetzten Hartmaske auf den übrigen Teilen der ersten Hartmaske und auf der unteren Elektrode; und Sputterätzen zum Mustern der unteren Elektrode und der Sperrschicht derart, dass der Sputtereffekt im Wesentlichen alle Ablagerungen von den Seitenwänden der zusätzlichen Hartmaske entfernt.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/356,314 | 2003-01-31 | ||
| US10/356,314 US7045837B2 (en) | 2003-01-31 | 2003-01-31 | Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing |
| PCT/SG2004/000019 WO2004068540A2 (en) | 2003-01-31 | 2004-01-19 | Hardmask with high selectivity for ir barriers for ferroelectric capacitor manufacturing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE112004000192T5 true DE112004000192T5 (de) | 2005-12-29 |
Family
ID=32770770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE112004000192T Ceased DE112004000192T5 (de) | 2003-01-31 | 2004-01-19 | Hartmaske mit hoher Selektivität für IR-Sperrschichten zur Herstellung eines ferroelektrischen Kondensators |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7045837B2 (de) |
| DE (1) | DE112004000192T5 (de) |
| TW (1) | TWI284250B (de) |
| WO (1) | WO2004068540A2 (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040217087A1 (en) * | 2003-04-30 | 2004-11-04 | Celii Francis G. | Boron trichloride-based plasma etch |
| US7015049B2 (en) * | 2003-09-03 | 2006-03-21 | Infineon Technologies Ag | Fence-free etching of iridium barrier having a steep taper angle |
| US7001781B2 (en) * | 2003-09-26 | 2006-02-21 | Infineon Technologies Ag | Method for producing a ferroelectric capacitor that includes etching with hardmasks |
| JP4397248B2 (ja) * | 2004-02-20 | 2010-01-13 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| US7504680B2 (en) * | 2005-04-18 | 2009-03-17 | Kabushiki Kaisha Toshiba | Semiconductor device and mask pattern |
| JP2008078416A (ja) * | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体装置およびその製造方法 |
| US8796044B2 (en) * | 2012-09-27 | 2014-08-05 | International Business Machines Corporation | Ferroelectric random access memory with optimized hardmask |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111014A (en) * | 1996-12-31 | 2000-08-29 | Kimberly-Clark Worldwide, Inc. | Film of monomer-grafted polyolefin and poly(ethylene oxide) |
| US5773314A (en) * | 1997-04-25 | 1998-06-30 | Motorola, Inc. | Plug protection process for use in the manufacture of embedded dynamic random access memory (DRAM) cells |
| US6611014B1 (en) | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
| JP3331334B2 (ja) | 1999-05-14 | 2002-10-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US6485988B2 (en) * | 1999-12-22 | 2002-11-26 | Texas Instruments Incorporated | Hydrogen-free contact etch for ferroelectric capacitor formation |
| US6534809B2 (en) * | 1999-12-22 | 2003-03-18 | Agilent Technologies, Inc. | Hardmask designs for dry etching FeRAM capacitor stacks |
| US6603161B2 (en) * | 2000-03-10 | 2003-08-05 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and method for manufacturing the same |
| KR20020049875A (ko) * | 2000-12-20 | 2002-06-26 | 윤종용 | 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법 |
| US6495413B2 (en) * | 2001-02-28 | 2002-12-17 | Ramtron International Corporation | Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits |
| US6767750B2 (en) * | 2001-12-31 | 2004-07-27 | Texas Instruments Incorporated | Detection of AIOx ears for process control in FeRAM processing |
-
2003
- 2003-01-31 US US10/356,314 patent/US7045837B2/en not_active Expired - Fee Related
-
2004
- 2004-01-19 WO PCT/SG2004/000019 patent/WO2004068540A2/en not_active Ceased
- 2004-01-19 DE DE112004000192T patent/DE112004000192T5/de not_active Ceased
- 2004-01-30 TW TW093102158A patent/TWI284250B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US7045837B2 (en) | 2006-05-16 |
| TW200424761A (en) | 2004-11-16 |
| US20040150923A1 (en) | 2004-08-05 |
| TWI284250B (en) | 2007-07-21 |
| WO2004068540A3 (en) | 2007-11-01 |
| WO2004068540A2 (en) | 2004-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10014315B4 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
| DE69622261T2 (de) | Verfahren zur herstellung einer struktur unter verwendung von wiederablagerung | |
| DE10222083A1 (de) | Isolationsverfahren für eine Halbleitervorrichtung | |
| DE69837301T2 (de) | Methode, einen Platinfilm in einer Halbleiteranordnung zu ätzen | |
| DE10163345A1 (de) | Ein Kondensator für Halbleiterelemente und ein Verfahren zur Herstellung | |
| DE10347462A1 (de) | Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE10130626B4 (de) | Verfahren zur Herstellung eines Halbleiterspeicherelements mit einem mit einer Kondensatorelektrode verbundenen Anschluss | |
| DE10055431A1 (de) | Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements | |
| EP0895278A2 (de) | Strukturierungsverfahren | |
| DE10256964A1 (de) | Plasmaätzen von Ir und PZT unter Verwendung einer Hartmaske und einer chemischen Zusammensetzung aus CL¶2¶/N¶2¶/O¶2¶ und CL¶2¶/CHF¶3¶/O¶2¶ | |
| DE19733391C2 (de) | Strukturierungsverfahren | |
| DE19728473A1 (de) | Strukturierungsverfahren | |
| DE112004000192T5 (de) | Hartmaske mit hoher Selektivität für IR-Sperrschichten zur Herstellung eines ferroelektrischen Kondensators | |
| EP0907203A2 (de) | Strukturierungsverfahren | |
| DE19963500C2 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht | |
| EP0889506A2 (de) | Strukturierungsverfahren | |
| DE10344273B4 (de) | Verbesserter Kontakt für Speicherzellen | |
| EP0889508B1 (de) | Verfahren zum Trockenätzen einer Elektrodenanordnung | |
| EP1277230B1 (de) | Verfahren zur herstellung von kondensatorstrukturen | |
| DE19915078A1 (de) | Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe | |
| DE10039411A1 (de) | Strukturierung ferroelektrischer Schichten | |
| DE10121657B4 (de) | Mikroelektronische Struktur mit Wasserstoffbarrierenschicht | |
| DE112004001585T5 (de) | Zaunfreies Ätzen einer Iridium-Barriere mit einem steilen Böschungswinkel | |
| DE10058886C1 (de) | Verfahren zur Herstellung eines integrierten Halbleiter-Produkts | |
| DE112006000261T5 (de) | Verfahren zur Herstellung eines kapazitiven Elements und Ätzverfahren |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law |
Ref document number: 112004000192 Country of ref document: DE Date of ref document: 20051229 Kind code of ref document: P |
|
| 8131 | Rejection |