[go: up one dir, main page]

DE10163345A1 - Ein Kondensator für Halbleiterelemente und ein Verfahren zur Herstellung - Google Patents

Ein Kondensator für Halbleiterelemente und ein Verfahren zur Herstellung

Info

Publication number
DE10163345A1
DE10163345A1 DE10163345A DE10163345A DE10163345A1 DE 10163345 A1 DE10163345 A1 DE 10163345A1 DE 10163345 A DE10163345 A DE 10163345A DE 10163345 A DE10163345 A DE 10163345A DE 10163345 A1 DE10163345 A1 DE 10163345A1
Authority
DE
Germany
Prior art keywords
layer
forming
lower electrode
temperature
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10163345A
Other languages
English (en)
Other versions
DE10163345B4 (de
Inventor
Kee Jeung Lee
Byung Seop Hong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10163345A1 publication Critical patent/DE10163345A1/de
Application granted granted Critical
Publication of DE10163345B4 publication Critical patent/DE10163345B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10P14/662
    • H10P14/6334

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf eine Kondensatorstruktur, die geeignet ist für Halbleiterelemente, und auf ein Verfahren zur Herstellung derartiger Kondensatoren für hochintegrierte Speicherelemente unter Verwendung einer dielektrischen TaON-Schicht mit einer hohen dielektrischen Konstante. Der Kondensator wird auf einem Halbleitersubstrat hergestellt, durch Bilden einer isolierenden Zwischenschicht auf dem Substrat, Bilden eines Kontaktloches durch die isolierende Zwischenschicht, Bilden eines Kontaktanschlusses in dem Kontaktloch, Bilden einer unteren Elektrode mit MPS, die elektrisch mit dem Kontaktanschluss verbunden ist, dotierende untere Elektrode, Bilden einer dielektrischen TaON-Schicht auf der unteren Elektrode, Ausheilen der dielektrischen TaON-Schicht und Bilden einer oberen Elektrodenschicht auf der dielektrischen TaON-Schicht.

Description

Hintergrund der Erfindung Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf einen Halbleiterspeicher und insbesondere auf einen Kondensator in einem Halbleiterelement und ein Verfahren zur Herstellung eines Kon­ densators passend für ein hochintegriertes Speicherelement unter Verwendung einer die­ lektrischen TaON-Schicht mit einer hohen dielektrischen Konstante.
Hintergrund des Standes der Technik
In dem Maße, in dem die Integration von Speicherprodukten mit der Entwicklung einer Halb­ leitertechnologie mit feiner Linienbreite zunimmt, wurde die Einheitsspeicherzellenfläche stark reduziert und wurden die Arbeitsspannungen stark reduziert.
Abgesehen von dieser Reduzierung in der Zellenfläche blieb die Ladekapazität, die für einen funktionierenden Speicherelementbetrieb notwendig ist, bei mindestens 25 fF/Zelle, um so die Erzeugung von Softfehlern zu verhindern und die Notwendigkeit der Reduzierung der Auffrischzeit zu vermeiden.
In einem herkömmlichen DRAM-Kondensator, welcher als ein Dielektrikum eine Nitrid/Oxid ("NO") Schichtstruktur verwendet, kann die Konfiguration der unteren Elektrode modifiziert werden, um eine komplexe dreidimensionale Struktur zur Verfügung zu stellen, oder es kann die Höhe der unteren Elektrode gesteigert werden. Diese strukturellen Modifikationen dienen dazu, die Effektivflächen-Fläche zu erhöhen und dadurch die notwendige Ladungskapazität zur Verfügung zu stellen.
Der Bereich dreidimensionaler Konfigurationen der unteren Elektrode ist jedoch durch Ver­ fahrensschwierigkeiten beschränkt. Darüber hinaus erzeugt das Erhöhen der unteren Elektrodenhöhe einen Höhenunterschied in der Stufe zwischen den Zellenflächen und den peripheren Schaltungsflächen. Gegebenenfalls verschlechtert das Erhöhen des Stufenhö­ henunterschiedes die Ausbeute und die Zuverlässigkeit des resultierenden Elementes, als Ergebnis von Schwierigkeiten bei der Bildung von Leitern aufgrund von Schwierigkeiten beim Erhalten einer ausreichenden Fokussiertiefe nachfolgender fotolithografischer Prozesse.
Daher können Kondensatoren mit herkömmlichen dielektrischen NO-Strukturen nicht sowohl mit ausreichender Ladungskapazität als auch mit ausreichender Zellenfläche hergestellt werden, die für die DRAM-Bauelemente mit 256 M oder mehr Speicherzellen der nächsten Generation benötigt werden.
Um die Nachteile der NO-Kondensatoren zu überwinden, wurden in letzter Zeit Entwicklun­ gen von Ta2O5 Kondensatoren vorgenommen, welche Ta2O5 Schichten mit dielektrischen Konstanten zwischen 25 und 27 anstelle von NO-Schichten mit dielektrischen Konstanten zwischen 4 und 5 verwenden.
Ta2O5 Schichten haben jedoch ein instabiles chemisches stöchiometrisches Verhältnis, was zu Ta-Atomen in der Schicht führt, die aufgrund der Unterschiede in dem Zusammenset­ zungsverhältnis zwischen den Ta- und O-Atomen nicht vollständig oxidiert sind. Es ist näm­ lich unvermeidlich, dass Substitutionstyp Ta-Atome eines Sauerstoffleerstellentyps in der Schicht lokal aufgrund des instabilen chemischen Kompositionsverhältnisses des Materials selbst existieren.
Obwohl die Anzahl und die Dichte der Sauerstoffleerstellen in der Ta2O5 Schicht entspre­ chend dem Verhältnis der Komponenten und ihres Bindungsgrades variieren können, kön­ nen Sauerstoffleerstellen nicht vollständig vermieden werden.
Um ein Stromleck eines Kondensators zu verhindern, ist daher ein zusätzlicher Oxidations­ prozess notwendig, um die Substitutionstyp-Ta-Atome, die in der dielektrischen Schicht vor­ handen sind, zu oxidieren, um ein stabileres stöchiometrisches Verhältnis innerhalb der Ta2O5 Schicht zu erzeugen.
Darüber hinaus weist die Ta2O5 Schicht eine hohe Oxidationsreaktivität mit Polysilizium und TiN auf, Materialien, die normalerweise verwendet werden, um die oberen und/oder unteren Elektroden des Kondensators zu bilden. Diese Reaktion neigt dazu, eine Oxidschicht niede­ rer Dielektrizität zu bilden und die Homogenität an einer Grenzschicht stark zu reduzieren, wenn Sauerstoff in der Ta2O5 Schicht zu der Grenzschicht wandert und mit dem Elektroden­ material reagiert.
Wenn die Ta2O5 Schicht gebildet wird, werden Kohlenstoffatome und Kohlenstoffverbindun­ gen, wie etwa CH4, C2H4 und dergleichen, und H2O durch die Reaktion zwischen den organi­ schen Abschnitten des organometallischen Ta (OC2H5)5 Precursors und des O2 und N2O Gases, welches zur Bildung der Ta2O5 Schicht verwendet wird, erzeugt und in die Schicht als Störstellen eingebaut.
Dementsprechend existieren Sauerstoffleerstellen sowie Kohlenstoffatome und Ionen und Radikale in der Ta2O5 Schicht als Störstellen und erhöhen den Leckstrom der resultierenden Kondensatoren und verschlechtern deren dielektrische Eigenschaften.
Eine vorgeschlagene Lösung für diese Probleme ist eine nach der Bildung durchgeführte thermische Behandlung (Oxidation), die einen elektrischen Ofen oder RTP und ein N2O- oder O2-Ambiente verwendet, um diese Probleme zu überwinden.
Die nach der Bildung durchgeführte thermische Behandlung in der N2O- oder O2-Atmosphäre kann jedoch die Tiefe der Verarmungsschicht erhöhen, da eine Oxidschicht mit einer niedri­ gen elektrischen Konstanten an der Grenzschicht mit der unteren Elektrode gebildet wird.
Unter Berücksichtigung der Probleme, die aus der nach der Bildung durchgeführten thermi­ schen Behandlung und der anschließenden Bildung eines Kontaktanschlusses zum Spei­ chern elektrischer Ladungen und einer dielektrischen Schicht resultieren, werden ein Kon­ densator in einem Halbleiterbauelement und ein herkömmliches Verfahren der Herstellung im folgenden mit Bezug auf die Fig. 1-3 beschrieben.
Fig. 1-3 zeigen Querschnittsansichten eines Kondensators in einem Halbleiterbauele­ ment und ein Herstellungsverfahren für denselben gemäß einem herkömmlichen Verfahren.
Gemäß Fig. 1 werden eine Isolationszwischenschicht 3, eine Barrierennitridschicht 5, eine Pufferoxidschicht 7 nacheinander auf einem Halbleitersubstrat 1 abgeschieden. In diesem Fall wird die Isolationszwischenschicht 3 vorzugsweise durch Abscheiden von HDP, BPSG, oder SOG Materialien gebildet. Die Barrierennitridschicht 5 wird vorzugsweise unter Ver­ wendung einer Plasmanitridabscheidung und die Pufferoxidschicht 7 wird vorzugsweise un­ ter Verwendung von PE-TEOS abgeschieden.
Eine obere Oberfläche der Pufferoxidschicht 7 wird dann mit einem Fotolackmuster (in der Zeichnung nicht dargestellt) für eine Anschlusskontaktmaske beschichtet. Unter Verwendung des Fotolackmusters als eine Maske werden dann Kontaktlöcher 9 durch Entfernen von Ab­ schnitten der Pufferoxidschicht 7, der Barrierennitridschicht 5 und der Isolationszwischen­ schicht 3 gebildet, um diese Abschnitte des Halbleitersubstrates 1 freizulegen.
Das (in der Zeichnung nicht dargestellte) Fotolackmuster wird dann entfernt und es wird ein Polysiliziummaterial auf dem Wafer abgeschieden. Das Polysilizium füllt die Kontaktlöcher 9 und bildet eine Schicht auf der oberen Oberfläche des Pufferoxides 7. Kontaktanschlüsse 11 werden dann durch selektives Entfernen des Polysiliziummaterials von der Pufferoxidschicht 7 durch Blankettätzen oder einen CMP-Prozess gebildet.
Gemäß Fig. 2 wird dann eine Deckeloxidschicht 13 auf einer freigelegten oberen Oberfläche der gesamten Struktur einschließlich der Kontaktanschlüsse 11 abgeschieden.
Nachdem die Deckeloxidschicht 13 mit einem Fotolackmuster (in der Zeichnung nicht darge­ stellt) für eine Speicherknotenmaske beschichtet wurde, werden die oberen Oberflächen der Kontaktanschlüsse 11 durch selektives Entfernen der Deckeloxidschicht 13 unter Verwen­ dung des Fotolackmusters als eine Ätzmaske exponiert.
Dann wird eine dotierte Polysiliziumschicht 15 auf der exponierten Oberfläche der selektiv entfernten Deckeloxidschicht 13 und der exponierten oberen Oberfläche der Kontaktan­ schlüsse 11 abgeschieden.
Gemäß Fig. 3 wird über der dotierten Polysiliziumschicht 15 eine (nicht dargestellte) Foto­ lackschicht oder PSG gebildet, wodurch die selektiv entfernte Deckeloxidschicht 13 aufgefüllt wird.
Die unteren Elektroden 15a werden durch selektives Entfernen der dotierten Polysilizium­ schicht 15 und der Fotolackschicht durch Blankettätzen entfernt, bis die Deckeloxidschicht 13 freigelegt ist.
Es wird dann eine dielektrische TaON oder Ta2O5 Schicht 17 auf einer oberen Oberfläche der gesamten Struktur einschließlich der unteren Elektroden 15a nach Entfernen der Foto­ lackschicht gebildet.
Dann wird auf der dielektrischen TaON oder Ta2O5 Schicht in einer N2O- oder O2- Atmosphäre eine thermische Behandlung ausgeführt.
Schließlich wird auf der dielektrischen TaON oder Ta2O5 Schicht 17 eine obere Elektrode 19 gebildet, um die Herstellung des Kondensators zu vervollständigen.
Wie oben erwähnt, wird der Kontaktanschluss 11 für einen unteren Elektrodenkontakt in ei­ nem Kondensator in einem Halbleiterbauelement unter Verwendung eines TaON oder Ta2O5 Dielektrikums gemäß Fig. 1 durch sequenzielles Abschalten der Isolationszwischenschicht (einer Oxidschicht, die zwischen den Bitlinien und den unteren Elektroden existiert, welche in der Zeichnung nicht dargestellt ist), einer Barrierennitridschicht und einer Oxidpufferschicht. Diese Schichten werden dann selektiv entfernt, um eine Öffnung zu bilden, eine Schicht lei­ tenden Materials wird abgeschieden, und der Abschnitt der leitenden Schicht, der sich nicht innerhalb der entfernten Öffnungsfläche befindet, wird entfernt, um die Kontaktanschlüsse übrig zu lassen.
Wenn die Kontaktanschlüsse auf diese Art und Weise gebildet werden, wie in der Fig. 2 nicht dargestellt, erstrecken sich jedoch die Kontaktanschlüsse unglücklicherweise um etwa 500 bis 1500 Å nach außen über die Barrierennitridschicht hinweg. Dieses führt dazu, dass die durch die unteren Elektroden belegte Fläche reduziert wird und verursacht eine elektrische Verschlechterung und Zuverlässigkeitsprobleme als Ergebnis der angestiegenen Wahr­ scheinlichkeit des Erzeugens von Brücken zwischen benachbarten Kontaktanschlüssen.
Darüber hinaus wird die Verarmungsschicht tiefer, da eine Oxidschicht mit niedriger dielektri­ scher Konstanten an der Grenzschicht zwischen den unteren Elektroden und der dielektri­ schen Schicht während der nachfolgenden thermischen Behandlung in der N2O- oder O2- Atmosphäre auf der dielektrischen TaON oder Ta2O5 Schicht gebildet wird.
Daher wird die Effizienz des Kondensators reduziert, wenn ein Verarmungsverhältnis (C) zwischen etwa 7 und 17% rangiert.
In diesem Fall ist das Verarmungsverhältnis (C) = 1-{(Cmax-Cmin)/Cmax}×100, wobei Cmax eine Kapazität Cs ist, wenn eine "+" Spannung an der oberen Elektrode angelegt wird, und wobei Cmin eine Kapazität Cs ist, wenn eine "-" Spannung an die obere Elektrode angelegt wird.
In dem Herstellungsverfahren für einen TaON Kondensator im Stand der Technik wird die thermische Behandlung in einer N2O oder O2 Atmosphäre bei einer Temperatur von 700 bis 800°C nach der Abscheidung auf der TaON-Schicht ausgeführt, um so die Sauerstoffleerstellen und die Kohlenstoffstörstellen in der Schicht zu entfernen, die einen Leckstrom in dem Kondensator zur Folge hätten.
Während einer solchen thermischen Behandlung migriert unglücklicherweise ein Teil des Stickstoffes, welcher bis zu 20 bis 30% TaON-Schicht umfasst, zu der Oberfläche der Polysi­ liziumschicht, die die untere Elektrode bildet, um so dort aufeinandergestapelt zu werden, während ein Teil der Stickstoffkomponenten nach außerhalb diffundiert, um so einen die­ lektrischen Verlust zu verursachen, wodurch es fehlschlägt, eine ausreichende und mit gro­ ßer Ladung versehene Kapazität zur Verfügung zu stellen.
Zusammenfassung der Erfindung
Dementsprechend ist die vorliegende Erfindung gerichtet auf einen Kondensator für ein Halbleiterelement und ein Verfahren zur Herstellung derartiger Kondensatoren, welches ei­ nes oder mehrere der Probleme, Begrenzungen und Nachteile der Verfahren und Elemente des Standes der Technik substantiell eliminiert oder überwindet.
Das Ziel der vorliegenden Erfindung ist es, einen Kondensator für ein Halbleiterelement und ein Herstellungsverfahren zur Verfügung zu stellen, welches die Produktkosten reduziert oder eliminiert durch Vermindern der Anzahl der Einheitsprozesse und der gesamten Pro­ zesszeit, die zur Bildung der Kontaktanschlüsse notwendig ist.
Ein anderes Ziel der vorliegenden Erfindung ist es, einen Kondensator für ein Halbleiterele­ ment und ein Verfahren zur Herstellung derartiger Kondensatoren zur Verfügung zu stellen, welches die Erzeugung von Brücken zwischen benachbarten Kontaktanschlüssen reduziert oder eliminiert, um die Ausbeute und die Zuverlässigkeit des resultierenden Halbleiterele­ mentes zu verbessern.
Ein weiteres Ziel der vorliegenden Erfindung ist es, einen Kondensator für ein Halbleiterele­ ment und ein Verfahren zur Herstellung derartiger Kondensatoren zur Verfügung zu stellen, welcher eine hohe Ladungskapazität aufweist, durch Minimieren des Verarmungsverhältnis­ ses in Richtung auf die untere Elektrode.
Noch ein weiteres Ziel der vorliegenden Erfindung ist es, einen Kondensator für Halbleiter­ element und ein Verfahren zur Herstellung derartiger Kondensatoren zur Verfügung zu stel­ len, welches einen Kondensator herstellt, der für hochintegrierte Speicherelemente geeignet ist, in dem die dielektrische Konstante einer dielektrischen TaON-Schicht durch nachfolgen­ de thermische Behandlung oder Plasmaausheilungsbehandlung gesteigert wird.
Zusätzliche Eigenschaften und Vorteile der Erfindung werden in der folgenden Beschreibung ausgeführt, und werden teilweise klar aus der Beschreibung, oder können durch ausführen­ de Erfindung erfahren werden. Die Ziele und andere Vorteile der Erfindung werden realisiert und erkannt durch die speziell in der geschriebenen Beschreibung und den Ansprüchen, aber auch illustriert in den begleitenden Zeichnungen dargestellten Struktur.
Diese und andere Vorteile zu erreichen, und in Übereinstimmung mit dem Zweck der vorlie­ genden Erfindung, wie verkörpert und breit beschrieben, schließt ein Verfahren zur Herstel­ lung eines Kondensators in einem Halbleiterelement gemäß der vorliegenden Erfindung die Schritte ein, dass ein Halbleitersubstrat zur Verfügung gestellt wird und eine untere Elektrode mit MPS (metastabiles Polysilizium) auf dem Halbleitersubstrat gebildet wird. Die untere Elektrode wird dann bei einer Temperatur von 550 bis 660°C in einer Phosphorgasatmo­ sphäre dotiert, es wird eine dielektrische TaON-Schicht auf der unteren Elektrode gebildet, und es wird auf der dielektrischen TaON-Schicht eine obere Elektrode gebildet.
In einem weiteren Aspekt schließt ein Verfahren zur Herstellung eines Kondensators in ei­ nem Halbleiterelement gemäß der vorliegenden Erfindung die Schritte des Zurverfügungstel­ lens eines Halbleitersubstrates ein, des Bildens einer Isolationszwischenschicht auf dem Halbleitersubstrat, wobei ein Kontaktloch durch die Isolationszwischenschicht hindurch ge­ bildet wird. Ein Kontaktanschluss wird dann in dem Kontaktloch gebildet und es wird eine untere Elektrode mit MPS gebildet, und mit dem Kontaktanschluss elektrisch verbunden. Die untere Elektrode wird dann bei einer Temperatur von 550-650°C in einer Phosphorgasat­ mosphäre dotiert, es wird eine dielektrische TaON-Schicht auf der unteren Elektrode gebildet und ausgeheilt, und es wird eine untere Elektrodenschicht auf der dielektrischen TaON- Schicht gebildet.
Bei einem weiteren Aspekt schließt ein Verfahren zur Herstellung eines Kondensators in ei­ nem Halbleiterelement gemäß der vorliegenden Erfindung die Schritte ein, dass ein Halblei­ tersubstrat zur Verfügung gestellt wird, dass eine erste Isolationszwischenschicht mit einem ersten Kontaktloch auf dem Halbleitersubstrat gebildet wird. Ein erster Kontaktanschluss wird dann in dem ersten Kontaktloch aus dotiertem Polysilizium gebildet, es wird dann eine Ätz­ barrierenschicht auf einer oberen Oberfläche der ersten Zwischenisolationsschicht und dem Kontaktanschluss gebildet, und es wird eine zweite Isolationszwischenschicht auf der Ätzbar­ rierenschicht gebildet. Es werden dann eine harte maskierende Polysiliziumschicht und eine Anti-Reflektionsschicht auf der zweiten isolierenden Zwischenschicht gebildet, und es wird ein zweites Kontaktloch gebildet, um eine obere Oberfläche des Kontaktanschlusses durch Entfernen der überlagerten Anti-Reflektionsschicht, der harten maskierenden Polysilizium­ schicht, der zweiten isolierenden Zwischenschicht und der Ätzbarrierenschicht zu exponie­ ren. Eine dotierte Polysiliziumschicht wird dann auf der Anti-Reflektionsschicht und der ex­ ponierten oberen Oberfläche des Kontaktanschlusses gebildet, es wird dann eine MPS (me­ tastabile Polysilizium) Schicht auf der dotierten Polysiliziumschicht gebildet und thermisch bei einer Temperatur von 550 bis 660°C in einer Phosphorgasatmosphäre dotiert. Eine Op­ ferschicht wird dann gebildet, um die MPS-Schicht zu vergraben und eine untere Oberfläche der zweiten isolierenden Zwischenschicht wird dann durch selektives Entfernen der Opfer­ schicht, der MPS-Schicht, der dotierten Polysiliziumschicht, der Anti-Reflektionsschicht und der harten maskierenden Polysiliziumschicht exponiert. Es wird die verbleibende Opfer­ schicht komplett entfernt, es wird eine dielektrische TaON-Schicht auf der exponierten Ober­ fläche der zweiten isolierenden Zwischenschicht und der Polysiliziumschicht auf der MPS- Schicht gebildet, es wird eine erste Ausheilbehandlung auf der dielektrischen TaON-Schicht einer Temperatur von 700 bis 900°C in einer Atmosphäre aus N2O oder O2 ausgeführt, es wird eine obere Elektrode auf der dielektrischen TaON-Schicht gebildet, und es wird eine zweite Ausheilbehandlung bei einer Temperatur von 800 bis 950°C nach dem Bilden der oberen Elektrode ausgeführt.
Bei einem weiteren Aspekt fließt ein Kondensator in einem Halbleiterelement gemäß der vorliegenden Erfindung ein Halbleitersubstrat, eine untere Elektrode auf dem Halbleitersub­ strat, wobei die untere Elektrode eine MPS-Schicht aufweist, die eine thermische Dotierbe­ handlung bei einer Temperatur von 550 bis 660°C in einer Phosphorgasatmosphäre erfahren hat, eine dielektrische TaON-Schicht, die auf der unteren Elektrode gebildet ist, und eine obere Elektrode, die auf der dielektrischen TaON-Schicht gebildet ist, ein.
Es ist klar, dass sowohl die zuvor aufgeführte allgemeine Beschreibung als auch die folgen­ de detaillierte Beschreibung nur beispielhaft und beschreibend sind, und dazu dienen sollen, über die Erfindung wie beansprucht hinaus eine weitere Erklärung zur Verfügung zu stellen.
Kurze Beschreibung der Zeichnungen
Die begleitenden Zeichnungen, welche eingeschlossen sind, um ein weiteres Verständnis der Erfindung zur Verfügung zu stellen, und welche in die Beschreibung integriert sind und einen Teil derselben bilden, stellen Ausführungsformen der Erfindung dar, und dienen zu­ sammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern.
Die Zeichnungen stellen dar:
Fig. 1-3 zeigen Querschnitte eines Kondensators in einem Halbleiterelement und ein Verfah­ ren zur Herstellung derartiger Kondensatoren gemäß dem Stand der Technik;
Fig. 4-7 zeigen Querschnitte eines Kondensators in einem Halbleiterelement und ein Verfah­ ren zur Herstellung derartiger Kondensatoren gemäß der vorliegenden Erfindung; und
Fig. 8 zeigt einen Graph der Phosphorkonzentrationsvariation abhängig von der Temperatur nach dem thermischen Dotieren einer unteren Elektrode gemäß der vorliegenden Erfindung.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
Es wird nun im Detail Bezug genommen auf die bevorzugten Ausführungsformen der vorlie­ genden Erfindung, von denen Beispiele in den begleitenden Zeichnungen beschrieben sind. Wenn möglich, werden die gleichen Bezugszeichen verwendet, um ähnliche oder entspre­ chende Elemente während der Beschreibung zu identifizieren.
Gemäß Fig. 4 wird gemäß einer ersten Ausführungsform der vorliegenden Erfindung eine Isolationszwischenschicht 23 auf einem Halbleitersubstrat 21 abgeschieden. Es wird dann ein Fotolackmuster (in der Zeichnung nicht dargestellt) zum Definieren eines Kontaktan­ schlusses auf der oberen Oberfläche der Isolationszwischenschicht 23 aufgetragen. In die­ sem Fall wird die isolierende Zwischenschicht 23 bevorzugt durch Abscheiden eines HDP, eine BPSG oder SOG-Materials gebildet.
Es wird dann unter Verwendung eines (in der Zeichnung nicht dargestellten) Fotolackmus­ ters als eine Maske ein Kontaktloch 25 durch Entfernen einer Fläche der isolierenden Zwi­ schenschicht 23 gebildet, um einen Abschnitt des Halbleitersubstrates 21 zu exponieren.
Das (in der Zeichnung nicht dargestellte) Fotolackmuster wird dann entfernt und ein dotiertes Polysiliziummaterial, welches das Kontaktloch 25 füllt, wird dann auf der exponierten oberen Oberfläche der isolierenden Zwischenschicht 23 und in das Kontaktloch 25 abgeschieden. Ein Kontaktanschluss 27 wird dann durch selektives Entfernen des oberen Abschnittes des Polysiliziummaterials unter Anwendung einer Blankettätzung oder eines CMP-Vorganges (chemisch-mechanisches Polieren) gebildet. In diesem Fall wird die dotierte Polysilizium­ schicht zum Bilden des Kontaktanschlusses vorzugsweise unter Verwendung einer LPCVD- oder einer RTP-Ausrüstung gebildet und weist eine Phosphorkonzentration von über 2 × 1020 Atomen/cm3 auf.
Eine Barrierennitridschicht 29, welche als eine Ätzbarriere verwendet wird, wenn in einem nachfolgenden Schritt die Deckeloxidschicht geätzt, wird auf eine exponierte obere Oberflä­ che der isolierenden Zwischenschicht 23 und des Kontaktanschlusses 27 abgeschieden. In diesem Fall wird die Barrierennitridschicht 29 vorzugsweise bis zu einer Dicke von 200-800 Å unter Verwendung von LPCVD, PECVD oder RTP-Ausrüstung abgeschieden.
Gemäß Fig. 5 wird eine Deckeloxidschicht 31 auf der Barrierennitridschicht 29 gebildet, und es werden dann eine harte maskierende Polysiliziumschicht (in der Zeichnung nicht darge­ stellt) und eine Antireflexionsschicht (in der Zeichnung nicht dargestellt) sequenziell auf der Deckeloxidschicht gebildet. In diesem Fall wird die Deckeloxidschicht 31 vorzugsweise auf einem der Materialien PE-TEOS, PSG oder USG unter Verwendung einer Si-H Basisquelle gebildet.
Nachdem ein (in der Zeichnung nicht dargestelltes) Fotolackmuster für eine Ladungselektro­ denmaske auf der (in der Zeichnung nicht dargestellten) Antireflexionsschicht gebildet wur­ de, werden die Antireflexionsschicht und die harte maskierende Polysiliziumschicht unter Verwendung des (in der Zeichnung nicht dargestellten) Fotolackmusters als eine Ätzmaske geätzt.
Die Barrierennitridschicht 29, welche Ätzschutz bietet, und die Deckeloxidschicht 31 werden dann geätzt, um Abschnitte des Kontaktanschlusses 27 und der isolierenden Zwischen­ schicht 23 zu exponieren. In diesem Falle werden die Ätzbedingungen für die Deckeloxid­ schicht 31 und die Barrierennitridschicht 29 so ausgewählt, dass eine Ätzselektivität zwi­ schen den Oxid- und den Nitridschichten in einem Verhältnis von zwischen 5 : 1 und 20 : 1 zur Verfügung gestellt wird.
Darüber hinaus wird die (in der Zeichnung nicht dargestellte) Antireflektionsschicht mit einer Dicke von 300 bis 1000 Å durch Abscheidung oder Beschichtung unter Verwendung inorga­ nischer Materialien, wie etwa SiON oder einem organischen Material, welches in der Lage ist, den nachfolgenden Maskierschritt zu verbessern, gebildet.
Nachdem das Fotolackmuster entfernt wurde, wird eine dotierte Polysiliziumschicht 33 zur Bildung einer unteren Elektrode auf der (in der Zeichnung nicht dargestellten) Antireflekti­ onsschicht und der exponierten oberen Oberfläche des Kontaktanschlusses 25 gebildet.
Anschließend wird eine MPS (metastabile Polysilizium) oder eine HSG (hemisphärische Korn) Schicht 35 auf einer Oberfläche des dotierten Polysiliziums 33 bei einer Temperatur von etwa 550 bis 650°C durch Abscheiden von undotiertem Polysilizium gebildet.
Nachdem die MPS oder die HSP-Schicht 35 gebildet worden sind, wird eine thermische Do­ tierung in einer Phosphorgasatmosphäre beispielsweise bei 1 bis 5% PH3/N2 oder PH3/He mit 50 sccm bis 2000 sccm ausgeführt. In diesem Fall wird das thermische Dotieren bei einer niedrigen Temperatur zwischen etwa 550°C und etwa 650°C, bevorzugt zwischen 575°C und 625°C, und weiter bevorzugt zwischen 595°C und 605°C für etwa 30 bis 120 Minuten bei einem Druck von 1 bis 100 Torr in einem elektrischen Ofen ausgeführt.
Wie in der Fig. 8 dargestellt, wurde die höchste Phosphordotierkonzentration in der Nähe von 600°C erreicht, wenn das thermische Dotieren bei Temperaturen zwischen 550 und 750°C ausgeführt wurde. Während es nicht gewünscht ist, durch irgendwelche bestimmte Mechanismen gebunden zu sein, wird angenommen, dass die Ergebnisse des thermischen Dotierprozesses wie folgt erklärt werden können.
Das PH3 Gas zerfällt bei 570 bis 580°C und die Morphologie des Siliziums der unteren Elekt­ rode wird während des Phosphordotierprozesses bei Temperaturen von über 700°C kristalli­ ner. Das Silizium behält jedoch im allgemeinen seine amorphe Morphologie (a-Si) bei Tem­ peraturen unterhalb von 650°C.
Darüber hinaus tendiert ein Haftkoeffizient an einer Oberfläche des Siliziums der unteren Elektrode dazu größer zu sein bei Temperaturen unterhalb von 650°C, da vor allem in der Nähe der Oberflächenregion offene Bindungen existieren, während amorphes Silizium den Großteil des Bulksiliziums enthält, welches die untere Elektrode bildet. So erklärt sich, dass der höchste Dotierwert in der Nähe von 600°C erreicht wird.
Eine Opferschicht 36, die den inneren Teil der Schicht 35 auffüllt, wird dann auf der expo­ nierten Oberfläche der gesamten Struktur gebildet.
In diesem Fall kann die Opferschicht 36 durch Abscheiden einer Fotolackschicht von 0.5 bis 1.5 µm Dicke gebildet werden, durch Abscheiden einer Oxidschicht, wie etwa PSG oder USG, mit einer Dicke von 0.1 bis 0.5 µm, durch Abscheiden einer SOG-Schicht.
Auf der anderen Seite, wenn die Deckeloxidschicht 31 aus PE-TEOS gebildet wird, wird das Material, welches den inneren Teil der MPS- oder HSG-Schicht 35 auffüllt, vorzugsweise durch Abscheiden einer PSG- oder USG-Schicht gebildet, welche eine Nassätzrate aufweist, die dreimal schneller ist als die der alternativen Fotolackschicht.
Gemäß Fig. 6 wird eine obere Oberfläche der Deckeloxidschicht 31 exponiert durch selekti­ ves Entfernen der Opferschicht 36, der MPS- oder HSG-Schicht 35, der dotierten Polysilizi­ umschicht 33, der Antireflektionsschicht (in der Zeichnung nicht dargestellt), der (in der Zeichnung nicht dargestellten) harten maskierenden Polysiliziumschicht, durch einen CMP- Prozess.
Als Alternative zu dem CMP-Prozess zum Entfernen der Opferschicht 36, der MPS-Schicht 35, der dotierten Polysiliziumschicht 33, der Antireflektionsschicht, und der harten maskie­ renden Polysiliziumschicht, wird ein Blankettzurückätzprozess verwendet. Der Zurückätzpro­ zess sollte vorzugsweise ein ausreichendes Überätzen einschliessen, um 5 bis 10% des Polysiliziums der unteren Elektrode, einschließlich des harten maskierenden Polysiliziums zu entfernen.
Als nächstes wird eine konkave Elektrode zum Speichern einer elektrischen Ladung, beste­ hend aus der MPS- oder MSG-Schicht 35 und der dotierten Polysiliziumschicht 33 durch vollständiges Entfernen der Opferschicht 36, die auf der exponierten Oberfläche der MPS- oder HSG-Schicht 35 verblieben ist, gebildet. Wenn ein Oxid verwendet wird, um die Opfer­ schicht 36 zu bilden, wird es bevorzugt unter Verwendung eines Nassätzprozesses entfernt.
In einer anderen Ausführungsform der unteren Elektrode können anstelle einer unteren kon­ kaven Basiselektrode verschiedene dreidimensionale Strukturen, wie etwa doppelt oder drei­ fach gestapelte Strukturen, basierend auf einfachen Stapel oder zylindrischen Strukturen, für die Bildung der unteren Elektrode verwendet werden.
Als eine weitere Ausführungsform der unteren Elektrode wird anstelle der konkaven Struktur die untere Elektrode darüber hinaus durch Bilden eines zylindrischen Speicherknotens und anschließendes Bilden der MPS- oder MSG-Schicht auf einer Oberfläche des Speicherkno­ tens gebildet.
Gemäß Fig. 7 wird eine dielektrische TaON-Schicht 37 auf einer exponierten Oberfläche der Deckeloxidschicht 31 und der MPS-Schicht oder HSG-Schicht 35 abgeschieden.
Um Kohlenstoffstörstellen oder Sauerstoffleerstellen zu entfernen, wird die dielektrische Ta­ ON-Schicht 37 dann bei einer Temperatur zwischen 700 und 900°C in einer Atmosphäre von N2O oder O2 ausgeheilt.
Um die dielektrische Konstante der dielektrischen TaON-Schicht 37 zu erhöhen, kann ein weiterer Ausheilschritt auf der dielektrischen TaON-Schicht 37 in einer NH3 Atmosphäre bei einer Temperatur von 700 bis 900°C in einem elektrischen Ofen oder einem RTP durchge­ führt werden, oder in einem Plasmareaktor in einer NH3 Atmosphäre bei einer niedrigeren Temperatur von etwa 400 bis 500°C. Daher wird Stickstoff in die dielektrische TaON-Schicht 37 injiziert oder es wird eine Nitrierung erreicht.
Wenn die Ausheilung in einer NH3 Atmosphäre ausgeführt wird, wird eine Oberfläche der dielektrischen TaON-Schicht unregelmäßig. In diesem Fall wird die Erzeugung von Leck­ strom des Kondensators reduziert durch Ausführen einer Plasmaoxidation der unregelmäßi­ gen Oberfläche der dielektrischen TaON-Schicht für eine bis zwei Minuten bei einer niedri­ gen von 400 bis 500°C in einer N2O oder einer O2 Atmosphäre.
Eine TiN-Schicht 39 wird dann in einer Dicke von 200 bis 500 Å auf der dielektrischen TaON- Schicht 37, bevorzugt unter Verwendung von CVD mit TiCL4 Gas, abgeschieden. Eine obere Elektrode wird dann durch selektives Mustern und Ätzen der TiN-Schicht 39 gebildet.
In einer weiteren Ausführungsform der oberen Elektrode wird eine dotierte Polysilizium­ schicht (in der Zeichnung nicht dargestellt) in einer Dicke von 500 bis 1500 Å durch Abschei­ dung auf die TiN-Schicht 39 abgeschieden als eine Pufferschicht gegen Stress und thermi­ sche Einflüsse, die während der anschließenden thermischen Prozesse erzeugt werden, und bildet somit einen Teil der oberen Elektrode.
In einer weiteren Ausführungsform der oberen Elektrode kann dotiertes Polysilizium oder Metallmaterial, wie etwa TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, oder Pt, zur Bildung der Schicht 39 für die obere Elektrode anstelle von TiN verwendet werden.
Während der Schritte des Abscheidens der dielektrischen TaON-Schicht und des Ausführens der thermischen Behandlung bei einer Temperatur unterhalb von 800°C nach dem thermi­ schen Dotieren gemäß Fig. 5 tritt etwas Deaktivierung auf, während der etwas von dem Phosphordotierstoff in dem Polysilizium, welches die untere Elektrode bildet, in Richtung auf die Oberfläche wandert oder lokale Agglomerationen bildet.
Um den thermischen Dotiereffekt durch Aktivieren des Phosphordotierstoffes in der unteren Elektrode und durch das Verhindern solch einer Deaktivierung, kann die Ausheilung, die ei­ nen RTP oder einen elektrischen Ofen bei einer Temperatur von 800 bis 950°C verwendet, nach dem Bilden der oberen Elektrode ausgeführt werden. In diesem Falle wird die Aushär­ tungsbehandlung durch das RTP für 10 bis 60 Sekunden durchgeführt, oder es wird die an­ dere Aushärtbehandlung unter Verwendung eines elektrischen Ofens für 5 bis 30 Minuten in einer N2 Atmosphäre ausgeführt. Die Verarmungsschicht in Richtung der unteren Elektrode kann durch diese zusätzlichen Ausheilprozesse stark reduziert werden.
Dementsprechend bietet ein gemäß dem vorliegenden Verfahren hergestellter Kondensator in einem Halbleiterelement eine Anzahl von Vorteilen.
Die vorliegende Erfindung reduziert die Herstellungskosten durch Reduzieren der Anzahl von Einheitsprozessen verglichen mit den herkömmlichen Verfahren. Das vorliegende Verfahren bildet einen Kontakt für die untere Elektrode, in welchem der Kontaktanschluss durch Bilden eines Kontaktloches direkt nach der Bildung der isolierenden Zwischenschicht, dem Ab­ scheiden des Polysiliziums zum Bilden des Kontaktanschlusses und des Ausführens des Blankettrückätzprozesses auf dem Polysilizium gebildet wird. Zur Zeit wird in dem herkömm­ lichen Verfahren der untere Elektrodenkontakt durch sequenzielles Abscheiden einer isolie­ renden Zwischenschicht (z. B. einer Oxidschicht, die zwischen der Bitlinie und der unteren Elektrode liegt) und einer Oxidpufferschicht auf der Barrierennitridschicht vor dem Ausführen des Kontaktätzens gebildet.
Wenn er mit Halbleiterkondensatoren verglichen wird, die unter Verwendung des herkömmli­ chen Verfahrens gebildet wurden, liefert ein Kondensator gemäß der vorliegenden Erfindung ein reduziertes Verarmungsverhältnis C von bis zu 2%, da die Kapazität Cmin, d. h. CS wenn "- (negative)" Spannung an die obere Elektrode angelegt wird, erhöht wird, indem das Verar­ mungsverhältnis in Richtung der unteren Elektrode minimiert wird, wobei die Phosphorstör­ stellenkonzentration in der unteren Elektrode durch Ausführen der thermischen Phosphordo­ tierung auf der oberen Elektrode (Polysiliziumschicht mit der unregelmäßig geformten MPS- Schicht) bei einer niedrigeren Temperatur von 550 bis 650°C erhöht wird.
Daher stellt die vorliegende Erfindung eine erhöhte Ladungskapazität von bis zu 10% vergli­ chen mit einem Kondensator mit dergleichen unteren Elektrodenfläche, welche die durch herkömmliche Verfahren gebildete dielektrische TaON oder Ta2O5 Schicht verwendet, zur Verfügung.
Darüber hinaus liefert die vorliegende Erfindung eine erhöhte dielektrische Konstante für die dielektrische TaON-Schicht durch Ausführen einer zusätzlichen thermischen Aushärtungs­ behandlung oder Plasmaaushärtungsbehandlung auf der dielektrischen TaON-Schicht, wo­ bei die Aushärtungsbehandlung in einer NH3 Atmosphäre bei normalem oder reduziertem Druck unter Verwendung eines RTP oder eines elektrischen Ofens ausgeführt wird.
Darüber hinaus kann ein TaON-Kondensator mit einer konkaven Struktur gemäß der vorlie­ genden Erfindung, welche eine größere Ladungskapazität liefert, als die der Kondensatoren, die die gleiche untere Elektrodenfläche unter Verwendung einer durch herkömmliche Verfah­ ren gebildeten dielektrischen, NO, TaON oder Ta2O5 verwendenden Schicht, verwendet wer­ den, um eine Speicherzelle für ein Halbleiterspeicherelement mit kritischen Abmessungen von weniger als 0.16 µm zu erzeugen und die Auffrischzeit für die resultierende Speicherzel­ le zu verbessern.
Die vorstehenden Ausführungsformen sind nur beispielhaft und sind nicht dazu gedacht, die vorliegende Erfindung zu beschränken. Die vorliegenden Erklärungen können auch bei an­ deren Vorrichtungen sofort angewendet werden. Die Beschreibung der vorliegenden Erfin­ dung soll nur illustrativ sein und dient nicht dazu, den Schutzbereich der Ansprüche einzu­ schränken. Viele Alternativen, Modifikationen und Variationen werden dem Fachmann klar sein.

Claims (37)

1. Verfahren zur Herstellung eines Kondensators in einem Halbleiterelement, mit den Schritten:
ein Halbleitersubstrat wird präpariert;
eine untere Elektrode wird gebildet, wobei die untere Elektrode eine Oberflächen­ schicht aus metastabilem Polysilizium umfasst;
die untere Elektrode wird mit Phosphor bei einer Temperatur von 550 bis 660°C do­ tiert;
eine dielektrische TaON-Schicht wird auf der unteren Elektrode gebildet; und
eine obere Elektrode wird auf der dielektrischen TaON-Schicht gebildet.
2. Verfahren nach Anspruch 1, wobei der Schritt des Bildens der unteren Elektrode weiterhin umfasst, dass eine do­ tierte Polysiliziumschicht gebildet wird, auf welcher anschließend die Oberflächen­ schicht aus metastabilem Polysilizium gebildet wird.
3. Verfahren nach Anspruch 1, wobei der Schritt des Dotierens der unteren Elektrode weiterhin umfasst, dass eine Phosphorgasatmosphäre bei einem Druck von 1 bis 100 Torr für eine Periode von 30 bis 120 Minuten in einem elektrischen Ofen etabliert wird.
4. Verfahren nach Anspruch 3, wobei die Phosphorgasatmosphäre durch Injektion einer Mischung von PH3 und N2 oder einer Mischung von PH3 und He in den elektrischen Ofen etabliert wird.
5. Verfahren nach Anspruch 1, weiterhin einen ersten Ausheilschritt umfassend, in dem die dielektrische TaON- Schicht bei einer Temperatur von 700 bis 900°C in einer N2O- oder O2-Atmosphäre ausgeheilt wird, wobei der erste Ausheilschritt vor dem Schritt des Bildens der oberen Elektrode abgeschlossen wird.
6. Verfahren nach Anspruch 5, wobei ein zweiter Ausheilschritt vorgesehen ist, in welchem die dielektrische TaON- Schicht bei einer Temperatur von 700 bis 900°C in einer NH3-Atmosphäre in einer RTP-Ausrüstung oder in einem elektrischen Ofen ausgeheilt wird, oder bei einer Temperatur von 400 bis 500°C in einer NH3-Atmosphäre in einer Plasmaausheilaus­ rüstung ausgeheilt wird, wobei der zweite Ausheilschritt ausgeführt wird, nachdem der erste Ausheilschritt abgeschlossen ist und bevor der Schritt des Bildens der obe­ ren Elektrode beginnt.
7. Verfahren nach Anspruch 6, weiterhin einen Plasmaoxidationsschritt umfassend, in dem die dielektrische TaON- Schicht in einem Plasma bei einer Temperatur von 400 bis 500°C für eine bis zwei Minuten in einer Atmosphäre, die N2O oder O2 enthält, oxidiert wird, wobei der Plas­ maoxidationsschritt nach dem zweiten Ausheilschritt und vor dem Schritt des Bildens der oberen Elektrode ausgeführt wird.
8. Verfahren nach Anspruch 1, weiterhin umfassend einen abschließenden Ausheilschritt, in dem die obere Elektro­ de bei einer Temperatur von 800 bis 950°C ausgeheilt wird.
9. Verfahren nach Anspruch 1, wobei der Schritt des Bildens der unteren Elektrode weiterhin das Bilden einer dotier­ ten Siliziumschicht auf der metallischen Schicht umfasst.
10. Verfahren nach Anspruch 1, wobei der Schritt des Abscheidens der metallischen Schicht weiterhin das Bilden ei­ ner Schicht aus mindestens einem metallischen Material umfasst, welches metalli­ sche Material aus der Gruppe ausgewählt wird, die aus TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 und Pt besteht.
11. Verfahren zur Herstellung eines Kondensators in einem Halbleiterelement, mit den Schritten:
ein Halbleitersubstrat wird präpariert;
eine isolierende Zwischenschicht wird auf dem Halbleitersubstrat gebildet;
ein Kontaktloch wird durch die isolierende Zwischenschicht gebildet;
ein Kontaktanschluss wird in dem Kontaktloch gebildet;
eine untere Elektrode wird gebildet, wobei die untere Elektrode in elektrischem Kon­ takt mit dem Kontaktanschluss steht;
eine metastabile Polysiliziumschicht wird auf einer Oberfläche der unteren Elektrode gebildet;
die untere Elektrode wird mit Phosphor bei einer Temperatur von 550 bis 650°C in ei­ ner Phosphorgasumgebung dotiert;
eine dielektrische TaON-Schicht wird auf der unteren Elektrode gebildet;
die dielektrische TaON-Schicht wird ausgeheilt; und
eine obere Elektrodenschicht wird auf der dielektrischen TaON-Schicht gebildet.
12. Verfahren nach Anspruch 11, wobei der Schritt des Bildens der unteren Elektrode weiterhin umfasst:
eine dotierte Polysiliziumschicht wird abgeschieden;
die dotierte Polysiliziumschicht wird gemustert; und
die dotierte Polysiliziumschicht wird geätzt.
13. Verfahren nach Anspruch 11, wobei der Schritt des Dotierens der unteren Elektrode weiterhin umfasst:
ein Druck zwischen 1 und 100 Torr wird für eine Behandlungsperiode von 30 bis 120 Minuten aufrechterhalten.
14. Verfahren nach Anspruch 11, wobei das Phosphorgas eine Gasmischung aus PH3/N2 oder PH3/He, umfasst, wobei die Gasmischung mit einer Rate zwischen 50 und 2000 sccm eingeführt wird.
15. Verfahren nach Anspruch 11, wobei der Schritt des Ausheilens der dielektrischen TaON-Schicht weiterhin umfasst, dass eine Temperatur von 700 bis 900°C in einer Umgebung von N2O oder O2 auf­ rechterhalten wird.
16. Verfahren nach Anspruch 11, wobei der Schritt des Ausheilens der dielektrischen TaON-Schicht weiterhin die Schritte umfasst:
eine erste Ausheilbehandlung einer Temperatur von 700 bis 900°C in einer N2O- oder O2-Umgebung; und
eine zweite Ausheilbehandlung, die umfasst:
eine thermische Behandlung durch RTP oder in einem elektrischen Ofen bei einer Temperatur von 700 bis 900°C in einer NH3-Umgebung
oder
eine Plasmaausheilbehandlung bei einer Temperatur von 400 bis 500°C in einer NH3-Umgebung.
17. Verfahren nach Anspruch 16, weiterhin einen Plasmaoxidationsschritt umfassend, der umfasst, dass die dielektri­ sche TaON-Schicht einem Plasma bei einer Temperatur von 400 bis 500°C für ein bis zwei Minuten in einer N2O- oder O2-Umgebung ausgesetzt wird, wobei der Plasmao­ xidationsschritt nach der zweiten Ausheilbehandlung und vor dem Schritt des Bildens der oberen Elektrode ausgeführt wird.
18. Verfahren nach Anspruch 11, weiterhin umfassend das Ausheilen der oberen Elektrode bei einer Temperatur von 800 bis 950°C unter Verwendung eines RTP oder elektrischen Ofens.
19. Verfahren nach Anspruch 12, wobei der Schritt des Bildens der oberen Elektrode weiterhin umfasst, dass eine Schicht aus mindestens einem metallbasierenden Material abgeschieden wird, wel­ ches Material aus einer Gruppe ausgewählt wird, welche Gruppe aus TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 und Pt besteht.
20. Verfahren nach Anspruch 19, wobei der Schritt des Bildens der oberen Elektrode weiterhin umfasst, dass ein do­ tiertes Polysilizium auf der Schicht des metallbasierten Materials abgeschieden wird.
21. Verfahren zur Herstellung eines Kondensators in einem Halbleiterelement, mit den Schritten:
ein Halbleitersubstrat wird präpariert;
eine erste isolierende Zwischenschicht wird gebildet;
ein erstes Kontaktloch wird durch die isolierende Zwischenschicht gebildet, um einen Abschnitt des Halbleitersubstrates zu exponieren;
ein erster Kontaktanschluss wird in dem ersten Kontaktloch gebildet;
eine Ätzbarrierenschicht wird auf einer oberen Oberfläche der ersten isolierenden Zwischenschicht und auf einer oberen Oberfläche des Kontaktanschlusses gebildet;
eine zweite isolierende Zwischenschicht wird auf der Ätzbarrierenschicht gebildet;
eine harte maskierende Polysiliziumschicht wird auf der Ätzbarrierenschicht gebildet;
eine Antireflektionsschicht wird auf der harten maskierenden Polysiliziumschicht ge­ bildet;
ein zweites Kontaktloch wird gebildet, welches Kontaktloch Seitenwände aufweist, die sich durch die Antireflektionsschicht, die harte maskierende Polysiliziumschicht, die zweite isolierende Zwischenschicht und die Ätzbarrierenschicht erstrecken, um die obere Oberfläche des Kontaktanschlusses zu exponieren;
eine dotierte Polysiliziumschicht wird auf der Antireflektionsschicht, den Seitenwän­ den der zweiten Kontaktöffnung und der exponierten oberen Oberfläche des Kontakt­ anschlusses gebildet;
eine MPS (metastabile Polysilizium-)-Schicht wird auf der dotierten Polysilizium­ schicht gebildet;
die MPS-Schicht wird bei einer Temperatur von 550 bis 660°C in einer Phosphorgas­ umgebung dotiert, um eine dotierte MPS-Schicht zu bilden;
eine die dotierte MPS-Schicht abdeckende Opferschicht wird gebildet;
eine obere Oberfläche der zweiten isolierenden Zwischenschicht wird durch selekti­ ves Entfernen von Abschnitten der Opferschicht, der MPS-Schicht, der dotierten Po­ lysiliziumschicht, der Antireflektionsschicht und der harten maskierenden Polysilizi­ umschicht exponiert;
verbleibende Abschnitte der Opferschicht werden vollständig entfernt, um eine Ober­ fläche des verbleibenden Abschnittes der MPS-Schicht zu exponieren;
eine dielektrische TaON-Schicht wird auf der exponierten Oberfläche der zweiten iso­ lierenden Zwischenschicht und der Oberfläche der MPS-Schicht gebildet;
die dielektrische TaON-Schicht wird bei einer Temperatur von 700 bis 900°C in einer N2O- oder O2-Umgebung ausgeheilt;
eine obere Elektrode wird auf der dielektrischen TaON-Schicht gebildet; und
die untere Elektrode wird bei einer Temperatur von 800 bis 950°C ausgeheilt.
22. Verfahren nach Anspruch 21,
wobei der Schritt des Bildens der ersten isolierenden Zwischenschicht umfasst, dass eine Schicht von mindestens einem isolierenden Material abgeschieden wird, wel­ ches isolierende Material aus einer Gruppe ausgewählt wird, welche Gruppe aus HDP, BPSG und SOG besteht, und
wobei der Schritt des Bildens der zweiten isolierenden Zwischenschicht umfasst, dass eine Schicht von mindestens einem isolierenden Material abgeschieden wird, welches Material aus einer Gruppe ausgewählt wird, welche Gruppe aus HDP, BPSG und SOG besteht.
23. Verfahren nach Anspruch 21,
wobei der Schritt des Bildens des Kontaktanschlusses weiterhin die Schritte umfasst:
eine dotierte Polysiliziumschicht wird auf der ersten isolierenden Zwischenschicht in das Kontaktloch abgeschieden; und
ein oberer Abschnitt der dotierten Polysiliziumschicht wird selektiv durch CMP oder durch Blankettätzen entfernt, um eine Oberfläche der ersten isolierenden Zwischen­ schicht zu exponieren.
24. Verfahren nach Anspruch 23, wobei der Schritt des Abscheidens der dotierten Polysiliziumschicht einen LPCVD- Prozess oder einen RTP-Prozess umfasst.
25. Verfahren nach Anspruch 21, wobei der Schritt des Bildens der Ätzbarrierenschicht das Abscheiden einer Nitrid­ schicht bis zu einer Dicke von 200 bis 800 Å unter Verwendung eines Prozess um­ fasst, welcher Prozess aus einer Gruppe ausgewählt ist, welche Gruppe aus einem LPCVD-Prozess, einem PECVD-Prozess, und einem RTP-Prozess besteht.
26. Verfahren nach Anspruch 21, wobei der Schritt des Bildens der Antireflektionsschicht weiterhin umfasst, dass eine Schicht aus einem anorganischen Material mit einer Dicke von 300 bis 1000 Å oder eine Schicht aus einem organischen Material mit einer Dicke von 300 bis 1000 Å ge­ bildet wird.
27. Verfahren nach Anspruch 21, wobei der Schritt des Dotierens der MPS-Schicht weiterhin umfasst, dass ein Druck zwischen 1 und 100 Torr für 30 bis 120 Minuten in einem elektrischen Ofen aufrecht­ erhalten wird, während zwischen 50 und 2000 sccm einer Gasmischung mit PH3/N2 oder mit PH3/He injiziert wird.
28. Verfahren nach Anspruch 21, wobei der Schritt des Bildens der Opferschicht das Abscheiden einer Fotolackschicht mit einer Dicke von 0.5 bis 1.5 µm oder einer Oxidschicht mit einer Dicke von 0.1 bis 0.5 µm umfasst.
29. Verfahren nach Anspruch 21, wobei der Schritt des Bildens der Opferschicht umfasst, dass eine PSG-Schicht oder eine USG-Schicht abgeschieden wird, und wobei weiterhin der Schritt des Abschei­ dens der zweiten isolierenden Zwischenschicht umfasst, dass eine PE-TEOS-Schicht abgeschieden wird.
30. Verfahren nach Anspruch 21,
wobei der Schritt des Ausheilens der dielektrischen TaON-Schicht, nachdem das Ausheilen des TaON in der N2O oder O2-Umgebung abgeschlossen ist, weiterhin um­ fasst:
eine zweite Ausheilung der dielektrischen TaON-Schicht durch RTP oder in einem elektrischen Ofen bei einer Temperatur von 700 bis 900°C in einer NH3-Umgebung
oder
eine zweite Ausheilung der dielektrischen TaON-Schicht in einem Plasma bei einer Temperatur von 400 bis 500°C in einer NH3-Umgebung.
31. Verfahren nach Anspruch 32, weiterhin einen Schritt einer Plasmaoxidationsbehandlung bei einer Temperatur von 400 bis 500°C für eine bis zwei Minuten in einer N2O oder O2-Umgebung umfassend, wobei der Schritt der Plasmaoxidationsbehandlung ausgeführt wird, nachdem der zweite Ausheilschritt in der NH3-Umgebung abgeschlossen wurde.
32. Verfahren nach Anspruch 21, wobei der Schritt des Bildens der oberen Elektrodenschicht weiterhin den Schritt des Abscheidens von mindestens einem metallbasierten Material umfasst, welches Mate­ rial aus der Gruppe ausgewählt ist, welche Gruppe aus TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 und Pt besteht.
33. Verfahren nach Anspruch 32, wobei der Schritt des Bildens der oberen Elektrode weiterhin umfasst, dass dotiertes Polysilizium auf der Schicht des metallbasierten Materials abgeschieden wird, um ei­ ne gestapelte obere Elektrode zu bilden.
34. Kondensator in einem Halbleiterelement mit:
einen Halbleitersubstrat;
einer unteren Elektrode, die elektrisch mit dem Halbleitersubstrat verbunden ist, wo­ bei die untere Elektrode einen inneren Polysiliziumabschnitt und eine äußere MPS- Schicht umfasst, wobei die äußere MPS-Schicht mit Phosphor dotiert wurde;
eine dielektrische TaON-Schicht auf der unteren Elektrode; und
eine obere Elektrode auf der dielektrischen TaON-Schicht.
35. Kondensator nach Anspruch 34, wobei der innere Polysiliziumabschnitt dotiertes Polysilizium umfasst.
36. Kondensator nach Anspruch 35, wobei die obere Elektrode mindestens ein metallbasiertes Material aufweist, welches aus der Gruppe ausgewählt ist, welche Gruppe aus TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, und Pt besteht.
37. Kondensator nach Anspruch 36, wobei die obere Elektrode weiterhin eine auf der Schicht des metallbasierten Materi­ als gestapelte Polysiliziumschicht umfasst.
DE10163345A 2001-04-30 2001-12-21 Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement Expired - Fee Related DE10163345B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0023407A KR100401503B1 (ko) 2001-04-30 2001-04-30 반도체소자의 캐패시터 및 그 제조방법
KR01-23407 2001-04-30

Publications (2)

Publication Number Publication Date
DE10163345A1 true DE10163345A1 (de) 2002-10-31
DE10163345B4 DE10163345B4 (de) 2009-03-12

Family

ID=19708909

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10163345A Expired - Fee Related DE10163345B4 (de) 2001-04-30 2001-12-21 Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement

Country Status (7)

Country Link
US (1) US6656789B2 (de)
JP (1) JP4111427B2 (de)
KR (1) KR100401503B1 (de)
CN (1) CN1384539A (de)
DE (1) DE10163345B4 (de)
GB (1) GB2375229B (de)
TW (1) TW517330B (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI265600B (en) * 2002-11-18 2006-11-01 Hynix Semiconductor Inc Semiconductor device and method for fabricating the same
KR20040049659A (ko) * 2002-12-06 2004-06-12 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100886626B1 (ko) 2002-12-30 2009-03-04 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
KR100881735B1 (ko) 2002-12-30 2009-02-06 주식회사 하이닉스반도체 반도체장치의 캐패시터 제조방법
JP2004221353A (ja) * 2003-01-15 2004-08-05 Renesas Technology Corp 半導体装置の製造方法
KR100505441B1 (ko) * 2003-04-04 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100722997B1 (ko) * 2003-06-30 2007-05-30 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조 방법
KR100589712B1 (ko) * 2003-12-31 2006-06-19 이창섭 유기성 폐기물 처리 시스템 및 이를 이용한 처리 방법
US20050208742A1 (en) * 2004-03-17 2005-09-22 International Business Machines Corporation Oxidized tantalum nitride as an improved hardmask in dual-damascene processing
JP5235260B2 (ja) * 2004-04-12 2013-07-10 三星電子株式会社 窒素を含むシード層を備える金属−絶縁体−金属キャパシタの製造方法
KR100888123B1 (ko) * 2004-08-13 2009-03-11 미크론 테크놀로지,인코포레이티드 메모리 회로
US7126182B2 (en) * 2004-08-13 2006-10-24 Micron Technology, Inc. Memory circuitry
KR100599091B1 (ko) * 2004-10-06 2006-07-12 삼성전자주식회사 캐패시터 제조 방법
KR20060072680A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 장치의 커패시터 및 그 제조방법
JP4559866B2 (ja) * 2005-01-17 2010-10-13 パナソニック株式会社 半導体装置の製造方法
KR100716644B1 (ko) * 2005-06-30 2007-05-09 주식회사 하이닉스반도체 반도체 소자의 엠아이엠 캐패시터 제조방법
US7425761B2 (en) * 2005-10-28 2008-09-16 Samsung Electronics Co., Ltd. Method of manufacturing a dielectric film in a capacitor
US7771894B2 (en) * 2006-09-15 2010-08-10 Applied Materials, Inc. Photomask having self-masking layer and methods of etching same
US7771895B2 (en) * 2006-09-15 2010-08-10 Applied Materials, Inc. Method of etching extreme ultraviolet light (EUV) photomasks
KR100866679B1 (ko) * 2007-05-25 2008-11-04 주식회사 동부하이텍 반도체 소자 및 그에대한 제조 방법
KR100950470B1 (ko) * 2007-06-22 2010-03-31 주식회사 하이닉스반도체 반도체 메모리소자의 스토리지전극 형성방법
KR101128894B1 (ko) * 2010-09-01 2012-03-26 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
CN103066015A (zh) * 2012-12-14 2013-04-24 上海集成电路研发中心有限公司 一种金属层间电容的制造方法
US9837432B2 (en) * 2015-09-09 2017-12-05 Toshiba Memory Corporation Semiconductor memory device
US10573722B2 (en) * 2016-02-17 2020-02-25 General Electric Company Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices
US11342125B2 (en) 2019-08-09 2022-05-24 Rohm Co., Ltd. Chip component
CN112018090A (zh) * 2020-07-21 2020-12-01 中国科学院微电子研究所 一种电容结构及其制备方法和半导体器件
CN116033739B (zh) * 2021-10-25 2025-11-14 长鑫存储技术有限公司 半导体结构及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639685A (en) * 1995-10-06 1997-06-17 Micron Technology, Inc. Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon
US6255159B1 (en) * 1997-07-14 2001-07-03 Micron Technology, Inc. Method to form hemispherical grained polysilicon
US6458645B2 (en) * 1998-02-26 2002-10-01 Micron Technology, Inc. Capacitor having tantalum oxynitride film and method for making same
KR100286011B1 (ko) * 1998-08-04 2001-04-16 황철주 반도체소자의캐퍼시터및그제조방법
JP2000200883A (ja) * 1998-12-30 2000-07-18 Anelva Corp メモリセル用キャパシタの製作方法及び基板処理装置
JP3246476B2 (ja) * 1999-06-01 2002-01-15 日本電気株式会社 容量素子の製造方法、及び、容量素子
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100305076B1 (ko) * 1999-07-01 2001-11-01 박종섭 커패시터의 전하저장전극 형성방법
KR20010008502A (ko) * 1999-07-01 2001-02-05 김영환 반도체장치의 커패시터 제조방법
JP2001036035A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법
KR100353540B1 (ko) * 2000-12-11 2002-09-27 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20020051062A (ko) * 2000-12-22 2002-06-28 박종섭 탄탈륨 옥시 나이트라이드 캐퍼시터의 형성 방법

Also Published As

Publication number Publication date
GB2375229A (en) 2002-11-06
US20020160559A1 (en) 2002-10-31
TW517330B (en) 2003-01-11
CN1384539A (zh) 2002-12-11
US6656789B2 (en) 2003-12-02
GB0131107D0 (en) 2002-02-13
JP2002343889A (ja) 2002-11-29
JP4111427B2 (ja) 2008-07-02
GB2375229B (en) 2005-07-13
KR20020083773A (ko) 2002-11-04
KR100401503B1 (ko) 2003-10-17
DE10163345B4 (de) 2009-03-12

Similar Documents

Publication Publication Date Title
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10000005C1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE10131716B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE19829300B4 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
EP1145279B1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE10226381B4 (de) Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator
DE60224379T2 (de) Methode, eine dielektrische Schicht abzuscheiden
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4132820A1 (de) Halbleitereinrichtung mit kondensator und herstellungsverfahren fuer dieselbe
DE10055431A1 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE10100695B4 (de) Halbleitervorrichtung
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
DE10207130B4 (de) Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht
DE10130936A1 (de) Herstellungsverfahren für ein Halbleiterbauelement
EP1111083B1 (de) Verfahren zur Herstellung einer strukturierten Metallschicht
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
EP1307906A1 (de) Strukturierung ferroelektrischer schichten
DE10248704B4 (de) Verfahren zur Herstellung einer Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs
EP0987756A2 (de) Gestapelter Flossenkondensator für DRAM und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701