[go: up one dir, main page]

DE10256964A1 - Plasmaätzen von Ir und PZT unter Verwendung einer Hartmaske und einer chemischen Zusammensetzung aus CL¶2¶/N¶2¶/O¶2¶ und CL¶2¶/CHF¶3¶/O¶2¶ - Google Patents

Plasmaätzen von Ir und PZT unter Verwendung einer Hartmaske und einer chemischen Zusammensetzung aus CL¶2¶/N¶2¶/O¶2¶ und CL¶2¶/CHF¶3¶/O¶2¶

Info

Publication number
DE10256964A1
DE10256964A1 DE10256964A DE10256964A DE10256964A1 DE 10256964 A1 DE10256964 A1 DE 10256964A1 DE 10256964 A DE10256964 A DE 10256964A DE 10256964 A DE10256964 A DE 10256964A DE 10256964 A1 DE10256964 A1 DE 10256964A1
Authority
DE
Germany
Prior art keywords
layer
etching
pzt
hard mask
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10256964A
Other languages
English (en)
Inventor
Chentsau Ying
Tomoyuki Sakoda
Chiu Chi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Agilent Technologies Inc
Texas Instruments Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of DE10256964A1 publication Critical patent/DE10256964A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10P50/71
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10P50/267
    • H10P50/285

Landscapes

  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Bei den Verfahren zum Ätzen von PZT und/oder Bilden eines ferroelektrischen Kondensators mit Ir/IrOx-Elektroden und einer PZT-ferroelektrischen-Schicht wird eine titanhaltige Hartmaske, ein Chlor-/Sauerstoff-basiertes Plasma und ein heißes Substrat, das typischerweise etwa 350 DEG C mißt, verwendet. Die Prozesse fügen eine fluorhaltige Verbindung wie CHF¶3¶ zum Chlor-/Sauerstoff-basierten Plasma zum Ätzen der PZT-Schicht hinzu und fügen Stickstoff hinzu, um die Seitenwandprofile zu verbessern, wenn die Ir-Schichten geätzt werden. Die Chlor-/Sauerstoff-basierten Plasmen liefern eine gute Selektivität bei hohen Ätzraten für die Ir- und PZT-Schichten und niedrige Ätzraten für die Hartmaske.

Description

  • Ein FeRAM (FeRAM = Ferroelectric Random Access Memory = ferroelektrischer Direktzugriffsspeicher) ist ein nicht- flüchtiger Speicher, der die persistenten elektrischen Felder in einem ferroelektrischen Material verwendet, um Daten zu speichern. Fig. 1 stellt eine typische FeRAM-Zelle 100 dar, die einen ferroelektrischen Kondensator umfaßt, der eine obere Elektrode 110, eine ferroelektrische Schicht 120 und eine untere Elektrode 130 aufweist, die über einem Halbleitersubstrat 140 liegend gebildet ist. Allgemein ermöglichen die Schaltungselemente (nicht gezeigt) im Substrat 140 und in der über der FeRAM-Zelle 100 liegenden Struktur ein Schreiben von Daten an die FeRAM-Zelle 100 sowie ein Lesen von Daten von derselben.
  • Eine Operation, bei der auf die FeRAM-Zelle 100 geschrieben wird, legt Schreibspannungen an die obere und untere Elektrode 110 und 130 an. Die Schreibspannungen, die gemäß dem Datenwert, der geschrieben wird, eingestellt sind, laden die Elektroden 110 und 130 und polarisieren die ferroelektrische Schicht 120. Nachdem die Schreibspannungen entfernt worden sind, verbleiben die persistenten Polarisierungen in der ferroelektrischen Schicht 120 und zeigen den Datenwert an, der der zuvor angelegten Schreibspannung zugeordnet ist. Eine Leseoperation erfaßt eine Spannung, die aus der Restpolarisierung in der ferroelektrischen Schicht 120 und einer beliebigen Ladung auf den Elektroden 110 und 130 entsteht.
  • Derzeit bevorzugte ferroelektrische Materialien wie Blei- Zirkonat-Titanat (d. h. Pb (ZrxTil1-x)O3 oder PZT) enthalten allgemein einen wesentliche Betrag an aktivem Sauerstoff, der mit den umgebenden Materialien während den Herstellungsprozessen einer integrierten Schaltung reagieren kann. Dementsprechend sind die Elektroden in den ferroelektrischen Kondensatoren allgemein aus einem oxidationsbeständigen Metall gefertigt, zum Beispiel Edelmetall wie Platin (Pt), Palladium (Pd), Ruthenium (Ru) oder Iridium (Ir).
  • In dem dargestellten Beispiel von Fig. 1 verwendet die Fe- RAM-Zelle 100 ein PZT in der ferroelektrischen Schicht 120 und Iridium in den Elektroden 110 und 130. Spezieller umfaßt die obere Elektrode 110 eine Iridiumschicht 112 und eine IrOx-Schicht 114 (IrOx = Iridiumoxid) benachbart zur PZT-Schicht 120. Desgleichen umfaßt die untere Elektrode 120 eine Iridiumschicht 132 und eine Iridiumoxidschicht 134 benachbart zur PZT-Schicht 120. Typischerweise befindet sich die Barrieremetallschicht 136 zwischen der Ir-Schicht 132 und dem Substrat 140, um ein Binden zu verbessern und um zu verhindern, daß das Ir von der Schicht 132 in das Substrat 140 diffundiert oder anderweitig mit demselben interagiert.
  • Die Herstellung von FeRAM-Zellen wie der FeRAM-Zelle 100 involviert allgemein ein Bilden von unstrukturierten Schichten aus Edelmetall wie Ir und ferroelektrischem Material wie PZT und ein anschließendes Strukturieren der Schichten, um separate FeRAM-Zellen zu bilden. Die Herstellung von Vorrichtungen mit beispielsweise hohen Speicherdichten, wo jede FeRAM-Zelle weniger als einen Mikrometer hinsichtlich einer kritischen Abmessung aufweist, erfordert präzise Ätzprozesse zum Strukturieren der Elektrode und der ferroelektrischen Schichten.
  • Ein RIE (RIE = Reactive Ion Etching = reaktives Ionenätzen) oder Plasmaätzen wird häufig für Prozesse gewählt, die ein akurates Ätzen von kleinen Merkmalen erfordern. Für einen FeRAM muß der Ätzprozeß geeignete Seitenwandprofile nach dem Ätzen durch eine Reihe von unterschiedlichen Materialien erzeugen und beibehalten. Zusätzlich kann eine Mindestanzahl von Masken und ein Minimum an Verarbeitungsparameterveränderungen zwischen der Ätzelektrode und der ferroelektrischen Schicht den Herstellungsprozeß vereinfachen und einen höheren Durchsatz ermöglichen. Angesichts dieser Anforderungen oder Ziele besteht ein Bedarf an effizienten Ätzprozessen zur Herstellung von FeRAM-Zellen.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines ferroelektrischen Kondensators sowie zum Strukturieren einer PZT-Schicht zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren gemäß den Ansprüchen 1 und 11 gelöst.
  • Gemäß einem Aspekt der Erfindung verwendet ein Herstellungsprozeß für einen ferroelektrischen Kondensator die gleiche Hartmaske, die ein Material, wie zum Beispiel Titan (Ti), Titannitrid (TiN), Titan-Oxid (TiO) oder Titan- Aluminiumnitrid (TiAIN), zum Ätzen von Iridium- und PZT- Schichten enthält. Sowohl Ir als auch PZT werden bei einer hohen Substrattemperatur (zum Beispiel 350°C) unter Verwendung einer Cl2/O2-basierten chemischen Zusammensetzung plasmageätzt. Während des Prozesses wird CHF3 oder ein anderes fluorhaltiges Gas zur Cl2/O2-basierten chemischen Zusammensetzung für das PZT-Ätzen hinzugefügt und N2 zur Cl2/O2-basierten chemischen Zusammensetzung für das Ir- Ätzen hinzugefügt. Ähnlichkeiten zwischen den Ätzprozessen für Ir und PZT ermöglichen eine Hochdurchsatzvorrichtungs- Herstellung.
  • Ein spezifisches Ausführungsbeispiel der Erfindung ist ein Prozeß, der auf einer Struktur, die ein Substrat, eine Elektrodenschicht, die ein Material wie zum Beispiel Iridium enthält, und eine ferroelektrische Schicht umfaßt, die ein ferroelektrisches Material wie PZT enthält, ausgeführt wird. Der Prozeß umfaßt folgende Schritte:
  • Bilden einer Hartmaske, die ein Material wie Titan enthält; Ätzen der Elektrodenschicht in einem ersten Plasma, das Chlor und Sauerstoff enthält, und ein Ätzen der ferroelektrischen Schicht in einem zweiten Plasma, das Chlor, Sauerstoff und eine fluorhaltige Verbindung wie CHF3 enthält. Das erste Plasma ätzt durch die Elektrodenschicht in Bereichen, die die Hartmaske definiert. Das zweite Plasma ätzt in ähnlicher Weise durch die ferroelektrische Schicht in Bereichen, die die Hartmaske definiert. Allgemein ist die ferroelektrische Schicht zwischen den Elektrodenschichten sandwichartig angeordnet, und es werden beide Elektrodenschichten unter Verwendung der gleichen chemischen Zusammensetzung und der gleichen Hartmaske geätzt. Stickstoff oder ein Edelgas können dem ersten Plasma hinzugefügt werden, um die Profile der Seitenwände, die das Ätzen bildet, zu verbessern. Um die Ätzraten zu verbessern, kann das Substrat auf eine Temperatur zwischen 250°C und 450°C, vorzugsweise 350°C, erwärmt werden, während die Elektrode und die ferroelektrischen Schichten geätzt werden.
  • Ein weiteres Ausführungsbeispiel der Erfindung ist ein Prozeß zum Strukturieren einer Schicht von PZT. Der Prozeß umfaßt folgende Schritte: ein Bilden einer Hartmaske aus einem Material, das Titan enthält, das über der PZT-Schicht liegt und ein Ätzen der PZT-Schicht in einem Plasma, das aus Chlor, Sauerstoff und einer fluorhaltigen Verbindung wie zum Beispiel CHF3 besteht. Das Plasma ätzt durch die PZT-Schicht in Bereichen, die die Hartmaske definiert. Ein Substrat, auf dem sich die PZT-Schicht befindet, wird auf eine Temperatur zwischen 250°C und 450°C, vorzugsweise 350°C, erwärmt, während die PZT-Schicht geätzt wird.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachstehend, Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • Fig. 1 eine Querschnittansicht eines ferroelektrischen Kondensators,
  • Fig. 2 eine Querschnittsansicht einer Struktur, die für einen Ätzprozeß gemäß einem Ausführungsbeispiel der Erfindung zum Bilden von ferroelektrischen Kondensatoren geeignet ist,
  • Fig. 3 eine Querschnittsansicht eines ferroelektrischen Kondensators, der durch einen Prozeß gemäß einem Ausführungsbeispiel der Erfindung gebildet ist,
  • Fig. 4 ein Blockdiagramm, das Ätzgeräte darstellt, die in einem Prozeß gemäß einem Ausführungsbeispiel der Erfindung verwendet werden.
  • Die Verwendung von identischen Bezugszeichen in den verschiedenen Figuren zeigt ähnliche oder identische Elemente an.
  • Ein Fertigungsprozeß verwendet eine titanhaltige Hartmaske, ein Chlor-/Sauerstoff-basiertes Plasma und ein heißes Substrat zum Ätzen von Iridium- und PZT-Schichten, um separate FeRAM-Zellen oder ferroelektrische Kondensatoren zu bilden. Bei dem Ätzprozeß wird eine fluorhaltige Verbindung wie CHF3 dem Chlor-/Sauerstoff-basierten Plasma zum Ätzen der PZT-Schicht hinzugefügt, und Stickstoff wird dem Chlor- /Sauerstoff-basierten Plasma hinzugefügt, wenn die Ir- Schichten geätzt werden. Das Chlor-/Sauerstoff-basierte Plasma liefert eine gute Selektivität bei hohen Ätzraten für die Ir- und PZT-Schicht und niedrige Ätzraten für die Hartmaske. Die resultierenden ferroelektrischen Kondensatoren können submikrometerkritische Abmessungen und nahezu vertikale Seitenwände (zum Beispiel von Seitenwandwinkeln von mehr als etwa 80°) erreichen.
  • Fig. 2 stellt eine Struktur 200 dar, die ein Substrat 210 und mehrere aufgebrachte Schichten umfaßt, aus denen ein Ätzprozeß gemäß der Erfindung ferroelektrischer Kondensatoren bilden kann. Bei einem typischen Ausführungsbeispiel ist das Substrat 210 ein verarbeiteter Siliziumwafer, der Schaltungselemente (nicht gezeigt) enthält, die mit den ferroelektrischen Kondensatoren durch Öffnungen in einer isolierenden Oxidschicht auf dem Substrat 210 elektrisch verbunden sind. Durch eine Reihe von herkömmlichen Prozessen wie eine CVD (CVD = Chemical Vapor Deposition = chemische Dampfauftragung) und ein Sputtern wird nach und nach eine Barriereschicht 220, die unteren Elektrodenschichten 230 und 235, eine ferroelektrische Schicht 240, die oberen Elektrodenschichten 250 und 255 und eine Hartmaskenschicht 260 auf dem Substrat 210 aufgebracht.
  • Die Barriereschicht 220 verringert oder verhindert ein Diffundieren oder Reagieren von übereinanderliegenden Schichten, wie zum Beispiel der Elektrodenschicht 230 mit dem Substrat 210. Die Barriereschicht 220 verbessert auch die Bindung oder Haftung zwischen dem Substrat 210 und den darüberliegenden Schichten. Geeignete Materialien für die Barriereschicht 220 umfassen Ti, TiN, TiO, oder TiAlN, sind aber nicht auf dieselben beschränkt, wobei dieselben unter Verwendung von herkömmlichen Techniken aufgebracht werden können.
  • Bei dem dargestellten Ausführungsbeispiel werden die Elektroden des ferroelektrischen Kondensators aus den Iridium- Schichten 230 und 250 und den Iridium-Oxidschichten 235 und 255 gebildet, die unter Verwendung von herkömmlichen Techniken aufgebracht werden können. Zum Beispiel kann ein Sputtern unter Verwendung von Ionen eines Inertgases wie Argon und eines Iridiumziels die Iridiumschicht 230 auf der Barriereschicht 220 oder die Iridiumschicht 250 auf der Iridium-Oxidschicht 255 gebildet werden. Ein Sputtern unter Verwendung von Sauerstoffionen und eines Iridiumziels kann Iridiumoxidschichten 235 auf der Iridiumschicht 230 bilden oder die Iridiumoxidschicht 255 auf der ferroelektrischen Schicht 240 bilden. Die Iridiumoxidschichten 235 und 255 sind optional, können jedoch die Stabilität der Vorrichtung durch Verringern von Wechselwirkungen der Elektroden mit dem aktiven Sauerstoff von der ferroelektrischen Schicht 240 verbessern.
  • Bei dem Ausführungsbeispiel von Fig. 2 ist die ferroelektrische Schicht 240 aus PZT gefertigt, das auf einer Iridium-Oxidschicht 235 unter Verwendung von herkömmlichen Techniken aufgebracht werden kann.
  • Die Hartmaskenschicht 260 liegt über der Iridiumschicht 250 und ist zweitens eine Barriereschicht für Schichten und Strukturen (nicht gezeigt), die über der Schicht 260 hergestellt werden können. Dementsprechend kann die Hartmaskenschicht 260 aus dem gleichen Material wie die Barriereschicht 220 gefertigt sein, so daß die gleichen Geräte und die gleiche chemischen Zusammensetzung, die eine Hartmaske aus der Hartmaskenschicht 260 erzeugen, die Barriereschicht 220 strukturieren können. Bei dem exemplarischen Ausführungsbeispiel sind die Hartmaskenschicht 250 und die Barriereschicht 220 TiAlN-Schichten.
  • Gemäß einem Aspekt der Erfindung erzeugt ein Strukturieren der Hartmaskenschicht 260 eine Hartmaske, die die Abschnitte der Schichten 250, 240 und 230 definiert, die entfernt worden sind, um die ferroelektrischen Kondensatoren zu bilden. Für die Erzeugung der Hartmaske bildet ein herkömmlicher photolithographischer Prozeß eine Photorestistmaske 280, die über der Hartmaskenschicht 260 liegt. Bei dem Ausführungsbeispiel von Fig. 2 weist die Photoresistmaske 280 Merkmale einer Submikrometergröße auf, und der photolithographische Prozeß verwendet eine BARC (BARC = Bottom Antireflective Coating = antireflektive Bodenbeschichtung) 270, um die Reflexionen während der Freilegung des Photoresists zu verringern und dadurch die Präzision der Strukturierung zu verbessern. Nach der photolithographischen Freilegung wird das Photoresist entwickelt, um eine Maske 280 zu hinterlassen.
  • Die Plasmaätzgeräte wie das DPS-HT-Centura- oder das Centura-II-System, die bei der Firma Applied Materials, Inc. erhältlich sind, verarbeiten die Struktur 200 von Fig. 2 weiter, um zuerst eine Hartmaske zu bilden und dann durch Ir und PZT zu ätzen, wenn die separaten ferroelektrischen Kondensatoren gebildet werden. Fig. 3 ist eine Querschnittsansicht eines ferroelektrischen Kondensators 300, der aus der Struktur von Fig. 2 gebildet wird.
  • Fig. 4 ist ein Blockdiagramm, das die Geräte 400 darstellt, die bei einem Ätzprozeß verwendet werden, der die ferroelektrischen Kondensatoren 300 aus der Struktur 200 bildet. Das System 400 umfaßt Verlade-Verriegelungsstationen 410 und 470 zum Be- und Entladen von Wafern, eine Ausrichtungsstation 420, die die Wafer zum Anbringen auf Aufspannvorrichtungen in den Reaktionskammern korrekt positioniert, eine DPS-Reaktionskammer 430 (DPS = Decoupled Plasma Source = entkoppelte Plasmaquelle) mit einer kalten Ausspannvorrichtung für ein kaltes Substratätzen, eine Photoresist- Stripp-Station (Abstreifstation) 440, eine DPS- Reaktionskammer 450 mit einer heißen Aufspannvorrichtung für ein heißes Substratätzen und eine Abkühlstation 460. Die Stationen 410 bis 480 erscheinen in Fig. 4 in einer exemplarischen Ordnung gemäß dem nachstehend beschriebenen Ätzprozeß, jedoch werden Fachleute darauf hingewiesen, daß die Anzahl, Reihenfolge und die Funktionen der Stationen oder Geräte, die verwendet werden, kombiniert oder weitgehend variiert werden können und immer noch einen Ätzprozeß gemäß der vorliegenden Erfindung ausführen.
  • Bei einem exemplarischen Ätzprozeß unter Verwendung der Geräte 400, lädt die Verlade-Verriegelung 410 einen Wafer einschließlich der Struktur 200 von Fig. 2 und überträgt den geladenen Wafer an die Station 420 zur Ausrichtung und Orientierung. Der Ausrichtungs- und Orientierungsprozeß positioniert diesen Wafer zum Anbringen an den Aufspannvorrichtungen in anderen Reaktionskammern und orientiert den Wafer in übereinstimmender Weise so, daß bei anschließenden Messungen des Wafers beliebige Bereiche identifizieren werden können, die in übereinstimmender Weise einem nicht einheitlichen Ätzen unterzogen wurden. Der Wafer einschließlich der Struktur 200 wird dann auf einer kalten Aufspannvorrichtung in einer DPS-Reaktionskammer 430 zum Ätzen befestigt.
  • Das Ätzen der Struktur 200 von Fig. 2 beginnt mit dem Entfernen von Abschnitten aus BARC 270, die die Photoresistmaske 280 freilegt. Bei dem exemplarischen Ausführungsbeispiel der Erfindung ist das BARC 270 eine organische Verbindung, die unter Verwendung von Plasma, das Chlor und Sauerstoff enthält, in einem (zum Beispiel 15°C bis 80°) kalten Substratprozeß entfernt werden kann. Andere Ätzprozesse und chemische Zusammensetzungen können das BARC 270 entfernen, und der ausgewählte Ätzprozeß hängt allgemein vom spezifischen Typ des verwendeten BARC ab.
  • Nach dem Entfernen der freigelegten Abschnitte des BARC 270 wird durch Ätzen von Öffnungen in der Hartmaskenschicht 260 (Fig. 2) eine Hartmaske 360 (Fig. 3) gebildet. Bei dem exemplarischen Ausführungsbeispiel ist die Hartmaske 360 aus TiAlN gefertigt, das unter Verwendung von Plasma, das aus einer Mischung aus Cl2 und BCl3 besteht, in einem kalten Substratprozeß oder in einem anderen geeigneten Ätzprozeß zum Ätzen von TiAlN effektiv geätzt werden kann. Ein Vorteil der Kaltsubstrat-Ätzprozesse, die hier für BARC 270 und die Hartmaskenschicht 260 beschrieben sind, ist, daß das Entfernen von BARC 270 und das Öffnen der Hartmaske in der gleichen DPS-Reaktionskammer 430 unter Verwendung der gleichen Substrattemperatur, zum Beispiel 60°C, ausgeführt werden kann.
  • Nachdem das Ätzen in der Reaktionskammer 420 die Hartmaske 360 gebildet hat, wird der Wafer zur Station 440 bewegt, wo die Photoresistmaske 280 und die verbleibenden Abschnitte des BARC 270 von der Struktur unter Verwendung von herkömmlichen Techniken abgestreift werden können. Das Abstreifen des Photoresists hinterläßt die Hartmaske 360, die die Schichten 250 bis 220 überlagert. Der Wafer wird dann zur Reaktionskammer 450 bewegt.
  • Die DPS-Reaktionskammer 460 ist für einen Heiß- Aufspannvorrichtungs-Ätzprozeß unter Verwendung einer Chlor-/Sauerstoff-basierten chemischen Plasmazusammensetzung eingerichtet, um Abschnitte der oberen Elektrodenschichten 250 und 255, der ferroelektrischen Schicht 240 und der unteren Elektrodenschichten 235 und 230 zu entfernen. Die heiße Aufspannvorrichtung erwärmt das Substrat 210 auf eine Temperatur über zwischen etwa 250°C und 450°C und vorzugsweise auf eine Temperatur von etwa 350°C.
  • Zum Ätzen von Iridium- und Iridiumoxidschichten wird Stickstoff in einen Fluß von Chlor und Sauerstoff in die Plasmakammer 450 eingeführt. Die Wechselwirkung von Sauerstoff mit TiAlN in der Hartmaske 460 soll eine Schutzschicht auf der Hartmaske 360 bilden, was die Selektivität zum Ätzen des Iridiums in den Elektrodenschichten 250 und 255 verbessert. Der Stickstoff im Plasma soll das Profil der Seitenwände verbessern, die der Ätzprozeß auf den Iridium- und Iridiumoxid-Elektrodenbereichen 350 und 355 bildet. Das Hinzufügen eines Edelgases wie Krypton oder Argon kann die Seitenwandprofile verbessern, jedoch liefert ein Hinzufügen von Stickstoff bei diesen Prozeß allgemein Seitenwandprofile, die gegenüber jenen, die unter Verwendung von Edelgas erreicht werden, überlegen sind.
  • Nach dem Ätzen durch die oberen Elektrodenschichten wird ein Fluß aus einer fluorhaltigen Verbindung wie CHF3, CF4 oder SF6 zum Ätzen der PZT-Schicht 240 eingeleitet. Speziell liefert CHF3 eine gute Selektivität für die Hartmaske 360 und ein gutes Seitenwandprofil für einen PZT-Bereich 340, der während des Ätzprozesses gebildet wird.
  • Nach dem Ätzen durch die PZT-Schicht 250 nimmt der Prozeß den Stickstofffluß wieder auf, und die fluorhaltige Verbindung zu ersetzen und ätzt die unteren Elektrodenschichten 235 und 230 unter Verwendung der gleichen chemischen Zusammensetzung, die für die oberen Elektrodenschichten 250 und 255 verwendet wurde. Die resultierende untere Elektrode enthält Bereiche 330 und 335, wie in Fig. 3 gezeigt ist.
  • Nachdem der Heiße-Aufspannvorrichtungs-Ätzprozeß die freigelegten Abschnitte des Wafers (d. h. die Schichten 235 und 230) hinunter zur Barriereschicht 220 geätzt hat, wird der Wafer zurück zur DPS-Kammer 430 für einen abschließenden Kalte-Aufspannvorrichtungs-Ätzprozeß übertragen. Der abschließende Ätzvorgang ist ein Kaltsubstrat- Plasmaätzprozeß, der die freigelegten Abschnitte der Barriereschicht 220 (Fig. 2) entfernt, um die Barrierebereiche 320 (Fig. 3) zu hinterlassen. Fig. 4 stellt die Verwendung der gleichen Reaktionskammer 430 zum Ätzen der Hartmaskenschicht 260 und der Barriereschicht 220 dar, weil das Ätzen der Barriereschicht 220 im wesentlichen mit dem Ätzen der Hartmaskenschicht 260 identisch ist. Alternativ kann das Ätzen der Barriereschicht 220 in einer separaten Reaktionskammer unter Verwendung des Prozesses, der vorstehend beschrieben ist, oder eines anderen Prozesses gemäß der Zusammensetzung der jeweiligen Schichten durchgeführt werden.
  • Nach diesem Ätzvorgang wird der Wafer mit der Struktur von Fig. 3 zu einer Abkühlkammer 460 und dann zur Lade- Verriegelungsstation 410 übertragen, um entladen zu werden.
  • Tabelle 1 zeigt die Ätzparameter für einen exemplarischen Ätzprozeß, der in den Plasmaätzgeräten Centura II zum Ätzen der BARC-Schicht 270, der TiAlN-Schichten 220 und 260, der Ir/IrOx-Schichten 230, 235 und 250,255 und der PZT-Schicht 240 durchgeführt werden kann, wenn jene Schichten die in Tabelle 1 angezeigten Dicken aufweisen. In Tabelle I zeigen die Leistungseinstellungen X/Y X Watt der HF-Leistung in der Induktionsspule und Y Watt der HF-Leistung durch den Sockel an. Die RF-Frequenz für sowohl die Induktionsspule als auch den Sockel liegt allgemein zwischen etwa 100 KHz und 300 MHz. Tabelle 1 Exemplarische Ätzparameter

  • Die exemplarischen Ätzparameter von Tabelle 1 liefern eine Ätzrate von mehr als 85 nm/min zum Entfernen von Ir oder IrOx und eine Ätzrate von mehr als 100 nm/min pro Minute zum Entfernen von PZT, wenn dieselben auf die Struktur 200 von Fig. 1 angewendet werden. Die Ätzrate für die Hartmaske 360 während des Entfernens von Ir, IrOx und PZT ist um mehr als einen Faktor von 20 geringer. Zusätzlich erreichen die Ätzprozesse Ir- und PZT-Seitenwandneigungen, von mehr als 82°.

Claims (13)

1. Verfahren zum Herstellen eines ferroelektrischen Kondensators mit folgenden Schritten:
Bilden einer Struktur (200), die eine Elektrodenschicht (230, 250) und eine ferroelektrische Schicht (240) auf einem Substrat (210) umfaßt;
Bilden einer Hartmaske (360), die über der Elektrodenschicht (230, 250) und der ferroelektrischen Schicht (240) liegt;
Ätzen der Elektrodenschicht (230, 250) in einem ersten Plasma, das Chlor und Sauerstoff enthält, wobei das erste Plasma durch die Elektrodenschicht (230, 250) in Bereichen ätzt, die die Hartmaske (360) definiert; und
Ätzen der ferroelektrischen Schicht (240) in einem zweiten Plasma, das Chlor, Sauerstoff und eine fluorhaltige Verbindung enthält, wobei das zweite Plasma durch die ferroelektrische Schicht (240) in Bereichen ätzt, die die Hartmaske (260) definiert.
2. Verfahren gemäß Anspruch 1, bei dem das erste Plasma ferner Stickstoff aufweist.
3. Verfahren gemäß Anspruch 1 oder 2, bei dem die Elektrodenschicht (230, 250) Iridium aufweist.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem die fluorhaltige Verbindung CHF3 aufweist.
5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem die ferroelektrische Schicht (240) PZT aufweist.
6. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem die Hartmaske (360) ein Material aufweist, das aus der Gruppe bestehend aus Titan, Titanoxid, Titannitrid und Titanaluminiumnitrid ausgewählt wird.
7. Verfahren gemäß Anspruch 6, bei dem die Hartmaske ein Titan-Aluminiumnitrid aufweist.
8. Verfahren gemäß einem der Ansprüche 1 bis 7, das ferner ein Halten des Substrats (210) auf einer Temperatur zwischen 250°C und 450°C während des Ätzens der Elektrodenschicht (230, 250) und der ferroelektrischen Schicht (240) aufweist.
9. Verfahren gemäß einem der Ansprüche 1 bis 8, bei dem:
die Elektrodenschicht (250) über der ferroelektrischen Schicht (240) liegt und das Ätzen der ferroelektrischen Schicht (240) durch Öffnungen erfolgt, die durch die Elektrodenschicht (250) geätzt wurden;
die Struktur ferner eine zweite Elektrodenschicht (230) aufweist, die unter der ferroelektrischen Schicht (240) liegt; und
nach dem Ätzen durch die ferroelektrische Schicht (240) das Verfahren ferner ein Ätzen der zweiten Elektrodenschicht (230) in einem dritten Plasma aufweist, das Chlor und Sauerstoff enthält, wobei das dritte Plasma durch die untere Elektrodenschicht in Bereichen ätzt, die die Hartmaske (360) definiert.
10. Verfahren gemäß Anspruch 9, bei dem die zweite Elektrodenschicht (230) ein Iridium aufweist.
11. Verfahren zum Strukturieren einer PZT-Schicht (240), wobei das Verfahren folgende Schritte aufweist:
Bilden einer Hartmaske (360) aus einem Material, das Titan enthält, die über der PZT-Schicht (240) liegt; und
Ätzen der PZT-Schicht (240) in einem Plasma aus einer Mischung, die Chlor, Sauerstoff und eine fluorhaltige Verbindung enthält, wobei das Plasma durch die PZT- Schicht (240) in Bereichen ätzt, die die Hartmaske (360) definiert.
12. Verfahren gemäß Anspruch 11, bei dem die fluorhaltige Verbindung CHF3 aufweist.
13. Verfahren gemäß Anspruch 11 oder 12, das ferner ein Halten eines Substrats (210), auf dem sich die PZT- Schicht (240) befindet, auf einer Temperatur zwischen 250°C und 450°C während des Ätzens der PZT-Schicht (240) aufweist.
DE10256964A 2002-03-12 2002-12-05 Plasmaätzen von Ir und PZT unter Verwendung einer Hartmaske und einer chemischen Zusammensetzung aus CL¶2¶/N¶2¶/O¶2¶ und CL¶2¶/CHF¶3¶/O¶2¶ Withdrawn DE10256964A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/096,733 US20030176073A1 (en) 2002-03-12 2002-03-12 Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry

Publications (1)

Publication Number Publication Date
DE10256964A1 true DE10256964A1 (de) 2003-10-16

Family

ID=28039062

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10256964A Withdrawn DE10256964A1 (de) 2002-03-12 2002-12-05 Plasmaätzen von Ir und PZT unter Verwendung einer Hartmaske und einer chemischen Zusammensetzung aus CL¶2¶/N¶2¶/O¶2¶ und CL¶2¶/CHF¶3¶/O¶2¶

Country Status (4)

Country Link
US (1) US20030176073A1 (de)
JP (1) JP2003282844A (de)
KR (1) KR20030074355A (de)
DE (1) DE10256964A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456698B1 (ko) * 2002-09-04 2004-11-10 삼성전자주식회사 강유전체 메모리 소자의 제조 방법
US20040072442A1 (en) * 2002-10-15 2004-04-15 Francis Gabriel Celii Low-bias bottom electrode etch for patterning ferroelectric memory elements
US7250349B2 (en) * 2003-03-06 2007-07-31 Texas Instruments Incorporated Method for forming ferroelectric memory capacitor
JP4243853B2 (ja) * 2004-06-08 2009-03-25 セイコーエプソン株式会社 強誘電体キャパシタの製造方法、および強誘電体メモリの製造方法
JP4025316B2 (ja) * 2004-06-09 2007-12-19 株式会社東芝 半導体装置の製造方法
CN101111929B (zh) * 2005-01-28 2010-05-19 株式会社爱发科 电容元件的制造方法以及蚀刻方法
JP2006313833A (ja) 2005-05-09 2006-11-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
JP2007214353A (ja) * 2006-02-09 2007-08-23 Oki Electric Ind Co Ltd 強誘電体キャパシタの製造方法及び半導体記憶装置の製造方法
JP5028829B2 (ja) * 2006-03-09 2012-09-19 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4853057B2 (ja) * 2006-03-09 2012-01-11 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4749218B2 (ja) * 2006-04-28 2011-08-17 Okiセミコンダクタ株式会社 強誘電体素子の製造方法
JP4438963B2 (ja) * 2006-11-29 2010-03-24 セイコーエプソン株式会社 強誘電体キャパシタ
JP5093236B2 (ja) 2007-06-14 2012-12-12 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
JP5211558B2 (ja) * 2007-06-18 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4585612B2 (ja) * 2008-02-22 2010-11-24 キヤノンアネルバ株式会社 抵抗変化素子の製造法
JP5887366B2 (ja) 2013-03-26 2016-03-16 東京エレクトロン株式会社 遷移金属を含む膜をエッチングする方法
US9224592B2 (en) * 2013-09-12 2015-12-29 Texas Intruments Incorporated Method of etching ferroelectric capacitor stack
US10003022B2 (en) 2014-03-04 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with conductive etch-stop layer
US10873023B2 (en) * 2016-03-31 2020-12-22 Crossbar, Inc. Using aluminum as etch stop layer
US11282746B2 (en) 2019-12-27 2022-03-22 Micron Technology, Inc. Method of manufacturing microelectronic devices, related tools and apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122579B2 (ja) * 1994-07-27 2001-01-09 シャープ株式会社 Pt膜のエッチング方法
KR100322695B1 (ko) * 1995-03-20 2002-05-13 윤종용 강유전성캐패시터의제조방법
JP3388089B2 (ja) * 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法
KR100252047B1 (ko) * 1997-11-13 2000-04-15 윤종용 하드마스크를 이용한 금속층 식각방법
US6265318B1 (en) * 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
EP1001459B1 (de) * 1998-09-09 2011-11-09 Texas Instruments Incorporated Integrierter Schaltkreis mit Kondensator und diesbezügliches Herstellungsverfahren

Also Published As

Publication number Publication date
KR20030074355A (ko) 2003-09-19
US20030176073A1 (en) 2003-09-18
JP2003282844A (ja) 2003-10-03

Similar Documents

Publication Publication Date Title
DE10256964A1 (de) Plasmaätzen von Ir und PZT unter Verwendung einer Hartmaske und einer chemischen Zusammensetzung aus CL¶2¶/N¶2¶/O¶2¶ und CL¶2¶/CHF¶3¶/O¶2¶
JP3114916B2 (ja) 層状構造酸化物薄膜の乾式エッチング方法
DE102015213498B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur, die ein ferroelektrisches Material enthält und Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst
DE69409347T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE69622261T2 (de) Verfahren zur herstellung einer struktur unter verwendung von wiederablagerung
DE10228765A1 (de) Herstellen einer eingebetteten ferroelektrischen Speicherzelle
DE112018005611B4 (de) OXIDATION VON SEITENWÄNDEN EINER FREIEN SCHICHT UND ABSTANDSHALTERUNTERSTÜTZTES ÄTZEN VON MAGNETISCHEN TUNNEL-ÜBERGÄNGEN (MTJs) FÜR MAGNETORESISTIVE HOCHLEISTUNGS-DIREKTZUGRIFFSSPEICHERVORRICHTUNGEN (MRAM)
DE102019104529A1 (de) Herstellung einer metallischen Oberseitenelektrode mit grosser Höhe für unter 60 nm messende magnetoresistive Random-Access-Memory-(MRAM) Vorrichtungen
DE102015017252B3 (de) Halbleiterstruktur, die Kondensatoren mit verschiedenen Kondensatordielektrika umfasst, und Verfahren zu ihrer Herstellung
DE10055431A1 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE10231192A1 (de) Verunreinigungssteuerung für Herstellungsverfahren eingebetteter ferroelektrischer Bauelemente
DE19733391C2 (de) Strukturierungsverfahren
DE19728473A1 (de) Strukturierungsverfahren
EP0907203A2 (de) Strukturierungsverfahren
EP1307906B1 (de) Strukturierung ferroelektrischer schichten
EP1113488A2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
US20020008079A1 (en) Dry etching method for iridium electrode
DE112006000261B4 (de) Verfahren zur Herstellung eines kapazitiven Elements mittels Ätzverfahren
DE112021005264B4 (de) Verfahren zur herstellung eines in-situ-drift-abschwächungs-überzugs für einen säulenzellen-pcm
EP0889508A2 (de) Maske für das Trockenätzen einer Elektrodenanordnung
DE10048477A1 (de) Verfahren zum chemisch-mechanischen Polieren von Schichten aus Metallen der Platingruppe
EP1258036A1 (de) Verfahren zur herstellung einer ferroelektrischen schicht
DE112004000192T5 (de) Hartmaske mit hoher Selektivität für IR-Sperrschichten zur Herstellung eines ferroelektrischen Kondensators
DE19929307C1 (de) Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
DE10338422B4 (de) Selektiver Plasmaätzprozess zur Aluminiumoxid-Strukturierung und dessen Verwendung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: APPLIED MATERIALS, SANTA CLARA, CALIF., US

Owner name: TEXAS INSTRUMENTS INC., DALLAS, TEX., US

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA

8130 Withdrawal