[go: up one dir, main page]

DE1199322B - Elektronische Zaehleinrichtung mit einem statischen Zaehler - Google Patents

Elektronische Zaehleinrichtung mit einem statischen Zaehler

Info

Publication number
DE1199322B
DE1199322B DEL46873A DEL0046873A DE1199322B DE 1199322 B DE1199322 B DE 1199322B DE L46873 A DEL46873 A DE L46873A DE L0046873 A DEL0046873 A DE L0046873A DE 1199322 B DE1199322 B DE 1199322B
Authority
DE
Germany
Prior art keywords
memory
input
counting
signal
binary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEL46873A
Other languages
English (en)
Inventor
Dipl-Ing Tronje Von Briesen
Dr-Ing Klaus Marenbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DEL46873A priority Critical patent/DE1199322B/de
Publication of DE1199322B publication Critical patent/DE1199322B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/002Pulse counters comprising counting chains; Frequency dividers comprising counting chains using semiconductor devices

Landscapes

  • Manipulation Of Pulses (AREA)

Description

  • Elektronische Zähleinrichtung mit einem statischen Zähler Elektronische Zählverfahren haben in den letzten Jahren eine immer größere Bedeutung gewonnen. Sie finden in der gesamten Meß-, Steuerungs- und Regelungstechnik, insbesondere in der Digitaltechnik bei dem Inkrementalverfahren (Zählverfahren), Anwendung.
  • Zähler haben die Aufgabe, zeitlich aufeinanderfolgende Signale abzuzählen und das Zählergebnis an den Ausgängen der Zählstufen in Paralleldarstellung auszugeben.
  • Die bekannten elektronischen Zähler arbeiten überwiegend nach dem dynamischen Prinzip. Die einzelnen Zählstufen der dynamischen Zähler bestehen aus bistabilen Kippschaltungen, die kapazitiv gekoppelt sind. Zur Aussteuerung müssen Signale verwendet werden, die bestimmte Bedingungen, insbesondere hinsichtlich der Flankensteilheit, erfüllen: Der Nachteil dynamischer Zähler besteht neben der Forderung nach besonders geformten Impulsen in ihrer Empfindlichkeit gegen äußere Störungen. Störimpulse können wie Zählimpulse bewertet werden und verfälschen somit das Zählergebnis.
  • Vorstehende Nachteile vermeidet man weitgehend mit Zählern, die nach dem statischen Prinzip arbeiten. Derartige statische Zähler werden jeweils um einen Schritt verstellt, wenn die Amplitude der Zählsignale einen bestimmten Wert überschreitet; die Form der Signalfianken ist dabei unwesentlich.
  • Es sind statische Zähler bekannt, die aus galvanisch gekoppelten, im Verhältnis 2 : 1 untersetzenden Zählstufen aufgebaut sind. Derartige Zählstufen werden auch Binärstufen genannt. Die erste Binärstufe wird vom Zählsignal und seiner negierten Form, die folgenden Stufen jeweils vom Ausgangssignal der vorhergehenden Stufe angesteuert. Dieser Zähler ist somit ein asynchroner Zähler, bei dem das Kippen der einzelnen Stufen nacheinander erfolgt. Der Nachteil dieses bekannten statischen Zählers ist darin zu sehen, daß der übergang von einem Schaltzustand in einen anderen nicht sicher erfolgt (Stoßstellen), vielmehr können die Zählstufen in einen falschen Schaltzustand fallen.
  • Zur Vermeidung der Stoßstellen ist bereits ein statischer Zähler vorgeschlagen worden, dessen Binärstufen jeweils aus einem Zählspeicher und einem zugeordneten Hilfsspeicher aufgebaut sind sowie jeweils gleichzeitig durch Zählsignale und Zählhilfssignale angesteuert werden, die zeitlich gegeneinander (auf Lücke) versetzt sind. Das Kippen der einzelnen Binärstufen erfolgt somit synchron mit einem Zentraltakt, so daß der vorgeschlagene Zähler einen synchronen statischen Zähler darstellt. Ein synchroner Zähler ist in der Ansteuerung wesentlich komplizierter als ein asynchroner Zähler. Die Erfindung geht daher aus von dem eingangs beschriebenen asynchronen statischen Zähler mit galvanisch gekoppelten, im Verhältnis 2 : 1 untersetzenden Zählstufen (Binärstufen), von denen die erste vom Zählsignal und seiner negierten Form und die folgenden Stufen jeweils vom Ausgangssignal der vorhergehenden Stufe angesteuert werden.
  • Gemäß der Erfindung werden die nachteiligen Wirkungen der Stoßstellen dieses bekannten Zählers dadurch vermieden, daß die Binärstufen jeweils aus einem das Zählergebnis der jeweiligen Binärstelle anzeigenden, zwei zueinander antivalente Ansteuersignale für die nächste Stufe liefernden statischen Zählspeicher und einem zugeordneten, die Betätigung des Zählspeichers vorbereitenden statischen Hilfsspeicher bestehen, der nach der Einspeicherung des Zählspeichers gelöscht wird und dessen Ansteuersignal jeweils negiert zu dem Ansteuersignal des zugeordneten Zählspeichers ist, und daß bei beiden Speichern dem Eingang ein integrierendes Element, z. B. ein Kondensator, nachgeschaltet ist.
  • Die Binärstufen des erfindungsgemäßen Zählers sind zwar wie bei dem vorgeschlagenen Zähler aus zwei Speicherelementen aufgebaut, doch erfolgen die Ansteuerung und die Zusammenschaltung zu einer Zählkette auf andere Art und Weise.
  • Weitere Merkmale der Erfindung sowie die Vorteile des erfindungsgemäßen Zählers ergeben sich an Hand der Beschreibung von in den Zeichnungen dargestellten Ausführungsbeispielen. Es zeigt F i g. 1 ein Ausführungsbeispiel für eine statische bistabile Kippstufe, F i g. 1 a das Kurzsymbol für die Schaltung nach F i g. 1, F i g. 1 b ein Impulsdiagramm zur Schaltung nach F i g. 1, F i g. 2 ein Ausführungsbeispiel für eine Binärstufe, F i g. 2 a ein Impulsdiagramm zur Schaltung nach F i g. 2, Fig.2b die Wahrheitstabelle zur Schaltung nach F i g. 2, F i g. 3 ein Impulsdiagramm zur Schaltung nach F i g. 2, F i g. 4 ein Blockschaltbild für einen asynchronen Zähler, F i g. 5 ein Ausführungsbeispiel zum Aufbau des erfindungsgemäßen asynchronen Zählers, F i g. 6 ein Impulsbild zum Flankenwechsel bei zwei antivalenten Signalen, F i g. 7 ein Ausführungsbeispiel für eine Binärstufe und F i g. 8 einen asynchronen Zähler nach F i g. 5 mit Voreinstellung.
  • Die F i g. 4 zeigt im Blockschaltbild einen binären asynchronen Zähler. Der Zähler besteht aus galvanisch gekoppelten, im Verhältnis 2 : 1 untersetzenden Zählstufen, den Binärstufen. Die erste Binärstufe wird vom Zählsignal (Eingang EL) und seiner negierten Form (Eingang Eo) angesteuert. Die folgenden Binärstufen werden jeweils vom Ausgangssignal der vorhergehenden Stufe angesteuert. Der Zähler nach F i g. 4 ist beispielsweise im natürlich binären Kode, auch Dualkode genannt, verschlüsselt. Für jede Binärstelle ist daher eine Binärstufe vorgesehen. Es ist denkbar, die Verschlüsselung in einem anderen binären Kode, z. B. im Aikenkode od. dgl., vorzunehmen. Er kann auch als Dezimalzähler (Tetraden) ausgebildet werden.
  • Wie die F i g. 4 erkennen läßt, ist das Hauptelement eines Zählers auf binärer Grundlage die Binärstufe. Bevor auf den Zähler im einzelnen eingegangen wird, soll daher zunächst der Aufbau der Binärstufen beschrieben werden.
  • Der Grundbaustein einer statischen Binärstufe ist ein statisches Flip-Flop. In der F i g. 1 ist ein vorteilhaftes Ausführungsbeispiel für ein derartiges Flip-Flop dargestellt. Das Flip-Flop besteht aus einem passiven Netzwerk und einem nachgeschalteten zweistufigen Verstärker, der aus den Transistoren Tri, Tr2, den Spannungsteilerwiderständen R1, R2 bzw. R7, R8 und den Arbeitswiderständen R5, R6 aufgebaut ist. Das Signal am Ausgang A des Transistors Tr. ist antivalent zum Signal des Ausgangs 7f des Transistors Tri.
  • Im Eingangskreis des Transistors der ersten Stufe liegt ein passives ODER-Glied mit zwei Eingängen, das durch die Dioden D5 und D, gebildet wird. Jeder Eingang des ODER-Gliedes wird von einem passiven UND-Glied mit zwei Eingängen ausgesteuert. Das eine UND-Glied, das die Eingänge Ei und E2 hat, wird durch die Dioden D., D4 und den Widerstand R4 gebildet. Das andere UND-Glied, dessen einer Eingang mit Eo bezeichnet ist und dessen anderer Eingang von dem Ausgang des Transistors Tr2 (Selbsthaltung) ausgesteuert wird, besteht aus den Dioden Dl> Dz und dem Widerstand R3.
  • Die Verhaltensweise eines Flip-Flop läßt sich bekanntlich durch seine Speicherwirkung beschreiben. Ein Flip-Flop soll daher als bistabiles Speicherelement mit je zwei Speicherzellen aufgefaßt werden. Die F i g. 1 a zeigt das im vorstehenden Sinne aufzufassende Kurzsymbol für die Schaltung nach F i g. 1. Unter Zuhilfenahme des Impulsdiagramms nach F i g. 1 b läßt sich die Wirkung des statischen Flip-Flops nach F i g. 1 bzw. 1 a ohne weiteres verstehen. Die logische Verknüpfung für die Ausgänge lautet dabei: A = (Ei &E,) v (A & Eo) , ;1 - (`-'i V r2) & (Ä- V E0) .
  • Gesetzt (gespeichert) wird der Speicher durch Anlegen von »L« (-uB) an Ei und E2. Gelöscht wird der Speicher durch Anlegen von »0« (0 Volt) an E,; »Speichern« dominiert dabei über »Löschen«. Wenn gespeichert ist, erscheint »L« am Ausgang A und »0« am Ausgang Ä.
  • Am Eingang e können weitere passive Einheiten entsprechend dem Eingangsnetzwerk angeschlossen werden, deren Eingänge disjunktiv (ODER) gegenüber den Eingängen Ei, E2 wirken. Ein zusätzlicher, über eine Diode D7 entkoppelter Löscheingang ist mit a bezeichnet.
  • Bei dem dynamischen Prinzip läßt sich bereits durch Ausnutzung von zwei Flanken eines Signals mit einem Flip-Flop eine für die binäre Darstellung notwendige 2:1-Untersetzung der Eingangssignale erreichen. Bei Anwendung des statischen Prinzips sind jedoch zwei statische Flip-Flops notwendig, um eine Binärstufe aufzubauen.
  • Die F i g. 2 zeigt eine neuartige, aus zwei statischen Speichern gemäß F i g. 1 a aufgebaute statische Binärstufe, die vorteilhaft zur Realisierung der Zählstufen des erfindungsgemäßen Zählers dient. Grundsätzlich können auch andere Binärstufen zum Aufbau des Zählers verwendet werden. Abwandlungen gegenüber der Schaltung nach F i g. 2 ergeben sich z. B., wenn Speicher verwendet werden, bei denen der Löscheingang über den Speichereingang dominiert. Es sei noch erwähnt, daß die Binärstufe nach F i g. 2 immer dann angewendet werden kann, wenn statische Signale im Verhältnis 2: 1 untersetzt werden sollen.
  • Von den zwei Speichern der Binärstufe nach F i g. 2 ist der Speicher SI der Zählspeicher und der Speicher SII ein Hilfsspeicher für den Zwischenschritt. Durch den Hilfsspeicher wird erreicht, daß der Zählspeicher im Verhältnis 2 : 1 untersetzt. Die Ausgangssignale der Hilfsspeicher SII sind gegenüber denen der Zählspeicher SI um 90° phasenverschoben.
  • Die Binärstufe besitzt zwei Eingänge EL und Eo, von denen der Eingang EL mit dem zu untersetzenden Signal Q (Zählsignal) und der Eingang E, mit einem dazu antivalenten Signal (D beaufschlagt werden.
  • Am Ausgang A, dem Speicherausgang des Zählspeichers SI, wird das untersetzte Signal 4@, am Ausgang Ä des Zählspeichers ein dazu antivalentes Signal 0 abgenommen. Mit diesen Signalen werden nachgeschaltete Stufen angesteuert.
  • Wie die F i g. 2 zeigt, ist der Zähleingang EL mit dem Speichereingang E2 des Zählspeichers S, und mit dem Löscheingang E, des Hilfsspeichers SII verbunden. Der zweite Speichereingang Ei des Zählspeichers wird vom Ausgang A * des Hilfsspeichers ausgesteuert. Der Zählspeicher kann somit nur dann gespeichert werden, wenn SII ebenfalls gespeichert ist. Der Hilfsspeicher ist jedoch, wie noch gezeigt wird, nur nach jedem zweiten Zählsignal in Speicherstellung.
  • Der Eingang En der Binärstufe ist mit dem einen Speichereingang El des Hilfsspeichers SII und dem Löscheingang En des Zählspeichers S, verbunden. Der zweite Speichereingang E2 des Hilfsspeichers wird vom Ausgang ;1 des Zählspeichers vorbereitet. Der Hilfsspeicher kann somit nur dann gespeichert werden, wenn der Zählspeicher gelöscht ist.
  • Der Eingang Lö dient zur Löschung der Binärstufe.
  • Die Wirkungsweise der Binärstufe nach F i g. 2 ergibt sich ohne weiteres unter Berücksichtigung des Impulsdiagramms nach F i g. 2 a bzw. der Wahrheitstabelle nach F i g. 2b.
  • Vor dem ersten Zählsignal ist wegen EL = »0« und En = »L« sowie Ä = »L«. Die Binärstufe befindet sich ja in der Ausgangsstellung, in der A = »0« und Ä = »L« ist, der Hilfsspeicher S,1 in Speicherstellung, d. h. A * = »L«. (Am Löscheingang En des Hilfsspeichers liegt zwar »0«, d. h. ein Löschsignal; da aber in diesem Ausführungsbeispiel »Speichern« über »Löschen« dominiert, wird SII nicht gelöscht.) Dadurch ist jedoch der Zählspeicher SI über den Eingang Ei so vorbereitet, daß er beim ersten Zählsignal (EL = »L« und En = »0«) gespeichert wird, d. h. A = »L« und Ä = »0« wird. Wegen des Ä= »0« fehlt dem Hilfsspeicher nunmehr eine UND-Bedingung, so daß er, wenn das erste Zählsignal verschwindet, wegen EL = »0« gelöscht wird (A* = 0). Wegen A* = »0« fehlt nunmehr auch dem Zählspeicher SI eine UND-Bedingung, so daß er beim zweiten Zählsignal (EL = »L« und En = »0«) wegen Eo = »0« gelöscht wird (A = »0« und Ä = »L«). Damit ist der erste Zyklus beendet. Verschwindet das zweite Zählsignal, so wird SII wegen En = »L« und Ä = »L« gespeichert und bereitet SI für die Einspeicherung durch das dritte Zählsignal vor.
  • Die Schaltung nach F i g. 2 wirkt somit in der Weise, daß sie beim ersten Zählsignal ein Signal abgibt (A = »L«), das auf Grund des zweiten Zählsignals wieder verschwindet (A = »0«) und auf Grund des dritten Zählsignals wieder auftritt. Sie bewirkt somit eine 2:1-Untersetzung der Zählsignale, da nur für jedes zweite Eingangssignal ein Ausgangssignal auftritt.
  • Die Binärstufe nach F i g. 2 kann mit Vorteil zum Aufbau eines statischen Zählers gemäß F i g. 4 verwendet werden. Die F i g. 5 zeigt ein derartiges Ausführungsbeispiel des erfindungsgemäßen statischen Zählers. Die Speicher der Binärstufen können dabei gemäß F i g. 1 realisiert sein. Der Aufbau des Zählers nach F i g. 5 ist so getroffen, daß in der ersten Stufe der Zählspeicher S, vom Zählsignal (Eingang EL) und der Hilfsspeicher SII vom negierten Zählsignal (Eingang En) angesteuert wird. In den folgenden Stufen ist jeweils ein UND-Eingang des Zählspeichers mit dem Ausgang Ä des Zählspeichers der vorhergehenden Stufe und ein UND-Eingang des Hilfsspeichers mit dem Ausgang A des Zählspeichers der vorhergehenden Stufe verbunden. Grundsätzlich können auch Binärstufen verwendet werden, bei denen die Zusammenschaltung der Speicher in anderer Weise vorgenommen ist.
  • Der Zähler nach F i g. 5, aufgebaut mit Speichern gemäß F i g. 1, arbeitet zuverlässig nur unter bestimmten zeitlichen Bedingungen zwischen den Ausgangssignalen (A*, A, Ä) und Eingangssignalen (EL, En) der Binärstufen. Zur Erläuterung dieser Bedingungen dient das Impulsdiagramm nach F i g. 3. Die eingekreisten Zahlen am linken Rand der F i g. 3, d. h. die einzelnen Impulsbilder, beziehen sich dabei auf die entsprechend bezeichneten Schaltungspunkte der F i g. 2.
  • Von dem Impulsdiagramm interessieren in diesem Zusammenhang vier Zustände. Sie sind mit ®, ®, und OD bezeichnet.
  • Es sei zunächst der Zustand ® betrachtet. Dabei sei angenommen, daß die Ansteuerung der ersten Stufe ideal erfolgt, d. h. der Flankenwechsel bei 1) und (2) zur selben Zeit mit beliebig großer Steilheit erfolgt. Am UND-Eingang Ei des Hilfsspeichers geht durch den Wechsel von »L« auf »0« an (D die Speicherbedingung weg, während am Löscheingang E, des Hilfsspeichers gleichzeitig die Löschbedingung durch den Wechsel von »0« auf »L« an Q) wegfällt. Sind die Flanken verschliffen, so daß das »0«-Signal an (D früher wirksam wird als das »L«-Signal bei .(2), so bleibt der Hilfsspeicher nicht in seiner Lage. G@t man jedoch dem Eingang des Hilfsspeichers eine bestimmte Ansprechschwelle, die nahe bei dem »0«-Signal liegt (kleiner als 5001o des »L«-Signals), so hält sich der Hilfsspeicher trotz der »verschliffenen« Flanken in seiner Lage, da an seinem Löscheingang En (ƒ) das »L« früher wirkt, als an seinem einen Speichereingang Ei (1G) die »0« wirksam wird.
  • Zu Punkt (CD: Der Hifsspeicher wird gelöscht, da an seinem Löscheingang En (2) eine »0« erscheint und der zweite Speichereingang E2 (S) ja bereits »0« ist. Für den Zählspeicher gilt dasselbe, was für Zustand #a vom Hilfsspeicher gesagt wurde.
  • Zu Punkt (2): Der Hilfsspeicher kippt eindeutig, da sowohl an seinem ersten Speichereingang Ei durch 0 als auch am zweiten Speichereingang E2 durch (3) »L« liegt. Der Zählspeicher kann in gewünschter Weise noch nicht kippen, da bei (3), d. h. an seinem ersten Speichereingang Ei erst nach der Zeit zII (Schaltzeit des Hilfsspeichers) ein »L« erscheint, wobei bis zu diesem Zeitpunkt mit Sicherheit an seinem zweiten Speichereingang E2 (ƒ) eine »0« ansteht.
  • Zu Punkt @p : Der Zählspeicher soll gelöscht werden, was durch die »0« am Löscheingang En (D) eindeutig erfolgt. Der Hilfsspeicher wird jedoch in gewünschter Weise nicht eingespeichert, weil das »L« an seinem Speichereingang EL (0) erst nach z1 (Schaltzeit des Zählspeichers) erscheint, während bis dahin bereits an seinem anderen Speichereingang Ei (D) eine »0« ist.
  • Zusammenfassend ist zu den Punkten U bis folgendes festzustellen: Bei ® und ƒ wird der Zustand der bei diesen Wechseln bereits gespeicherten Speicher dadurch erhalten, daß die Eingangsansprechschwelle (»L«) nach einem Merkmal der Erfindung näher bei dem »0«-Signal liegt als bei dem »L«-Signal. Bei 0 und OD wird die Einspeicherung der nicht zu setzenden Speicher durch die vorhandene Schaltzeit (Eigenkippzeit zI, zII) verhindert.
  • Die bisherigen Betrachtungen gingen von der Voraussetzung aus, daß der Flankenwechsel im wesentlichen gleichzeitig erfolgt. Diese Bedingung ist in der Praxis bei den derzeitigen Mitteln nicht gewährleistet. Die Ansteuerung des Zählers erfolgt im Hinblick auf die beiden zueinander antivalenten Eingangssignale zweckmäßig durch einen Trigger mit zwei zueinander antivalenten Ausgängen. Bei diesem Trigger und ebenso bei den Binärstufen überlappen sich jedoch die beiden Flanken des valenten und antivalenten Ausganges, da der valente Ausgang schneller ist als der antivalente. Dazu kommt, daß infolge der unterschiedlichen Zeitkonstanten der Übergang eines Ausganges von »L« auf »0« schneller ist als der Übergang von »0« auf »L« (wenn »L« dem Ausgangssignal bei gespeichertem Transistor entspricht).
  • Die praktischen Verhältnisse zeigt die F i g. 6, in der die Zustandsänderungen der Ausgänge A und A dargestellt sind. Der gestrichelte Bereich, die sogenannte Stoßstelle, ist für den Eingang der Binärstufe reichlich undefiniert. Um diese Stoßstellen zu vermeiden, werden bei dem vorgeschlagenen Zähler zeitlich gegeneinander versetzte Takte zur Ansteuerung verwendet. Gemäß der Erfindung werden die Auswirkungen dieser Stoßstellen auf einfache Weise dadurch vermieden, daß bei beiden Speichern der Binärstufe der Eingangslogik (Eingangsgatter) ein integrierendes Element, z. B. ein Kondensator, nachgeschaltet ist. Ein Zähler gemäß F i g. 5 mit derartig ausgebildeten Speichern arbeitet zuverlässig.
  • Die vorstehende Maßnahme wird an Hand der F i g. 7 näher erläutert, in der ein Ausführungsbeispiel einer mit Speichern im vorstehenden Sinne aufgebauten Binärstufe, die mit Vorteil zum Aufbau des Ausführungsbeispiels des erfindungsgemäßen Zählers nach F i g. 5 verwendet werden kann, im einzelnen dargestellt ist. In der F i g. 7 sind beispielsweise zwei Speicher gemäß F i g. 1 dargestellt, die beispielsweise gemäß F i g. 2 bzw. 5 zusammengeschaltet sind. Gleiche Bauelemente sind mit denselben Bezugszeichen bezeichnet worden. Die Elemente des Zählspeichers SI sind zur Unterscheidung gegenüber den Elementen des Hilfsspeichers SII mit einem Strich versehen.
  • Gegenüber dem Speicher nach F i g. 1 sind bei den Speichern der F i g. 7 zusätzlich die integrierenden Kondensatoren C1 und Ci vorgesehen. Durch diese Kondensatoren werden die an der Basis der Transistoren Tri bzw. Tri wirksamen Signale »geglättet«, um für die Basiseingänge der Speicher definierte Verhältnisse zu erhalten. (Die Ansteuerung der ersten Stufe erfolgt zweckmäßig von einem Trigger, um etwa gleiche Zustandsveränderungen zu bekommen.) Die integrierenden Glättungskondensatoren C1 und C; machen den Eingang nach der logischen Verknüpfung langsamer als den Ausgang der vorhergehenden Stufe. Die Auswirkungen der Stoßstellen werden dadurch vermieden.
  • Ein weiterer Vorteil der Kondensatoren ist, daß man die Grenzfrequenz der Zählstufe durch Vergrößern der Kapazität der Kondensatoren im Sinne einer echten Grenzfrequenzverkleinerung vermindern kann, um höherfrequente Störimpulse zu unterdrücken, die auf den Leitungen auftreten können.
  • Es sei noch hervorgehoben, daß die Widerstände im Eingangskreis der Transistoren Tr, bzw. Tri' so dimensioniert sind, daß sich für die Aufladung und die Entladung der Kondensatoren etwa gleiche Zeitkonstanten ergeben.
  • An Stelle eines Kondensators kann prinzipiell auch das duale Schaltelement, eine in Reihe mit R2 bzw. Rz geschaltete Induktivität, verwendet werden. Die Maßnahme mit den integrierenden Glättungskondensatoren ist nicht auf das Ausführungsbeispiel nach F i g. 7 beschränkt. Sie kann auch bei anders aufgebauten Binärstufen Anwendung finden.
  • Zusammenfassend ist zum bisherigen folgendes festzustellen: Die F i g. 5 zeigt ein Ausführungsbeispiel des erfindungsgemäßen Zählers, bei dem die Binärstufen hinsichtlich der Zusammenschaltung von Zähl- und Hilfsspeicher nach einem bestimmten Beispiel, nämlich gemäß der Schaltung nach F i g. 2 bzw. 7 aufgebaut sind. Es sind dabei auch andere Möglichkeiten der Zusammenschaltung der beiden Speicher zu einer Binärstufe denkbar.
  • In der Art und Weise, wie die beiden auf eine bestimmte Weise zusammengeschalteten Speicher im einzelnen realisiert werden, ergeben sich weitere Ausführungsbeispiele von der Binärstufe bzw. des erfindungsgemäßen Zählers. So können z. B. die Speicher gemäß F i g. 1 zum Aufbau der Binärstufen dienen. Zweckmäßiger werden jedoch die Speicher gemäß F i g. 1 in der Weise weitergebildet, wie es in F i g. 7 dargestellt ist.
  • Der erfindungsgemäße Zähler läßt sich auf einfache Weise auf eine bestimmte Zahl voreinstellen. Dies soll an Hand der F i g. 8 näher erläutert werden, die sich auf einen Zähler gemäß F i g. 5 in vereinfachender Darstellung bezieht. Zum Voreinstellen ist, wie die F i g. 8 zeigt, sowohl am Zählspeicher als auch am Hilfsspeicher ein besonderer Eingang V vorgesehen, der von Voreinstellschaltern VS" VS2, VS3 ... betätigt wird. Der Voreinstelleingang V ist, wie die F i g. 7 zeigt, bei einem Speicher gemäß F i g. 1 ein dritter ODER-Eingang, der durch die Dioden D8 bzw. D8 gebildet wird. Es ist auch möglich, z. B. zum Zwecke der Bewertung in einem anderen Kode, die Voreinstellung am Transistor Tr2 bzw. Tr,' vorzunehmen. Vor dem Widerstand R$ bzw. Rsind zu diesem Zweck Dioden geschaltet, die den Voreinstelleingang von der Verbindung zum Transistor Tri bzw. Tri entkoppeln.
  • Zur Voreinstellung einer bestimmten Dualzahl werden nun bei den Binärstufen, die den »L«-Werten dieser Zahl zugeordnet sind, jeweils sowohl der Zählspeicher als auch der Hilfsspeicher kurzzeitig mit »L«-Signal beaufschlagt.
  • Es soll beispielsweise die Zahl 3 voreingestellt werden. Die Dualzahl für 3 lautet: 3 = LL 0, d. h., A1 (20) und A2 (21) müssen L und A3 (22) = 0 sein. Das Schema der sechs Speicher sieht für die Zahl 3 wie folgt aus:
    A1 A1* A2 A2* As As*
    0 = 0 0 0 0 0 0
    1 = L L 0 L 0 0
    2 = 0 0 L L 0 L
    3 --- L L L 0 0 L
    Zur Voreinstellung der Zahl 3, d. h. zur Erreichung vorstehenden Musters werden nun auf die Voreinstelleitungen der Stufen 20 und 21 kurzzeitig an »L«-Signal gelegt. Beim Anlegen des Voreinstellsignals kippen zwangläufig die Speicher der beiden ersten Stufen, d. h., es wird A1= L, A1* = L, AZ = L und AZ* =L.
  • Als Folge von A2 = L und Ä2 = 0 kippt die dritte Stufe (22) in die Stellung A*3 = L (A3 bleibt »0«). Damit stimmt alles bis auf den Ausgang A2 *, der obigem Muster entsprechend »0« sein muß.
  • Dieser Ausgang wird in gewünschter Weise »0«, d. h., der Hilfsspeicher der zweiten Stufe kippt zurück, wenn das Voreinstellsignal weggenommen wird. Das Zurückkippen erfolgt deshalb, weil (vgl. F i g. 5) nur ein UND-Eingang durch A.@1. = L belegt und der andere UND-Eingang wegen A2 -= L nichtvorbereitet ist. Da 7, = 0 ist, wird daher der Hilfsspeicher SII der zweiten Stufe wieder gelöscht. Dieser interne Mechanismus funktioniert immer, so daß man auf sehr einfache Weise, genau wie bei dynamischen Binärzählern, die einzelnen Stufen z. B. über kodierte Schalter voreinstellen kann.
  • Im vorangegangenen sind Ausführungsformen von Zählern beschrieben worden, die Binärzähler sind. Sie können auf einfache Weise so abgeändert werden, daß sie als Dezimalzähler arbeiten. Da jede Zählstufe zwei Zustände annehmen kann, sind für den Dezimalzähler mindestens vier Zählstufen pro Dekade erforderlich. Von den sechzehn möglichen Kombinationen, die vier binäre Zählstufen auszugeben vermögen, werden nur zehn verwendet. Es müssen daher sechs Zählstellungen übersprungen werden, was durch Rückführungen bzw. auch durch entsprechende Entschlüsselungsmatrizen erreicht werden kann. Die Wahl, welche Ausgangskombinationen nicht auftreten sollen, wird so getroffen, daß sich für den Dezimalzähler möglichst einfache Schaltfunktionen ergeben. Als günstig in dieser Hinsicht dürfte sich ein Zähler erweisen, der das Zählergebnis als dual verschlüsselte Dezimalzahl ausgibt.
  • Für bestimmte Anwendungsfälle müssen Zähler vorgesehen werden, von denen ein Teil vorwärts, ein anderer Teil rückwärts zählt. Der erfindungsgemäße Zähler kann auf einfache Weise so ausgebildet werden, daß er rückwärts zählt. Dies erfolgt in bekannter Weise durch eine komplementäre Bewertung der Ausgänge, die zu diesem Zweck z. B. nach dem 3-Exzeß-Kode verschlüsselt sind.
  • Die Vorteile des erfindungsgemäßen statischen Zählers gegenüber bekannten statischen Zählern sind in folgendem zu sehen: 1. Die Voreinstellung der Zählstufen ist sehr einfach, z. B. mit kodierten Schaltern möglich. Es ist kein Mehraufwand gegenüber dynamischen Zählern notwendig.
  • 2. Die Ansteuerung und auch der Aufbau sind sehr einfach.
  • 3. Alle Binärstufen sind in gleicher Weise auf- ; gebaut.
  • 4. Durch die Glättungskondensatoren werden die Auswirkungen der Stoßstellen vermieden. Es ist dadurch der Aufbau eines zuverlässig arbeitenden asynchronen Zählers möglich. ;

Claims (7)

  1. Patentansprüche: 1. Elektronische Zähleinrichtung mit einem statischen Zähler mit galvanisch gekoppelten, im Verhältnis 2:1 untersetzenden Zählstufen (Binärstufen), von denen die erste Stufe vom Zählsignal und seiner negierten Form und die folgenden Stufen jeweils vom Ausgangssignal der vorhergehenden Stufe angesteuert werden, d a d u r c h gekennzeichnet, daß die Binärstufen jeweils aus einem das Zählergebnis der jeweiligen Binärstelle anzeigenden, zwei zueinander antivalente Ansteuersignale für die nächste Stufe liefernden statischen Zählspeicher (SI) und einem zugeordneten, die Betätigung. des Zählspeichers vorbereitenden statischen Hilfsspeicher (S1,) bestehen, der nach der Einspeicherung des Zählspeichers gelöscht wird und dessen. Ansteuersignal jeweils negiert zu dem Ansteuersignal des zugeordneten Zählspeichers ist, und daß bei beiden Speichern dem Eingang ein integrierendes Element, z. B. ein Kondensator (Ci, C,"), nachgeschaltet ist.
  2. 2. Zähler nach Anspruch 1, dadurch gekennzeichnet, daß sowohl der Zählspeicher als auch der Hilfsspeicher mindestens zwei UND-verknüpfte, durch »L«-Signal betätigte Speichereingänge und mindestens einen durch »0«-Signal betätigten Löscheingang sowie zwei zueinander antivalente Ausgänge (Speicherausgang A, Löschausgang Ä) besitzt (F i g. 1 a).
  3. 3. Zähler nach Anspruch 2, dadurch gekennzeichnet, daß die Speicher einen aus Transistoren (Tri und Tr2) aufgebauten zweistufigen Verstärker enthalten, wobei in den Eingangskreis des Transistors der ersten Stufe ein passives ODER-Glied (D5, DE) geschaltet ist, das zwei Eingänge besitzt, die jeweils von einem passiven UND-Glied mit zwei Eingängen (D1, D2; D3, D4) ausgesteuert werden, wobei die Eingänge des einen UND-Gliedes (D3, D4) von den beiden Speichereingangssignalen (Ei, E2) und die Eingänge des anderen UND-Gliedes (Di, D2) von dem Löschsignal (E.) und der Rückführung des Ausganges (A) des Transistors (Tr2) der zweiten Stufe auf den Eingang (Selbsthaltung) gesteuert werden (F i g. 1).
  4. 4. Zähler nach Anspruch 3, dadurch gekennzeichnet, daß hinter das ODER-Glied ein integrierender Kondensator geschaltet ist (F i g. 7)-
  5. 5. Zähler nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß zur Voreinstellung des Speichers im Eingangskreis des Transistors der ersten Stufe ein dritter, von außen ansteuerbarer ODER-Eingang (D8) vorgesehen ist (F i g. 7).
  6. 6. Zähler nach Anspruch 2 oder einem der folgenden mit Speichern, bei denen der Speichereingang dominierend über den Löscheingang ist, dadurch gekennzeichnet, daß zur Bildung einer Binärstufe der Speicherausgang des Hilfsspeichers (SII) auf einen UND-Eingang des Zählspeichers (S1) und der Löschausgang des Zählspeichers auf einen UND-Eingang des Hilfsspeichers geschaltet ist, wobei einmal der Löscheingang des Hilfsspeichers mit dem zweiten UND-Eingang des Zählspeichers verbunden ist, der einem Eingang der Binärstufe, dem Zähleingang, zugeordnet ist, sowie zum anderen der Löscheingang des Zählspeichers mit dem zweiten UND-Eingang des Hilfsspeichers in Verbindung steht, der einem zweiten Eingang der Binärstufe, dem Hilfseingang, zugeordnet ist (F i g. 2).
  7. 7. Zähler nach Anspruch 6, dadurch gekennzeichnet, daß der Zähleingang und der Hilfseingang mit zwei zueinander antivalenten Signalen beaufschlagt werden, wobei der Zähleingang im Fall der ersten Stufe vom Zählsignal, im Fall der folgenden Stufen vom Löschausgangssignal des Zählspeichers der vorhergehenden Binärstufe sowie der Hilfseingang im Fall der ersten Stufe vom negierten Zählsignal, im Fall der folgenden 5096581437 Stufen vorn Speicherausgangssignal des Zählspeichers der vorhergehenden Stufe angesteuert wird (F i g. 5). B. Zähler nach Anspruch 1 oder einem der folgenden, insbesondere Anspruch 5, dadurch gekennzeichnet, daß mit Voreinstellung einer Dualzahl bei den Binärstufen, die den »L«-Werten dieser Zahl zugeordnet sind, sowohl die Zählspeicher als auch die Hilfsspeicher kurzzeitig mit »L«-Signal beaufschlagt werden (F i g. 8).
DEL46873A 1964-01-24 1964-01-24 Elektronische Zaehleinrichtung mit einem statischen Zaehler Pending DE1199322B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DEL46873A DE1199322B (de) 1964-01-24 1964-01-24 Elektronische Zaehleinrichtung mit einem statischen Zaehler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEL46873A DE1199322B (de) 1964-01-24 1964-01-24 Elektronische Zaehleinrichtung mit einem statischen Zaehler

Publications (1)

Publication Number Publication Date
DE1199322B true DE1199322B (de) 1965-08-26

Family

ID=7271788

Family Applications (1)

Application Number Title Priority Date Filing Date
DEL46873A Pending DE1199322B (de) 1964-01-24 1964-01-24 Elektronische Zaehleinrichtung mit einem statischen Zaehler

Country Status (1)

Country Link
DE (1) DE1199322B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1280314B (de) * 1965-11-12 1968-10-17 Telefunken Patent Umsteuerbarer Dualzaehler fuer elektronische Zaehlimpulse, mit zwischen den Zaehlstufen liegenden, die Zaehlrichtung steuernden Torschaltungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1280314B (de) * 1965-11-12 1968-10-17 Telefunken Patent Umsteuerbarer Dualzaehler fuer elektronische Zaehlimpulse, mit zwischen den Zaehlstufen liegenden, die Zaehlrichtung steuernden Torschaltungen

Similar Documents

Publication Publication Date Title
DE2415365A1 (de) Schaltungsanordnung zum ausblenden von impulsen oder/und impulsluecken, deren dauer kuerzer als eine vorgegebene pruefdauer t tief p ist, aus einer eingangsseitig anliegenden folge digitaler impulse
DE1762465B2 (de) Analog Digital Umsetzer mit einem Integrator
DE2129427A1 (de) Anzeigevorrichtung mit einer Kathodenstrahlroehre
DE3119650A1 (de) Funktionsgenerator
DE2618633C3 (de) PCM-Decodierer
DE1762827A1 (de) Stufenspannungsgenerator
DE1260530B (de) Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen
DE1199322B (de) Elektronische Zaehleinrichtung mit einem statischen Zaehler
DE2006695A1 (de) Vorrichtung zur elektrischen Zeitbemessung
DE2146108A1 (de) Synchrone Pufferanordnung
DE2251332A1 (de) Schaltsteueranordnung
DE2417149C2 (de) Dynamische, logische Zählschaltung
DE1809207A1 (de) Astabiler Multivibrator
DE2900192A1 (de) Frequenz-spannungs-wandler und spannungs-frequenz-wandler sowie ihre verwendung
DE1766432C (de) Digitaler Spannungsmesser
DE1512450A1 (de) Bistabile Logikschaltung
DE1138097B (de) Kondensatorspeicher fuer Dualwerte
DE2442842A1 (de) Integriertes speichersystem
DE1524095B2 (de) Elektrischer Tischrechner
DE1591180C (de) Anordnung zum Einstellen und Konstanthalten der Frequenz eines Oszillators
DE1955917B2 (de) Impulszaehlanordnung
DE2308607C3 (de) Mehrphasen-Impulszähler
DE1280925B (de) Binaerstufe mit einer galvanisch gekoppelten Kippschaltung
DE1524095C (de) Elektrischer Tischrechner
DE2060879A1 (de) Schieberegisterstufe