JP2001094005A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2001094005A JP2001094005A JP26892599A JP26892599A JP2001094005A JP 2001094005 A JP2001094005 A JP 2001094005A JP 26892599 A JP26892599 A JP 26892599A JP 26892599 A JP26892599 A JP 26892599A JP 2001094005 A JP2001094005 A JP 2001094005A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor
- semiconductor element
- semiconductor device
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10P54/00—
-
- H10P72/7402—
-
- H10W42/121—
-
- H10W72/0198—
-
- H10W74/129—
-
- H10P72/7416—
-
- H10P72/7422—
-
- H10W70/60—
-
- H10W72/01331—
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W72/252—
-
- H10W72/9223—
-
- H10W72/923—
-
- H10W72/9415—
-
- H10W72/942—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【解決手段】半導体素子の両面に樹脂が形成された半導
体装置に於て、両面に形成された樹脂の樹脂厚の比を
0.2以上1以下とする。 【効果】 半導体装置に反りが生じない。
体装置に於て、両面に形成された樹脂の樹脂厚の比を
0.2以上1以下とする。 【効果】 半導体装置に反りが生じない。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関わるものであり、特にそのパッケージに関わ
るものである。
造方法に関わるものであり、特にそのパッケージに関わ
るものである。
【0002】
【従来の技術】近年、半導体装置の高密度実装が進み、
チップサイズパッケージ等の半導体装置が注目を集めて
いる。このようなチップサイズパッケージ構造の半導体
装置の一例として、特願平11−102599号には、
半導体素子と実装基板との熱膨張係数の差によって、半
導体装置と実装基板との接合部にクラックが生じてしま
うという問題を解決するために半導体素子の厚さを20
0μm以下とし、半導体素子に対する樹脂の割合を大き
くしている。また、特開平8―64725号には、チッ
プサイズパッケージに於て、半導体素子の回路形成面及
び回路形成面と反対側の面に封止樹脂を形成し、ウエハ
の反りを防止することについて開示されている。
チップサイズパッケージ等の半導体装置が注目を集めて
いる。このようなチップサイズパッケージ構造の半導体
装置の一例として、特願平11−102599号には、
半導体素子と実装基板との熱膨張係数の差によって、半
導体装置と実装基板との接合部にクラックが生じてしま
うという問題を解決するために半導体素子の厚さを20
0μm以下とし、半導体素子に対する樹脂の割合を大き
くしている。また、特開平8―64725号には、チッ
プサイズパッケージに於て、半導体素子の回路形成面及
び回路形成面と反対側の面に封止樹脂を形成し、ウエハ
の反りを防止することについて開示されている。
【0003】
【発明が解決しようとする課題】上記の通り最近のチッ
プサイズパッケージ構造の半導体装置では、半導体素子
と実装基板との接合部のクラックを防止するために、半
導体素子の厚さを薄くして半導体素子に対する樹脂の割
合を大きくする方向にある。
プサイズパッケージ構造の半導体装置では、半導体素子
と実装基板との接合部のクラックを防止するために、半
導体素子の厚さを薄くして半導体素子に対する樹脂の割
合を大きくする方向にある。
【0004】しかしながら半導体素子の厚さを200μ
m以下に薄くして樹脂の厚さに対する半導体素子の厚さ
の割合を小さくしてしまうと、半導体素子の回路形成面
側にしか樹脂が形成されていない場合、ウエハを分割す
ることによって得られる個々の半導体素子に於ても反り
が生じてしまう。
m以下に薄くして樹脂の厚さに対する半導体素子の厚さ
の割合を小さくしてしまうと、半導体素子の回路形成面
側にしか樹脂が形成されていない場合、ウエハを分割す
ることによって得られる個々の半導体素子に於ても反り
が生じてしまう。
【0005】この様に半導体素子に反りがあると、実装
基板に半導体装置の実装が良好に行えなくなってしまう
という問題が生じる。
基板に半導体装置の実装が良好に行えなくなってしまう
という問題が生じる。
【0006】また特開平8―64725号のように、半
導体ウエハ裏面を研削した後、樹脂封止する場合、ウエ
ハの厚さが200μm以下の場合、ウエハの搬送時にウ
エハに破損が生じてしまうという問題がある。
導体ウエハ裏面を研削した後、樹脂封止する場合、ウエ
ハの厚さが200μm以下の場合、ウエハの搬送時にウ
エハに破損が生じてしまうという問題がある。
【0007】本発明の目的は、厚さが200μm以下の
半導体素子を有するチップサイズパッケージ構造の半導
体装置に於て、実装基板への実装を良好に行うことので
きる半導体装置を提供することにある。
半導体素子を有するチップサイズパッケージ構造の半導
体装置に於て、実装基板への実装を良好に行うことので
きる半導体装置を提供することにある。
【0008】また本発明の別の目的は、半導体素子の両
面に封止樹脂が形成されたチップサイズパッケージ構造
の半導体装置の製造方法に関し、特に半導体素子の厚さ
が200μm以下といった薄い半導体装置の製造方法を
提供することにある。
面に封止樹脂が形成されたチップサイズパッケージ構造
の半導体装置の製造方法に関し、特に半導体素子の厚さ
が200μm以下といった薄い半導体装置の製造方法を
提供することにある。
【0009】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、厚さが200μm以下の半
導体素子と、前記半導体素子の回路形成面上に形成され
た突起電極と、前記突起電極の上面を露出させて、前記
回路形成面及び前記突起電極を封止する封止樹脂と、前
記半導体素子の回路形成面と反対側の面を封止する封止
樹脂とを有する半導体装置に於て、前記半導体素子の回
路形成面を封止する封止樹脂の厚さをAとし、前記半導
体素子の回路形成面と反対側の面を封止する封止樹脂の
厚さをBとすると、0.2≦A/B≦1又は0.2≦B
/A≦1を満たす。
に、本発明の半導体装置は、厚さが200μm以下の半
導体素子と、前記半導体素子の回路形成面上に形成され
た突起電極と、前記突起電極の上面を露出させて、前記
回路形成面及び前記突起電極を封止する封止樹脂と、前
記半導体素子の回路形成面と反対側の面を封止する封止
樹脂とを有する半導体装置に於て、前記半導体素子の回
路形成面を封止する封止樹脂の厚さをAとし、前記半導
体素子の回路形成面と反対側の面を封止する封止樹脂の
厚さをBとすると、0.2≦A/B≦1又は0.2≦B
/A≦1を満たす。
【0010】
【発明の実施の形態】図1は本発明の第1の実施の形態
における半導体装置の構造を示す図である。以下図1を
用いて本発明の第1の実施の形態について説明する。半
導体素子1は200μm以下、ここでは150μmの厚
さを有している。半導体素子1の主面(回路形成面)上
には所定箇所にアルミ電極パッド2が形成されている。
また半導体素子1の主面上には、導電性の突起電極、例
えば銅のポスト3が形成されている。ポスト3の高さは
100μmである。またポスト3はアルミ電極パッド2
に銅の配線7を介して電気的に接続している。
における半導体装置の構造を示す図である。以下図1を
用いて本発明の第1の実施の形態について説明する。半
導体素子1は200μm以下、ここでは150μmの厚
さを有している。半導体素子1の主面(回路形成面)上
には所定箇所にアルミ電極パッド2が形成されている。
また半導体素子1の主面上には、導電性の突起電極、例
えば銅のポスト3が形成されている。ポスト3の高さは
100μmである。またポスト3はアルミ電極パッド2
に銅の配線7を介して電気的に接続している。
【0011】半導体素子1の主面及びポスト3は、ポス
ト3の上面を露出させて樹脂4によって封止されてい
る。樹脂4の厚さはポスト3と同様100μmである。
ここで樹脂4の厚さを100μmと厚く形成するのは、
実装基板に半導体装置を実装する際、樹脂によって半導
体素子に加わるストレスを緩和するためや半導体素子に
傷が生じるのを防ぐためである。樹脂4の表面に露出し
たポスト3の上に半田などによるバンプ電極5が形成さ
れている。半導体素子1の主面の反対側の裏面は樹脂6
によって封止されている。樹脂6の厚さは樹脂4と同様
100μmである。
ト3の上面を露出させて樹脂4によって封止されてい
る。樹脂4の厚さはポスト3と同様100μmである。
ここで樹脂4の厚さを100μmと厚く形成するのは、
実装基板に半導体装置を実装する際、樹脂によって半導
体素子に加わるストレスを緩和するためや半導体素子に
傷が生じるのを防ぐためである。樹脂4の表面に露出し
たポスト3の上に半田などによるバンプ電極5が形成さ
れている。半導体素子1の主面の反対側の裏面は樹脂6
によって封止されている。樹脂6の厚さは樹脂4と同様
100μmである。
【0012】図7は本発明の第2の実施の形態の半導体
装置の構造を示す図である。図1と同一構成要素には同
一符号を付与し説明を省略する。図7では樹脂4の厚さ
は100μmであり、樹脂6の厚さは100μmであ
る。この実施の形態ではバンプ電極を形成しないもので
ある。
装置の構造を示す図である。図1と同一構成要素には同
一符号を付与し説明を省略する。図7では樹脂4の厚さ
は100μmであり、樹脂6の厚さは100μmであ
る。この実施の形態ではバンプ電極を形成しないもので
ある。
【0013】図2は、主面及び裏面の両面上に封止樹脂
を形成した半導体素子の反り量を示した図である。図2
の横軸は半導体素子主面上の樹脂と裏面上の樹脂との樹
脂膜厚の比を示している。図2の縦軸は半導体素子の単
位長さ当たりの反り量を示している。
を形成した半導体素子の反り量を示した図である。図2
の横軸は半導体素子主面上の樹脂と裏面上の樹脂との樹
脂膜厚の比を示している。図2の縦軸は半導体素子の単
位長さ当たりの反り量を示している。
【0014】図2のグラフに於て、半導体素子の厚さは
150μmであり、樹脂膜厚比が0のとき、半導体素子
の主面側に形成される樹脂は100μmであり、半導体
素子裏面側に形成される樹脂は0μmである。そして、
徐々に裏面樹脂厚を増していき、樹脂膜厚比が1.0の
とき、半導体素子の主面側に形成される樹脂と半導体素
子裏面側に形成される樹脂とは同一の厚さを有するもの
となる。
150μmであり、樹脂膜厚比が0のとき、半導体素子
の主面側に形成される樹脂は100μmであり、半導体
素子裏面側に形成される樹脂は0μmである。そして、
徐々に裏面樹脂厚を増していき、樹脂膜厚比が1.0の
とき、半導体素子の主面側に形成される樹脂と半導体素
子裏面側に形成される樹脂とは同一の厚さを有するもの
となる。
【0015】図2を参照すると半導体素子主面上の樹脂
と裏面上の樹脂との樹脂厚の差を大きくすると半導体素
子の反りが大きくなってくるのが分かる。
と裏面上の樹脂との樹脂厚の差を大きくすると半導体素
子の反りが大きくなってくるのが分かる。
【0016】ここで半導体素子の主面上に形成される樹
脂厚をAとし、裏面上に形成される樹脂厚をBとする
と、0.2≦B/A ≦1.0のときは半導体素子の反
り量が1.5μm/mmより小さく、この程度の反り量
では半導体装置を実装基板に実装するは比較的容易であ
る。
脂厚をAとし、裏面上に形成される樹脂厚をBとする
と、0.2≦B/A ≦1.0のときは半導体素子の反
り量が1.5μm/mmより小さく、この程度の反り量
では半導体装置を実装基板に実装するは比較的容易であ
る。
【0017】図2を参照するとB/Aが0.2より小さ
くなると急激に半導体素子の反り量が増大しているのが
分かる。
くなると急激に半導体素子の反り量が増大しているのが
分かる。
【0018】ここで1、5μm/mmを超えた半導体素
子の反り量になると、半導体装置を実装基板に実装する
に際し、半導体装置のバンプのいずれかが実装基板に接
触しなくなり、半導体装置と実装基板との良好な接合が
できなくなってしまう、または、実装基板からのバンプ
の高さが異なることにより、接合部の抵抗に違いが生じ
てしまう。
子の反り量になると、半導体装置を実装基板に実装する
に際し、半導体装置のバンプのいずれかが実装基板に接
触しなくなり、半導体装置と実装基板との良好な接合が
できなくなってしまう、または、実装基板からのバンプ
の高さが異なることにより、接合部の抵抗に違いが生じ
てしまう。
【0019】図3及び図4は本発明の第1又は第2の実
施の形態の半導体装置の製造方法を示す図である。
施の形態の半導体装置の製造方法を示す図である。
【0020】図3及び図4を用いて第1の実施の形態の
半導体装置の製造方法について説明する。
半導体装置の製造方法について説明する。
【0021】まず半導体ウエハ30の主面(回路形成
面)上に電気メッキ等により、高さ約100μmのCu
のポスト31を形成する(図3―A)。このポスト31
はウエハ30上に形成された電極パッド(図示していな
い)に電気的に接続されている。
面)上に電気メッキ等により、高さ約100μmのCu
のポスト31を形成する(図3―A)。このポスト31
はウエハ30上に形成された電極パッド(図示していな
い)に電気的に接続されている。
【0022】その後、半導体ウエハ30の主面及びポス
ト31を封止するため樹脂32を充填する(図3―
B)。樹脂充填の方法はトランスファーモールド法、ポ
ッテイング法、印刷法等で行う。
ト31を封止するため樹脂32を充填する(図3―
B)。樹脂充填の方法はトランスファーモールド法、ポ
ッテイング法、印刷法等で行う。
【0023】この段階の半導体ウエハ30は、樹脂32
の応力などによって反りが生じないような十分な厚さを
持っているものとする。
の応力などによって反りが生じないような十分な厚さを
持っているものとする。
【0024】次に樹脂32に埋もれてしまっているポス
ト31の上面が露出し、樹脂32及びポスト31の高さ
が100μmとなるまで、研磨刃33によって樹脂32
の表面を研磨する。(図3―C)その後、高速回転する
外周刃34によって、樹脂32を充填した面から溝35
を形成する。この溝は後に個々の半導体装置に分割する
部分に形成される。
ト31の上面が露出し、樹脂32及びポスト31の高さ
が100μmとなるまで、研磨刃33によって樹脂32
の表面を研磨する。(図3―C)その後、高速回転する
外周刃34によって、樹脂32を充填した面から溝35
を形成する。この溝は後に個々の半導体装置に分割する
部分に形成される。
【0025】この溝35の深さは以下のように決定され
る。本実施の形態では半導体素子1の厚さを150μm
とするので、半導体ウエハ30の部分には150μm以
上の溝を形成する。この実施の形態では半導体ウエハ3
0部分に200μmの溝を形成する。この工程で形成さ
れる溝35の樹脂表面から底部までの深さは、樹脂厚+
ウエハの溝の深さで100+200=300μmとなる
( 図3―D)。
る。本実施の形態では半導体素子1の厚さを150μm
とするので、半導体ウエハ30の部分には150μm以
上の溝を形成する。この実施の形態では半導体ウエハ3
0部分に200μmの溝を形成する。この工程で形成さ
れる溝35の樹脂表面から底部までの深さは、樹脂厚+
ウエハの溝の深さで100+200=300μmとなる
( 図3―D)。
【0026】その後、基板の樹脂形成面に研削テープ3
6を貼付する。この研削テープは紫外線を照射すること
によって、粘着力が落ち、簡単に剥がせるものである。
6を貼付する。この研削テープは紫外線を照射すること
によって、粘着力が落ち、簡単に剥がせるものである。
【0027】研削テープ36を研削ステージ(図示して
いない)に固定する(図4―A)。研削ステージに固定
した状態でウエハ30の裏面側の全面を研磨する。この
研磨は前工程で形成した溝35の底部を超えて、ウエハ
30の厚さが150μmになるまで行う。
いない)に固定する(図4―A)。研削ステージに固定
した状態でウエハ30の裏面側の全面を研磨する。この
研磨は前工程で形成した溝35の底部を超えて、ウエハ
30の厚さが150μmになるまで行う。
【0028】ウエハ30の裏面の研磨を溝の底部を超え
て行うことで、半導体ウエハは個々に分割される。つま
り研削テープ36の上に個々に分割された半導体素子3
7が並ぶ状態となる(図4―B)。
て行うことで、半導体ウエハは個々に分割される。つま
り研削テープ36の上に個々に分割された半導体素子3
7が並ぶ状態となる(図4―B)。
【0029】さらに、半導体素子の裏面上に樹脂38を
形成する。樹脂の形成方法はトランスファーモールド
法、ポッテイング法、印刷法の他、テープ状のポリイミ
ド樹脂やエポキシ樹脂を貼付するという方法がある。
(図4―C) ここで研削テープ36は封止後のキュア温度に絶えられ
るものを用いる。
形成する。樹脂の形成方法はトランスファーモールド
法、ポッテイング法、印刷法の他、テープ状のポリイミ
ド樹脂やエポキシ樹脂を貼付するという方法がある。
(図4―C) ここで研削テープ36は封止後のキュア温度に絶えられ
るものを用いる。
【0030】また図5に示されるような回路形成面側の
樹脂封止時における、半導体素子と主面面側の樹脂32
との総厚と、図6に示されるような半導体素子裏面側の
樹脂封止時における、半導体素子と主面側の樹脂32と
裏面側の樹脂38と研削テープ36との総厚とを等しく
することで、トランスファーモールド法により、樹脂3
2及び樹脂38を形成する場合、同じ封止金型及び同一
封止条件で封止を行うことができる。
樹脂封止時における、半導体素子と主面面側の樹脂32
との総厚と、図6に示されるような半導体素子裏面側の
樹脂封止時における、半導体素子と主面側の樹脂32と
裏面側の樹脂38と研削テープ36との総厚とを等しく
することで、トランスファーモールド法により、樹脂3
2及び樹脂38を形成する場合、同じ封止金型及び同一
封止条件で封止を行うことができる。
【0031】その後、樹脂38にマウントテープ39が
貼られ、研削テープが除去された後、高速回転する外周
刃34によって、先の溝35に対応する樹脂38部分を
スクライブする。(図4−D) その後、後工程へと供給される。
貼られ、研削テープが除去された後、高速回転する外周
刃34によって、先の溝35に対応する樹脂38部分を
スクライブする。(図4−D) その後、後工程へと供給される。
【0032】後工程では必要に応じて、ポスト31上に
バンプ電極などが形成される。
バンプ電極などが形成される。
【0033】本実施の形態では、まず十分に厚いウエハ
を樹脂で封止する。この段階ではウエハに反りなどが生
じる恐れはない。その後、樹脂側からウエハに溝を形成
する。この溝の底部を超えてウエハの裏面を全面研磨し
て個々に分離する。よってウエハの固定時の反りの問題
などが解消できる。
を樹脂で封止する。この段階ではウエハに反りなどが生
じる恐れはない。その後、樹脂側からウエハに溝を形成
する。この溝の底部を超えてウエハの裏面を全面研磨し
て個々に分離する。よってウエハの固定時の反りの問題
などが解消できる。
【0034】また半導体ウエハ上に樹脂を形成した後、
ウエハを研削することによって個々の半導体素子に分割
しているので、樹脂が形成されていない薄い半導体ウエ
ハを搬送することによって半導体ウエハに破損が生じて
しまうという問題を除去できる。これによって本発明の
製造方法では、従来よりも半導体体素子の厚さを薄くし
た半導体装置の提供が可能となる。
ウエハを研削することによって個々の半導体素子に分割
しているので、樹脂が形成されていない薄い半導体ウエ
ハを搬送することによって半導体ウエハに破損が生じて
しまうという問題を除去できる。これによって本発明の
製造方法では、従来よりも半導体体素子の厚さを薄くし
た半導体装置の提供が可能となる。
【0035】また最終的に半導体素子が薄くなっても、
半導体素子裏面にも樹脂が形成されるので、半導体装置
を実装基板に実装する場合にも、半導体装置に反りがな
いので良好な実装を行うことができる。
半導体素子裏面にも樹脂が形成されるので、半導体装置
を実装基板に実装する場合にも、半導体装置に反りがな
いので良好な実装を行うことができる。
【0036】
【発明の効果】本発明では、厚さの薄い200μm以下
の半導体素子を有するチップサイズパッケージ構造の半
導体装置に於て、半導体装置の実装基板への実装を良好
に行うことが可能となる。また本発明の半導体装置の製
造方法によれば、半導体素子の両面に封止樹脂が形成さ
れたチップサイズパッケージ構造の半導体装置に於て、
半導体素子の厚さが薄い半導体装置を製造することがで
きる。
の半導体素子を有するチップサイズパッケージ構造の半
導体装置に於て、半導体装置の実装基板への実装を良好
に行うことが可能となる。また本発明の半導体装置の製
造方法によれば、半導体素子の両面に封止樹脂が形成さ
れたチップサイズパッケージ構造の半導体装置に於て、
半導体素子の厚さが薄い半導体装置を製造することがで
きる。
【図1】本発明の第1実施の形態の半導体装置の構造を
示す図
示す図
【図2】半導体素子の反り量を示す図
【図3】本発明の第1又は第2の実施の形態の半導体装
置の製造方法を示す図
置の製造方法を示す図
【図4】本発明の第1又は第2の実施の形態の半導体装
置の製造方法を示す図
置の製造方法を示す図
【図5】主面樹脂封止時の半導体装置の構造を示す図
【図6】裏面樹脂封止時の半導体装置の構造を示す図
【図7】本発明の第2の実施の形態の半導体装置の構造
を示す図
を示す図
1…半導体素子 2…電極パッド 3…ポスト 4、6…樹脂 7…配線
Claims (4)
- 【請求項1】 厚さが200μm以下の半導体素子と、 前記半導体素子の回路形成面上に形成された突起電極
と、 前記突起電極の上面を露出させて、前記回路形成面及び
前記突起電極を封止する封止樹脂と、 前記半導体素子の回路形成面と反対側の面を封止する封
止樹脂とを有する半導体装置に於て、前記半導体素子の
回路形成面を封止する封止樹脂の厚さをAとし、前記半
導体素子の回路形成面と反対側の面を封止する封止樹脂
の厚さをBとすると、 2≦A/B≦1 又は 2≦B/A≦1 を満たすことを特徴とする半導体装置。 - 【請求項2】 前記半導体素子の回路形成面を封止する
封止樹脂の厚さは100μm以下とすることを特徴とす
る請求項1記載の半導体装置。 - 【請求項3】 半導体ウエハの主面上に突起電極を形成
する工程と、前記突起電極の上面を露出させて前記主面
及び前記突起電極を第1の樹脂で封止する工程と、 前記第1の樹脂表面から前記ウエハの所定の深さに達す
る溝を形成する工程と、 前記第1の樹脂表面にテープを貼付する工程と、 前記第1の樹脂表面に前記テープを貼付した状態で前記
半導体ウエハの裏面を研磨し、前記半導体ウエハを個々
の半導体チップに分割する工程と、 前記第1の樹脂表面に前記テープを貼付した状態で前記
個々の半導体チップの前記研磨された面上に第2の樹脂
を形成する工程と、 前記第2の樹脂をスクライブし、個々の半導体装置に分
割する工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項4】 前記主面を樹脂封止するための金型と前
記裏面を封止するための金型とは同一であることを特徴
とする請求項3記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26892599A JP2001094005A (ja) | 1999-09-22 | 1999-09-22 | 半導体装置及び半導体装置の製造方法 |
| US09/478,211 US6353267B1 (en) | 1999-09-22 | 2000-01-05 | Semiconductor device having first and second sealing resins |
| US10/032,009 US6562658B2 (en) | 1999-09-22 | 2001-12-31 | Method of making semiconductor device having first and second sealing resins |
| US10/383,691 US6699735B2 (en) | 1999-09-22 | 2003-03-10 | Semiconductor device and method for manufacturing the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26892599A JP2001094005A (ja) | 1999-09-22 | 1999-09-22 | 半導体装置及び半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001158773A Division JP3694469B2 (ja) | 2001-05-28 | 2001-05-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001094005A true JP2001094005A (ja) | 2001-04-06 |
Family
ID=17465194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26892599A Pending JP2001094005A (ja) | 1999-09-22 | 1999-09-22 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6353267B1 (ja) |
| JP (1) | JP2001094005A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173345A (ja) * | 2004-12-15 | 2006-06-29 | Fujikura Ltd | 半導体部品 |
| JP2007080928A (ja) * | 2005-09-12 | 2007-03-29 | Sumitomo Bakelite Co Ltd | 半導体素子内臓回路基板および半導体装置 |
| JP2007281236A (ja) * | 2006-04-07 | 2007-10-25 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| JP2008078679A (ja) * | 2001-07-26 | 2008-04-03 | Denso Corp | 半導体装置 |
| JP2008118152A (ja) * | 2001-03-26 | 2008-05-22 | Nec Electronics Corp | 半導体装置および積層型半導体装置 |
| US7388297B2 (en) | 2005-08-26 | 2008-06-17 | Oki Electric Industry Co., Ltd. | Semiconductor device with reduced thickness of the semiconductor substrate |
| JP2008187177A (ja) * | 2008-01-25 | 2008-08-14 | Nec Electronics Corp | 半導体装置 |
| JP2010093295A (ja) * | 2010-01-25 | 2010-04-22 | Rohm Co Ltd | 半導体装置 |
| JP2010153607A (ja) * | 2008-12-25 | 2010-07-08 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6579748B1 (en) * | 1999-05-18 | 2003-06-17 | Sanyu Rec Co., Ltd. | Fabrication method of an electronic component |
| JP3526788B2 (ja) | 1999-07-01 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| WO2001015223A1 (en) * | 1999-08-23 | 2001-03-01 | Rohm Co., Ltd. | Semiconductor device and method of manufacture thereof |
| JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US6656765B1 (en) * | 2000-02-02 | 2003-12-02 | Amkor Technology, Inc. | Fabricating very thin chip size semiconductor packages |
| TW469609B (en) * | 2000-10-11 | 2001-12-21 | Ultratera Corp | Chipless package semiconductor device and its manufacturing method |
| US6506681B2 (en) * | 2000-12-06 | 2003-01-14 | Micron Technology, Inc. | Thin flip—chip method |
| JP4330821B2 (ja) * | 2001-07-04 | 2009-09-16 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4856328B2 (ja) * | 2001-07-13 | 2012-01-18 | ローム株式会社 | 半導体装置の製造方法 |
| JP4100936B2 (ja) * | 2002-03-01 | 2008-06-11 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6908784B1 (en) * | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
| CN1287435C (zh) * | 2002-06-27 | 2006-11-29 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP2004079951A (ja) * | 2002-08-22 | 2004-03-11 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US6903442B2 (en) * | 2002-08-29 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having backside pin contacts |
| US6929981B2 (en) * | 2002-09-06 | 2005-08-16 | Advanpack Solutions Pte, Ltd. | Package design and method of manufacture for chip grid array |
| EP1447844A3 (en) * | 2003-02-11 | 2004-10-06 | Axalto S.A. | Reinforced semiconductor wafer |
| JP2004288816A (ja) * | 2003-03-20 | 2004-10-14 | Seiko Epson Corp | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
| DE10333841B4 (de) * | 2003-07-24 | 2007-05-10 | Infineon Technologies Ag | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils |
| US7064010B2 (en) * | 2003-10-20 | 2006-06-20 | Micron Technology, Inc. | Methods of coating and singulating wafers |
| US6940181B2 (en) * | 2003-10-21 | 2005-09-06 | Micron Technology, Inc. | Thinned, strengthened semiconductor substrates and packages including same |
| US7303645B2 (en) * | 2003-10-24 | 2007-12-04 | Miradia Inc. | Method and system for hermetically sealing packages for optics |
| US7064045B2 (en) * | 2004-08-30 | 2006-06-20 | Miradia Inc. | Laser based method and device for forming spacer structures for packaging optical reflection devices |
| US7344956B2 (en) * | 2004-12-08 | 2008-03-18 | Miradia Inc. | Method and device for wafer scale packaging of optical devices using a scribe and break process |
| KR100682238B1 (ko) * | 2004-12-30 | 2007-02-15 | 매그나칩 반도체 유한회사 | 반도체 칩 모듈 제작방법 |
| US7390688B2 (en) * | 2005-02-21 | 2008-06-24 | Casio Computer Co.,Ltd. | Semiconductor device and manufacturing method thereof |
| US7349140B2 (en) * | 2005-05-31 | 2008-03-25 | Miradia Inc. | Triple alignment substrate method and structure for packaging devices |
| JP2007081037A (ja) * | 2005-09-13 | 2007-03-29 | Disco Abrasive Syst Ltd | デバイスおよびその製造方法 |
| JP4738971B2 (ja) | 2005-10-14 | 2011-08-03 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| DE102005050127B3 (de) * | 2005-10-18 | 2007-05-16 | Infineon Technologies Ag | Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips |
| DE102005053842B4 (de) * | 2005-11-09 | 2008-02-07 | Infineon Technologies Ag | Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben |
| TWI328844B (en) * | 2006-07-12 | 2010-08-11 | Ind Tech Res Inst | A packaging structure with protective layers and manufacture method thereof |
| US7838424B2 (en) * | 2007-07-03 | 2010-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching |
| US9397050B2 (en) * | 2009-08-31 | 2016-07-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming pre-molded semiconductor die having bumps embedded in encapsulant |
| JP5465042B2 (ja) * | 2010-03-01 | 2014-04-09 | 株式会社ディスコ | パッケージ基板の加工方法 |
| JP2012069747A (ja) * | 2010-09-24 | 2012-04-05 | Teramikros Inc | 半導体装置およびその製造方法 |
| US20120273935A1 (en) * | 2011-04-29 | 2012-11-01 | Stefan Martens | Semiconductor Device and Method of Making a Semiconductor Device |
| US8716108B2 (en) * | 2012-03-21 | 2014-05-06 | Stats Chippac Ltd. | Integrated circuit packaging system with ultra-thin chip and method of manufacture thereof |
| US9059097B2 (en) | 2012-08-09 | 2015-06-16 | International Business Machines Corporation | Inhibiting propagation of imperfections in semiconductor devices |
| US9543208B2 (en) * | 2014-02-24 | 2017-01-10 | Infineon Technologies Ag | Method of singulating semiconductor devices using isolation trenches |
| CN117878055A (zh) * | 2016-12-28 | 2024-04-12 | 艾德亚半导体接合科技有限公司 | 堆栈基板的处理 |
| US10522476B2 (en) * | 2017-07-18 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure, integrated fan-out package and method of fabricating the same |
| US10957672B2 (en) * | 2017-11-13 | 2021-03-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of manufacturing the same |
| US10818602B2 (en) | 2018-04-02 | 2020-10-27 | Amkor Technology, Inc. | Embedded ball land substrate, semiconductor package, and manufacturing methods |
| US10964664B2 (en) | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
| CN111354701A (zh) * | 2018-12-20 | 2020-06-30 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| EP4315398A4 (en) | 2021-03-31 | 2025-03-05 | Adeia Semiconductor Bonding Technologies Inc. | DIRECT ADHESION AND REMOVING A CARRIER |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2144323C (en) * | 1992-09-14 | 2005-06-28 | Pierre Badehi | Methods and apparatus for producing integrated circuit devices |
| JP3258764B2 (ja) * | 1993-06-01 | 2002-02-18 | 三菱電機株式会社 | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 |
| JP3449796B2 (ja) * | 1994-08-18 | 2003-09-22 | ソニー株式会社 | 樹脂封止型半導体装置の製造方法 |
| JP2581017B2 (ja) * | 1994-09-30 | 1997-02-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH08264685A (ja) * | 1995-03-27 | 1996-10-11 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP3561821B2 (ja) * | 1995-12-01 | 2004-09-02 | 日本テキサス・インスツルメンツ株式会社 | 半導体パッケージ装置 |
| US6342434B1 (en) * | 1995-12-04 | 2002-01-29 | Hitachi, Ltd. | Methods of processing semiconductor wafer, and producing IC card, and carrier |
| JP3351706B2 (ja) * | 1997-05-14 | 2002-12-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JPH1140520A (ja) * | 1997-07-23 | 1999-02-12 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
| JPH1154564A (ja) | 1997-08-07 | 1999-02-26 | Hitachi Ltd | 半導体装置 |
| FR2769640B1 (fr) | 1997-10-15 | 1999-12-17 | Sgs Thomson Microelectronics | Amelioration de la resistance mecanique d'une tranche de silicium monocristallin |
| JPH11121525A (ja) | 1997-10-20 | 1999-04-30 | Sony Corp | 半導体装置 |
| JP3147071B2 (ja) * | 1998-01-19 | 2001-03-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4343286B2 (ja) * | 1998-07-10 | 2009-10-14 | シチズンホールディングス株式会社 | 半導体装置の製造方法 |
| JP3982082B2 (ja) * | 1998-09-28 | 2007-09-26 | ソニー株式会社 | 半導体装置の製造方法 |
| US6063646A (en) * | 1998-10-06 | 2000-05-16 | Japan Rec Co., Ltd. | Method for production of semiconductor package |
| JP3504543B2 (ja) * | 1999-03-03 | 2004-03-08 | 株式会社日立製作所 | 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法 |
| JP2001035817A (ja) * | 1999-07-22 | 2001-02-09 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
| JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
-
1999
- 1999-09-22 JP JP26892599A patent/JP2001094005A/ja active Pending
-
2000
- 2000-01-05 US US09/478,211 patent/US6353267B1/en not_active Expired - Lifetime
-
2001
- 2001-12-31 US US10/032,009 patent/US6562658B2/en not_active Expired - Lifetime
-
2003
- 2003-03-10 US US10/383,691 patent/US6699735B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118152A (ja) * | 2001-03-26 | 2008-05-22 | Nec Electronics Corp | 半導体装置および積層型半導体装置 |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| JP2008078679A (ja) * | 2001-07-26 | 2008-04-03 | Denso Corp | 半導体装置 |
| JP2006173345A (ja) * | 2004-12-15 | 2006-06-29 | Fujikura Ltd | 半導体部品 |
| US7388297B2 (en) | 2005-08-26 | 2008-06-17 | Oki Electric Industry Co., Ltd. | Semiconductor device with reduced thickness of the semiconductor substrate |
| JP2007080928A (ja) * | 2005-09-12 | 2007-03-29 | Sumitomo Bakelite Co Ltd | 半導体素子内臓回路基板および半導体装置 |
| JP2007281236A (ja) * | 2006-04-07 | 2007-10-25 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008187177A (ja) * | 2008-01-25 | 2008-08-14 | Nec Electronics Corp | 半導体装置 |
| JP2010153607A (ja) * | 2008-12-25 | 2010-07-08 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2010093295A (ja) * | 2010-01-25 | 2010-04-22 | Rohm Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020056927A1 (en) | 2002-05-16 |
| US6562658B2 (en) | 2003-05-13 |
| US20030162328A1 (en) | 2003-08-28 |
| US6699735B2 (en) | 2004-03-02 |
| US6353267B1 (en) | 2002-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001094005A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3423245B2 (ja) | 半導体装置及びその実装方法 | |
| CN101221936B (zh) | 具有晶粒置入通孔之晶圆级封装及其方法 | |
| US20080083980A1 (en) | Cmos image sensor chip scale package with die receiving through-hole and method of the same | |
| US20110156239A1 (en) | Method for manufacturing a fan-out embedded panel level package | |
| CN102376687A (zh) | 半导体元件封装结构及其制造方法 | |
| CN101221937A (zh) | 具有晶粒容纳通孔之晶圆级封装与其方法 | |
| US20080211075A1 (en) | Image sensor chip scale package having inter-adhesion with gap and method of the same | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3291289B2 (ja) | 電子部品の製造方法 | |
| JP3784776B2 (ja) | 半導体装置の製造方法 | |
| JP2004128286A (ja) | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 | |
| JP3694469B2 (ja) | 半導体装置の製造方法 | |
| JP3688801B2 (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| US7388297B2 (en) | Semiconductor device with reduced thickness of the semiconductor substrate | |
| JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
| JP2005142593A (ja) | 半導体装置 | |
| US20050045698A1 (en) | Solder-fill application for mounting semiconductor chip on PCB | |
| US20040169276A1 (en) | Method of packaging a semiconductor chip | |
| JPH11233713A (ja) | 半導体装置及びその製造方法並びに製造装置 | |
| JP2001198928A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH10321792A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010619 |