[go: up one dir, main page]

DE1029483B - Verfahren zur Herstellung von npn- oder pnp-Transistoren - Google Patents

Verfahren zur Herstellung von npn- oder pnp-Transistoren

Info

Publication number
DE1029483B
DE1029483B DEM25818A DEM0025818A DE1029483B DE 1029483 B DE1029483 B DE 1029483B DE M25818 A DEM25818 A DE M25818A DE M0025818 A DEM0025818 A DE M0025818A DE 1029483 B DE1029483 B DE 1029483B
Authority
DE
Germany
Prior art keywords
alloy
barrier layer
generated
borehole
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEM25818A
Other languages
English (en)
Inventor
Ian George Archie Cressell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BAE Systems Electronics Ltd
Original Assignee
Marconi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marconi Co Ltd filed Critical Marconi Co Ltd
Publication of DE1029483B publication Critical patent/DE1029483B/de
Pending legal-status Critical Current

Links

Classifications

    • H10P95/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P14/46

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Bipolar Transistors (AREA)

Description

DEUTSCHES
Die Erfindung bezieht sich auf die Herstellung von Halbleiterverstärkern vom npn- bzw. pnp-Typ.
Ziel der Erfindung ist ein verbesserter Halbleiterverstärker, welcher leistungsfähig und stabil im Betrieb ist und der, verglichen mit bekannten Transistoren, verhältnismäßig einfach mit Präzision und gemäß den vorgegebenen Anforderungen herzustellen ist.
Die durch Kristallwachstum hergestellten Halbleiterverbindungen zeigen bekanntlich bei einem Transistor bedeutsame Vorteile, ganz besonders den Vorteil geringen Rauschens und hoher Spannungsbelastung. Andererseits sind Halbleiterverstärker dieses Typs schwierig mit Präzision und nach einem vorgegebenen Entwurf herzustellen, hauptsächlich wegen mechanischer und herstellungstechnischer Schwierigkeiten, die bei der Befestigung elektrischer Verbindungen an den Kristallschichten auftreten. Die Erfindung sucht die Vorteile, welche der Verwendung von gezogenen pn-Verbindungen eigen sind, ohne diese Herstellungsschwierigkeiten zu erlangen.
Das Verfahren zur Herstellung eines Halbleiterverstärkers erfolgt in folgenden Schritten. Erfindungsgemäß wird in einem halbleitenden Grundkörper auf an sich bekannte Weise ein pn-übergang erzeugt, dann der besagte Halbleiterkörper anschließend so lange elektrolytisch geätzt, bis durch die unterschiedlich starke Abätzung des p- und n-Typ-Materials und den daraus resultierenden stufenförmigen Absatz die genaue Lage des pn-Überganges im Halbleitergrundkörper zu erkennen ist, und zumindest eine weitere Sperrschicht, welche als Emitterschicht dient, auf einer der beiden der zuerst vorhandenen Sperrschicht gegenüberliegenden, in der p- oder η-Zone des Halbleiterkörpers befindlichen Seiten durch Auflegieren von Störstellen erzeugt, wobei der vorgegebene Abstand zwischen den beiden Sperrschichten durch entsprechendes Abtragen von Halbleitermaterial auf der Seite der Legierungsschicht, z. B. durch ein Bohrloch der gewünschten Tiefe, erzielt wird.
Vorzugsweise wird die durch Legierung gebildete Sperrschicht am Boden einer Aussparung oder eines Bohrloches in vorgegebenem Abstand von der durch Kristallwachstum hergestellten Verbindung erzeugt, wobei die Legierungssperrschicht durch Einsetzen eines Kügelchens von gewünschtem Legierungsmaterial auf den Boden des Bohrloches bzw. der Aussparung und anschließende Erhitzung gebildet wird. Diese Lage der Legierungs- oder Emittersperrschicht hat den Vorteil, daß sie ohne große Schwierigkeiten das Anlöten von Zuleitungen ermöglicht, die an der Legierungssperrschicht angebracht werden müssen. Dies hat seinen Grund darin, daß die Legierungssperrschicht physikalisch von den Punkten, an denen Verfahren zur Herstellung
von npn- oder pnp-Transistoren
Anmelder:
Marconi's Wireless Telegraph Company
Limited, London
Vertreter: Dr.-Ing. B. Johannesson, Patentanwalt,
Hannover, Göttinger Chaussee 76
Beanspruchte Priorität:
Großbritannien vom 28. Januar und 21. Dezember 1954
lan George Archie Cressell,
Black Notley, Braintree, Essex (Großbritannien),
ist als Erfinder genannt worden
die Lötverbindungen angebracht werden, dadurch getrennt ist, daß sie sich auf dem Boden des Bohrloches bzw. der Aussparung befindet, so daß keine großen Vorsichtsmaßnahmen getroffen werden müssen, um zu verhindern, daß der Lötvorgang die Legierungssperrschicht verdirbt.
Die durch Kristallwachstum erzeugte pn-Schicht kann auf irgendeine an sich bekannte Weise hergestellt werden. Beispielsweise kann sie durch den sogenannten Ziehvorgang erzeugt werden, bei welchem ein Impfkristall bei einer erhöhten Temperatur aus der Schmelze gezogen wird. Sie kann auch durch das sogenannte horizontale Zonenschmelzverfahren hergestellt werden, welches darin besteht, daß ein Impfkristall eines bestimmten Typs (η-Typ) mit einem Barren des anderen Typs (p-Typ) in Kontakt gebracht wird, anschließend durch Wärmeaufwand die beiden Bestandteile in bekannter Weise verschmolzen werden und dann die heiße Zone langsam durch den Barren hindurchbewegt wird. Diese beiden Prozesse sind an sich bekannt und bilden keinen Teil der vorliegenden Erfindung.
Zum besseren Verständnis der Erfindung und um zu zeigen, wie dieselbe ausgeführt werden kann, wird im folgenden auf die beigefügten Abbildungen Bezug genommen, welche verschiedene Zustände der Methode schematisch wiedergeben. Die Abbildungen und die Beschreibung beziehen sich auf die Herstellung eines npn-Transistors mit einer durch Legierungsbildung erzeugten Emittersperrschicht unter Anwendung von
509 505/334
Antimon. Wie später deutlich wird, kann die Er- rungs- oder Emittersperrschicht gebildet wird. Für findung jedoch in entsprechender Weise auch zur Her- die Zuleitungen zu dieser Sperrschicht sind Goldstellung eines pnp-Transistors angewendet werden drähte 6 vorgesehen, von denen der eine mit dem mit einer durch Legierungsbildung erzeugten Emitter- Antimon und der andere an einem flachen Anschlußsperrschicht, beispielsweise unter Anwendung von 5 ring 7, welcher auf der geschliffenen Fläche 4 aufIndium, liegt und das Bohrloch umgibt, festgelötet wird. Auf Unter Bezugnahme auf die Abbildungen der Zeich- diese Weise ergibt sich eine gute und verhältnismäßig nung besteht der erste Schritt des Verfahrens in der niederohmige Verbindung mit der Basis der Emitter-Erzeugung eines Übergangs zwischen p- und η-leiten- sperrschicht.
dem Material im Inneren eines Probestücks auf irgend- io Da sich die Legierung auf dem Boden des Bohr' eine bekannte Weise, beispielsweise durch die Zieh- loches befindet, ist ersichtlich, daß eine ausreichende methode oder das Zonenschmelzverfahren. In Abb. 1 physikalische Trennung von dem Basisanschluß geist dieser pn-übergang, welcher durch die gestrichelte geben ist, wodurch gewährleistet ist, daß bei seiner Linie 1 dargestellt ist, eben ausgebildet, wobei das Festlötung die Legierungssperrschicht nicht ve#fcrp-Typ-Material durch das Bezugszeichen P und das 15 ben wird.
n-Typ-Material durch das Bezugszeichen N bezeich- Der Emitter wird dann wieder mit einer Mischung
net ist. Die Abmessungen des Probestücks sind natür- aus Fluorwasserstoff- und Salpetersäure geätzt, um lieh je nach Wunsch beliebig; als Beispiel sei an- ihn zu reinigen und anschließend beispielsweise mit genommen, daß seine Länge ungefähr 4 mm beträgt einer wäßrigen Lösung Äthylalkohol und Tetrachlor- und ein quadratischer Querschnitt mit einer Seiten- 20 kohlenstoff gewaschen. "
länge von 2 mm vorliegt. Wie ohne weiteres einleuch- Die Emitterverbindung und ihre Zuleitungen wertet, ist es außerordentlich schwierig, genau zu lokali- den jetzt in eine geeignete Schutzsubstanz eingebettet, ' sieren, wo sich die Sperrschicht in einem Probestück, die mit 8 bezeichnet ist, beispielsweise ein Silikonwie in Abb. 1 dargestellt, befindet, und dieser Um- harz. Dann wird die durch Kristallwachstum erzeugte stand hat bisher zu großen Schwierigkeiten bei der 25 Kollektor-Sperrschicht 1 einer letzten elektrolytisches Produktion von Transistoren geführt. Bei der Aus- Ätzung unterworfen (dies ist eine Wiederholung der führung der vorliegenden Erfindung jedoch wird das bereits beschriebenen elektrolytischen Ätzung und Probestück (Abb. 1) einer elektrolytischen Ätzung wird ausgeführt, um bei den verschieden aufeinanderunterworfen. Der Elektrolyt kann z. B. KOH oder folgenden Herstellungsstufen zu gewährleisten, daß H2O2 sein, und es kann eine Stromdichte von unge- 30 diese Sperrschicht nicht zum Teil verunreinigt bleibt) fähr 1 Milliampere pro qcm benutzt werden, wobei und ein Kollektor-Anschluß 9 festgelötet. Nach der ; der Strom mit Hilfe von nicht gezeigten Verbindungs- anschließend vorgenommenen Waschung wird die klemmen, die vorübergehend an dem p- und η-leiten- ganze Anordnung mit einem geeigneten Schutzmateden Material angebracht sind, durch das Probestück rial imprägniert, beispielsweise mit einem Silikongeleitet wird. Die elektrolytische Ätzung verursacht 35 harz, dessen Aushärtungstemperatur niedriger ist als die Abtragung des Materials von den p- und η-leiten- diejenige des mit 8 bezeichneten Materials, den Teilen des Probestücks mit wesentlich unter- Es leuchtet ein, daß bei diesem Herstellungsver-
schiedlicher Geschwindigkeit, und demgemäß wird ein fahren die Lage der zuerst erzeugten Sperrschicht sichtbarer Absatz in der Ebene der Sperrschicht er- genau bestimmt werden kann, da sie durch den Ätzzeugt. Dies ist in Abb. 2 gezeigt, wo der Absatz 40 prozeß sichtbar wird. Ebenso kann der Ort der durch (stark übertrieben dargestellt) mit 2 bezeichnet ist. Legierungsbildung erzeugten Sperrschicht mit großer
Anschließend wird das gesamte p-Material ober- Präzision relativ zu der ersten Sperrschicht festgelegt halb einer Ebene, die sich in vorbestimmtem Abstand werden. Der ganze Transistor kann ohne ernsthafte beispielsweise Va mm von der Verbindung befindet, Herstellungsschwierigkeiten gemacht werden und ist d. h. auf der von dem n-Typ-Material abgekehrten 45 gut nach einem vorgegebenen Entwurf reproduzier-S ei te, entfernt, und in dem übrigbleibenden Teil des bar. Auf diese Weise wird nach dem erfindungsp-Materials wird eine Aussparung oder ein Bohrloch gemäßen Verfahren ein Transistor erhalten, dessen angebracht, wie in Abb. 3 mit 3 bezeichnet. Diese Charakteristik die Kombination einer durch Kristall-Aussparung oder Bohrung kann auf übliche Weise wachstum erzeugten Sperrschicht und einer Legiedurch Ultraschallbohrung hergestellt werden, d. h. 50 rungssperrschicht darstellt, wobei die zuerst erzeugte mittels eines elektrisch vibrierenden Gliedes, welches Sperrschicht durch elektrolytische und daher unterz. B. auf magnetostriktivem Wege auf Ultraschall- schiedliche Ätzung der Materialien zu beiden Seiten frequenz erregt wird und wobei mit einem passenden derselben sichtbar wird.
Schleifmittel gearbeitet wird. Das Verfahren der Obgleich bei der dargestellten und beschriebenen
Ultraschallbohrung ist natürlich an sich wohl be- 55 Anordnung nur zwei Sperrschichten vorhanden sind kannt. Die Bohrung wird so lange fortgesetzt, bis der und der Anschluß 9 üblicherweise den Kollektor dar- " Boden des Bohrloches 3 sich in einem gewünschten stellt, ist es möglich, eine zweite Legierungssperrvorgegebenen Abstand von der Ebene der Sperr- schicht auf der anderen Seite der Sperrschicht 1 vor- Λ schicht 1 befindet, beispielsweise 0,05 mm von dieser zusehen, die der bereits beschriebenen ähnlich ist. We .·-; entfernt ist. Die flache Stirnseite rund um das Bohr- 60 ist möglich, unterhalb der Sperrschicht 1 in Abb. 4 loch herum wird dann gut glattgeschliffen. Diese eine Anordnung vorzusehen, welche der darüber anFläche ist in der Abb. 3 mit 4 bezeichnet. Der Boden geordneten genau gleich ist und zu dieser in spiegel- und die Wand des Bohrloches werden dann durch bildlicher Beziehung steht. Hierdurch wird ein Dop-Ätzen mit Hilfe eines passenden Mittels gereinigt, pel- oder Kaskadentransistor erhalten. z. B. mit einer Mischung von Fluorwasserstoffsäure 65 Wie bereits festgestellt, ist das vorliegende Ver- und Salpetersäure. fahren sowohl zur Herstellung von pnp-Transistorön
Jetzt wird ein Kügelchen 5 aus Antimon (Abb. 4) als auch zur Herstellung von npn-Transistoren as- ; in das Bohrloch gelegt und ungefähr 10 Minuten lang wendbar. Die Herstellungsmethode ist in diesem Fall1!*; auf etwa 550° C erhitzt, um zu bewirken, daß das dem Wesen nach die gleiche wie oben beschrieben, obi-φ Antimon mit dem p-Material legiert und die Legie- 7° wohl natürlich das Antimon für die Legierung bz«r. ■
die Emittersperrschicht durch angemessene andere Materialien, vorzugsweise Indium, ersetzt wird. Die Abb. 5, 6 und 7 geben in derselben Weise wie die vorhergehenden Abbildungen die Anwendung der Erfindung auf einen pnp-Transistor wieder, wobei dieselben Bezugszeichen überall für dieselben Teile benutzt sind. Zu Abb. 5 ist zu bemerken, daß durch die elektrolytische Ätzung, welche das ρ-Typ-Material schneller als das n-Typ-Material abträgt, ein Vorsprung erzeugt wird, der umgekehrt ist zu dem in Abb. 2. In Abb. 7 ist mit 10 das Indium bezeichnet, welches zur Herstellung der Legierungssperrschicht dient.

Claims (5)

Patentansprüche:
1. Verfahren zur Herstellung von npn- oder pnp-Transistoren, dadurch gekennzeichnet, daß in einem halbleitenden Grundkörper auf an sich bekannte Weise ein pn-übergang erzeugt wird, daß der besagte Halbleiterkörper anschließend so lange elektrolytisch geätzt wird, bis durch die unterschiedlich starke Abätzung des p- und n-Typ-Materials und den daraus resultierenden stufenförmigen Absatz die genaue Lage des pn-Überganges im Halbleitergrundkörper zu erkennen ist, und daß zumindest eine weitere Sperrschicht, welche als Emittersperrschicht dient, auf einer der beiden der zuerst vorhandenen Sperrschicht gegenüberliegenden, in der p- oder η-Zone des Halbleiterkörpers befindlichen Seiten durch Auflegieren von Störstellen erzeugt wird, wobei der vorgegebene Abstand zwischen den beiden Sperrschichten durch entsprechendes Abtragen von Halbleitermaterial auf der Seite der Legierungsschicht, z. B. durch ein Bohrloch der gewünschten Tiefe, erzielt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung einer Legierungsschicht am Grunde einer Vertiefung bzw. Aussparung oder Bohrloch ein Kügelchen des gewünschten Legierungsmaterials auf den Boden der Vertiefung gelegt und derart erhitzt wird, daß das Legierungsmaterial mit dem Grundmaterial, aus welchem der Halbleiterkörper besteht, legiert.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die besagte Vertiefung durch Ultraschallbohrung erzeugt wird, wobei die Bohrung so lange fortgesetzt wird, bis der Boden des Bohrloches sich in einem gewünschten vorgegebenen Abstand von dem zuerst erzeugten pn-übergang befindet.
4. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nach erfolgter Bildung der Legierungssperrschicht und Befestigung der erforderlichen Zuleitungen und Anschlüsse die Legierungssperrschicht und die Punkte, an welchen die Zuleitungen befestigt sind, in eine Schutzsubstanz, beispielsweise ein Kunstharz, eingebettet werden.
5. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß nach Befestigung der Kollektorelektrode die ganze Vorrichtung in eine weitere Schutzumhüllung, beispielsweise ein Kunstharz, eingeschlossen wird.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1 013 794;
Phys. Rev., Bd. 74 (1948), S. 230.
Hierzu 1 Blatt Zeichnungen
© 80S 509/334 4.58
DEM25818A 1954-01-28 1955-01-18 Verfahren zur Herstellung von npn- oder pnp-Transistoren Pending DE1029483B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB2665/54A GB774388A (en) 1954-01-28 1954-01-28 Improvements in or relating to semi-conducting amplifiers

Publications (1)

Publication Number Publication Date
DE1029483B true DE1029483B (de) 1958-05-08

Family

ID=9743615

Family Applications (1)

Application Number Title Priority Date Filing Date
DEM25818A Pending DE1029483B (de) 1954-01-28 1955-01-18 Verfahren zur Herstellung von npn- oder pnp-Transistoren

Country Status (4)

Country Link
US (1) US2840885A (de)
DE (1) DE1029483B (de)
FR (1) FR1118302A (de)
GB (1) GB774388A (de)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1075745B (de) * 1958-07-02 1960-02-18 Siemens 6- Haiske Aktiengesellschaft-Berlin und München Halbleiteranordnung mit einem pn-Übergang, insbesondere zur Verwendung als spannungsabhängige Kapazität
DE1097039B (de) * 1958-07-02 1961-01-12 Licentia Gmbh Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Halbleiteranordnungen
DE1126514B (de) * 1960-01-29 1962-03-29 Intermetall Verfahren zur Herstellung von Zenerdioden mit einem Halbleiterkoerper eines Leitfaehigkeitstyps
DE1132247B (de) * 1959-01-30 1962-06-28 Siemens Ag Gesteuerte Vierschichtentriode mit vier Halbleiterschichten abwechselnden Leitfaehigkeitstyps
DE1137140B (de) * 1959-04-06 1962-09-27 Int Standard Electric Corp Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Oberflaechenleitfaehigkeit am p-n-UEbergang und verminderter Alterung
DE1149824B (de) * 1960-07-08 1963-06-06 Licentia Gmbh Legierungsverfahren zum Herstellen von pn-UEbergaengen sowie nn- oder pp-UEbergaengen in Siliziumkoerpern
DE1157315B (de) * 1960-05-27 1963-11-14 Pacific Semiconductors Inc Flaechentransistor mit einem Halbleiterkoerper mit drei Zonen abwechselnden Leitungstyps und Verfahren zum Herstellen
DE1187326B (de) * 1958-08-13 1965-02-18 Western Electric Co Verfahren zur Herstellung einer Silizium-Schaltdiode
DE1225765B (de) * 1959-03-11 1966-09-29 Maurice Gilbert Anatole Bernar Elektrischer Kondensator mit spannungsabhaengiger Kapazitaet, bestehend aus einem Halbleiterkoerper
DE1227562B (de) * 1959-12-11 1966-10-27 Gen Electric Verfahren zum Herstellen von Tunneldioden nach Esaki fuer hohe Frequenzen mit kleinerPN-UEbergangsflaeche und nach diesem Verfahren hergestellte Tunneldioden
DE1260031B (de) * 1960-07-08 1968-02-01 Licentia Gmbh Verfahren zum Nachbearbeiten von durch Legieren hergestellten pn-UEbergaengen

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL212855A (de) * 1955-03-10
US2897587A (en) * 1955-05-23 1959-08-04 Philco Corp Method of fabricating semiconductor devices
NL222571A (de) * 1956-03-05 1900-01-01
FR1184385A (fr) * 1956-10-17 1959-07-21 Thomson Houston Comp Francaise Nouveau transistron à jonctions et dispositifs les utilisant
GB889872A (en) * 1957-04-24 1962-02-21 Sarkes Tarzian A method of treating a semi-conductor device
US3041226A (en) * 1958-04-02 1962-06-26 Hughes Aircraft Co Method of preparing semiconductor crystals
NL134168C (de) * 1958-07-29
US3012921A (en) * 1958-08-20 1961-12-12 Philco Corp Controlled jet etching of semiconductor units
US3073006A (en) * 1958-09-16 1963-01-15 Westinghouse Electric Corp Method and apparatus for the fabrication of alloyed transistors
US3257588A (en) * 1959-04-27 1966-06-21 Rca Corp Semiconductor device enclosures
US3116184A (en) * 1960-12-16 1963-12-31 Bell Telephone Labor Inc Etching of germanium surfaces prior to evaporation of aluminum
NL280849A (de) * 1961-07-12 1900-01-01
US3492546A (en) * 1964-07-27 1970-01-27 Raytheon Co Contact for semiconductor device
DE1489517A1 (de) * 1965-07-07 1969-05-14 Siemens Ag Lumineszenzdiode mit einem A?-Halbleiter-Einkristall und einem durch Legieren hergestellten ebenen pn-UEbergang

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1013794B (de) * 1952-03-10 1957-08-14 Marconi Wireless Telegraph Co Verfahren zur Herstellung einer steuerbaren elektrischen Vorrichtung mit einem Halbleiterkristall

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2656496A (en) * 1951-07-31 1953-10-20 Bell Telephone Labor Inc Semiconductor translating device
US2713132A (en) * 1952-10-14 1955-07-12 Int Standard Electric Corp Electric rectifying devices employing semiconductors
BE525428A (de) * 1952-12-30
US2725505A (en) * 1953-11-30 1955-11-29 Rca Corp Semiconductor power devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1013794B (de) * 1952-03-10 1957-08-14 Marconi Wireless Telegraph Co Verfahren zur Herstellung einer steuerbaren elektrischen Vorrichtung mit einem Halbleiterkristall

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1075745B (de) * 1958-07-02 1960-02-18 Siemens 6- Haiske Aktiengesellschaft-Berlin und München Halbleiteranordnung mit einem pn-Übergang, insbesondere zur Verwendung als spannungsabhängige Kapazität
DE1097039B (de) * 1958-07-02 1961-01-12 Licentia Gmbh Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Halbleiteranordnungen
DE1187326B (de) * 1958-08-13 1965-02-18 Western Electric Co Verfahren zur Herstellung einer Silizium-Schaltdiode
DE1132247B (de) * 1959-01-30 1962-06-28 Siemens Ag Gesteuerte Vierschichtentriode mit vier Halbleiterschichten abwechselnden Leitfaehigkeitstyps
DE1225765B (de) * 1959-03-11 1966-09-29 Maurice Gilbert Anatole Bernar Elektrischer Kondensator mit spannungsabhaengiger Kapazitaet, bestehend aus einem Halbleiterkoerper
DE1225765C2 (de) * 1959-03-11 1973-05-17 Maurice Gilbert Anatole Bernar Elektrischer Kondensator mit spannungsabhaengiger Kapazitaet, bestehend aus einem Halbleiterkoerper
DE1137140B (de) * 1959-04-06 1962-09-27 Int Standard Electric Corp Verfahren zum Herstellen von elektrischen Halbleiterbauelementen mit verminderter Oberflaechenleitfaehigkeit am p-n-UEbergang und verminderter Alterung
DE1227562B (de) * 1959-12-11 1966-10-27 Gen Electric Verfahren zum Herstellen von Tunneldioden nach Esaki fuer hohe Frequenzen mit kleinerPN-UEbergangsflaeche und nach diesem Verfahren hergestellte Tunneldioden
DE1126514B (de) * 1960-01-29 1962-03-29 Intermetall Verfahren zur Herstellung von Zenerdioden mit einem Halbleiterkoerper eines Leitfaehigkeitstyps
DE1157315B (de) * 1960-05-27 1963-11-14 Pacific Semiconductors Inc Flaechentransistor mit einem Halbleiterkoerper mit drei Zonen abwechselnden Leitungstyps und Verfahren zum Herstellen
DE1149824B (de) * 1960-07-08 1963-06-06 Licentia Gmbh Legierungsverfahren zum Herstellen von pn-UEbergaengen sowie nn- oder pp-UEbergaengen in Siliziumkoerpern
DE1260031B (de) * 1960-07-08 1968-02-01 Licentia Gmbh Verfahren zum Nachbearbeiten von durch Legieren hergestellten pn-UEbergaengen

Also Published As

Publication number Publication date
US2840885A (en) 1958-07-01
FR1118302A (fr) 1956-06-04
GB774388A (en) 1957-05-08

Similar Documents

Publication Publication Date Title
DE1029483B (de) Verfahren zur Herstellung von npn- oder pnp-Transistoren
EP0005728B1 (de) Verfahren zum Herstellen eines lateralen PNP- oder NPN-Transistors mit hoher Verstärkung und dadurch hergestellter Transistor
DE1959438C3 (de) Verfahren zum Herstellen elektrisch leitender Verbindungen zwischen mehreren Schaltungselementen einer auf oder in einem Trägerkörper ausgebildeten integrierten Schaltung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2055162A1 (de) Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung
DE1196298B (de) Verfahren zur Herstellung einer mikrominiaturisierten, integrierten Halbleiterschaltungsanordnung
DE1092131B (de) Transistor und Verfahren zu dessen Herstellung
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE1544275B2 (de) Verfahren zur ausbildung von zonen unterschiedlicher leitfaehigkeit in halbleiterkristallen durch ionenimplantation
DE1087704B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang
DE1115837B (de) Flaechentransistor mit einem plaettchenfoermigen Halbleiterkoerper
DE1544228A1 (de) Verfahren zur Herstellung von Halbleiterbauteilen
DE3689705T2 (de) Zener-Diode.
DE1060051B (de) Verfahren zur Herstellung der Kollektorspitzenelektrode eines Transistors mit zwei vorgelagerten Zonen entgegengesetzten Leitungstyps
DE3022122C2 (de)
DE1539853A1 (de) Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE1137078B (de) Halbleitervorrichtung mit mehreren stabilen Halbleiterelementen
DE2541161A1 (de) Verfahren zur herstellung monolithischer komplementaerer transistoren
DE1285625C2 (de) Verfahren zur herstellung eines halbleiterbauelements
DE2527191A1 (de) Thyristor
AT223656B (de) Verfahren zur Herstellung eines Transistors
DE1539665C (de) Verfahren zum Herstellen eines steuerbaren Halbleiterelementes mit pnpn-Zonenfolge, dessen Emitterzone an mehreren Stellen kurzgeschlossen ist
DE3029655A1 (de) Verfahren zur herstellung eines halbleiterelements mit einem vierschicht- pnpn-aufbau
DE2822911C2 (de) Halbleiteranordnung mit mindestens einem pn-Übergang und Verfahren zu ihrer Herstellung