DE10257875A1

DE10257875A1 - Schieberegister mit eingebautem Pegelschieber

Info

Publication number: DE10257875A1
Application number: DE10257875A
Authority: DE
Inventors: Byeong Koo Kim; Jae Deok Park; Yong Min Ha
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2001-12-12
Filing date: 2002-12-11
Publication date: 2003-07-31
Anticipated expiration: 2022-12-12
Also published as: FR2833396A1; GB2383699A; DE10257875B9; US7050036B2; JP2003248470A; DE10257875B4; US20030128180A1; GB0228908D0; FR2833396B1; GB2383699B; CN1428759A; JP4359038B2

Abstract

Ein Schieberegister verwendet nur einen Dünnschichttransistor des gleichen Kanaltyps und weist einen eingebauten Pegelschieber auf. Ein Schieberegister mit einem eingebauten Pegelschieber weist eine Mehrzahl von Stufen und eine Mehrzahl von Pegelschiebern auf. Diese Stufen sind kaskadenartig miteinander verbunden, um einen über einen Eingangsanschluss angegebenen Startimpuls zu verschieben und den verschobenen Impuls sequentiell auszugeben. Die Pegelschieber verschieben einen Spannungspegel des von jeder der Stufen angelegten verschobenen Impulses und geben ihn aus.

Description

Diese Anmeldung beansprucht den Zeitrang der koreanischen Patentanmeldung Nr. P2001-78450, eingereicht am 12. Dezember 2001, und P2002-65541, eingereicht am 25. Oktober 2002, auf die hier in jeder Hinsicht vollumfänglich Bezug genommen wird.

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die vorliegende Erfindung betrifft einen Schieberegisterschaltkreis und insbesondere ein Schieberegister, welches nur einen Dünnschichttransistor des gleichen Kanaltyps verwendet und einen eingebauten Pegelschieber aufweist. Ferner betrifft die vorliegende Erfindung einen Abtasttreiber, einen Datentreiber und eine Flüssigkristallanzeige, welche das Schieberegister aufweisen.

Beschreibung des Standes der Technik

Im Allgemeinen zeigt eine Flüssigkristallanzeige LCD ein Bild unter Verwendung eines elektrischen Feldes zur Steuerung der Lichtdurchlässigkeit eines Flüssigkristalls an. Hierzu weist, die LCD ein Flüssigkristallanzeige-Paneel auf, welches in einer Matrix angeordnete Flüssigkristallzellen aufweist, und einen Treiberschaltkreis, welcher das Flüssigkristallanzeige- Paneel antreibt. Innerhalb des Flüssigkristallanzeige-Paneels sind Gateleitungen und Datenleitungen so angeordnet, dass sie einander kreuzen, und Flüssigkristallzellen sind an den Schnittstellen der Gateleitungen und Datenleitungen angeordnet. Das Flüssigkristallanzeige-Paneel ist mit einer Pixelelektrode und einer gemeinsamen Elektrode versehen, welche das elektrische Feld an jede der Flüssigkristallzellen anlegt. Jede Pixelelektrode ist über Source- und Drainanschlüsse eines als Schaltelement dienenden Dünnschichttransistors an die Datenleitungen angeschlossen. Der Gateanschluss des Dünnschichttransistors ist an die Gateleitungen angeschlossen.

Der Treiberschaltkreis weist einen Gatetreiber, welcher die Gateleitungen antreibt, und einen Datentreiber, welcher die Datenleitungen antreibt, auf. Der Gatetreiber legt sequentiell ein Abtastsignal an die Gateleitungen an, um die Flüssigkristallzellen auf dem Flüssigkristallanzeige-Paneel sequentiell anzutreiben. Wann immer an irgendeine der Gateleitungen ein Gatesignal angelegt wird, legt der Datentreiber ein Videosignal an die jeweiligen Datenleitungen. Ein Bild wird angezeigt, indem ein elektrisches Feld zwischen die Pixelelektrode und die gemeinsame Elektrode gemäß einem Videosignal für jeden Flüssigkristall in der LCD angelegt wird.

Dünnschichttransistoren, wie sie in LCDs verwendet werden, werden in solche der Bauweise mit amorphem Silizium und solche der Bauweise mit polykristallinem Silizium klassifiziert, je nachdem, ob die Halbleiterschicht in dem Transistor aus amorphem oder polykristallinem Silizium hergestellt ist.

Die Pixeldichte in LCD's, welche Dünnschichttransistoren der Bauweise mit amorphem Silizium verwenden, ist relativ niedrig, da amorphes Silizium eine relativ geringe Ladungsmobilität aufweist. Ferner ist die Verwendung des Dünnschichttransistors in Bauweise mit amorphem Silizium insofern nachteilig, als sie zu höheren Herstellungskosten der LCD führt, da periphere Treiberschaltkreise wie der Gatetreiber und der Datentreiber separat hergestellt und in dem Flüssigkristallanzeige-Paneel montiert werden. Andererseits können LCD's unter Verwendung von Dünnschichttransistoren der Bauweise mit polykristallinem Silizium zu geringeren Kosten hergestellt werden. Dünnschichttransistoren der Bauweise mit polykristallinem Silizium weisen eine hohe Ladungsmobilität auf und werden daher dazu verwendet, eine relativ hohe Pixeldichte in den LCD's zu erzeugen. Transistoren mit polykristallinem Silizium können auch in peripheren Treiberschaltkreisen ausgebildet werden, die vergraben und in dem Flüssigkristallanzeige- Paneel montiert sind. Dementsprechend wird in der weiteren Diskussion eine LCD unter Verwendung eines Dünnschichttransistors der Bauweise mit polykristallinem Silizium verwendet.

Fig. 1 zeigt schematisch eine Konfiguration einer LCD unter Verwendung herkömmlicher Dünnschichttransistoren der Bauweise mit polykristallinem Silizium.

Gemäß Fig. 1 weist die LCD ein Flüssigkristallanzeige-Paneel 10 auf, welches mit einem Bildanzeigebereich 12, einem Daten- bzw. Gateschieberegister 14 bzw. 16, einer Abtastschaltmatrix 15, einer gedruckten Leiterplatte (PCB) 20 mit einem Steuerchip 22, der mit einer Steuerschaltung und einem Datentreiber-IC und einer darauf montierten Pegelschiebermatrix 24 integriert ist, und einer flexiblen gedruckten Schaltungs-FPC-Schicht 18, welche das Flüssigkristallanzeige-Paneel 10 an die PCB 20 anschliesst, versehen ist.

Der Bildanzeigebereich 12 zeigt ein Bild mittels einer Matrix aus Flüssigkristallzellen LC an. Jede der Flüssigkristallzellen LC ist ein Schaltungsbauteil, welches an einem Schnittpunkt zwischen einer Gateleitung GL und einer Datenleitung DL angeschlossen ist, und welches einen aus polykristallinem Silizium hergestellten Dünnschichttransistor TFT aufweist. Da der Dünnschichttransistor TFT aus polykristallinem Silizium hergestellt ist, welches eine Ladungsmobilität (100-mal größer als die von amorphem Silizium) aufweist, die zu einer hohen Ansprechgeschwindigkeit führt, werden die Flüssigkristallzellen LC in einer Punktsequenzweise angetrieben. Die Datenleitungen DL empfangen Videosignale von der Abtastschaltmatrix 15, die mit dem Datenschieberegister 14 angetrieben wird. Die Gateleitungen GL empfangen Abtastsignale von dem Gateschieberegister 16.

Das Datenschieberegister 14 weist eine Mehrzahl von Stufen auf, deren Ausgangsanschlüsse jeweils an die Abtastschalter der Abtastschaltmatrix 15 angeschlossen sind. Die Stufen sind, wie in Fig. 2 gezeigt ist, kaskadenartig verbunden und verschieben einen Source-Startimpuls von dem Steuerchip 22, um sequentiell Abtastsignale an die Abtastschalter anzulegen.

Insbesondere sind die Stufen ST1 und ST2, wie in Fig. 2 gezeigt ist, an eine Eingangsleitung eines Startimpulses SP kaskadenartig angeschlossen und an drei Taktsignal- Zufuhrleitungen der 4-Phasen-Taktsignal-Zufuhrleitungen (C1 bis C4) angeschlossen. Die 4-Phasen-Taktsignale C1 bis C4 werden jeweils phasenverzögert durch einen Takt sequentiell eingespeist, wie in Fig. 3 gezeigt ist. Jede der Stufen ST1 bis STn verschiebt den Startimpuls SP um einen Takt mit Hilfe der drei Taktimpulse von den Taktsignalen C1 bis C4, um diese auszugeben. Die Signale SO1 bis SOn, die von jeder der Stufen ST1 bis STn des Schieberegisters ausgegeben werden, werden als Abtastsignale angelegt und als Startimpuls der nächsten Stufe angelegt.

Das Gateschieberegister 16 weist eine Mehrzahl von Stufen auf, deren Ausgangsanschlüsse jeweils an die Gateleitungen GL angeschlossen sind. Die Stufen sind, wie in Fig. 2 gezeigt ist, kaskadenartig angeschlossen und verschieben einen Startimpuls von dem Steuerchip 22 derart, dass sequentiell Abtastimpulse an die Gateleitungen GL angelegt werden.

Die Abtastschaltmatrix 15 weist einen Ausgangsanschluss auf, der an jede der Datenleitungen DL angeschlossen ist und eine Mehrzahl von (nicht gezeigten) Abtastschaltern aufweist, die mittels eines Abtastsignals von dem Datenschieberregister 14 angetrieben werden. Die Abtastschalter tasten sequentiell Videosignale von dem Steuerchip 22 in Antwort auf das Abtastsignal ab, um sie an die Datenleitungen DL anzulegen.

Auf diese Weise werden der Bildanzeigebereich 12 und das Datenschieberegister 14, die Abstastschaltmatrix 15 und das Gateschieberegister 16, die in dem Flüssigkristallanzeige- Paneel 10 enthalten sind, im gleichen Prozess ausgebildet, da das polykristalline Silizium verwendet wird. In diesem Fall können, wenn die Dünnschichttransistoren TFT in dem Flüssigkristallanzeige-Paneel 10 nur aus Transistoren des gleichen Typs, d. h. NMOS- oder PMOS-Dünnschichttransistoren, zusammengesetzt sind, die Herstellungskosten stärker reduziert werden, als wenn sie aus CMOS- Dünnschichttransistoren zusammengesetzt sind. Da im Falle der Verwendung von CMOS-Dünnschichttransistoren sowohl P- als auch N-Kanäle enthalten sind, ist es vorteilhaft, dass die Treiberspannung einen großen Bereich aufweist und die Herstellung eines integrierten Schaltkreises wird erleichtert, wobei jedoch der Nachteil besteht, dass die Herstellungskosten hoch sind und die Zuverlässigkeit niedrig ist, da eine Anzahl an Prozessen erforderlich ist. Dementsprechend tendiert die Entwicklung von Flüssigkristallanzeige-Paneelen 10 dahin, nur den PMOS- oder nur den NMOS-Dünnschichttransistor zu verwenden, was die Anzahl an Prozessen reduziert, um die Herstellungskosten zu verringern und eine relativ höhere Zuverlässigkeit zu erreichen.

Ein (nicht gezeigter) Steuerschaltkreis, der in dem Steuerchip 22 enthalten ist, sendet von außen angelegte Videodaten an den (nicht gezeigten) Datentreiber-IC und liefert für das Datenschieberegister 14 und das Gateschieberegister 16 erforderliche Treibersteuersignale. Der (nicht gezeigte) Datentreiber-IC wandelt die Videodaten von dem (nicht gezeigten) Steuerschaltkreis in ein Videosignal um, welches als ein Analogsignal dient, um dieses über die FPC-Schicht 18 an die Abtastschaltmatrix 15 anzulegen.

Die Pegelschiebermatrix 24 vergrößert die Schwankungsbreite der von dem Steuerschaltkreis eingegebenen Treibersteuersignale (d. h. Taktsignal etc.) und legt diese an das Datenschieberegister 14 und das Gateschieberegister 16 an. Beispielsweise ermöglicht es die Pegelschiebermatrix 24, dass ein Taktsignal, welches von dem Steuerschaltkreis erzeugt wird und eine Schwankungspannung unter 10 Volt aufweist, so pegelverschoben wird, dass es eine Schwankungsbreite von 10 Volt oder mehr (einschließlich einer negativen Spannung) aufweist, und gibt diese aus. Dies ist darauf zurückzuführen, dass ein Impuls mit einer Schwankungsbreite von 10 Volt oder mehr geliefert werden sollte, um den in dem Flüssigkristallanzeige-Paneel 10 ausgebildeten Dünnschichttransistor anzutreiben.

Mit anderen Worten ist dann, wenn das Flüssigkristallanzeige- Paneel 10 PMOS-Dünnschichttransistoren aufweist, ein Treiberimpuls zum Antreiben der PMOS-Dünnschichttransistoren, die in der Abtastschaltmatrix 15 und in dem Pixelbereich 12 vorhanden sind, erforderlich, um eine Schwankungsbreite von 10 Volt oder mehr in einer negativen Richtung zu erreichen. Um einen derartigen Treiberimpuls zu liefern, muss ein Impuls mit einer Schwankungsbreite von 10 Volt oder mehr in einer negativen Richtung an die Gate- und Datenschieberegister 14 und 16 als Taktsignal angelegt werden. Wenn der externe Schaltkreis mit einem Signalchip wie dem Steuerchip 22 implementiert ist, kann ein Taktsignal mit einer Schwankungsbreite innerhalb von 10 Volt leicht erzeugt werden, aber eine Spannung mit einer Schwankungsbreite von mehr als 10 Volt oder mit einem negativen Wert ist schwierig zu erzeugen. Mit anderen Worten ist es schwierig, Vorrichtungskennwerte unter Erzeugung einer Spannung mit einer Schwankungsbreite von mehr als 10 Volt oder einer negativen Spannung sicherzustellen, und daher einen IC auf einem einzelnen Chip herzustellen. Dementsprechend ist gemäß dem Stand der Technik die Pegelschiebermatrix 24, die zum Pegelverschieben eines Treiberimpulses von 10 Volt zum Erreichen einer Schwankungsbreite von 10 Volt oder mehr einschließlich einer negativen Spannung verwendet wird, unter Verwendung eines auf der PCB 20 montierten separaten Chips implementiert. Diese Konfiguration ist insofern nachteilig, als ein auf dem PCB 20 montierter externer Schaltkreis nur unter großen Schwierigkeiten kompakt hergestellt wird. Ferner wird, da ein Taktsignal mit positiven und negativen Spannungen und einer Schwankungsbreite von 10 Volt oder mehr von dem externen Schaltkreis an das Datenschieberegister 14 und das Gateschieberegister 16 des Flüssigkristallanzeige- Paneels 10 angelegt werden muss, das Problem eines größeren Stromverbrauchs verursacht.

Zusammenfassung der Erfindung

Dementsprechend ist die vorliegende Erfindung auf ein Schieberegister gerichtet, welches nur einen Dünnschichttransistor vom gleichen Kanaltyp und einen eingebauten Pegelschieber verwendet.

Ein Vorteil der vorliegenden Erfindung besteht darin, dass ein Schieberegister geschaffen wird, welches nur einen Dünnschichttransistor des gleichen Kanaltyps verwendet und einen eingebauten Pegelschieber aufweist, welcher den minimalen Spannungspegel eines Eingangssignals verringern kann.

Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass ein Abtasttreiber mit einem Schieberegister mit einem eingebauten Pegelschieber geschaffen wird.

Noch ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass ein Datentreiber mit einem Schieberegister mit einem eingebauten Pegelschieber geschaffen wird.

Noch ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass eine Flüssigkristallanzeige mit einem Schieberegister mit einem eingebauten Pegelschieber geschaffen wird.

Um diese und weitere Vorteile der Erfindung zu erreichen, weist ein Schieberegister mit einem eingebauten Pegelschieber gemäß der vorliegenden Erfindung eine Mehrzahl von kaskadenartig angeschlossenen Stufen zum Verschieben eines über einen Eingangsanschluss eingegebenen Startimpulses und zum sequentiellen Ausgeben des verschobenen Impulses und eine Mehrzahl von Pegelschiebern zum Pegelschieben eines Spannungspegels des von jeder der Stufen angelegten verschobenen Impulses und zu dessen Ausgeben auf.

Ein Abtasttreiber zum Anlegen eines Abtastimpulses an Abtastleitungen eines Anzeigepaneels gemäß der vorliegenden Erfindung weist ein Schieberegister mit einer Mehrzahl von kaskadenartig angeschlossenen Stufen zum Verschieben eines über einen Eingangsanschluss eingegebenen Startimpulses und zum sequentiellen Ausgeben des verschobenen Impulses und mit einer Mehrzahl von Pegelschiebern zum Pegelschieben eines Spannungspegels des von jeder der Stufen angelegten verschobenen Impulses und zu dessen Ausgeben als Abtastimpuls auf.

Ein Datentreiber zum Anlegen eines Videosignals an Datenleitungen eines Anzeigepaneels gemäß der vorliegenden Erfindung weist eine Abtastschaltmatrix zum Abtasten und Ausgeben des Videosignals in Antwort auf ein Eingangsabtastsignal und ein Schieberegister auf, welches eine Mehrzahl von Stufen, die konkav angeschlossen sind, um einen über einen Eingangsanschluss eingegebenen Startimpuls zu verschieben und den verschobenen Impuls sequentiell auszugeben, und eine Mehrzahl von Pegelschiebern zum Pegelschieben eines Spannungspegels des verschobenen Impulses, welcher von jeder der Stufen angelegt wird, und zu dessen Ausgeben als Abtastsignal, aufweist.

Ein Flüssigkristallanzeige gemäß der vorliegenden Erfindung weist ein Flüssigkristallanzeige-Paneel mit einer Flüssigkristallzellenmatrix zum Anzeigen eines Bildes, einen Abtasttreiber zum Anlegen eines Abtastimpulses an Abtastleitungen des Flüssigkristallanzeige-Paneels und einen Datentreiber zum Anlegen eines Videosignals an Datenleitungen des Flüssigkristallanzeige-Paneels auf. Hierbei weist der Abtasttreiber ein erstes Schieberegister mit einer Mehrzahl erster, konkav (richtig: "kaskadenartig") angeschlossener Stufen zum Verschieben eines über einen Eingangsanschluss eingegebenen Startimpulses und sequentiellen Ausgeben des verschobenen Impulses auf, sowie eine Mehrzahl von ersten Pegelschiebern, um den Spannungspegel des von jedem der ersten Stufen angelegten verschobenen Impulses zu verschieben und ihn als Abtastsignal auszugeben. Der Datentreiber weist eine Abtastschaltmatrix zum Abtasten und Ausgeben des Videosignals in Antwort auf ein Eingangsabtastsignal auf, sowie ein zweites Schieberegister, welches aufweist: eine Mehrzahl zweiter Stufen, die konkav zum Verschieben eines über einen Eingangsanschluss eingegebenen Startimpulses und sequentiellen Ausgeben des verschobenen Impulses angeschlossen sind, und eine Mehrzahl zweiter Pegelschieber, um einen Spannungspegel des verschobenen Impulses, der von jeder der zweiten Stufen angelegt wird, zu verschieben und ihn als Abtastsignal auszugeben.

Hierbei weisen das erste und zweite Schieberegister Dünnschichttransistoren von ausschließlich dem gleichen Kanaltyp auf.

Insbesondere weisen das erste und das zweite Schieberegister Dünnschichttransistoren ausschließlich vom P-Kanaltyp auf.

Die Pegelschieber verschieben den minimalen Spannungspegel des verschobenen Impulses auf eine negative Spannung und geben ihn aus.

Jede der ersten Stufe und der zweiten Stufe weist einen Ausgangspuffer zum Auswählen und Ausgeben entweder eines ersten Taktsignals oder einer ersten Versorgungsspannung gemäß Spannungen eines ersten Knotens und eines zweiten Knotens, einen ersten Controller zum Steuern des ersten Knotens gemäß dem Startimpuls und einen zweiten Controller zum Steuern des zweiten Knotens gemäß dem Startimpuls und einem zweiten Taktsignal auf.

Der erste Controller weist einen ersten Transistor mit einem Leitungskanal zwischen dem Startimpuls und dem ersten Knoten und mit einer Steuerelektrode auf, welche den Leitungskanal gemäß dem Startimpuls steuert.

Der erste Controller weist einen zweiten Transistor mit einem Leitungskanal zwischen einem Ausgangsanschluss des ersten Transistors und dem ersten Knoten und mit einer Steuerelektrode auf, welche den Leitungskanal gemäß einem dritten Taktsignal steuert.

Der erste Controller weist ferner einen dritten Transistor mit einem Leitungskanal zwischen dem ersten Knoten und einer Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode auf, welche den Leitungskanal gemäß einer Spannung an dem zweiten Knoten steuert.

Der zweite Controller weist einen vierten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung einer zweiten Versorgungsspannung und dem zweiten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert, und einen fünften Transistor mit einem Leitungskanal zwischen dem zweiten Knoten und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem Startimpuls steuert, auf.

Der Ausgangspuffer weist einen sechsten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung des ersten Taktsignals und einer Ausgangsleitung der Stufe und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem ersten Knoten steuert, und einen siebten Transistor mit einem Leitungskanal zwischen der Ausgangsleitung der Stufe und einer Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem zweiten Knoten steuert, auf.

Der Ausgangspuffer weist einen ersten Kondensator, der zwischen der Steuerelektrode des sechsten Transistors und der Ausgangsleitung der Stufe zum Urladen einer Spannung der Steuerelektrode angeschlossen ist, auf.

Jeder der Pegelschieber weist einen Ausgangsteil zum Auswählen und Ausgeben entweder der ersten Versorgungsspannung oder einer dritten Versorgungsspannung entsprechend einer Spannung an einem dritten Knoten und einen dritten Controller zum Steuern des dritten Knotens entsprechend einem vierten Taktsignal und dem ersten Knoten auf.

Der dritte Controller weist einen achten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und einer Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem vierten Taktsignal steuert, und einen neunten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung der dritten Versorgungsspannung und dem dritten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem ersten Knoten steuert, auf.

Der Ausgangsteil weist einen zehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und der Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem dritten Knoten steuert; und einen elften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem vierten Taktsignal steuert, auf.

Der Pegelschieber weist einen zwölften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem zweiten Knoten steuert, um zu verhindern, dass eine Ausgangsspannung der Ausgangsleitung des Pegelschiebers durch ein äußeres Rauschen verzerrt wird, auf.

Der Pegelschieber weist ferner einen dreizehnten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und dem Pegelschieber und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem zweiten Knoten steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers durch einen Leckstrom des zehnten Transistors verzerrt wird, wenn sich der dritte Knoten in einem schwebenden Zustand befindet, auf.

Der Pegelschieber weist ferner einen vierzehnten Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem dritten Taktsignal steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers infolge Einschaltens des zehnten Transistors verzerrt wird, was dadurch verursacht wird, dass der neunte Transistor entsprechend der Spannung an dem ersten Knoten in einem Intervall, zu dem der Startimpuls eingegeben wird, eingeschaltet wird, auf.

Der Pegelschieber weist ferner einen fünfzehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und einer Eingangsleitung des neunten Transistors und mit einer Steuerelektrode, welche den Leitungskanal gemäß der dritten Versorgungsspannung steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers infolge eines Leckstroms des neunten Transistors verzerrt wird, auf.

Der Ausgangsteil weist ferner einen zweiten Kondensator, der zwischen der Steuerelektrode des zehnten Transistors und der Ausgangsleitung des Pegelschiebers angeschlossen ist, zum Urladen einer Spannung der Steuerelektrode auf.

Die dritte Versorgungsspannung weist den höchsten Spannungspegel auf, dann folgt die zweite Versorgungsspannung, und die erste Versorgungsspannung hat den niedrigsten Spannungspegel.

Die Phasen des ersten bis vierten Taktsignals sind um ein Taktsignal in der Reihenfolge erstes, viertes, zweites und drittes Taktsignal verzögert, und das dritte Taktsignal weist die gleiche Phase wie der Startimpuls auf.

Hier weist der dritte Controller auf: einen achten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und einer Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert, und einen neunten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung der dritten, Versorgungsspannung und dem dritten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem ersten Knoten steuert, und der Ausgangsteil weist auf: einen zehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und der Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem dritten Knoten steuert, und einen elften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert.

Hier überlappt ein Ausgangsimpuls von dem Pegelschieber partiell mit einem Ausgangsimpuls des vorherigen Pegelschiebers.

Ein Dünnschichttransistor, welcher in dem Flüssigkristallanzeige-Paneel, dem Abtasttreiber und dem Datentreiber enthalten ist, weist polykristallines Silizium zur Verwendung für die halbleitende Schicht auf, und der Abtasttreiber und der Datentreiber sind in dem Flüssigkristallanzeige-Paneel eingebaut.

Es versteht sich, dass sowohl die vorherige allgemeine Beschreibung als auch die nachfolgende detaillierte Beschreibung beispielhaft sind und zur Erläuterung dienen, und dass sie eine nähere Erläuterung der Erfindung, wie sie beansprucht ist, angeben sollen.

Kurze Beschreibung der Zeichnungen

Die beigefügten Zeichnungen, die einbezogen sind, um ein weiteres Verständnis der Erfindung zu liefern, und in die Beschreibung aufgenommen sind und einen Teil von dieser darstellen, zeigen Ausführungsformen der Erfindung und dienen gemeinsam mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern.
In den Zeichnungen:
Fig. 1 zeigt ein schematisches Blockdiagramm, welches eine Konfiguration einer Flüssigkristallanzeige unter Verwendung von polykristallinem Silizium gemäß dem Stand der Technik darstellt;
Fig. 2 zeigt ein detailliertes Blockdiagramm eines in Fig. 1 gezeigten Schieberegisters;
Fig. 3 zeigt Eingangs- und Ausgangswellenformen des in Fig. 2 gezeigten Schieberegisters;
Fig. 4 zeigt ein Blockdiagramm, welches eine Konfiguration eines Schieberegisters mit einem Pegelschieber gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 5A-5C zeigen Eingangs- und Ausgangswellenformen des in Fig. 4 gezeigten Schieberegisters;
Fig. 6 zeigt ein detailliertes Schaltungsdiagramm eines Schieberegisters mit einem Pegelschieber gemäß der ersten Ausführungsform der vorliegenden Erfindung;
Fig. 7 zeigt Eingangs- und Ausgangswellenformen des in Fig. 6 gezeigten Schieberegisters;
Fig. 8 zeigt ein detailliertes Schaltungsdiagramm eines Schieberegisters mit einem Pegelschieber gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 9 zeigt Eingangs- und Ausgangswellenformen des in Fig. 8 gezeigten Schieberegisters;
Fig. 10 zeigt ein detailliertes Schaltungsdiagramm eines Schieberegisters mit einem Pegelschieber gemäß der dritten Ausführungsform der vorliegenden Erfindung; und
Fig. 11 zeigt ein schematisches Blockdiagramm, welches eine Konfiguration einer Flüssigkristallanzeige in Bauweise mit polykristallinem Silizium zeigt, welche ein Schieberegister mit einem Pegelschieber gemäß einer Ausführungsform der vorliegenden Erfindung aufweist.

Detaillierte Beschreibung der dargestellten Ausführungsformen

Nachfolgend wird detailliert auf Ausführungsformen der vorliegenden Erfindung Bezug genommen, von der Beispiele in den beigefügten Zeichnungen dargestellt sind.
Gemäß Fig. 4 ist ein Blockdiagramm eines Schieberegisters mit einem eingebauten Pegelschieber gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt.
Das Schieberegister mit dem eingebauten Pegelschieber weist eine Schiebestufenmatrix 32 auf, die aus n Schiebestufen ST1 bis STn besteht, welche an einer Eingangsleitung eines Startimpulses SP kaskadenartig angeschlossen sind, und eine Pegelschiebermatrix 34, die aus Pegelschiebern LS1 bis LSn besteht, welche an jeden Ausgangsanschluss der Stufen ST1 bis STn angeschlossen sind.
In der Schieberegistermatrix 32 wird der Startimpuls SP in die erste Stufe ST1 eingegeben, und Ausgangssignale jeder der vorherigen Stufen werden entsprechend in die zweiten bis n- ten Stufen ST2 bis STn eingegeben. Die Stufen ST1 bis STn empfangen drei Taktsignale der ersten bis vierten Taktsignale C1 bis C4. Jedes der ersten bis vierten Taktsignale C1 bis C4 weist eine sequentiell verzögerte Phase auf, wie in Fig. 5A gezeigt ist. Die Stufen ST1 bis STn verschieben den Startimpuls SP mit Hilfe der drei empfangenen Taktsignale, um sequentiell Schiebesignale SO1, SO2,. . ., SOn auszugeben, wie in Fig. 5B gezeigt ist. In diesem Falle geben die Stufen ST1 bis STn die Ausgangssignale SO1, SO2,. . ., SOn aus, welche eine Schwankungsspannung von 10 Volt oder weniger aufweisen, und zwar mit Hilfe der Eingangstaktsignale C1 bis Cn und des Startimpulses SP. Jedes der empfangenen Taktsignale weist auch eine Schwankungsspannung von 10 Volt auf. Jeder der Pegelschieber LS1 bis LSn empfängt ein verbleibendes Taktsignal der vier Taktsignale C1 bis C4, wie in Fig. 4 gezeigt ist. Die Pegelschieber LS1 bis LSn verschieben den Pegel der Schiebesignale SO1, SO2,. . ., SOn, die von den Stufen ST1 bis STn ausgegeben worden sind, in Ausgangssignale LO1, LO2,. . ., LOn, wie in Fig. 5C gezeigt ist. Die Ausgangssignale LO1, LO2,. . ., LOn besitzen eine Schwankungsspannung von 10 Volt oder mehr. Insbesondere verschieben die Pegelschieber LS1 bis LSn die minimale Spannung der Schiebesignale SO1, SO2,. . ., SOn, die von den Stufen ST1 bis STn ausgegeben worden sind, auf eine negative Spannung (oder verschieben diese abwärts auf einen negativen Spannungspegel), und geben dann die geänderten Spannungspegel aus.
Die ausgegebenen Signale LO1, LO2,. . ., LOn von dem Schieberegister mit einem eingebauten Pegelschieber werden als Abtastimpulse verwendet, die von einem Abtast-(Gate)- treiber an die Abtast-(Gate)-leitungen angelegt werden, um sequentiell Abtast-(Gate)-leitungen eines Anzeigepaneels anzutreiben. Außerdem werden die ausgegebenen Signale LO1, LO2,. . ., LOn von dem Schieberegister mit eingebautem Pegelschieber als Abtastsignale verwendet, die von dem Datentreiber an die Abtastschalter angelegt werden, um Videosignale abzutasten und diese an die Datenleitungen des Anzeigepaneels zu liefern.
Fig. 6 zeigt eine detaillierte Schaltungskonfiguration der ersten und zweiten Stufe ST1 und SR2 und der ersten und zweiten Pegelschieber LS1 und LS2, die in Fig. 4 gezeigt sind.
Gemäß Fig. 6 weist die erste Stufe ST1 einen ersten Controller 50 auf, welcher einen Q-Knoten gemäß dem Startimpuls SP und dem vierten Taktsignal CL4 steuert, einen zweiten Controller 52, welcher einen QB-Knoten gemäß dem Startimpuls SP und dem dritten Taktsignal CL3 steuert, und einen Puffer 54, welcher entweder das erste Taktsignal C1 oder die erste Versorgungsspannung VSS auswählt und sie gemäß der Spannung des Q-Knotens und des QB-Knotens ausgibt.
Der zweite Controller 52 steuert einen siebten PMOS- Transistor T7 des Puffers 54 über den QB-Knoten, um die erste Versorgungsspannung VSS als Ausgangsspannung SO1 durch die Ausgangsleitung anzulegen. Hierzu weist der zweite Controller 52 einen vierten PMOS-Transistor T4, der zwischen einer Eingangsleitung, die die zweite Versorgungsspannung VDD liefert, einer Eingangsleitung, die das dritte Taktsignal C3 liefert, und dem QB-Knoten angeschlossen ist, und einen fünften PMOS-Transistor T5, der zwischen dem vierten PMOS- Transistor T4, der Eingangsleitung, welche den Startimpuls SP liefert, und der Eingangsleitung, welche die erste Versorgungsspannung VSS liefert, angeschlossen ist, auf.
Der Puffer 54 weist einen sechsten Transistor T6, welcher das erste Taktsignal C1 gemäß der Spannung des Q-Knotens auswählt und es an die Ausgangsleitung anlegt, und einen siebten PMOS- Transistor T7, welcher die erste Versorgungsspannung VSS gemäß der Spannung des QB-Knotens auswählt und sie an die Ausgangsleitung anlegt, auf.
Außerdem weist der erste Controller 50 ferner einen dritten PMOS-Transistor T3 auf, der zwischen dem Q-Knoten, dem QB- Knoten und der Eingangsleitung der ersten Versorgungsspannung VSS angeschlossen ist, welcher zusammen mit dem siebten PMOS- Transistor T7 den Q-Knoten zur gleichen Zeit steuert.
Außerdem weist die erste Stufe ST1 ferner einen ersten Kondensator CQ, der zwischen dem Gateanschluss und dem Sourceanschluss des sechsten PMOS-Transistors T6 angeschlossen ist, d. h. zwischen dem Q-Knoten und der Ausgangsleitung, und einen zweiten Kondensator CQB, der zwischen dem Gateanschluss und dem Sourceanschluss des siebten PMOS-Transistors T7 angeschlossen ist, d. h. zwischen dem QB-Knoten und der ersten Versorgungsspannung VSS, auf.
Der erste Pegelschieber LS1 weist einen dritten Controller 58 auf, der einen QL-Knoten gemäß dem Zustand des zweiten Taktsignals C2 und des Q-Knotens ansteuert, wobei ein Ausgangsteil 60 entweder eine negative Spannung VNEG oder die erste Versorgungsspannung VSS auswählt, um sie gemäß der Spannung des zweiten Taktsignals C2 und des QL-Knotens auszugeben.
Der dritte Controller 58 lenkt die negative Spannung VNEG so, dass diese an die Ausgangsleitung des ersten Pegelschiebers LS1 durch den Q-Knoten gemäß dem Zustand des zweiten Taktsignals C2 und des Q-Knotens angelegt wird. Hierzu weist der dritte Controller 58 einen achten PMOS-Transistor T8, der zwischen der Eingangsleitung, welche das zweite Taktsignal C2 liefert, und dem QL-Knoten angeschlossen ist, und einen neunten PMOS-Transistor T9, der zwischen der Ausgangsleitung der negativen Spannung VNEG, dem Q-Knoten der ersten Stufe ST1 und dem QL-Knoten des ersten Pegelschiebers LS1 angeschlossen ist, auf.
Der Ausgangsteil 60 weist einen zehnten PMOS-Transistor T10, welcher die negative Versorgungsspannung VNEG gemäß der Spannung des QL-Knotens auswählt, um sie an die Ausgangsleitung anzulegen, und einen elften PMOS-Transistor T11, welcher die erste Versorgungsspannung VSS auswählt, um sie an die Ausgangsleitung gemäß dem zweiten Taktsignal C2 auszugeben, auf.
Außerdem weist der erste Pegelschieber LS1 ferner einen zwölften PMOS-Transistor T12 auf, der zwischen der Ausgangsleitung des ersten Pegelschiebers LS1, dem QB-Knoten der ersten Stufe ST1 und der ersten Versorgungsspannung-VSS- Eingangsleitung angeschlossen ist, um die Verzerrung des Ausgangssignals LO1 auf der Ausgangsleitung zu verhindern. Außerdem weist der erste Pegelschieber LS1 ferner einen dritten Kondensator CQL auf, der zwischen dem Gateanschluss und dem Sourceanschluss des zehnten PMOS-Transistors T10 angeschlossen ist, d. h. zwischen dem QL-Knoten und der Ausgangsleitung des ersten Pegelschiebers LO1.
Die erste Stufe ST1 und der Pegelschieber LS1 mit der oben beschriebenen Konfiguration werden mit dem ersten bis vierten Taktsignal C1 bis C4 versorgt, welche eine Form der Phase aufweisen, die mittels eines einzelnen Taktsignals sequentiell verzögert wird, wie in Fig. 7 gezeigt ist. Hier wird die Phase des vierten Taktsignals C4 mit dem Startimpuls SP synchronisiert. Das erste bis vierte Taktsignal C1 bis C4 einschließlich dem Startimpuls SP werden als ein Impuls negativer Polarität mit einer Schwankungsspannung von 10 Volt oder weniger angelegt. In diesem Falle wird angenommen, dass der 10 Volt-Pegel ein niedriger Zustand sein soll, während der 0 Volt-Pegel ein hoher Zustand sein soll.
Bezüglich einer solchen Antriebswellenform werden der Betrieb der ersten Stufe ST1 und des Pegelschiebers LS1 nachfolgend beschrieben.
In einem Zeitintervall t1 werden dann, wenn der Startimpuls SP und das vierte Taktsignal C4 in einem hohen Zustand synchronisiert sind, der erste und zweite PMOS-Transistor T1 und T2 eingeschaltet, um hierdurch eine Spannung von etwa 2 Volt in den Q-Knoten zu laden. Folglich werden der sechste und neunte PMOS-Transistor T6 und T9 mit ihren an den Q- Knoten angeschlossenen Gateanschlüssen langsam eingeschaltet. Ferner wird der fünfte PMOS-Transistor T5 durch einen hohen Zustand des Startimpulses SP eingeschaltet, um hierdurch eine Spannung von 10 Volt von der ersten Versorgungsspannung- (VSS)-Eingangsleitung in den QB-Knoten zu laden. Dementsprechend werden der dritte und siebte PMOS-Transistor T3 und T7 mit ihren an den QB-Knoten angeschlossenen Gateanschlüssen ausgeschaltet. Im Ergebnis wird eine 10 Volt- Spannung des ersten Taktsignals C1, welches in einem niedrigen Zustand verbleibt, an die Ausgangsleitung der ersten Stufe ST1 über den eingeschalteten sechsten PMOS- Transistor T6 eingeschaltet, um die Ausgangsleitung in einem niedrigen Zustand (d. h. 10 Volt) zu laden. Auch wird eine negative Spannung VNEG von -8 Volt in den QL-Knoten durch den eingeschalteten neunten PMOS-Transistor T9 geladen, um den zehnten PMOS-Transistor T10 schwach einzuschalten, wobei allerdings, da sich der QB-Knoten im hohen Zustand befindet, der zwölfte PMOS-Transistor T12 eingeschaltet wird, um die 10 Volt-Spannung in die Ausgangsleitung des ersten Pegelschiebers LS1 zu laden.
In einem Zeitintervall t2 induzieren für den Fall, dass der Startimpuls SP und das vierte Taktsignal C4 in einen niedrigen Zustand übergehen, während das erste Taktsignal C1 in einen hohen Zustand übergeht, eine innere parasitäre Kapazität Cgs (nicht gezeigt), die zwischen dem Gateanschluss und dem Sourceanschluss des sechsten PMOS-Transistors T6 definiert wird, und die erste Kapazität CQ ein Bootstrap- Phänomen (= Urlade-Phänomen). Folglich lädt der Q-Knoten eine Spannung bis zu einem hohen Zustand von -7 Volt. Ein solches Urlade-Phänomen ist möglich, da sämtliche der ersten bis dritten PMOS-Transistoren T1 bis T3 ausgeschaltet sind, wodurch ermöglicht wird, dass der Q-Knoten in einem schwebenden Zustand vorliegt.
Dementsprechend wird der sechste PMOS-Transistor T6 eingeschaltet und lädt schnell eine hohe Spannung von 0 Volt des ersten Taktsignals C1 in die Ausgangsleitung der ersten Stufe ST1, um es der Ausgangsleitung zu ermöglichen, in einem hohen Zustand von 0 Volt zu sein. Außerdem wird der neunte PMOS-Transistor T9 eingeschaltet und lädt schnell eine negative Spannung (VNEG) von -8 Volt über den eingeschalteten zehnten PMOS-Transistor T10 in die Ausgangsleitung des ersten Pegelschiebers LS1. In diesem Falle verursachen eine innere parasitäre Kapazität Cgs (nicht gezeigt), die innerhalb des zehnten PMOS-Transistors T10 definiert ist, und der dritte Kondensator CQL ein Urlade-Phänomen an dem QL-Knoten, was wiederum einen hohen Zustand bis hinauf zu -18 Volt induziert, wodurch eine negative Spannung VNEG in die Ausgangsleitung des Pegelschiebers LS1 schnell geladen wird.
In einem Zeitintervall t3 fällt dann, wenn das erste Taktsignal C1 einen niedrigen Zustand annimmt, während das zweite Taktsignal C2 einen hohen Zustand annimmt, eine Spannung an dem Q-Knoten wieder auf etwa 2 Volt ab und eine Niedrigzustand-Spannung (d. h. 10 Volt) des ersten Taktsignals C1 wird über den eingeschalteten sechsten PMOS-Transistor T6 in die Ausgangsleitung der ersten Stufe ST1 geladen. Ferner wird der elfte PMOS-Transistor T11 über einen hohen Zustand des zweiten Taktsignals C2 eingeschaltet, um die erste Versorgungsspannung VSS von etwa 10 Volt in die Ausgangsleitung des ersten Pegelschiebers LS1 zu laden. In diesem Falle wird der achte PMOS-Transistor T8 über einen hohen Zustand des zweiten Taktsignals C2 eingeschaltet, um eine Spannung von etwa 7,2 Volt in den QL-Knoten zu laden, wodurch der zehnte PMOS-Transistor T10 ausgeschaltet wird.
In einem Zeitintervall t4 wird dann, wenn das dritte Taktsignal C3 einen hohen Zustand annimmt, der vierte PMOS- Transistor T4 eingeschaltet, um die zweite Versorgungsspannung VDD von 0 Volt in den QB-Knoten zu laden, wodurch der dritte, siebte und zwölfte PMOS-Transistor T3, T7 und T12 eingeschaltet werden. Eine Spannung von etwa 2 Volt, die in den Q-Knoten geladen ist, wird über den eingeschalteten dritten PMOS-Transistor T3 auf 10 Volt geändert, und die Ausgangsleitung der ersten Stufe ST1 bleibt über den eingeschalteten siebten PMOS-Transistor T7 bei 10 Volt. Ferner bleibt über den eingeschalteten zwölften PMOS-Transistor T12 die Ausgangsleitung des ersten Pegelschiebers LS1 bei 10 Volt. In diesem Falle verhindert der zweite Kondensator CQB, dass eine Spannung an dem QB- Knoten auf Grund eines Leckstroms von dem dritten und siebten PMOS-Transistor T3 und T7 verzerrt wird.
In einem Zeitintervall t5 wird dann, wenn das vierte Taktsignal einen hohen Zustand annimmt, der zweite PMOS- Transistor T2 eingeschaltet. Da jedoch der erste und fünfte PMOS-Transistor T1 und T5 im ausgeschalteten Zustand verbleiben, verbleibt der QB-Knoten bei 0 Volt. Folglich behalten die PMOS-Transistoren T3, T7 und T12 kontinuierlich einen ausgeschalteten Zustand bei, so dass die Ausgangsleitung der ersten Stufe ST1 und die Ausgangsleitung des ersten Pegelschiebers LS1 bei 10 Volt verbleiben.
Die zweite Stufe ST2 und der zweiten Pegelschieber LS2 besitzen die gleiche Konfiguration wie die erste Stufe ST1 und der erste Pegelschieber LS1, wie oben erwähnt wurde, bis auf den Umstand, dass die zweite Stufe ST2 und der zweite Pegelschieber LS2 unter Verwendung des Ausgangssignals der ersten Stufe ST1 an Stelle des Startimpulses SP, wie oben beschrieben wurde, betrieben werden und die Taktsignale eine Phasendifferenz um ein einzelnes Taktsignal verglichen mit dem in der ersten Stufe ST1 und dem Pegelschieber LS1 verwendeten Taktsignal aufweisen. Dementsprechend geben die zweite Stufe ST2 und der zweite Pegelschieber LS2 das pegelverschobene Signal L02 und das Signal SO2, die um ein einzelnes Taktsignal im Vergleich zu der ersten Stufe ST1 und dem Pegelschieber LS1 verschoben sind, aus.
Fig. 8 zeigt ein Schieberegister mit einem eingebauten Pegelschieber gemäß einer weiteren Ausführungsform der vorliegenden Erfindung und zeigt die detaillierte Schaltung der ersten Stufe ST1 und des ersten Pegelschiebers LS1.
Eine in Fig. 8 gezeigt erste Stufe ST1 weist die gleiche Konfiguration wie die in Fig. 6 gezeigte erste Stufe ST1 auf. Der erste Pegelschieber LS1 weist, im Vergleich zu dem in Fig. 6 gezeigten Pegelschieber LS1, ferner einen dreizehnten PMOS-Transistor T13, welcher die Verzerrung des Ausgangssignals LS1 infolge des Leckstroms des zehnten PMOS- Transistors T10 verhindert, und einen vierzehnten PMOS- Transistor T14, welcher die Verzerrung des Ausgangssignals LS1 mittels Voraufladung an dem QL-Knoten verhindert, auf. Hierzu ist der dreizehnte PMOS-Transistor T13 zwischen den QL-Knoten, den QB-Knoten und die Ausgangsleitung des ersten Pegelschiebers LS1 angeschlossen, und der vierzehnte PMOS- Transistor T14 ist zwischen die Ausgangsleitung des ersten Pegelschiebers LS1, den Gateanschluss des zweiten PMOS- Transistors T2 und die Eingangsleitung der ersten Versorgungsspannung VSS angeschlossen.
Nachfolgend werden die Betriebsweisen der ersten Stufe ST1 und des ersten Schieberegisters LS1 mit der oben genannten Konfiguration in Verbindung zu den in Fig. 9 gezeigten Antriebswellenformen beschrieben.
In einem Zeitintervall t1 werden, wenn der Startimpuls SP und das vierte Taktsignal C4 in einem hohen Zustand synchronisiert sind, der erste und zweite PMOS-Transistor T1 und T2 eingeschaltet, wodurch eine Spannung von etwa 2 Volt in den Q-Knoten geladen wird. Folglich werden der sechste und neunte PMOS-Transistor T6 und T9, deren Gateanschlüsse an den Q-Knoten angeschlossen sind, langsam eingeschaltet. Ferner wird der fünfte PMOS-Transistor T5 mittels eines hohen Zustands des Startimpulses SP eingeschaltet, um hierdurch eine Spannung von 10 Volt von der ersten Versorgungsspannungs-(VSS)-Eingangsleitung in den QB-Knoten zu laden. Dementsprechend werden der dritte und siebte PMOS- Transistor T3 und T7 mit den an dem QB-Knoten angeschlossenen Gateanschlüssen ausgeschaltet. Im Ergebnis wird eine 10 Volt- Spannung des ersten Taktsignals C1, welches im niedrigen Zustand verbleibt, an die Ausgangsleitung des Schieberegisters 56 angelegt, und zwar über den eingeschalteten sechsten PMOS-Transistor T6, um die Ausgangsleitung auf einen niedrigen Zustand (d. h. 10 Volt) zu laden. Hier wird eine negative Spannung VNEG von -8 Volt in den QL-Knoten durch den eingeschalteten zehnten PMOS- Transistor T9 vorgeladen, um das Einfließen der -8 Volt- Spannung in die Ausgangsleitung des ersten Pegelschiebers LS1 zu bewirken, wodürch das verzerrte Ausgangssignal LO1 verzerrt wird. Der vierzehnte PMOS-Transistor T14 verhindert, dass der Ausgang LO1 des ersten Pegelschiebers LS1 in dem t1- Intervall verzerrt wird. Hierzu ist der Gateanschluss des vierzehnten PMOS-Transistors T14 an den Gateanschluss des zweiten PMOS-Transistors T2 angeschlossen, während der Sourceanschluss und der Drainanschluss hiervon an die Ausgangsleitung des ersten Pegelschiebers LS1 bzw. die erste Versorgungsspannungs-(VSS)-Eingangsleitung angeschlossen sind. Ein solcher vierzehnter PMOS-Transistor T14 wird mittels eines hohen Zustands des vierten Taktsignals C4 eingeschaltet, um hierdurch die Ausgangsleitung des ersten Pegelschiebers LS1 bei 10 Volt zu halten, selbst wenn der QL- Knoten in dem t1-Intervall vorgeladen wird, so dass der zehnte PMOS-Transistor T10 eingeschaltet wird.
In einem Zeitintervall t2 induzieren, wenn der Startimpuls SP und das vierte Taktsignal C4 einen niedrigen Zustand annehmen, während das erste Taktsignal C1 einen hohen Zustand annimmt, die innere parasitäre Kapazität Cgs (nicht gezeigt), die zwischen dem Gate und der Source des sechsten PMOS- Transistors T6 definiert ist; und der erste Kondensator CQ ein Urlade-Phänomen. Folglich lädt der Q-Knoten eine Spannung bis zu einem hohen Zustand von -7 Volt. Dementsprechend wird der sechste PMOS-Transistor T6 eingeschaltet und lädt eine hohe Spannung (d. h. 0 Volt) des ersten Taktsignals schnell in die Ausgangsleitung der ersten Stufe ST1, wodurch ermöglicht wird, dass deren Ausgangsleitung sich in einem hohen Zustand von 0 Volt befindet. Außerdem wird der neunte PMOS-Transistor T9 eingeschaltet, um eine negative Spannung (VNEG) von -8 Volt in die Ausgangsleitung des ersten Pegelschiebers SL1 zu laden, und zwar über den eingeschalteten zehnten PMOS- Transistor T10. In diesem Falle induzieren die innere parasitäre Kapazität Cgs (nicht gezeigt), die innerhalb des elften PMOS-Transistors T10 ausgebildet ist, und der zweite Kondensator CQL ein Urlade-Phänomen an dem QL-Knoten, was wiederum einen hohen Zustand bis hinauf zu 18 Volt induziert, wodurch eine negative Spannung VNEG von -8 Volt schnell in die Ausgangsleitung des ersten Pegelschiebers LS1 geladen wird.
In einem Zeitintervall t3, wenn das erste Taktsignal C1 einen niedrigen Zustand annimmt, während das zweite Taktsignal C2 einen hohen Zustand annimmt, fällt eine Spannung an dem Q- Knoten wieder auf etwa 2 Volt ab und eine niedrige Zustandsspannung (d. h. 10 Volt) des ersten Taktsignals C1 wird über den eingeschalteten sechsten PMOS-Transistor T6 in die Ausgangsleitung der ersten Stufe ST1 geladen. Ferner wird der elfte PMOS-Transistor T11 mittels eines hohen Zustands des zweiten Taktsignals C2 eingeschaltet, um die erste Versorgungsspannung VSS von etwa 10 Volt in die Ausgangsleitung des ersten Pegelschiebers LS1 zu laden. In diesem Falle wird der achte PMOS-Transistor T8 mittels eines hohen Zustands des zweiten Taktsignals C2 eingeschaltet, um eine Spannung von etwa 7,2 Volt in den QL-Knoten zu laden, wodurch der zehnte PMOS-Transistor T10 abgeschaltet wird.
In einem Zeitintervall t4 wird, wenn das dritte Taktsignal C3 einen hohen Zustand annimmt, der vierte PMOS-Transistor T4 eingeschaltet, um die zweite Versorgungsspannung VDD von 0 Volt in den QB-Knoten zu laden, wodurch der dritte, siebte und zwölfte PMOS-Transistor T3, T7 und T12 eingeschaltet werden. Eine in den Q-Knoten geladene Spannung von etwa 2 Volt wird über den eingeschalteten dritten PMOS-Transistor T3 in 10 Volt entladen, und die Ausgangsleitung der ersten Stufe ST1 bleibt über den eingeschalteten PMOS-Transistor T7 bei 10 Volt. Ferner bleibt mit Hilfe des eingeschalteten zwölften PMOS-Transistors T12 die Ausgangsleitung des ersten Pegelschiebers LS1 bei 10 Volt.
Hier wird, wenn der neunte PMOS-Transistor T9 in einen ausgeschalteten Zustand übergeht, in dem QL-Knoten ein schwebender Zustand induziert. In diesem Falle wechselt der QL-Knoten langsam von einer Spannung von etwa 7 Volt in den hohen Zustand, d. h. -8 Volt, und zwar aufgrund eines Leckstroms von dem zehnten PMOS-Transistor T10. Dementsprechend wird der zehnte PMOS-Transistor T10 langsam eingeschaltet, so dass eine Spannung an der Ausgangsleitung des ersten Pegelschiebers LS1 verzerrt werden kann. Der dreizehnte PMOS-Transistor T13 verhindert, dass das Ausgangssignal LO1 des ersten Pegelschiebers LS1 in dem t4- Intervall verzerrt wird. Hierzu weist der dreizehnte PMOS- Transistor T13 einen an den QB-Knoten angeschlossenen Gateanschluss auf, während sein Sourceanschluss und sein Drainanschluss an den QL-Knoten beziehungsweise die Ausgangsleitung des ersten Pegelschiebers LS1 angeschlossen sind. Ein solcher dreizehnter PMOS-Transistor T13 wird mittels eines hohen Zustands des QB-Knotens eingeschaltet, welcher mittels des eingeschalteten vierten PMOS-Transistors T4 verursacht wird. Folglich ist der QL-Knoten elektrisch an den ersten Pegelschieber LS1 angeschlossen, um zu verhindern, dass ein schwebender Bereich erzeugt wird. Ferner wird eine Niedrigzustand-Spannung von 10 Volt an der Ausgangsleitung des ersten Pegelschiebers LS1 an den QL-Knoten angelegt, um hierdurch den zehnten PMOS-Transistor T10 in einem ausgeschalteten Zustand zu halten, so dass die Ausgangsleitung des ersten Pegelschiebers LS1 bei einem niedrigen Zustand von 10 Volt verbleiben kann.
In einem Zeitintervall t5 wird, wenn das vierte Taktsignal C4 einen hohen Zustand annimmt, der zweite PMOS-Transistor T2 eingeschaltet. Allerdings bleibt, da der erste und fünfte PMOS-Transistor T1 und T5 in einem ausgeschalteten Zustand bleiben, der QB-Knoten bei 0 Volt. Folglich behalten die PMOS-Transistoren T3, T7 und T12 kontinuierlich einen ausgeschalteten Zustand bei, so dass die Ausgangsleitung der ersten Stufe ST1 und die Ausgangsleitung des ersten Pegelschiebers LS1 bei 10 Volt verbleiben.
Fig. 10 zeigt ein Schieberegister gemäß einer anderen Ausführungsform der vorliegenden Erfindung und zeigt insbesondere eine detaillierte Schaltungskonfiguration einer ersten Stufe ST1 und eines ersten Pegelschiebers LS1.
Eine in Fig. 10 gezeigte erste Stufe ST1 hat die gleiche Konfiguration wie die in Fig. 8 gezeigte erste Stufe ST1. Der erste Pegelschieber LS1 weist im Vergleich zu dem in Fig. 8 gezeigten ersten Pegelschieber LS1 ferner einen fünfzehnten PMOS-Transistor T15 auf, um die Verzerrung des Ausgangssignals LO1 aufgrund eines Leckstroms des neunten PMOS-Transistors T9 unter Verzerrung der Spannung des QL- Knotens zu verhindern. Hierzu ist der fünfzehnte PMOS- Transistor T15 als eine Diode 66 zwischen der negativen Spannungs-VNEG-Eingangsleitung und einem Sourceanschluss des zehnten PMOS-Transistors T10 angeschlossen.
Nachfolgend werden die Betriebsweisen der ersten Stufe ST1 und des ersten Pegelschiebers LS1 mit der oben genannten Konfiguration in Verbindung mit den in Fig. 9 gezeigten Antriebswellenformen beschrieben.
In einem Zeitintervall t1 werden, wenn der Startimpuls SP und das vierte Taktsignal C4 in einem hohen Zustand synchronisiert sind, der erste und zweite PMOS-Transistor T1 und T2 eingeschaltet, um eine Spannung von etwa 2 Volt in den Q-Knoten zu laden. Folglich werden der sechste und neunte PMOS-Transistor T6 und T9, deren Gateanschlüsse an den Q- Knoten angeschlossen sind, langsam eingeschaltet. Ferner wird der fünfte PMOS-Transistor T5 über einen hohen Zustand des Startimpulses SP eingeschaltet, um hierdurch eine Spannung von 10 Volt von der Versorgungsspannungs-(VSS)- Eingangsleitung in den QB-Knoten zu laden. Dementsprechend werden der dritte und siebte PMOS-Transistor T3 und T7, deren Gateanschlüsse an den QB-Knoten angeschlossen sind, ausgeschaltet. Im Ergebnis wird eine Spannung von 10 Volt des in einem niedrigen Zustand verbleibenden ersten Taktsignals C1 an die Ausgangsleitung der ersten Stufe ST1 angelegt, und zwar über den eingeschalteten sechsten PMOS-Transistor T6, um die Ausgangsleitung auf einen niedrigen Zustand (d. h. 10 Volt) zu laden. Der vierzehnte PMOS-Transistor T14 wird mittels eines hohen Zustands des vierten Taktsignals C4 eingeschaltet, um hierdurch die Ausgangsleitung des ersten Pegelschiebers LS1 bei 10 Volt zu halten, selbst wenn der zehnte PMOS-Transistor T10 mittels Voraufladung des QL- Knotens eingeschaltet wird.
In einem Zeitintervall t2, wenn der Startimpuls SP und das vierte Taktsignal C4 einen niedrigen Zustand annehmen, während das erste Taktsignal C1 einen hohen Zustand annimmt, induzieren eine innere parasitäre Kapazität Cgs (nicht gezeigt), die zwischen dem Gate und der Source des sechsten PMOS-Transistors T6 definiert ist, und der erste Kondensator CQ ein Urlade-Phänomen. Folglich lädt der Q-Knoten auf einen hohen Zustand von -7 Volt. Dementsprechend wird der sechste PMOS-Transistor T6 eingeschaltet und lädt eine hohe Spannung (d. h. 0 Volt) des ersten Taktsignals C1 schnell in die Ausgangsleitung der ersten Stufe ST1, wodurch ermöglicht wird, dass die Ausgangsleitung der ersten Stufe ST1 bei einem hohen Zustand von 0 Volt liegt. Außerdem wird der neunte PMOS-Transistor T9 eingeschaltet, um eine negative Spannung (VNEG) von -8 Volt in die Ausgangsleitung des ersten Pegelschiebers LS1 über den eingeschalteten zehnten PMOS- Transistor T10 zu laden.
Andererseits hängt die Spannung an dem QL-Knoten wesentlich von einer Schwellenspannung Vth eines PMOS-Transistors ab. Dementsprechend kann aufgrund einer Differenz der Schwellenspannung Vth eine in die Ausgangsleitung des ersten Pegelschiebers LS1 geladene Hochzustand-Spannung verzerrt werden. Insbesondere erzeugt, wenn der Q-Knoten auf etwa -7 Volt ansteigt, der QL-Knoten auch ein Urlade-Phänomen, und zwar über eine parasitäre Kapazität Cgs des eingeschalteten neunten PMOS-Transistors T9 und des dritten Kondensators CQL, so dass er eine bis hinauf zu -18 Volt ansteigende Spannung aufweist. Hier geht dann, wenn die Schwellenspannung Vth des PMOS-Transistors -3 Volt beträgt, der neunte PMOS-Transistor T9 in einen ausgeschalteten Zustand unter der Bedingung über, das Vgs = 1 Volt und Vds = -10 Volt, so dass eine in den QL- Knoten geladene Spannung von -18 Volt gehalten werden kann, um eine an der Ausgangsleitung des ersten Pegelschiebers LS1 anliegende Spannung von -8 Volt ohne jegliche Verzerrung aufrechtzuerhalten, und zwar über den eingeschalteten zehnten PMOS-Transistor T10. Andererseits, wenn die Schwellenspannung Vth des PMOS-Transistors -1 Volt beträgt, wird eine in den QL-Knoten geladene Spannung von -18 Volt mittels eines Leckstroms von dem neunten PMOS-Transistor T9 auf -8 Volt entladen, so dass ein Spannungsverzerrungsphänomen auftritt, was bewirkt, dass eine Spannung an der Ausgangsleitung des ersten Pegelschiebers LS1 auf etwa -6,9 Volt abfällt. Um einen solchen Leckstrom von dem neunten PMOS-Transistor T9 abzusperren, wird der fünfzehnte PMOS-Transistor T15 ferner als eine Diode 66 zwischen der negativen Spannungs-(VNEG)- Eingangsleitung und dem neunten PMOS-Transistor T9 eingeführt.
In einem Zeitintervall t3, wenn das erste Taktsignal C1 einen niedrigen Zustand annimmt, während das zweite Taktsignal C2 einen hohen Zustand annimmt, fällt eine Spannung an dem Q- Knoten wieder auf etwa 2 Volt ab und eine Niedrigzustand- Spannung (d. h. 10 Volt) des ersten Taktsignals C1 wird über den eingeschalteten sechsten PMOS-Transistor T6 in die Ausgangsleitung der ersten Stufe ST1 geladen. Ferner wird der achte PMOS-Transistor T8 mittels eines hohen Zustands des zweiten Taktsignals C2 eingeschaltet, um eine Spannung von etwa 7,2 Volt in den QL-Knoten zu laden, wodurch der zehnte PMOS-Transistor T10 abgeschaltet wird. Zur selben Zeit wird der elfte PMOS-Transistor T11 mittels eines hohen Zustands des zweiten Taktsignals C2 eingeschaltet, um die erste Versorgungsspannung VSS von etwa 10 Volt in die Ausgangsleitung des ersten Pegelschiebers LS1 zu laden.
In einem Zeitintervall t4, wenn das dritte Taktsignal C3 einen hohen Zustand annimmt, wird der vierte PMOS-Transistor T4 eingeschaltet, um die zweite Versorgungsspannung VDD von 0 Volt in den QB-Knoten zu laden, wodurch der dritte, siebte und dreizehnten PMOS-Transistor T3, T7 und T13 eingeschaltet werden. Eine in den Q-Knoten geladene Spannung von etwa 2 Volt wird über den eingeschalteten dritten PMOS-Transistor T3 auf 10 Volt entladen, und die Ausgangsleitung der ersten Stufe ST1 bleibt über den eingeschalteten siebten Transistor T7 bei 10 Volt. Ferner bleibt mit Hilfe des eingeschalteten dreizehnten PMOS-Transistors T13 die Ausgangsleitung des ersten Pegelschiebers LS1 bei dem niedrigen Zustand von 10 Volt.
In einem Zeitintervall t5 wird, wenn das vierte Taktsignal C4 einen hohen Zustand annimmt, der zweite PMOS-Transistor T2 eingeschaltet. Allerdings bleibt, da der erste und fünfte PMOS-Transistor T1 und T5 in einem abgeschalteten Zustand bleiben, der QB-Knoten bei 0 Volt. Folglich erhalten die PMOS-Transistoren T3, T7 und T12 kontinuierlich einen ausgeschalteten Zustand aufrecht, so dass die Ausgangsleitung der ersten Stufe ST1 und die Ausgangsleitung des ersten Pegelschiebers LS1 in dem niedrigen Zustand von 10 Volt verbleiben.
Wie oben beschrieben wurde, gibt das Schieberegister mit dem eingebauten Pegelschieber gemäß der vorliegenden Erfindung ein Schiebesignal mit einer Schwankungsspannung von 10 Volt oder mehr unter Verwendung eines Taktsignals und eines Startimpulses mit einer Schwankungsspannung von 10 Volt oder weniger aus. Insbesondere kann das Schieberegister mit dem eingebauten Pegelschieber gemäß der vorliegenden Erfindung den minimalen Spannungspegel in einer negativen Richtung unter Verwendung von lediglich PMOS-Transistoren aufweisen. Das Schieberegister mit solch einem eingebauten Pegelschieber kann an einem Gate-(Abtast)-Treiber und einem Datentreiber der in Fig. 11 gezeigten Flüssigkristallanzeige und einer Elektrolumineszenz-EL-Anzeigevorrichtung angelegt werden.
Hier ist dann, wenn das oben genannte Schieberegister mit dem eingebauten Pegelschieber an einen Datentreiber angelegt wird, ein Schaltungsbetrieb mit einer größeren Geschwindigkeit erforderlich. Wenn jedoch der Pegelschieber LS eine schlechte Abfallzeitcharakteristik aufweist, muss das dritte Taktsignal C3 anstelle des zweiten Taktsignals C2 in den achten und elften PMOS-Transistor T8 und T11, die in dem Pegelschieber LS enthalten sind, eingegeben werden, um eine Überlappungsantrieb zu schaffen. Insbesondere werden, wenn das zweite Taktsignal C2, wie oben beschrieben, in den achten und elften PMOS-Transistor T8 und T11 eingegeben wird, der achte und elfte PMOS-Transistor T8 und T11 mittels eines hohen Zustands des zweiten Taktsignals C2 in dem t3-Intervall eingeschaltet und laden die Ausgangsleitung des Pegelschiebers LS in einen niedrigen Zustand von 10 Volt. Auf der anderen Seite werden, wenn das dritte Taktsignal C3 in den achten und elften PMOS-Transistor T8 und T11 eingegeben wird, der achte und elfte PMOS-Transistor T8 und T11 mittels eines niedrigen Zustands des zweiten Taktsignals C2 in dem t3-Intervall ausgeschaltet, um die Ausgangsleitung des Pegelschiebers in einem hohen Zustand von -8 Volt zu halten. Daraufhin werden der achte und elfte Transistor T8 und T11 mittels eines hohen Zustands des dritten Taktsignals C3 in dem t4-Intervall eingeschaltet und laden die Ausgangsleitung des Pegelschiebers LS in einen niedrigen Zustand von 10 Volt. Dementsprechend bleibt der Pegelschieber über die Zeitintervalle t3 und t4 in einem hohen Zustand. In diesem Falle überlappt sich die Ausgangswellenform in dem Zeitintervall t3, welche eine schlechte Abfallcharakteristik aufweist, mit der Ausgangswellenform des Pegelschiebers der vorherigen Stufe, so dass dessen Verwendung verhindert wird, wohingegen die Ausgangswellenform in dem Zeitintervall t4, welche in einem stabilen hohen Zustand verbleibt, als Abtastsignal verwendet wird.
Fig. 11 zeigt schematisch eine Konfiguration von einer LCD mit der Bauweise von polykristallinem Silizium gemäß einer Ausführungsform der vorliegenden Erfindung.
Mit Bezug auf Fig. 11 weist die LCD ein mit einem Bildanzeigebereich 39 versehenes Flüssigkristallanzeige- Paneel 30, ein Datenschieberegister 51, ein Gateschieberegister 53 und eine Abtastschaltmatrix 35, eine gedruckte Leiterplatte PCB 40 mit einem Steuerchip 42 mit integrierter Steuerschaltung und einem auf der PCB montierten Datentreiber-IC und eine flexible gedruckte Schaltungs-FPC- Schicht 44 zum elektrischen Anschluss des Flüssigkristallanzeige-Paneels 30 an die PCB 40 auf.
Der Bildanzeigebereich 39, das Datenschieberegister 51, die Abtastschaltmatrix 35 und das Gateschieberegister 53, die in dem Flüssigkristallanzeige-Paneel 30 enthalten sind, werden in dem gleichen Prozess hergestellt. In diesem Falle sind sämtliche der in dem Flüssigkristallanzeige-Paneel 30 enthaltenen Dünnschichttransistoren nur als NMOS- oder PMOS- Dünnschichttransistoren konfiguriert, so dass die Anzahl der Herstellungsprozesse minimiert und die Zuverlässigkeit der LCD erhöht wird.
Der Bildanzeigebereich 39 weist Flüssigkristallzellen LC auf, die in einer Matrixstruktur angeordnet sind, um ein Bild anzuzeigen, und in einer Punktsequenzweise angetrieben werden. Jede der Flüssigkristallzellen LC enthält ein Schaltungselement, welches an den Schnittpunkten zwischen einer Gateleitung GL und einer Datenleitung DL angeschlossen ist. Jedes Schaltelement weist einen aus polykristallinem Silizium hergestellten Dünnschichttransistor TFT auf. Der aus polykristallinem Silizium hergestellte Dünnschichttransistor IFT besitzt eine Ladungsmobilität, die 100-mal größer als bei amorphem Silizium ist, wodurch eine hohe Ansprechgeschwindigkeit gewährleistet wird. Die Datenleitungen DL empfangen Videosignale über die Abtastschaltmatrix 35. Die Gateleitungen GL empfangen Abtastimpulse über das Gateschieberegister 53.
Das Gateschieberegister 53 weist eine Schiebestufenmatrix 36, die aus einer Mehrzahl von Stufen, wie oben beschrieben, besteht, sowie eine Pegelschiebermatrix 38 auf, die aus Pegelschiebern besteht, von denen jeder zwischen den Schiebestufen und den Gateleitungen GL angeschlossen ist.
Die Stufen der Schiebestufenmatrix 36 verschieben den Startimpuls SP von dem Steuerchip 42, so dass der verschobene Impuls sequentiell an die Pegelschieber angelegt wird.
Die Pegelschieber der Pegelschiebermatrix 38 erhöhen eine Schwankungsspannung des verschobenen Impulses von der Stufe, um den verschobenen Impuls mit einer erhöhten Schwankungsspannung an die Gateleitungen GL als einen Abtastimpuls anzulegen. Beispielsweise verschiebt die Pegelschiebermatrix 38 den Pegel eines verschobenen Signals mit einer Schwankungsspannung von 10 Volt oder weniger, welches von der Schiebestufenmatrix 36 eingegeben wurde, so dass er eine Schwankungsbreite von 10 Volt oder mehr einschließlich einer negativen Spannung aufweist, und gibt das pegelverschobene Signal als einen Abtastimpuls aus.
Das Datenschieberegister 51 weist eine Schiebestufenmatrix 31, die aus einer Mehrzahl von Stufen wie oben beschrieben besteht, sowie eine Pegelschiebermatrix 38 auf, die aus Pegelschiebern besteht, von denen jeder zwischen den Schiebestufen und den Abtastschaltern der Abtastschaltmatrix 35 angeschlossen ist.
Die Stufen der Schiebestufenmatrix 31 verschieben den Startimpuls SP von dem Steuerchip 42 so, dass der verschobene Impuls sequentiell an die Pegelschieber angelegt wird.
Die Pegelschieber der Pegelschiebermatrix 33 erhöhen eine Schwankungsspannung des verschobenen Impulses von der Stufe, um den verschobenen Impuls mit einer vergrößerten Schwankungsspannung an die Abtastschalter als ein Abtastsignal anzulegen. Beispielsweise verschiebt die Pegelschiebermatrix 33 ein verschobenes Signal mit einer Schwankungsspannung von 10 Volt oder weniger, welches von der Schiebestufenmatrix 31 eingegeben wurde, so dass es eine Schwankungsbreite von 10 Volt oder mehr einschließlich einer negativen Spannung aufweist, und gibt das pegelverschobene Signal als ein Abtastsignal aus.
Die Abtastschaltmatrix 35 weist eine Mehrzahl von Abtastschaltern (nicht gezeigt) auf, deren Ausgangsanschlüsse an die Datenleitungen DL angeschlossen sind und mit dem von dem Datenschieberegister 51 eingegebenen Abtastsignal angetrieben werden. Die Abtastschalter tasten Videosignale, die von dem Steuerchip 42 eingegeben wurden, sequentiell in Antwort auf das Abtastsignal ab, um die abgetasteten Videosignale an die Datenleitungen DL anzulegen.
Ein (nicht gezeigter) Steuerschaltkreis, welcher in dem Steuerchip 42 enthalten ist, sendet von außen daran angelegte Videodaten an einen (nicht gezeigtes) Datentreiber-IC und liefert über die FPC-Schicht 44 Antriebssteuersignale, die für das Datenschieberegister 51 und das Gateschieberegister 53 erforderlich sind. In diesem Falle weist jedes der Abtastsignale, die von dem Steuerchip 42 an das Datenschieberegister 51 und das Gateschieberegister 53 angelegt wurden, eine Schwankungsspannung von 10 Volt oder weniger auf, so dass es möglich ist, den Stromverbrauch zu reduzieren. Das Datentreiber-IC wandelt Videodaten, die von dem Steuerschaltkreis eingegeben wurden, in analoge Signale um und legt diese über die FPC-Schicht 44 an die Abtastschaltmatrix 35 an.
Wie oben beschrieben wurde, kann das Schieberegister mit dem eingebauten Pegelschieber gemäß der vorliegenden Erfindung einen eingebauten Pegelschieber aufweisen, wobei nur Dünnschichttransistoren des gleichen Typs mit polykristallinem Silizium verwendet werden, so dass es möglich ist, den minimalen Spannungspegel des Eingangssignals in einer negativen Richtung hinunter zu verschieben und es als ein Schiebesignal auszugeben. Dementsprechend werden die Schwankungsbreiten der Taktsignale und des Startimpulses, der an das Schieberegister angelegt wird, zum Vermindern des Stromverbrauchs reduziert.
Das Schieberegister mit dem eingebauten Pegelschieber gemäß der vorliegenden Erfindung kann auch auf eine Elektrolumineszenz-(EL)-Anzeigevorrichtung unter Verwenden von polykristallinem Silizium oder den Gate-(Abtast)- und Datentreibern des Anzeigepaneels der Flüssigkristallanzeige angewandt werden. In diesem Falle kann es im gleichen Prozess als eine Pixelmatrix gebildet werden, um in dem Anzeigepaneel eingebaut zu werden, so dass es möglich wird, die Schwankungsbreite der Taktsignale und der an das Anzeigepaneel gelieferten Startimpulse zu reduzieren, wodurch der Stromverbrauch verringert wird.
Es versteht sich für den Fachmann, dass diverse Modifikationen und Variation in der vorliegenden Erfindung durchgeführt werden können, ohne dass der Grundgedanke oder die Reichweite der Erfindung verlassen werden. Folglich ist es beabsichtigt, dass die vorliegende Erfindung Modifikationen und Variationen der Erfindung abdeckt, sofern diese in der Reichweite der beigefügten Ansprüche und ihrer Äquivalente liegen.

Claims

1. Flüssigkristallanzeige, aufweisend:
ein Flüssigkristallanzeige-Paneel mit einer Flüssigkristallzellenmatrix zum Anzeigen eines Bildes;
einen Abtasttreiber zum Anlegen eines Abtastimpulses an Abtastleitungen des Flüssigkristallanzeige-Paneels; und
einen Datentreiber zum Anlegen eines Videosignals an Datenleitungen des Flüssigkristallanzeige-Paneels, und
wobei der Abtasttreiber ein erstes Schieberegister mit einer Mehrzahl erster, konkav (richtig: "kaskadenartig") angeschlossener Stufen zum Verschieben eines durch einen Eingangsanschluss eingegebenen Startimpulses und zum sequentiellen Ausgeben des verschobenen Impulses sowie eine Mehrzahl von ersten Pegelschiebern, um den Spannungspegel des von jedem der ersten Stufen angelegten verschobenen Impulses zu verschieben und ihn als das Abtastsignal auszugeben, aufweist und
wobei der Datentreiber eine Abtastschaltmatrix zum Abtasten und Ausgeben des Videosignals in Antwort auf ein Eingangsabtastsignal sowie ein zweites Schieberegister aufweist, welches aufweist: eine Mehrzahl zweiter Stufen, die kaskadenartig zum Verschieben eines durch einen Eingangsanschluss eingegebenen Startimpulses und zum sequentiellen Ausgeben des verschobenen Impulses angeschlossen sind und eine Mehrzahl zweiter Pegelschieber, um einen Spannungspegel des verschobenen Impulses, der von jeder der zweiten Stufen angelegt wird, zu verschieben und ihn als das Abtastsignal auszugeben.

2. Flüssigkristallanzeige gemäß Anspruch 1, wobei das erste und zweite Schieberegister Dünnschichttransistoren von ausschließlich dem gleichen Kanaltyp aufweisen.

3. Flüssigkristallanzeige gemäß Anspruch 2, wobei das erste und zweite Schieberegister Dünnschichttransistoren ausschließlich vom P-Kanaltyp aufweisen.

4. Flüssigkristallanzeige gemäß Anspruch 1, wobei der erste und zweite Pegelschieber den minimalen Spannungspegel des verschobenen Impulses auf eine negative Spannung verschieben und sie ausgeben.

5. Flüssigkristallanzeige gemäß Anspruch 1, wobei jede der ersten Stufen und der zweiten Stufen aufweist:
einen Ausgangspuffer zum Auswählen und Ausgeben entweder eines ersten Taktsignals oder einer ersten Versorgungsspannung gemäß Spannungen eines ersten Knotens und eines zweiten Knotens;
einen ersten Controller zum Steuern des ersten Knotens gemäß dem Startimpuls; und
einen zweiten Controller zum Steuern des zweiten Knotens gemäß dem Startimpuls und einem zweiten Taktsignal.

6. Flüssigkristallanzeige gemäß Anspruch 5, wobei der erste Controller aufweist:
einen ersten Transistor mit einem Leitungskanal zwischen dem Startimpuls und dem ersten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem Startimpuls steuert.

7. Flüssigkristallanzeige gemäß Anspruch 6, wobei der erste Controller ferner aufweist: einen zweiten Transistor mit einem Leitungskanal zwischen einem Ausgangsanschluss des ersten Transistors und dem ersten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß einem dritten Taktsignal steuert.

8. Flüssigkristallanzeige gemäß Anspruch 7, wobei der erste Controller ferner aufweist: einen dritten Transistor mit einem Leitungskanal zwischen dem ersten Knoten und einer Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem zweiten Knoten steuert.

9. Flüssigkristallanzeige gemäß Anspruch 8, wobei der zweite Controller aufweist:
einen vierten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung einer zweiten Versorgungsspannung und dem zweiten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert; und
einen fünften Transistor mit einem Leitungskanal zwischen dem zweiten Knoten und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem Startimpuls steuert.

10. Flüssigkristallanzeige gemäß Anspruch 9, wobei der Ausgangspuffer aufweist:
einen sechsten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung des ersten Taktsignals und einer Ausgangsleitung der Stufe und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem ersten Knoten steuert; und
einen siebten Transistor mit einem Leitungskanal zwischen der Ausgangsleitung der Stufe und einer Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem zweiten Knoten steuert.

11. Flüssigkristallanzeige gemäß Anspruch 10, wobei der Ausgangspuffer ferner aufweist:
einen ersten Kondensator, der zwischen der Steuerelektrode des sechsten Transistors und der Ausgangsleitung der Stufe zum Urladen einer Spannung der Steuerelektrode angeschlossen ist.

12. Flüssigkristallanzeige gemäß Anspruch 10, wobei jeder der Pegelschieber aufweist:
einen Ausgangsteil zum Auswählen und Ausgeben entweder der ersten Versorgungsspannung oder einer dritten Versorgungsspannung gemäß einer Spannung an einem dritten Knoten; und
einen dritten Controller zum Steuern des dritten Knotens gemäß einem vierten Taktsignal und dem ersten Knoten.

13. Flüssigkristallanzeige gemäß Anspruch 12, wobei der dritte Controller aufweist:
einen achten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und einer Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem vierten Taktsignal steuert; und
einen neunten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung der dritten Versorgungsspannung und dem dritten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem ersten Knoten steuert.

14. Flüssigkristallanzeige gemäß Anspruch 13, wobei der Ausgangsteil aufweist:
einen zehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und der Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem dritten Knoten steuert; und
einen elften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem vierten Taktsignal steuert.

15. Flüssigkristallanzeige gemäß Anspruch 14, wobei der Pegelschieber ferner aufweist: einen zwölften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem zweiten Knoten steuert, um zu verhindern, dass eine Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund eines äußeren Rauschens verzerrt wird.

16. Flüssigkristallanzeige gemäß Anspruch 15, wobei der Pegelschieber ferner aufweist: einen dreizehnten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und dem Pegelschieber und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem zweiten Knoten steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund eines Leckstroms von dem zehnten Transistor verzerrt wird, wenn sich der dritte Knoten in einem schwebenden Zustand befindet.

17. Flüssigkristallanzeige gemäß Anspruch 16, wobei der Pegelschieber ferner aufweist: einen vierzehnten Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem dritten Taktsignal steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund Einschaltens des zehnten Transistors verzerrt wird, was dadurch verursacht wird, dass der neunte Transistor gemäß der Spannung an dem ersten Knoten in einem Intervall, zu dem der Startimpuls eingegeben wird, eingeschaltet wird.

18. Flüssigkristallanzeige gemäß Anspruch 17, wobei der Pegelschieber ferner aufweist: einen fünfzehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und einer Eingangsleitung des neunten Transistors und mit einer Steuerelektrode, welche den Leitungskanal gemäß der dritten Versorgungsspannung steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund eines Leckstroms von dem neunten Transistor verzerrt wird.

19. Flüssigkristallanzeige gemäß Anspruch 14, wobei der Ausgangsteil ferner aufweist: einen zweiten Kondensator, der zwischen der Steuerelektrode des zehnten Transistors und der Ausgangsleitung des Pegelschiebers angeschlossen ist, zum Urladen einer Spannung der Steuerelektrode.

20. Flüssigkristallanzeige gemäß Anspruch 12, wobei die dritte Versorgungsspannung den höchsten Spannungspegel aufweist, die erste Versorgungsspannung den niedrigsten Spannungspegel aufweist und die zweite Versorgungsspannung zwischen der dritten und ersten Versorgungsspannung liegt.

21. Flüssigkristallanzeige gemäß Anspruch 12, wobei die Phasen der ersten bis vierten Taktsignale um ein einzelnes Taktsignal in der Reihenfolge erstes, viertes, zweites und drittes Taktsignal verzögert sind und das dritte Taktsignal die gleiche Phase wie der Startimpuls aufweist.

22. Flüssigkristallanzeige gemäß Anspruch 21, wobei der dritte Controller aufweist:
einen achten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und einer Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert; und
einen neunten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung der dritten Versorgungsspannung und dem dritten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem ersten Knoten steuert,
und wobei der Ausgangsteil aufweist:
einen zehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und der Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem dritten Knoten steuert; und
einen elften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert.

23. Flüssigkristallanzeige gemäß Anspruch 22, wobei ein Ausgangsimpuls von dem Pegelschieber partiell mit einem Ausgangsimpuls des vorherigen Pegelschiebers überlappt.

24. Flüssigkristallanzeige gemäß Anspruch 1, wobei ein Dünnschichttransistor, welcher in dem Flüssigkristallanzeige- Paneel, dem Abtasttreiber und dem Datentreiber enthalten ist, polykristallines Silizium zur Verwendung für die halbleitende Schicht aufweist, und der Abtasttreiber und der Datentreiber in dem Flüssigkristallanzeige-Paneel eingebaut sind.

25. Schieberegister mit einem eingebauten Pegelschieber, aufweisend:
eine Mehrzahl von kaskadenartig angeschlossenen Stufen zum Verschieben eines über einen Eingangsanschluss eingegebenen Startimpulses und zum sequentiellen Ausgeben des verschobenen Impulses; und
einer Mehrzahl von Pegelschiebern zum Pegelverschieben eines Spannungspegels des von jeder der Stufen angelegten verschobenen Impulses und zu dessen Ausgeben.

26. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 25, wobei die Stufen und Pegelschieber Dünnschichttransistoren von ausschließlich dem gleichen Kanaltyp aufweisen.

27. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 26, wobei die Stufen und Pegelschieber Dünnschichttransistoren lediglich vom P-Kanaltyp aufweisen.

28. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 25, wobei der Pegelschieber den minimalen Spannungspegel des verschobenen Impulses auf eine negative Spannung verschiebt und sie ausgibt.

29. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 25, wobei jede der Stufen aufweist:
einen Ausgangspuffer zum Auswählen und Ausgeben entweder eines ersten Taktsignals oder einer ersten Versorgungsspannung gemäß Spannungen eines ersten Knotens und eines zweiten Knotens;
einen ersten Controller zum Steuern des ersten Knotens gemäß dem Startimpuls; und
einen zweiten Controller zum Steuern des zweiten Knotens gemäß dem Startimpuls und einem zweiten Taktsignal.

30. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 29, wobei der erste Controller aufweist: einen ersten Transistor mit einem Leitungskanal zwischen dem Startimpuls und dem ersten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem Startimpuls steuert.

31. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 30, wobei der erste Controller ferner aufweist: einen zweiten Transistor mit einem Leitungskanal zwischen einem Ausgangsanschluss des ersten Transistors und dem ersten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß einem dritten Taktsignal steuert.

32. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 31, wobei der erste Controller ferner aufweist: einen dritten Transistor mit einem Leitungskanal zwischen dem ersten Knoten und einer Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem zweiten Knoten steuert.

33. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 32, wobei der zweite Controller aufweist:
einen vierten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung einer zweiten Versorgungsspannung und dem zweiten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert; und
einen fünften Transistor mit einem Leitungskanal zwischen dem zweiten Knoten und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem Startimpuls steuert.

34. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 33, wobei der Ausgangspuffer aufweist:
einen sechsten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung des ersten Taktsignals und einer Ausgangsleitung der Stufe und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem ersten Knoten steuert; und
einen siebten Transistor mit einem Leitungskanal zwischen der Ausgangsleitung der Stufe und einer Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem zweiten Knoten steuert.

35. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 34, wobei der Ausgangspuffer ferner aufweist:
einen ersten Kondensator, welcher zwischen der Steuerelektrode des sechsten Transistors und der Ausgangsleitung der Stufe angeschlossen ist, zum Urladen einer Spannung der Steuerelektrode.

36. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 34, wobei jeder der Pegelschieber aufweist:
einen Ausgangsteil zum Auswählen und Ausgeben entweder der ersten Versorgungsspannung oder einer dritten Versorgungsspannung gemäß einer Spannung an einem dritten Knoten; und
einen dritten Controller zum Steuern des dritten Knotens gemäß einem vierten Taktsignals und dem ersten Knoten.

37. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 36, wobei der dritte Controller aufweist:
einen achten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und einer Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem vierten Taktsignal steuert; und
einen neunten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung der dritten Versorgungsspannung und dem dritten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem ersten Knoten steuert.

38. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 37, wobei der Ausgangsteil aufweist:
einen zehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung zwischen der dritten Versorgungsspannung und der Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem dritten Knoten steuert; und
einen elften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem vierten Taktsignal steuert.

39. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 38, wobei der Pegelschieber ferner aufweist: einen zwölften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem zweiten Knoten steuert, um zu verhindern, dass eine Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund eines externen Rauschens verzerrt wird.

40. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 39, wobei der Pegelschieber ferner aufweist: einen dreizehnten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und dem Pegelschieber und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem zweiten Knoten steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund eines Leckstroms des zehnten Transistors verzerrt wird, wenn der dritte Knoten sich in einem schwebenden Zustand befindet.

41. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 40, wobei der Pegelschieber ferner aufweist: einen vierzehnten Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem dritten Taktsignal steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers dadurch verzerrt wird, dass der zehnte Transistor eingeschaltet wird, was dadurch bewirkt wird, dass der neunte Transistor gemäß der Spannung an dem ersten Knoten in einem Intervall, wenn der Startimpuls eingegeben wird, eingeschaltet wird.

42. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 41, wobei der Pegelschieber ferner aufweist: einen fünfzehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und einer Eingangsleitung des neunten Transistors und mit einer Steuerelektrode, welche den Leitungskanal gemäß der dritten Versorgungsspannung steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund eines Leckstroms von dem neunten Transistor verzerrt wird.

43. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 38, wobei der Ausgangsteil ferner aufweist: einen zweiten Kondensator, der zwischen der Steuerelektrode des zehnten Transistors und der Ausgangsleitung des Pegelschiebers zum Urladen einer Spannung der Steuerelektrode angeschlossen ist.

44. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 36, wobei die dritte Versorgungsspannung den höchsten Spannungspegel aufweist, dann die zweite Versorgungsspannung folgt, und die erste Versorgungsspannung den niedrigsten Spannungspegel aufweist.

45. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 36, wobei die Phasen der ersten bis vierten Taktsignale um ein einzelnes Taktsignal in der Reihenfolge erstes, viertes, zweites und drittes Taktsignal verzögert sind und das dritte Taktsignal die gleiche Phase wie der Startimpuls aufweist.

46. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 45, wobei der dritte Controller aufweist:
einen achten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und einer Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert; und
einen neunten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung der dritten Versorgungsspannung und dem dritten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem ersten Knoten steuert,
und wobei der Ausgangsteil aufweist:
einen zehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und der Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem dritten Knoten steuert; und
einen elften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert.

47. Schieberegister mit einem eingebauten Pegelschieber gemäß Anspruch 46, wobei ein Ausgangsimpuls von dem Pegelschieber partiell mit einem Ausgangsimpuls des vorherigen Pegelschiebers überlappt.

48. Abtasttreiber zum Anlegen eines Abtastimpulses an Abtastleitungen eines Anzeigepaneels, mit einem Schieberegister, welches aufweist:
eine Mehrzahl von kaskadenartig angeschlossenen Stufen zum Verschieben eines durch einen Eingangsanschluss eingegebenen Startimpulses und zum sequentiellen Ausgeben des verschobenen Impulses; und
eine Mehrzahl von Pegelschiebern zum Pegelverschieben eines Spannungspegels des von jeder der Stufen angelegten verschobenen Impulses und zu dessen Ausgeben als den Abtastimpuls.

49. Abtasttreiber gemäß Anspruch 48, wobei das Schieberegister Dünnschichttransistoren von ausschließlich dem gleichen Kanaltyp aufweist.

50. Abtasttreiber gemäß Anspruch 49, wobei das Schieberegister Dünnschichttransistoren von ausschließlich dem P-Kanaltyp aufweist.

51. Abtasttreiber gemäß Anspruch 48, wobei der Pegelschieber den minimalen Spannungspegel des verschobenen Impulses auf eine negative Spannung verschiebt und sie ausgibt.

52. Abtasttreiber gemäß Anspruch 48, wobei jede der Stufen aufweist:
einen Ausgangspuffer zum Auswählen und Ausgeben entweder eines ersten Taktsignals oder einer ersten Versorgungsspannung gemäß Spannungen an einem ersten Knoten und einem zweiten Knoten;
einen ersten Controller zum Steuern des ersten Knotens gemäß dem Startimpuls; und
einen zweiten Controller zum Steuern des zweiten Knotens gemäß dem Startimpuls und einem zweiten Taktsignal.

53. Abtasttreiber gemäß Anspruch 52, wobei der erste Controller aufweist: einen ersten Transistor mit einem Leitungskanal zwischen dem Startimpuls und dem ersten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem Startimpuls steuert.

54. Abtasttreiber gemäß Anspruch 53, wobei der erste Controller ferner aufweist: einen zweiten Transistor mit einem Leitungskanal zwischen einem Ausgangsanschluss des ersten Transistors und dem ersten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß einem dritten Taktsignal steuert.

55. Abtasttreiber gemäß Anspruch 54, wobei der erste Controller ferner aufweist: einen dritten Transistor mit einem Leitungskanal zwischen dem ersten Knoten und einer Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem zweiten Knoten steuert.

56. Abtasttreiber gemäß Anspruch 55, wobei der zweite Controller aufweist:
einen vierten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung einer zweiten Versorgungsspannung und dem zweiten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert; und
einen fünften Transistor mit einem Leitungskanal zwischen dem zweiten Knoten und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem Startimpuls steuert.

57. Abtasttreiber gemäß Anspruch 56, wobei der Ausgangspuffer aufweist:
einen sechsten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung des ersten Taktsignals und einer Ausgangsleitung der Stufe und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem ersten Knoten steuert; und
einen siebten Transistor mit einem Leitungskanal zwischen der Ausgangsleitung der Stufe und einer Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem zweiten Knoten steuert.

58. Abtasttreiber gemäß Anspruch 57, wobei der Ausgangspuffer ferner aufweist: einen ersten Kondensator, der zwischen der Steuerelektrode des sechsten Transistors und der Ausgangsleitung der Stufe zum Urladen einer Spannung der Steuerelektrode angeschlossen ist.

59. Abtasttreiber gemäß Anspruch 57, wobei jeder der Pegelschieber aufweist:
einen Ausgangsteil zum Auswählen und Ausgeben entweder der ersten Versorgungsspannung oder einer dritten Versorgungsspannung gemäß einer Spannung an einem dritten Knoten; und
einen dritten Controller zum Steuern des dritten Knotens gemäß einem vierten Taktsignal und dem ersten Knoten.

60. Abtasttreiber gemäß Anspruch 59, wobei der dritte Controller aufweist:
einen achten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und einer Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem vierten Taktsignal steuert; und
einen neunten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung der dritten Versorgungsspannung und dem dritten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem ersten Knoten steuert.

61. Abtasttreiber gemäß Anspruch 60, wobei der Ausgangsteil aufweist:
einen zehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und der Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem dritten Knoten steuert; und
einen elften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem vierten Taktsignal steuert.

62. Abtasttreiber gemäß Anspruch 61, wobei der Pegelschieber ferner aufweist:
einen zwölften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem zweiten Knoten steuert, um zu verhindern, dass eine Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund eines externen Rauschens verzerrt wird.

63. Abtasttreiber gemäß Anspruch 62, wobei der Pegelschieber ferner aufweist: einen dreizehnten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und dem Pegelschieber und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem zweiten Knoten steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund eines Leckstroms von dem zehnten Transistor verzerrt wird, wenn der dritte Knoten sich in einem schwebenden Zustand befindet.

64. Abtasttreiber gemäß Anspruch 63, wobei der Pegelschieber ferner aufweist: einen vierzehnten Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem dritten Taktsignal steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers dadurch verzerrt wird, dass der zehnte Transistor eingeschaltet wird, was dadurch bewirkt wird, dass der neunte Transistor gemäß der Spannung an dem ersten Knoten in einem Intervall, wenn der Startimpuls eingegeben wird, eingeschaltet ist.

65. Abtasttreiber gemäß Anspruch 64, wobei der Pegelschieber ferner aufweist: einen fünfzehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und einer Eingangsleitung des neunten Transistors und mit einer Steuerelektrode, welche den Leitungskanal gemäß der dritten Versorgungsspannung steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund eines Leckstroms des neunten Transistors verzerrt wird.

66. Abtasttreiber gemäß Anspruch 61, wobei der Ausgangsteil ferner aufweist: einen zweiten Kondensator, der zwischen der Steuerelektrode des zehnten Transistors und der Ausgangsleitung des Pegelschiebers zum Urladen einer Spannung der Steuerelektrode angeschlossen ist.

67. Abtasttreiber gemäß Anspruch 59, wobei die dritte Versorgungsspannung den höchsten Spannungspegel aufweist, die erste Versorgungsspannung den niedrigsten Spannungspegel aufweist und die zweite Versorgungsspannung zwischen der dritten und ersten Versorgungsspannung liegt.

68. Abtasttreiber gemäß Anspruch 59, wobei die Phasen der ersten bis vierten Taktsignale um ein einzelnes Taktsignal in der Reihenfolge des ersten, vierten, zweiten und dritten Taktsignals verzögert sind und das dritte Taktsignal die gleiche Phase wie der Startimpuls aufweist.

69. Abtasttreiber gemäß Anspruch 68, wobei der dritte Controller aufweist:
einen achten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und einer Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert; und
einen neunten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung der dritten Versorgungsspannung und dem dritten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem ersten Knoten steuert;
und wobei der Ausgangsteil aufweist:
einen zehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und der Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem dritten Knoten steuert; und
einen elften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert.

70. Abtasttreiber gemäß Anspruch 69, wobei ein Ausgangsimpuls von dem Pegelschieber partiell mit einem Ausgangsimpuls von dem vorherigen Pegelschieber überlappt.

71. Datentreiber zum Anlegen eines Videosignals an Datenleitungen eines Anzeigepaneels, aufweisend:
eine Abtastschaltmatrix zum Abtasten und Ausgeben des Videosignals in Antwort auf ein Eingangsabtastsignal; und
ein Schieberegister, welches eine Mehrzahl von Stufen, die kaskadenartig angeschlossen sind, um einen über einen Eingangsanschluss eingegebenen Startimpuls zu verschieben und den verschobenen Impuls sequentiell auszugeben, und eine Mehrzahl von Pegelschiebern zum Pegelverschieben eines Spannungspegels des verschobenen Impulses, welcher von jeder der Stufen angelegt wird, und zu dessen Ausgeben als das Abtastsignal aufweist.

72. Datentreiber gemäß Anspruch 71, wobei das Schieberegister Dünnschichttransistoren von ausschließlich dem gleichen Kanaltyp aufweist.

73. Datentreiber gemäß Anspruch 72, wobei das Schieberegister Dünnschichttransistoren von ausschließlich dem P-Kanaltyp aufweist.

74. Datentreiber gemäß Anspruch 71, wobei der Pegelschieber den minimalen Spannungspegel des verschobenen Impulses auf eine negative Spannung verschiebt und sie ausgibt.

75. Datentreiber gemäß Anspruch 71, wobei jede der Stufen aufweist:
einen Ausgangspuffer zum Auswählen und Ausgeben entweder eines ersten Taktsignals oder einer ersten Versorgungsspannung gemäß Spannungen eines ersten Knotens und eines zweiten Knotens;
einen ersten Controller zum Steuern des ersten Knotens gemäß dem Startimpuls; und
einen zweiten Controller zum Steuern des zweiten Knotens gemäß dem Startimpuls und einem zweiten Taktsignal.

76. Datentreiber gemäß Anspruch 75, wobei der erste Controller aufweist:
einen ersten Transistor mit einem Leitungskanal zwischen dem Startimpuls und dem ersten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem Startimpuls steuert.

77. Datentreiber gemäß Anspruch 76, wobei der erste Controller ferner aufweist: einen zweiten Transistor mit einem Leitungskanal zwischen einem Ausgangsanschluss des ersten Transistors und dem ersten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß einem dritten Taktsignal steuert.

78. Datentreiber gemäß Anspruch 77, wobei der erste Controller ferner aufweist: einen dritten Transistor mit einem Leitungskanal zwischen dem ersten Knoten und einer Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem zweiten Knoten steuert.

79. Datentreiber gemäß Anspruch 78, wobei der zweite Controller aufweist:
einen vierten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung einer zweiten Versorgungsspannung und dem zweiten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert; und
einen fünften Transistor mit einem Leitungskanal zwischen dem zweiten Knoten und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem Startimpuls steuert.

80. Datentreiber gemäß Anspruch 79, wobei der Ausgangspuffer aufweist:
einen sechsten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung des ersten Taktsignals und einer Ausgangsleitung der Stufe und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem ersten Knoten steuert; und
einen siebten Transistor mit einem Leitungskanal zwischen der Ausgangsleitung der Stufe und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem zweiten Knoten steuert.

81. Datentreiber gemäß Anspruch 80, wobei der Ausgangspuffer ferner aufweist:
einen ersten Kondensator, der zwischen der Steuerelektrode des sechsten Transistors und der Ausgangsleitung der Stufe zum Urladen einer Spannung der Steuerelektrode angeschlossen ist.

82. Datentreiber nach Anschluss 80, wobei jeder der Pegelschieber aufweist:
einen Ausgangsteil zum Auswählen und Ausgeben entweder der ersten Versorgungsspannung oder einer dritten Versorgungsspannung gemäß einer Spannung an einem dritten Knoten; und
einen dritten Controller zum Steuern des dritten Knotens gemäß einem vierten Taktsignal und dem ersten Knoten.

83. Datentreiber gemäß Anspruch 82, wobei der dritte Controller aufweist:
einen achten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und einer Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem vierten Taktsignal steuert; und
einen neunten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung der dritten Versorgungsspannung und dem dritten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß eine Spannung an dem ersten Knoten steuert.

84. Datentreiber gemäß Anspruch 83, wobei der Ausgangsteil aufweist:
einen zehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und der Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem dritten Knoten steuert; und
einen elften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem vierten Taktsignal steuert.

85. Datentreiber gemäß Anspruch 84, wobei der Pegelschieber ferner aufweist: einen zwölften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem zweiten Knoten steuert, um zu verhindern, dass eine Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund eines externen Rauschens verzerrt wird.

86. Datentreiber gemäß Anspruch 85, wobei der Pegelschieber ferner aufweist: einen dreizehnten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und dem Pegelschieber und mit einer Steuerelektrode, welche den Leitungskanal gemäß der Spannung an dem zweiten Knoten steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund eines Leckstroms des zehnten Transistors verzerrt wird, wenn der dritte Knoten sich in einem schwebenden Zustand befindet.

87. Datentreiber gemäß Anspruch 86, wobei der Pegelschieber ferner aufweist: einen vierzehnten Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem dritten Taktsignal steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers dadurch verzerrt wird, dass der zehnte Transistor eingeschaltet wird, was dadurch bewirkt wird, dass der neunte Transistor gemäß der Spannung an dem ersten Knoten in einem Intervall, wenn der Startimpuls eingegeben wird, eingeschaltet wird.

88. Datentreiber gemäß Anspruch 87, wobei der Pegelschieber ferner aufweist: einen fünfzehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und einer Eingangsleitung des neunten Transistors und mit einer Steuerelektrode, welche den Leitungskanal gemäß der dritten Versorgungsspannung steuert, um zu verhindern, dass die Ausgangsspannung der Ausgangsleitung des Pegelschiebers aufgrund eines Leckstroms von dem neunten Transistor verzerrt wird.

89. Datentreiber gemäß Anspruch 84, wobei der Ausgangsteil ferner aufweist: einen zweiten Kondensator, der zwischen der Steuerelektrode des zehnten Transistors und der Ausgangsleitung des Pegelschiebers zum Urladen einer Spannung der Steuerelektrode angeschlossen ist.

90. Datentreiber gemäß Anspruch 82, wobei die dritte Versorgungsspannung den höchsten Spannungspegel aufweist, die erste Versorgungsspannung den niedrigsten Spannungspegel aufweist und die zweite Versorgungsspannung zwischen der dritten und ersten Versorgungsspannung liegt.

91. Datentreiber gemäß Anspruch 82, wobei die Phasen der ersten bis vierten Taktsignale um ein einzelnes Taktsignal in der Reihenfolge des ersten, vierten, zweiten und dritten Taktsignals verzögert sind und das dritte Taktsignal die gleiche Phase wie der Startimpuls aufweist.

92. Datentreiber gemäß Anspruch 91, wobei der dritte Controller aufweist:
einen achten Transistor mit einem Leitungskanal zwischen dem dritten Knoten und einer Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert; und
einen neunten Transistor mit einem Leitungskanal zwischen einer Eingangsleitung der dritten Versorgungsspannung und dem dritten Knoten und mit einer Steuerelektrode, welche den Leitungskanal gemäß eine Spannung an dem ersten Knoten steuert,
und wobei der Ausgangsteil aufweist:
einen zehnten Transistor mit einem Leitungskanal zwischen der Eingangsleitung der dritten Versorgungsspannung und der Ausgangsleitung des Pegelschiebers und mit einer Steuerelektrode, welche den Leitungskanal gemäß einer Spannung an dem dritten Knoten steuert; und
einen elften Transistor mit einem Leitungskanal zwischen der Ausgangsleitung des Pegelschiebers und der Eingangsleitung der ersten Versorgungsspannung und mit einer Steuerelektrode, welche den Leitungskanal gemäß dem zweiten Taktsignal steuert.

93. Datentreiber gemäß Anspruch 92, wobei ein Ausgangsimpuls von dem Pegelschieber partiell mit einem Ausgangsimpuls des vorherigen Pegelschiebers überlappt.