TWI381640B - 具雙向傳輸機制之移位暫存器電路 - Google Patents

Description

具雙向傳輸機制之移位暫存器電路

本發明係有關於一種移位暫存器電路，尤指一種具雙向傳輸機制之移位暫存器電路。

液晶顯示裝置(Liquid Crystal Display；LCD)是目前廣泛使用的一種平面顯示器，其具有外型輕薄、省電以及無輻射等優點。液晶顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層內之液晶分子的排列狀態，用以改變液晶層的透光性，再配合背光模組所提供的光源以顯示影像。一般而言，液晶顯示裝置包含有複數個畫素單元、閘極驅動器以及源極驅動器。源極驅動器係用來提供複數個資料訊號至複數個畫素單元。閘極驅動器包含移位暫存器電路，用來提供複數個閘極訊號以控制複數個資料訊號寫入至複數個畫素單元。因此，移位暫存器電路即為控制資料訊號寫入操作的關鍵性元件。

第1圖為習知移位暫存器電路100的示意圖。如第1圖所示，移位暫存器電路100包含複數級移位暫存器。為方便說明，移位暫存器電路100只顯示第(N-1)級移位暫存器111、第N級移位暫存器112、以及第(N+1)級移位暫存器113。第N級移位暫存器112係用以根據第一時脈CK1、第二時脈CK2及啟始脈波訊號STn-1產生閘極訊號SGn與啟始脈波訊號STn。閘極訊號SGn經由閘極線GLn饋入至畫素陣列101之對應畫素單元103，用以控制資料線DLi之資料訊號的寫入操作。啟始脈波訊號STn則饋入至第(N+1)級移位暫存器113，用以致能第(N+1)級移位暫存器113以輸出具高電壓準位之閘極訊號SGn+1。

在移位暫存器電路100的運作中，複數級移位暫存器只能依啟始脈波訊號下傳模式進行單向掃描而依序輸出高電壓準位脈波之閘極訊號，如此較容易導致顯示畫面之雲紋效應(Mura effect)，換句話說，習知移位暫存器電路100的單向掃描運作模式並無法用以提供高畫面品質。所以為了抑制雲紋效應(Mura effect)以改善畫面品質，就需要設計具閘極訊號雙向掃描運作模式之移位暫存器電路。

依據本發明之實施例，其揭露一種具雙向傳輸機制之移位暫存器電路，用以提供複數閘極訊號至複數閘極線。此種移位暫存器電路包含複數級移位暫存器，其中第N級移位暫存器包含上拉單元、進位單元、進位控制單元、輸入單元、控制單元、第一下拉單元、以及第二下拉單元。

上拉單元電連接於第N閘極線，用來根據驅動控制電壓與第一時脈以上拉第N閘極訊號，其中第N閘極線係用以傳輸第N閘極訊號。進位單元用來根據驅動控制電壓與第一時脈產生前置啟始脈波訊號。進位控制單元電連接於進位單元以接收前置啟始脈波訊號，用來根據第一偏壓與第二偏壓將前置啟始脈波訊號輸出為第N下傳啟始脈波訊號或第N上傳啟始脈波訊號。輸入單元電連接於第(N-1)級移位暫存器與第(N+1)級移位暫存器以接收第(N-1)下傳啟始脈波訊號與第(N+1)上傳啟始脈波訊號，用來將具高電壓準位之第(N-1)下傳啟始脈波訊號或第(N+1)上傳啟始脈波訊號輸入為驅動控制電壓。控制單元用來根據第一時脈、第N閘極訊號與驅動控制電壓產生控制訊號。第一下拉單元電連接於控制單元、第N閘極線與進位單元，用來根據控制訊號、第二時脈、或第四時脈以下拉第N閘極訊號，以及用來根據第四時脈以下拉前置啟始脈波訊號。第二下拉單元電連接於輸入單元與第N閘極線，用來根據第三時脈以下拉驅動控制電壓與第N閘極訊號。

依據本發明之實施例，其另揭露一種具雙向傳輸機制之移位暫存器電路，用以提供複數閘極訊號至複數閘極線。此種移位暫存器電路包含複數級移位暫存器，其中第N級移位暫存器包含上拉單元、下傳進位單元、上傳進位單元、輸入單元、控制單元、第一下拉單元、以及第二下拉單元。

上拉單元電連接於第N閘極線，用以根據驅動控制電壓與第一時脈以上拉第N閘極訊號，其中第N閘極線係用以傳輸第N閘極訊號。下傳進位單元用來根據驅動控制電壓將第一訊號輸出為第N下傳啟始脈波訊號。上傳進位單元用來根據驅動控制電壓將第二訊號輸出為第N上傳啟始脈波訊號。輸入單元電連接於第(N-1)級移位暫存器與第(N+1)級移位暫存器以接收第(N-1)下傳啟始脈波訊號與第(N+1)上傳啟始脈波訊號，用來將具高電壓準位之第(N-1)下傳啟始脈波訊號或第(N+1)上傳啟始脈波訊號輸入為驅動控制電壓。控制單元用來根據第一時脈、第N閘極訊號與驅動控制電壓產生控制訊號。第一下拉單元電連接於控制單元、第N閘極線、上傳進位單元與下傳進位單元，用來根據控制訊號、第二時脈、或第四時脈以下拉第N閘極訊號，以及用來根據第四時脈以下拉第N下傳啟始脈波訊號與第N上傳啟始脈波訊號。第二下拉單元電連接於輸入單元與第N閘極線，用來根據第三時脈以下拉驅動控制電壓與第N閘極訊號。

為讓本發明更顯而易懂，下文依本發明具雙向傳輸機制之移位暫存器電路，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。

第2圖為本發明第一實施例之移位暫存器電路200的示意圖。如第2圖所示，移位暫存器電路200包含複數級移位暫存器。為方便說明，移位暫存器電路200只顯示第(N-1)級移位暫存器211、第N級移位暫存器212及第(N+1)級移位暫存器213，N為正整數，其中只有第N級移位暫存器212顯示內部功能單元電路架構，其餘複數級移位暫存器係類同於第N級移位暫存器212，所以不另贅述。第(N-1)級移位暫存器211係用以提供閘極訊號SGn-1、下傳啟始脈波訊號STFn-1與上傳啟始脈波訊號STBn-1，第N級移位暫存器212係用以提供閘極訊號SGn、下傳啟始脈波訊號STFn與上傳啟始脈波訊號STBn，第(N+1)級移位暫存器213係用以提供閘極訊號SGn+1、下傳啟始脈波訊號STFn+1與上傳啟始脈波訊號STBn+1。每一級移位暫存器之電路運作均受控於第一時脈CK1、第二時脈CK2、第三時脈CK3與第四時脈CK4。

閘極訊號SGn-1經由閘極線GLn-1饋入至畫素陣列201之畫素單元205，用以控制資料線DLi之資料訊號寫入至畫素單元205。閘極訊號SGn經由閘極線GLn饋入至畫素陣列201之畫素單元206，用以控制資料線DLi之資料訊號寫入至畫素單元206。閘極訊號SGn+1經由閘極線GLn+1饋入至畫素陣列201之畫素單元207，用以控制資料線DLi之資料訊號寫入至畫素單元207。每一級移位暫存器所產生之下傳啟始脈波訊號係用以致能下一級移位暫存器，譬如第N級移位暫存器212所產生之下傳啟始脈波訊號STFn係用以致能第(N+1)級移位暫存器213。每一級移位暫存器所產生之上傳啟始脈波訊號係用以致能上一級移位暫存器，譬如第N級移位暫存器212所產生之上傳啟始脈波訊號STBn係用以致能第(N-1)級移位暫存器211。

第N級移位暫存器212包含上拉單元220、儲能單元245、輸入單元240、進位單元230、進位控制單元235、控制單元250、第一下拉單元260、以及第二下拉單元270。上拉單元220電連接於閘極線GLn，根據驅動控制電壓VQn與第一時脈CK1以上拉閘極線GLn之閘極訊號SGn。輸入單元240電連接於第(N-1)級移位暫存器211以接收下傳啟始脈波訊號STFn-1，以及電連接於第(N+1)級移位暫存器213以接收上傳啟始脈波訊號STBn+1並將具高電壓準位之下傳啟始脈波訊號STFn-1或上傳啟始脈波訊號STBn+1輸入至驅動控制電壓VQn。儲能單元245電連接於上拉單元220、輸入單元240與進位單元230，用來根據下傳啟始脈波訊號STFn-1或上傳啟始脈波訊號STBn+1執行充電程序，並提供驅動控制電壓VQn至上拉單元220與進位單元230。進位單元230電連接於輸入單元240與儲能單元245，根據驅動控制電壓VQn與第一時脈CK1產生前置啟始脈波訊號STPn。進位控制單元235電連接於進位單元230以接收前置啟始脈波訊號STPn，根據第一偏壓Vbias1與第二偏壓Vbias2將前置啟始脈波訊號STPn輸出為下傳啟始脈波訊號STFn或上傳啟始脈波訊號STBn。

控制單元250電連接於儲能單元245，用來根據第一時脈CK1、閘極訊號SGn與驅動控制電壓VQn產生控制訊號SCn。第一下拉單元260電連接於控制單元250、閘極線GLn與進位單元230，以及第一下拉單元260根據控制訊號SCn、第二時脈CK2、或第四時脈CK4將閘極訊號SGn下拉至低電源電壓Vss並且根據第四時脈CK4將前置啟始脈波訊號STPn下拉至低電源電壓Vss。第二下拉單元270電連接於輸入單元240與閘極線GLn，根據第三時脈CK3將驅動控制電壓VQn與閘極訊號SGn下拉至低電源電壓Vss並且根據閘極訊號SGn將下傳啟始脈波訊號STFn-1與上傳啟始脈波訊號STBn+1下拉至低電源電壓Vss。

在第2圖之實施例中，上拉單元220包含第一電晶體221，輸入單元240包含第二電晶體241與第三電晶體242，儲能單元245包含電容246，進位單元230包含第四電晶體231，進位控制單元235包含第五電晶體236與第六電晶體237，控制單元250包含第七電晶體251、第八電晶體252與第九電晶體253，第一下拉單元260包含第十電晶體261、第十一電晶體262、第十二電晶體263與第十三電晶體264，以及第二下拉單元270包含第十四電晶體271、第十五電晶體272、第十六電晶體273與第十七電晶體274。第一電晶體221至第十七電晶體274係為薄膜電晶體(Thin Film Transistor)、金氧半場效電晶體(Metal Oxide Semiconductor Field Effect Transistor)、或接面場效電晶體(Junction Field Effect Transistor)。

第二電晶體241包含第一端、第二端與閘極端，其中第一端用以接收下傳啟始脈波訊號STFn-1，閘極端電連接於第一端，以及第二端電連接於電容246。第三電晶體242包含第一端、第二端與閘極端，其中第一端用以接收上傳啟始脈波訊號STBn+1，閘極端電連接於第一端，以及第二端電連接於第二電晶體241之第二端。第二電晶體241之電路功能類同於二極體，所以第一端與第二端實質上等效於二極體之陽極(Anode)與陰極(Cathode)。當下傳啟始脈波訊號STFn-1為高電壓準位時，則第二電晶體241處於導通狀態將下傳啟始脈波訊號STFn-1從其第一端接收後由第二端輸出，當下傳啟始脈波訊號STFn-1為低電壓準位時，則第二電晶體241處於截止狀態。第三電晶體242之電路功能類同於第二電晶體241。

第一電晶體221包含第一端、第二端與閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於第二電晶體241之第二端，以及第二端電連接於閘極線GLn。電容246包含第一端與第二端，其中第一端電連接於第一電晶體221之閘極端以及第二端電連接於第一電晶體221之第二端。第四電晶體231包含第一端、第二端與閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於第二電晶體241之第二端，以及第二端用以輸出前置啟始脈波訊號STPn。第五電晶體236包含第一端、第二端與閘極端，其中第一端電連接於第四電晶體231之第二端以接收前置啟始脈波訊號STPn，閘極端用以接收第一偏壓Vbias1，以及第二端用以輸出上傳啟始脈波訊號STBn。第六電晶體237包含第一端、第二端與閘極端，其中第一端電連接於第四電晶體231之第二端以接收前置啟始脈波訊號STPn，閘極端用以接收第二偏壓Vbias2，以及第二端用以輸出下傳啟始脈波訊號STFn。第七電晶體251包含第一端、第二端與閘極端，其中第一端電連接於電容246之第一端以接收驅動控制電壓VQn，第二端電連接於閘極線GLn，以及閘極端用以接收第一時脈CK1。第八電晶體252包含第一端、第二端與閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於第一端，以及第二端用以輸出控制訊號SCn。第九電晶體253包含第一端、第二端與閘極端，其中第一端電連接於第八電晶體252之第二端，閘極端電連接於第七電晶體251之第二端，以及第二端用以接收低電源電壓Vss。

第十電晶體261包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第八電晶體252之第二端以接收控制訊號SCn，以及第二端用以接收低電源電壓Vss。第十一電晶體262包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第二時脈CK2，以及第二端用以接收低電源電壓Vss。第十二電晶體263包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第四時脈CK4，以及第二端用以接收低電源電壓Vss。第十三電晶體264包含第一端、第二端與閘極端，其中第一端電連接於第四電晶體231之第二端，閘極端用以接收第四時脈CK4，以及第二端用以接收低電源電壓Vss。第十四電晶體271包含第一端、第二端與閘極端，其中第一端電連接於電容246之第一端，閘極端用以接收第三時脈CK3，以及第二端用以接收低電源電壓Vss。第十五電晶體272包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第三時脈CK3，以及第二端用以接收低電源電壓Vss。第十六電晶體273包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體241之第一端，閘極端電連接於閘極線GLn以接收閘極訊號SGn，以及第二端用以接收低電源電壓Vss。第十七電晶體274包含第一端、第二端與閘極端，其中第一端電連接於第三電晶體242之第一端，閘極端電連接於閘極線GLn以接收閘極訊號SGn，以及第二端用以接收低電源電壓Vss。由於每一級移位暫存器均包含對應下拉機制以下拉其前置啟始脈波訊號，所以在另一實施例中，第十六電晶體273與第十七電晶體274係可省略。

相較於習知移位暫存器電路，移位暫存器電路200具有雙向傳輸機制，用來降低顯示畫面之雲紋效應以改善畫面品質，而每一級移位暫存器並不需要利用上一級或下一級移位暫存器所產生之訊號以輔助下拉閘極訊號、驅動控制電壓與前置啟始脈波訊號，因此可顯著縮減各級移位暫存器之間的走線佈局面積以降低成本。此外，由於使用第一時脈CK1至第四時脈CK4以執行每一級移位暫存器之相關電路運作，所以可降低移位暫存器電路200之操作頻率以減少功率損耗，並可據以延長電路操作壽命。

第3圖為第2圖之移位暫存器電路的工作相關訊號波形圖，其中橫軸為時間軸。在第3圖中，由上往下的訊號分別為第一時脈CK1、第二時脈CK2、第三時脈CK3、第四時脈CK4、閘極訊號SGn-1、上傳啟始脈波訊號STBn-1、下傳啟始脈波訊號STFn-1、驅動控制電壓VQn、閘極訊號SGn、上傳啟始脈波訊號STBn、下傳啟始脈波訊號STFn、閘極訊號SGn+1、上傳啟始脈波訊號STBn+1、下傳啟始脈波訊號STFn+1、第一偏壓Vbias1、以及第二偏壓Vbias2。如第3圖所示，移位暫存器電路200的電路運作包含下傳運作模式與上傳運作模式。

當移位暫存器電路200執行下傳運作模式時，第一偏壓Vbias1保持在低準位且第二偏壓Vbias2保持在高於時脈高準位之電壓準位，用以使第五電晶體236保持在截止狀態並使第六電晶體237保持在導通狀態。於下傳時段TFT內，閘極訊號SGn-1由低準位上昇至高準位，而下傳啟始脈波訊號STFn-1也由低準位上昇至高準位，所以第二電晶體241切換至導通狀態以使驅動控制電壓VQn也跟著從低電壓上昇至第一高電壓Vh1。於下傳時段TF2內，下傳啟始脈波訊號STFn-1由高準位降至低準位以使第二電晶體241切換至截止狀態，此時由於第一時脈CK1切換至高準位，所以可藉由第一電晶體221與第四電晶體231之元件電容的耦合作用將驅動控制電壓VQn由第一高電壓Vh1上拉至第二高電壓Vh2，並導通第一電晶體221與第四電晶體231將閘極訊號SGn與前置啟始脈波訊號STPn由低準位上拉至高準位，進而將具高準位之前置啟始脈波訊號STPn經由第六電晶體237輸出成為下傳啟始脈波訊號STFn，也就是說，使下傳啟始脈波訊號STFn由低準位切換至高準位。另，此時第一時脈CK1也導通第七電晶體251，所以具高準位之驅動控制電壓VQn與閘極訊號SGn可導通第九電晶體253，用來將控制訊號SCn下拉至低電源電壓Vss以截止第十電晶體261。再者，具高準位之閘極訊號SGn亦可導通第十六電晶體273與第十七電晶體274，用以將下傳啟始脈波訊號STFn-1與上傳啟始脈波訊號STBn+1下拉至低電源電壓Vss。

於下傳時段TF3內，第二時脈CK2切換至高準位，所以第十一電晶體262導通以下拉閘極訊號SGn至低電源電壓Vss。當閘極訊號SGn由高準位切換至低準位時，可藉由第一電晶體221之元件電容與電容246的耦合作用，將驅動控制電壓VQn由第二高電壓Vh2下拉至約為第一高電壓Vh1，此時因驅動控制電壓VQn仍可導通第一電晶體221，所以具低準位之第一時脈CK1可輔助下拉閘極訊號SGn。再者，第(N+1)級移位暫存器213於下傳時段TF2內被下傳啟始脈波訊號STFn所致能，因此閘極訊號SGn+1與下傳啟始脈波訊號STFn+1均於下傳時段TF3內上昇為高準位。於下傳時段TF4內，第三時脈CK3切換至高準位，用以導通第十四電晶體271與第十五電晶體272，進而將驅動控制電壓VQn與閘極訊號SGn下拉至低電源電壓Vss。於下傳時段TF5內，第四時脈CK4切換至高準位，用以導通第十二電晶體263與第十三電晶體264，進而將閘極訊號SGn與前置啟始脈波訊號STPn下拉至低電源電壓Vss，而且下傳啟始脈波訊號STFn也就跟著切換為低準位。於下傳時段TF6內，第一時脈CK1切換至高準位，所以第八電晶體252導通以產生具高準位之控制訊號SCn，用來導通第十電晶體261以下拉閘極訊號SGn至低電源電壓Vss，另，由於第七電晶體251也導通，因此可以下拉驅動控制電壓VQn。其後，在閘極訊號SGn持續低準位的狀態下，第一時脈CK1至第四時脈CK4係用以週期性地下拉閘極訊號SGn、驅動控制電壓VQn與前置啟始脈波訊號STPn。

當移位暫存器電路200執行上傳運作模式時，第二偏壓Vbias2保持在低準位且第一偏壓Vbias1保持在高於時脈高準位之電壓準位，用以使第六電晶體237保持在截止狀態並使第五電晶體236保持在導通狀態。於上傳時段TB1內，閘極訊號SGn+1由低準位上昇至高準位，而上傳啟始脈波訊號STBn+1也由低準位上昇至高準位，所以第三電晶體242切換至導通狀態，使驅動控制電壓VQn也跟著從低電壓上昇至第一高電壓Vh1。於上傳時段TB2內，上傳啟始脈波訊號STBn+1由高準位降至低準位使第三電晶體242切換至截止狀態，此時由於第一時脈CK1切換至高準位，所以可藉由第一電晶體221與第四電晶體231之元件電容耦合作用將驅動控制電壓VQn由第一高電壓Vh1上拉至第二高電壓Vh2，並且導通第一電晶體221與第四電晶體231將閘極訊號SGn與前置啟始脈波訊號STPn由低準位上拉至高準位，進而將具高準位之前置啟始脈波訊號STPn經由第五電晶體236輸出為上傳啟始脈波訊號STBn，也就是說，使上傳啟始脈波訊號STBn由低準位切換至高準位。另由於此時第一時脈CK1也導通第七電晶體251，所以具高準位之驅動控制電壓VQn與閘極訊號SGn可導通第九電晶體253，用來將控制訊號SCn下拉至低電源電壓Vss以截止第十電晶體261。此外，具高準位之閘極訊號SGn可導通第十六電晶體273與第十七電晶體274，用以將下傳啟始脈波訊號STFn-1與上傳啟始脈波訊號STBn+1下拉至低電源電壓Vss。

於上傳時段TB3內，第四時脈CK4切換至高準位，用以導通第十二電晶體263與第十三電晶體264，進而將閘極訊號SGn與前置啟始脈波訊號STPn下拉至低電源電壓Vss，而且上傳啟始脈波訊號STBn也跟著切換至低準位。當閘極訊號SGn由高準位切換至低準位時，可藉由第一電晶體221之元件電容與電容246的耦合作用將驅動控制電壓VQn由第二高電壓Vh2下拉至約為第一高電壓Vh1，此時因驅動控制電壓VQn仍可導通第一電晶體221，所以具低準位之第一時脈CK1也可輔助下拉閘極訊號SGn。此外，第(N-1)級移位暫存器211於上傳時段TB2內被上傳啟始脈波訊號STBn所致能，因此閘極訊號SGn-1與上傳啟始脈波訊號STBn-1均於上傳時段TB3內上昇為高準位。於上傳時段TB4內，第三時脈CK3切換至高準位，用以導通第十四電晶體271與第十五電晶體272，進而將驅動控制電壓VQn與閘極訊號SGn下拉至低電源電壓Vss。於上傳時段TB5內，第二時脈CK2切換至高準位，所以第十一電晶體261導通以下拉閘極訊號SGn至低電源電壓Vss。於上傳時段TB6內，第一時脈CK1切換至高準位，所以第八電晶體252導通以產生具高準位之控制訊號SCn，用來導通第十電晶體261以下拉閘極訊號SGn至低電源電壓Vss，再者，由於第七電晶體251也導通，因此可以下拉驅動控制電壓VQn。其後，在閘極訊號SGn持續低準位的狀態下，第一時脈CK1至第四時脈CK4係用以週期性地下拉閘極訊號SGn、驅動控制電壓VQn與前置啟始脈波訊號STPn。

第4圖為本發明第二實施例之移位暫存器電路500的示意圖。如第4圖所示，移位暫存器電路500包含複數級移位暫存器。為方便說明，移位暫存器電路500只顯示第(N-1)級移位暫存器511、第N級移位暫存器512及第(N+1)級移位暫存器513，N為正整數，其中只有第N級移位暫存器512顯示內部功能單元電路架構，其餘複數級移位暫存器係類同於第N級移位暫存器512，所以不另贅述。第(N-1)級移位暫存器511係用以提供閘極訊號SGn-1、下傳啟始脈波訊號STFn-1與上傳啟始脈波訊號STBn-1，第N級移位暫存器512係用以提供閘極訊號SGn、下傳啟始脈波訊號STFn與上傳啟始脈波訊號STBn，第(N+1)級移位暫存器513係用以提供閘極訊號SGn+1、下傳啟始脈波訊號STFn+1與上傳啟始脈波訊號STBn+1。

每一級移位暫存器之電路運作均受控於第一時脈CK1、第二時脈CK2、第三時脈CK3與第四時脈CK4。閘極訊號SGn-1經由閘極線GLn-1饋入至畫素陣列501之畫素單元505，用以控制資料線DLi之資料訊號寫入至畫素單元505。閘極訊號SGn經由閘極線GLn饋入至畫素陣列501之畫素單元506，用以控制資料線DLi之資料訊號寫入至畫素單元506。閘極訊號SGn+1經由閘極線GLn+1饋入至畫素陣列501之畫素單元507，用以控制資料線DLi之資料訊號寫入至畫素單元507。每一級移位暫存器所產生之下傳啟始脈波訊號係用以致能下一級移位暫存器，而每一級移位暫存器所產生之上傳啟始脈波訊號係用以致能上一級移位暫存器。

第N級移位暫存器512包含上拉單元520、儲能單元545、輸入單元540、下傳進位單元525、上傳進位單元530、控制單元550、第一下拉單元560、以及第二下拉單元570。上拉單元520電連接於閘極線GLn，根據驅動控制電壓VQn與第一時脈CK1用以上拉閘極線GLn之閘極訊號SGn。輸入單元540電連接於第(N-1)級移位暫存器511以接收下傳啟始脈波訊號STFn-1，以及電連接於第(N+1)級移位暫存器513以接收上傳啟始脈波訊號STBn+1，並將具高電壓準位之下傳啟始脈波訊號STFn-1或上傳啟始脈波訊號STBn+1輸入為驅動控制電壓VQn。儲能單元545電連接於上拉單元520、輸入單元540、下傳進位單元525與上傳進位單元530，並根據下傳啟始脈波訊號STFn-1或上傳啟始脈波訊號STBn+1執行充電程序，並提供驅動控制電壓VQn至上拉單元520、下傳進位單元525與上傳進位單元530。下傳進位單元525電連接於輸入單元540與儲能單元545，係根據驅動控制電壓VQn將第一訊號CKF輸出為下傳啟始脈波訊號STFn。上傳進位單元530電連接於輸入單元540與儲能單元545，係根據驅動控制電壓VQn將第二訊號CKB輸出至上傳啟始脈波訊號STBn。

控制單元550電連接於儲能單元545，根據第一時脈CK1、閘極訊號SGn與驅動控制電壓VQn產生控制訊號SCn。第一下拉單元560電連接於控制單元550、閘極線GLn、下傳進位單元525與上傳進位單元530，根據控制訊號SCn、第二時脈CK2、或第四時脈CK4將閘極訊號SGn下拉至低電源電壓Vss，以及根據第四時脈CK4將下傳啟始脈波訊號STFn與上傳啟始脈波訊號STBn下拉至低電源電壓Vss。第二下拉單元570電連接於輸入單元540與閘極線GLn，根據第三時脈CK3將驅動控制電壓VQn與閘極訊號SGn下拉至低電源電壓Vss，以及根據閘極訊號SGn將下傳啟始脈波訊號STFn-1與上傳啟始脈波訊號STBn+1下拉至低電源電壓Vss。

在第4圖之實施例中，上拉單元520包含第一電晶體521，輸入單元540包含第二電晶體541與第三電晶體542，儲能單元545包含電容546，下傳進位單元525包含第四電晶體526，上傳進位單元530包含第五電晶體531，控制單元550包含第六電晶體551、第七電晶體552與第八電晶體553，第一下拉單元560包含第九電晶體561、第十電晶體562、第十一電晶體563、第十二電晶體564與第十三電晶體565，第二下拉單元570包含第十四電晶體571、第十五電晶體572、第十六電晶體573與第十七電晶體574。第一電晶體521至第十七電晶體574係為薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。

第二電晶體541包含第一端、第二端與閘極端，其中第一端用以接收下傳啟始脈波訊號STFn-1，閘極端電連接於第一端，以及第二端電連接於電容546。第三電晶體542包含第一端、第二端與閘極端，其中第一端用以接收上傳啟始脈波訊號STBn+1，閘極端電連接於第一端，以及第二端電連接於第二電晶體541之第二端。第二電晶體541與第三電晶體542之電路功能均類同於二極體。第一電晶體521包含第一端、第二端與閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於第二電晶體541之第二端，以及第二端電連接於閘極線GLn。電容546包含第一端與第二端，其中第一端電連接於第一電晶體521之閘極端以及第二端電連接於第一電晶體521之第二端。第四電晶體526包含第一端、第二端與閘極端，其中第一端用以接收第一訊號CKF，閘極端電連接於第二電晶體541之第二端，以及第二端用以輸出下傳啟始脈波訊號STFn。第五電晶體531包含第一端、第二端與閘極端，其中第一端用以接收第二訊號CKB，閘極端電連接於第二電晶體541之第二端，以及第二端用以輸出上傳啟始脈波訊號STBn。

第六電晶體551包含第一端、第二端與閘極端，其中第一端電連接於電容546之第一端以接收驅動控制電壓VQn，第二端電連接於閘極線GLn，以及閘極端用以接收第一時脈CK1。第七電晶體552包含第一端、第二端與閘極端，其中第一端用以接收第一時脈CK1，閘極端電連接於第一端，以及第二端用以輸出控制訊號SCn。第八電晶體553包含第一端、第二端與閘極端，其中第一端電連接於第七電晶體552之第二端，閘極端電連接於第六電晶體551之第二端，以及第二端用以接收低電源電壓Vss。

第九電晶體561包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端電連接於第七電晶體552之第二端以接收控制訊號SCn，以及第二端用以接收低電源電壓Vss。第十電晶體562包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第二時脈CK2，以及第二端用以接收低電源電壓Vss。第十一電晶體563包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第四時脈CK4，以及第二端用以接收低電源電壓Vss。第十二電晶體564包含第一端、第二端與閘極端，其中第一端電連接於第四電晶體526之第二端，閘極端用以接收第四時脈CK4，以及第二端用以接收低電源電壓Vss。第十三電晶體565包含第一端、第二端與閘極端，其中第一端電連接於第五電晶體531之第二端，閘極端用以接收第四時脈CK4，以及第二端用以接收低電源電壓Vss。第十四電晶體571包含第一端、第二端與閘極端，其中第一端電連接於電容546之第一端，閘極端用以接收第三時脈CK3，以及第二端用以接收低電源電壓Vss。第十五電晶體572包含第一端、第二端與閘極端，其中第一端電連接於閘極線GLn，閘極端用以接收第三時脈CK3，以及第二端用以接收低電源電壓Vss。第十六電晶體573包含第一端、第二端與閘極端，其中第一端電連接於第二電晶體541之第一端，閘極端電連接於閘極線GLn以接收閘極訊號SGn，以及第二端用以接收低電源電壓Vss。第十七電晶體574包含第一端、第二端與閘極端，其中第一端電連接於第三電晶體542之第一端，閘極端電連接於閘極線GLn以接收閘極訊號SGn，以及第二端用以接收低電源電壓Vss。由於每一級移位暫存器均包含對應下拉機制以下拉其產生之下傳啟始脈波訊號與上傳啟始脈波訊號，所以在另一實施例中，第十六電晶體573與第十七電晶體574係可省略。

相較於習知移位暫存器電路，移位暫存器電路500具有雙向傳輸機制，用來降低顯示畫面之雲紋效應以改善畫面品質，而每一級移位暫存器並不需要利用上一級或下一級移位暫存器所產生之訊號以輔助下拉閘極訊號、驅動控制電壓、下傳啟始脈波訊號與上傳啟始脈波訊號，因此可顯著縮減各級移位暫存器之間的走線佈局面積以降低成本。此外，由於使用第一時脈CK1至第四時脈CK4以執行每一級移位暫存器之相關電路運作，所以可降低移位暫存器電路500之操作頻率以減少功率損耗，並可據以延長電路操作壽命。

第5圖為第4圖之移位暫存器電路的工作相關訊號波形圖，其中橫軸為時間軸。在第5圖中，由上往下的訊號分別為第一時脈CK1、第二時脈CK2、第三時脈CK3、第四時脈CK4、閘極訊號SGn-1、上傳啟始脈波訊號STBn-1、下傳啟始脈波訊號STFn-1、驅動控制電壓VQn、閘極訊號SGn、上傳啟始脈波訊號STBn、下傳啟始脈波訊號STFn、閘極訊號SGn+1、上傳啟始脈波訊號STBn+1、下傳啟始脈波訊號STFn+1、第一訊號CKF、以及第二訊號CKB。如第5圖所示，移位暫存器電路500的電路運作包含下傳運作模式與上傳運作模式。

當移位暫存器電路500執行下傳運作模式時，第五電晶體531之第一端係保持在浮接狀態或用以接收低電源電壓Vss，至於第一訊號CKF則實質上同於第一時脈CK1。於下傳時段TFT內，閘極訊號SGn-1由低準位上昇至高準位以及下傳啟始脈波訊號STFn-1也由低準位上昇至高準位，表示第二電晶體541切換至導通狀態，使驅動控制電壓VQn也跟著從低電壓上昇至第一高電壓Vh1。於下傳時段TF2內，下傳啟始脈波訊號STFn-1由高準位降至低準位使得第二電晶體541切換至截止狀態，此時由於第一時脈CK1切換至高準位，所以可藉由第一電晶體521與第四電晶體526之元件電容的耦合作用將驅動控制電壓VQn由第一高電壓Vh1上拉至第二高電壓Vh2，以及藉由導通第一電晶體521與第四電晶體526將閘極訊號SGn與下傳啟始脈波訊號STFn由低準位上拉至高準位。另由於此時第一時脈CK1也導通第六電晶體551，所以具高準位之驅動控制電壓VQn與閘極訊號SGn可導通第八電晶體553，用來將控制訊號SCn下拉至低電源電壓Vss以截止第九電晶體561。此外，具高準位之閘極訊號SGn亦可導通第十六電晶體573與第十七電晶體574，用以將下傳啟始脈波訊號STFn-1與上傳啟始脈波訊號STBn+1下拉至低電源電壓Vss。

於下傳時段TF3內，第二時脈CK2切換至高準位，所以第十電晶體562導通以下拉閘極訊號SGn至低電源電壓Vss。當閘極訊號SGn由高準位切換至低準位時，可藉由第一電晶體521之元件電容與電容546的耦合作用將驅動控制電壓VQn由第二高電壓Vh2下拉至約為第一高電壓Vh1，此時因驅動控制電壓VQn仍導通第一電晶體521與第四電晶體526，所以具低準位之第一時脈CK1可輔助下拉閘極訊號SGn，同時具低準位之第一訊號CKF可輔助下拉下傳啟始脈波訊號STFn。此外，第(N+1)級移位暫存器513於下傳時段TF2內被下傳啟始脈波訊號STFn所致能，因此閘極訊號SGn+1與下傳啟始脈波訊號STFn+1均於下傳時段TF3內上昇為高準位。於下傳時段TF4內，第三時脈CK3切換至高準位，用以導通第十四電晶體571與第十五電晶體572，進而將驅動控制電壓VQn與閘極訊號SGn下拉至低電源電壓Vss。於下傳時段TF5內，第四時脈CK4切換至高準位，用以導通第十一電晶體563、第十二電晶體564與第十三電晶體565，進而將閘極訊號SGn、下傳啟始脈波訊號STFn與上傳啟始脈波訊號STBn下拉至低電源電壓Vss。於下傳時段TF6內，第一時脈CK1切換至高準位，所以第七電晶體552導通以產生具高準位之控制訊號SCn，以及該高準位之控制訊號SCn用來導通第九電晶體561以下拉閘極訊號SGn至低電源電壓Vss，再者第六電晶體551也同時導通，因此可以下拉驅動控制電壓VQn。其後，在閘極訊號SGn持續低準位的狀態下，第一時脈CK1至第四時脈CK4係用以週期性地下拉閘極訊號SGn、驅動控制電壓VQn、下傳啟始脈波訊號STFn與上傳啟始脈波訊號STBn。

當移位暫存器電路500執行上傳運作模式時，第四電晶體526之第一端保持在浮接狀態或用以接收低電源電壓Vss，至於第二訊號CKB則實質上同於第一時脈CK1。於上傳時段TB1內，閘極訊號SGn+1由低準位上昇至高準位，而上傳啟始脈波訊號STBn+1也由低準位上昇至高準位，所以第三電晶體542切換至導通狀態，使驅動控制電壓VQn也跟著從低電壓上昇至第一高電壓Vh1。於上傳時段TB2內，上傳啟始脈波訊號STBn+1由高準位降至低準位使第三電晶體542切換至截止狀態，此時由於第一時脈CK1切換至高準位，所以可藉由第一電晶體521與第五電晶體531之元件電容的耦合作用將驅動控制電壓VQn由第一高電壓Vh1上拉至第二高電壓Vh2，以及藉由導通第一電晶體521與第五電晶體531將閘極訊號SGn與上傳啟始脈波訊號STBn由低準位上拉至高準位。再者，此時第一時脈CK1也導通第六電晶體551，所以具高準位之驅動控制電壓VQn與閘極訊號SGn可導通第八電晶體553，用來將控制訊號SCn下拉至低電源電壓Vss以截止第九電晶體561。此外，具高準位之閘極訊號SGn亦可導通第十六電晶體573與第十七電晶體574，用以將下傳啟始脈波訊號STFn-1與上傳啟始脈波訊號STBn+1下拉至低電源電壓Vss。

於上傳時段TB3內，第四時脈CK4切換至高準位，用以導通第十一電晶體563、第十二電晶體564與第十三電晶體565，進而將閘極訊號SGn、下傳啟始脈波訊號STFn與上傳啟始脈波訊號STBn下拉至低電源電壓Vss。當閘極訊號SGn由高準位切換至低準位時，可藉由第一電晶體521之元件電容與電容546的耦合作用將驅動控制電壓VQn由第二高電壓Vh2下拉至約為第一高電壓Vh1，此時因驅動控制電壓VQn仍可導通第一電晶體521與第五電晶體531，所以具低準位之第一時脈CK1可輔助下拉閘極訊號SGn，同時具低準位之第二訊號CKB也可輔助下拉上傳啟始脈波訊號STBn。此外，第(N-1)級移位暫存器511於上傳時段TB2內被上傳啟始脈波訊號STBn所致能，因此閘極訊號SGn-1與上傳啟始脈波訊號STBn-1均於上傳時段TB3內上昇為高準位。於上傳時段TB4內，第三時脈CK3切換至高準位，用以導通第十四電晶體571與第十五電晶體572，進而將驅動控制電壓VQn與閘極訊號SGn下拉至低電源電壓Vss。於上傳時段TB5內，第二時脈CK2切換至高準位，所以第十電晶體562導通以下拉閘極訊號SGn至低電源電壓Vss。於上傳時段TB6內，第一時脈CK1切換至高準位，所以第七電晶體552導通以產生具高準位之控制訊號SCn，以及其高準位之控制訊號SCn用來導通第九電晶體561以下拉閘極訊號SGn至低電源電壓Vss，再者，第六電晶體551也導通，因此可下拉驅動控制電壓VQn。其後，在閘極訊號SGn持續低準位的狀態下，第一時脈CK1至第四時脈CK4係用以週期性地下拉閘極訊號SGn、驅動控制電壓VQn、下傳啟始脈波訊號STFn與上傳啟始脈波訊號STBn。

綜上所述，本發明移位暫存器電路具有雙向傳輸機制，用來降低顯示畫面之雲紋效應以改善畫面品質，而每一級移位暫存器並不需要利用上一級或下一級移位暫存器所產生之訊號以輔助下拉閘極訊號與驅動控制電壓，因此可顯著縮減各級移位暫存器之間的走線佈局面積以降低成本。此外，由於使用四個時脈以執行相關電路運作，所以可降低移位暫存器電路之操作頻率以降低功率損耗，並可據以延長電路操作壽命。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、500．．．移位暫存器電路

101、201、501．．．畫素陣列

103、205、206、207、505、506、507．．．畫素單元

111、211、511．．．第(N-1)級移位暫存器

112、212、512．．．第N級移位暫存器

113、213、513．．．第(N+1)級移位暫存器

220、520．．．上拉單元

221、521．．．第一電晶體

230．．．進位單元

231、526．．．第四電晶體

235．．．進位控制單元

236、531．．．第五電晶體

237、551．．．第六電晶體

240、540．．．輸入單元

241、541．．．第二電晶體

242、542．．．第三電晶體

245、545．．．儲能單元

246、546．．．電容

250、550．．．控制單元

251、552．．．第七電晶體

252、553．．．第八電晶體

253、561．．．第九電晶體

260、560．．．第一下拉單元

261、562．．．第十電晶體

262、563．．．第十一電晶體

263、564．．．第十二電晶體

264、565．．．第十三電晶體

270、570．．．第二下拉單元

271、571．．．第十四電晶體

272、572．．．第十五電晶體

273、573．．．第十六電晶體

274、574．．．第十七電晶體

525．．．下傳進位單元

530．．．上傳進位單元

CK1．．．第一時脈

CK2．．．第二時脈

CK3．．．第三時脈

CK4．．．第四時脈

CKB．．．第二訊號

CKF．．．第一訊號

DLi．．．資料線

GLn-1、GLn、GLn+1．．．閘極線

SCn．．．控制訊號

SGn-1、SGn、SGn+1．．．閘極訊號

STBn-1、STBn、STBn+1、STBn+2．．．上傳啟始脈波訊號

STFn-2、STFn-1、STFn、STFn+1．．．下傳啟始脈波訊號

STn-1、STn、STn+1．．．啟始脈波訊號

TFT、TF2、TF3、TF4、TF5、TF6．．．下傳時段

TB1、TB2、TB3、TB4、TB5、TB6．．．上傳時段

Vbias1．．．第一偏壓

Vbias2．．．第二偏壓

Vh1．．．第一高電壓

Vh2．．．第二高電壓

VQn．．．驅動控制電壓

第1圖為習知移位暫存器電路的示意圖。

第2圖為本發明第一實施例之移位暫存器電路的示意圖。

第3圖為第2圖之移位暫存器電路的工作相關訊號波形圖，其中橫軸為時間軸。

第4圖為本發明第二實施例之移位暫存器電路的示意圖。

第5圖為第4圖之移位暫存器電路的工作相關訊號波形圖，其中橫軸為時間軸。

200．．．移位暫存器電路

201．．．畫素陣列

205、206、207．．．畫素單元

211．．．第(N-1)級移位暫存器

212．．．第N級移位暫存器

213．．．第(N+1)級移位暫存器

220．．．上拉單元

221．．．第一電晶體

230．．．進位單元

231．．．第四電晶體

235．．．進位控制單元

236．．．第五電晶體

237．．．第六電晶體

240．．．輸入單元

241．．．第二電晶體

242．．．第三電晶體

245．．．儲能單元

246．．．電容

250．．．控制單元

251．．．第七電晶體

252．．．第八電晶體

253．．．第九電晶體

260．．．第一下拉單元

261．．．第十電晶體

262．．．第十一電晶體

263．．．第十二電晶體

264．．．第十三電晶體

270．．．第二下拉單元

271．．．第十四電晶體

272．．．第十五電晶體

273．．．第十六電晶體

274．．．第十七電晶體

CK1．．．第一時脈

CK2．．．第二時脈

CK3．．．第三時脈

CK4．．．第四時脈

DLi．．．資料線

GLn-1、GLn、GLn+1．．．閘極線

SCn．．．控制訊號

SGn-1、SGn、SGn+1．．．閘極訊號

STBn-1、STBn、STBn+1、STBn+2．．．上傳啟始脈波訊號

STFn-2、STFn-1、STFn、STFn+1．．．下傳啟始脈波訊號

Vbias1．．．第一偏壓

Vbias2．．．第二偏壓

VQn．．．驅動控制電壓

Claims (22)

1. 一種具雙向傳輸機制之移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一上拉單元，電連接於該些閘極線之一第N閘極線，用來根據一驅動控制電壓與一第一時脈以上拉該些閘極訊號之一第N閘極訊號，其中該第N閘極線係用以傳輸該第N閘極訊號；一進位單元，用以根據該驅動控制電壓與該第一時脈產生一前置啟始脈波訊號；一進位控制單元，電連接於該進位單元以接收該前置啟始脈波訊號，用來根據一第一偏壓與一第二偏壓將該前置啟始脈波訊號輸出為一第N下傳啟始脈波訊號或一第N上傳啟始脈波訊號；一輸入單元，電連接於該些級移位暫存器之一第(N-1)級移位暫存器與一第(N+1)級移位暫存器以接收一第(N-1)下傳啟始脈波訊號與一第(N+1)上傳啟始脈波訊號，用來將具高電壓準位之該第(N-1)下傳啟始脈波訊號或該第(N+1)上傳啟始脈波訊號輸入為該驅動控制電壓；一控制單元，用來根據該第一時脈、該第N閘極訊號與該驅動控制電壓產生一控制訊號；一第一下拉單元，電連接於該控制單元、該第N閘極線與該進位單元，用來根據該控制訊號、一第二時脈、或一第四時脈以下拉該第N閘極訊號以及根據該第四時脈以下拉該前置啟始脈波訊號；以及一第二下拉單元，電連接於該輸入單元與該第N閘極線，用來根據一第三時脈以下拉該驅動控制電壓與該第N閘極訊號；其中N為一正整數。
2. 如請求項1所述之移位暫存器電路，更進一步包含：一儲能單元，電連接於該上拉單元、該輸入單元與該進位單元，用來根據該第(N-1)下傳啟始脈波訊號或該第(N+1)上傳啟始脈波訊號執行一充電程序，以提供該驅動控制電壓至該上拉單元與該進位單元。
3. 如請求項2所述之移位暫存器電路，其中該儲能單元包含一電容，用以執行該充電程序與儲存該驅動控制電壓。
4. 如請求項1所述之移位暫存器電路，其中該輸入單元包含：一第一電晶體，包含：一第一端，電連接於該第(N-1)級移位暫存器以接收該第(N-1)下傳啟始脈波訊號；一閘極端，電連接於該第一電晶體之第一端；以及一第二端，電連接於該上拉單元與該進位單元；以及一第二電晶體，包含：一第一端，電連接於該第(N+1)級移位暫存器以接收該第(N+1)上傳啟始脈波訊號；一閘極端，電連接於該第二電晶體之第一端；以及一第二端，電連接於該第一電晶體之第二端。
5. 如請求項1所述之移位暫存器電路，其中該上拉單元包含一電晶體，該電晶體包含：一第一端，用以接收該第一時脈；一閘極端，電連接於該輸入單元以接收該驅動控制電壓；以及一第二端，電連接於該第N閘極線。
6. 如請求項1所述之移位暫存器電路，其中該進位單元包含一電晶體，該電晶體包含：一第一端，用以接收該第一時脈；一閘極端，電連接於該輸入單元以接收該驅動控制電壓；以及一第二端，電連接於該進位控制單元，用以輸出該前置啟始脈波訊號。
7. 如請求項1所述之移位暫存器電路，其中該進位控制單元包含：一第一電晶體，包含：一第一端，電連接於該進位單元以接收該前置啟始脈波訊號；一閘極端，用以接收該第一偏壓；以及一第二端，用以輸出該第N上傳啟始脈波訊號；以及一第二電晶體，包含：一第一端，電連接於該進位單元以接收該前置啟始脈波訊號；一閘極端，用以接收該第二偏壓；以及一第二端，用以輸出該第N下傳啟始脈波訊號。
8. 如請求項1所述之移位暫存器電路，其中該控制單元包含：一第一電晶體，包含：一第一端，電連接於該輸入單元以接收該驅動控制電壓；一閘極端，用以接收該第一時脈；以及一第二端，電連接於該第N閘極線；一第二電晶體，包含：一第一端，用以接收該第一時脈；一閘極端，電連接於該第二電晶體之第一端；以及一第二端，用以輸出該控制訊號；以及一第三電晶體，包含：一第一端，電連接於該第二電晶體之第二端；一閘極端，電連接於該第一電晶體之第二端；以及一第二端，用以接收一低電源電壓。
9. 如請求項1所述之移位暫存器電路，其中該第一下拉單元包含：一第一電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，電連接於該控制單元以接收該控制訊號；以及一第二端，用以接收一低電源電壓；一第二電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，用以接收該第二時脈；以及一第二端，用以接收該低電源電壓；一第三電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，用以接收該第四時脈；以及一第二端，用以接收該低電源電壓：以及一第四電晶體，包含：一第一端，電連接於該進位單元以接收該前置啟始脈波訊號；一閘極端，用以接收該第四時脈；以及一第二端，用以接收該低電源電壓。
10. 如請求項1所述之移位暫存器電路，其中該第二下拉單元更進一步包含根據該第N閘極訊號以下拉該第(N-1)下傳啟始脈波訊號與該第(N+1)上傳啟始脈波訊號。
11. 如請求項10所述之移位暫存器電路，其中該第二下拉單元包含：一第一電晶體，包含：一第一端，電連接於該輸入單元以接收該驅動控制電壓；一閘極端，用以接收該第三時脈；以及一第二端，用以接收一低電源電壓；一第二電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，用以接收該第三時脈；以及一第二端，用以接收該低電源電壓；一第三電晶體，包含：一第一端，用以接收該第(N-1)下傳啟始脈波訊號；一閘極端，電連接於該第N閘極線以接收該第N閘極訊號；以及一第二端，用以接收該低電源電壓；以及一第四電晶體，包含：一第一端，用以接收該第(N+1)上傳啟始脈波訊號；一閘極端，電連接於該第N閘極線以接收該第N閘極訊號；以及一第二端，用以接收該低電源電壓。
12. 一種具雙向傳輸機制之移位暫存器電路，用以提供複數閘極訊號至複數閘極線，該移位暫存器電路包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一上拉單元，電連接於該些閘極線之一第N閘極線，用來根據一驅動控制電壓與一第一時脈以上拉該些閘極訊號之一第N閘極訊號，其中該第N閘極線係用以傳輸該第N閘極訊號；一下傳進位單元，用以根據該驅動控制電壓將一第一訊號輸出為一第N下傳啟始脈波訊號；一上傳進位單元，用以根據該驅動控制電壓將一第二訊號輸出為一第N上傳啟始脈波訊號；一輸入單元，電連接於該些級移位暫存器之一第(N-1)級移位暫存器與一第(N+1)級移位暫存器以接收一第(N-1)下傳啟始脈波訊號與一第(N+1)上傳啟始脈波訊號，用來將具高電壓準位之該第(N-1)下傳啟始脈波訊號或該第(N+1)上傳啟始脈波訊號輸入為該驅動控制電壓；一控制單元，用來根據該第一時脈、該第N閘極訊號與該驅動控制電壓產生一控制訊號；一第一下拉單元，電連接於該控制單元、該第N閘極線、該上傳進位單元與該下傳進位單元，用來根據該控制訊號、一第二時脈、或一第四時脈以下拉該第N閘極訊號，另用來根據該第四時脈以下拉該第N下傳啟始脈波訊號與該第N上傳啟始脈波訊號；以及一第二下拉單元，電連接於該輸入單元與該第N閘極線，用來根據一第三時脈以下拉該驅動控制電壓與該第N閘極訊號；其中N為一正整數。
13. 如請求項12所述之移位暫存器電路，更進一步包含：一儲能單元，電連接於該上拉單元、該輸入單元、該下傳進位單元與該上傳進位單元，用來根據該第(N-1)下傳啟始脈波訊號或該第(N+1)上傳啟始脈波訊號執行一充電程序，以提供該驅動控制電壓至該上拉單元、該下傳進位單元與該上傳進位單元。
14. 如請求項13所述之移位暫存器電路，其中該儲能單元包含一電容，用以執行該充電程序與儲存該驅動控制電壓。
15. 如請求項12所述之移位暫存器電路，其中該輸入單元包含：一第一電晶體，包含：一第一端，電連接於該第(N-1)級移位暫存器以接收該第(N-1)下傳啟始脈波訊號；一閘極端，電連接於該第一電晶體之第一端；以及一第二端，電連接於該上拉單元、該下傳進位單元與該上傳進位單元；以及一第二電晶體，包含：一第一端，電連接於該第(N+1)級移位暫存器以接收該第(N+1)上傳啟始脈波訊號；一閘極端，電連接於該第二電晶體之第一端；以及一第二端，電連接於該第一電晶體之第二端。
16. 如請求項12所述之移位暫存器電路，其中該上拉單元包含一電晶體，該電晶體包含：一第一端，用以接收該第一時脈；一閘極端，電連接於該輸入單元以接收該驅動控制電壓；以及一第二端，電連接於該第N閘極線。
17. 如請求項12所述之移位暫存器電路，其中該下傳進位單元包含一電晶體，該電晶體包含：一第一端，用以接收該第一訊號；一閘極端，電連接於該輸入單元以接收該驅動控制電壓；以及一第二端，用以輸出該第N下傳啟始脈波訊號；其中當該移位暫存器電路執行下傳運作時，該第一訊號實質上同於該第一時脈，當該移位暫存器電路執行上傳運作時，該第一訊號係為一浮接訊號或一低電源電壓。
18. 如請求項12所述之移位暫存器電路，其中該上傳進位單元包含一電晶體，該電晶體包含：一第一端，用以接收該第二訊號；一閘極端，電連接於該輸入單元以接收該驅動控制電壓；以及一第二端，用以輸出該第N上傳啟始脈波訊號；其中當該移位暫存器電路執行上傳運作時，該第二訊號實質上同於該第一時脈，當該移位暫存器電路執行下傳運作時，該第二訊號係為一浮接訊號或一低電源電壓。
19. 如請求項12所述之移位暫存器電路，其中該控制單元包含：一第一電晶體，包含：一第一端，電連接於該輸入單元以接收該驅動控制電壓；一閘極端，用以接收該第一時脈；以及一第二端，電連接於該第N閘極線；一第二電晶體，包含：一第一端，用以接收該第一時脈；一閘極端，電連接於該第二電晶體之第一端；以及一第二端，用以輸出該控制訊號；以及一第三電晶體，包含：一第一端，電連接於該第二電晶體之第二端；一閘極端，電連接於該第一電晶體之第二端；以及一第二端，用以接收一低電源電壓。
20. 如請求項12所述之移位暫存器電路，其中該第一下拉單元包含：一第一電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，電連接於該控制單元以接收該控制訊號；以及一第二端，用以接收一低電源電壓；一第二電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，用以接收該第二時脈；以及一第二端，用以接收該低電源電壓；一第三電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，用以接收該第四時脈；以及一第二端，用以接收該低電源電壓；一第四電晶體，包含：一第一端，電連接於該下傳進位單元以接收該第N下傳啟始脈波訊號；一閘極端，用以接收該第四時脈；以及一第二端，用以接收該低電源電壓；以及一第五電晶體，包含：一第一端，電連接於該上傳進位單元以接收該第N上傳啟始脈波訊號；一閘極端，用以接收該第四時脈；以及一第二端，用以接收該低電源電壓。
21. 如請求項12所述之移位暫存器電路，其中該第二下拉單元更進一步包含根據該第N閘極訊號以下拉該第(N-1)下傳啟始脈波訊號與該第(N+1)上傳啟始脈波訊號。
22. 如請求項21所述之移位暫存器電路，其中該第二下拉單元包含：一第一電晶體，包含：一第一端，電連接於該輸入單元以接收該驅動控制電壓；一閘極端，用以接收該第三時脈；以及一第二端，用以接收一低電源電壓；一第二電晶體，包含：一第一端，電連接於該第N閘極線；一閘極端，用以接收該第三時脈；以及一第二端，用以接收該低電源電壓；一第三電晶體，包含：一第一端，用以接收該第(N-1)下傳啟始脈波訊號；一閘極端，電連接於該第N閘極線以接收該第N閘極訊號；以及一第二端，用以接收該低電源電壓；以及一第四電晶體，包含：一第一端，用以接收該第(N+1)上傳啟始脈波訊號；一閘極端，電連接於該第N閘極線以接收該第N閘極訊號；以及一第二端，用以接收該低電源電壓。