DE10229231B4

DE10229231B4 - Verfahren zum Herstellen eines Strahlung emittierenden und/oder empfangenden Halbleiterchips mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur

Info

Publication number: DE10229231B4
Application number: DE10229231A
Authority: DE
Inventors: Heribert Dr. Zull; Wilhelm Dr. Stein
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2002-06-28
Filing date: 2002-06-28
Publication date: 2005-03-17
Anticipated expiration: 2022-06-29
Also published as: DE20300439U1; DE10229231B9; DE10229231A1

Abstract

Verfahren zum Herstellen eines Strahlung emittierenden, und/oder empfangenden Halbleiterchips (1) mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur (30), wobei auf eine zu strukturierende Materialschicht (16) des Halbleiterchips (1) ein Maskenmaterial (26) aufgebracht wird, dessen Benetzungseigenschaften derart gewählt sind, dass es auf der zu strukturierenden Materialschicht (16), eine Strukurierungsmaske (28) ausbildet, die eine Vielzahl von voneinander getrennten oder wenigstens teilweise miteinander vernetzten Inseln (280) aufweist, und nachfolgend die zu stukturierende Materialschicht (16) mittels eines materialabtragenden Prozessschrittes strukturiert wird, dadurch gekennzeichnet, dass die Ausbildung der Inseln (280) bei einem dem Aufbringen des Maskenmaterials (26) nachfolgenden Temperaturbehanlungsschritt des Maskenmaterials (26) erfolgt.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Strahlung emittierenden und/oder empfangenden Halbleiterchips mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur.
Lichtemissionsdioden (LEDs) zeichnen sich u.a. dadurch aus, dass je nach Materialsystem der interne Umwandlungswirkungsgrad von zugeführter elektrischer Energie in Strahlungsenergie inzwischen deutlich über 80%, in manchen Fällen bereits nahe 100% liegt. Die effektive Strahlungsauskopplung aus dem Halbleiterchip wird jedoch durch den großen Unterschied der Brechungsindizes zwischen dem Halbleitermaterial (n ≈ 2 , 2-3 , 8) und dem angrenzenden Medium (n_Luft ≈ 1, n_Chipverguß ≈ 1,5) begrenzt. Dieser große Unterschied in den Brechungsindizes bewirkt einen sehr kleinen Grenzwinkel für die Totalreflexion an der Grenzfläche zwischen Halbleiter und Umgebung. Dies führt dazu, dass nur ein Bruchteil der im Halbleiterchip erzeugten Strahlung ausgekoppelt werden kann. In herkömmlichen LEDs geht daher die von der aktiven Zone in Richtung zur Oberfläche emittierte Strahlung, die außerhalb des Auskoppelkegels liegt, mit hoher Wahrscheinlichkeit durch Absorption im Substrat verloren.

Aus dem Stand der Technik sind deshalb bereits verschiedene Maßnahmen bekannt, den (externen) Wirkungsgrad der Strahlungsauskopplung von LEDs zu verbessern. Ein möglicher Ansatz besteht darin, an der Oberseite der LED eine dicke Halbleiterschicht vorzusehen, so dass die Strahlung von der aktiven Zone auch seitlich aus den Halbleiterschichten ausgekoppelt werden kann.

Wie aber zum Beispiel in der Beschreibungseinleitung der WO-99/31738 A2 ausgeführt, würde dieser Ansatz im allgemeinen zu übermäßig dicken Kontaktschichten führen, was wiederum Nachteile bei der Fertigung und dem internen Wirkungsgrad der LEDs mit sich bringen würde.

Eine weitere bekannte Möglichkeit zur Verbesserung der Auskoppeleffizienz stellen aufgeraute Strukturen an der Oberfläche des Halbleiterchips dar. Bei solchen Aufraustrukturen sind grundsätzlich Strukturperiodizitäten wünschenswert, die der Wellenlänge der auszukoppelnden Strahlung entsprechen oder darunter liegen. Neben der Periodizität derartiger Oberflächenstrukturen wird die Auskoppeleffizienz auch durch die Höhenverhältnisse und die Formen der Strukturen beeinflusst. Derzeit sind insbesondere drei Techniken zur Erzeugung von aufgerauten Oberflächenstrukturen zur Verbesserung des externen Wirkungsgrades bekannt.

Die erste bekannte Technik besteht darin, Halbleiteroberflächen durch Ätzverfahren aufzurauen, die bestimmte Kristallebenen bevorzugt abtragen. Ein derartiges Verfahren ist zum Beispiel in der DE 196 32 627 A1 beschrieben. Hier wird bei einem Halbleiterkörper mit mindestens einer Halbleiterschicht, die aus GaAsP besteht, zumindest ein Teil der Oberfläche der Halbleiterschicht in einem ersten Ätzschritt mit einer Ätzlösung der Zusammensetzung H₂SO₄:H₂O₂:H₂O und nachfolgend in einem zweiten Ätzschritt mit Flusssäure behandelt. Durch dieses zweistufige Ätzen wird an der Oberfläche eine Aufrauung in Form von nebeneinander angeordneten Sägezähnen erzeugt, so dass im Vergleich zu einer ebenen Fläche ein größerer Anteil der in dem Halbleiterkörper erzeugten Strahlung in einem Winkel auf die Oberfläche der Halbleiterschicht trifft, der kleiner als der Grenzwinkel der Totalreflexion ist und daher direkt in das angrenzende Medium auskoppeln kann.

Eine weitere Technik der Aufrauung der Oberfläche, um die Strahlungsauskopplung zu verbessern, ist die sogenannte Mikrostrukturierung des LED-Chips, wie sie beispielsweise in dem Artikel „InGaN/GaN quantum well interconnected microdisk light emitting diodes" von S.X. Jin et al., Appl. Phys. Lett., Vol. 77, Nr. 20, 13. November 2000, Seiten 3236-3238, beschrieben ist. Bei einem derartigen LED-Chip wird ein Schichtpaket mit einer aktiven Schicht wie oben beschrieben auf ein Substrat aufgebracht, und anschließend werden in das Schichtpaket Ausnehmungen bzw. Kanäle geätzt, so dass eine Vielzahl kleiner Zylinder mit dem entsprechenden Schichtaufbau verbleibt.

Jin et al. haben festgestellt, dass die Anordnung von Mikrostrukturen mit einem Durchmesser von 9-12 μm trotz der kleineren aktiven Fläche im Vergleich zu einem einzigen Schichtstapel eine deutlich höhere Strahlungsausgangsleistung zeigt. Dies wird insbesondere auf einen wesentlich höheren Wirkungsgrad der Strahlungsauskopplung zurückgeführt.

Eine Ausführungsform eines solchen LED-Chips mit Mikrostrukturierung ist zum Beispiel in der bereits genannten WO 99/31738 A2 offenbart. Auf einem Substrat zum Beispiel aus Saphir ist eine Vielzahl von Mikrostrukturelementen auf AlGaInN-Basis angeordnet. Das AlGaInN-Materialsystem besteht aus einer aktiven Schicht mit einer Schichtdicke in der Größenordnung von 1.00 nm, welche eine Strahlung erzeugende Schicht aus GaInN zwischen einer oberen stromtragenden Schicht aus p-dotiertem AlGaN und einer unteren stromtragenden Schicht aus n-dotiertem AlGaN aufweist, einer oberen Kontaktschicht aus p-dotiertem GaN auf der aktiven Schicht und einer unteren Kontaktschicht aus n-dotiertem GaN zwischen der aktiven Schicht und dem Substrat. Auf den Oberseiten der oberen Kontaktschichten sind Kontaktstellen aufgebracht. Die Mikrostrukturelemente mit einer Breite in der Größenordnung von etwa 10 μm sind durch Kanäle oder Nuten mit einer Breite ebenfalls in der Größenordnung von etwa 10 μm voneinander getrennt. Aufgrund der geringen Breite der Mikrostrukturelemente genügen für die obere und die untere Kontaktschicht Schichtdicken von etwa 2-5 μm, um zu erreichen, dass deutlich mehr der von der aktiven Schicht zur Seite emittierten Strahlung innerhalb des Grenzwinkels der Totalreflexion auf die Grenzfläche treffen und direkt durch die Seitenflächen der Mikrostrukturelemente ausgekoppelt wird.

Ein diesem sehr ähnlicher Halbleiterchip ist in der DE 199 11 717 A1 offenbart. Bei diesem Halbleiterchip werden Strahlungsauskoppelelemente in bestimmten Formen und Dimensionen durch Photolithographietechnik und anschließendes Ätzen hergestellt. Die durch die Mikrostrukturierung erzeugten Strahlungsauskoppelelemente weisen insbesondere die Form von Zylindern oder Kugelsegmenten auf.

Ein weiterer derartiger Halbleiterchip ist aus der DE 199 43 406 C2 bekannt. Die dem Substrat gegenüberliegende Oberfläche einer Halbleiterschichtstruktur ist in mindestens einem Abschnitt derart strukturiert, dass sie eine Vielzahl von dreiseitigen Pyramidenstümpfen aufweist. In den Pyramidenstümpfen wird ein Lichtstrahl durch Mehrfachreflexionen in einen Auskoppelkegel gelenkt. Die Mikrostrukturierung bzw. Aufrauung der Oberfläche wird mittels eines zusätzlichen lithographischen Prozessschritts und nachfolgender Trockenätzung erzielt.

Ein weiterer Halbleiterchip dieser Art und ein entsprechendes Herstellungsverfahren sind beispielsweise in der DE 197 09 228 A1 beschrieben. Zur Verbesserung des externen Wirkungsgrades der Strahlungsauskopplung eines Halbleiterchips wird zunächst eine Struktur auf mindestens eine Oberfläche des Halbleiterchips aufgebracht und die so aufgebrachte Struktur anschließend in den Halbleiterchip übertragen, so dass auf der mindestens einen Oberfläche des Halbleiterchips eine Aufrauung erzeugt wird. Das Aufbringen der zu übertragenden Struktur erfolgt beispielsweise durch Aufbringen einer Schicht aus Photolack auf die Oberfläche des Halbleiterchips, Belichten eines Teils der Schicht aus Photolack, um die Struktur zu erzeugen, und Entfernen der nicht-strukturierten Regionen des Photolacks, um die Maskierungsschicht zu erzeugen. Diese Maskierungsschicht schützt bei dem folgenden Ätz- oder Fräsprozess die darunter liegenden Bereiche des Halbleitermaterials. Mit diesem Verfahren wird auf der Oberfläche des Halbleiterchips eine Struktur geschaffen, die in mindestens, einer Richtung periodisch ist, wobei die Periodizität vorzugsweise mit der Wellenlänge der auszukoppelnden Strahlung vergleichbar ist.

Weiterhin sind aus den Druckschriften DE 693 15 370 T2 , JP 59123279 A und DE 100 64 448 A1 Verfahren bekannt, bei denen eine Schicht aus einem inselförmig aufgebrachten Material als Maske für einen Ätzprozess verwendet wird, um eine strukturierte Oberfläche zu erzeugen.

Ausgehend von dem oben genannten Stand der Technik ist es eine Aufgabe der vorliegenden Erfindung, ein vereinfachtes Verfahren der eingangs genannten Art zu entwickeln. Das Verfahren soll insbesondere in Herstellungsprozessabläufe für herkömmliche Strahlung emittierende und/oder empfangende Halbleiterchips einfach integrierbar sein.

Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruches 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der Unteransprüche 2 bis 17.

Bei dem Verfahren wird auf eine zu strukturierende Materialschicht des Halbleiterchips, beispielsweise einer die aktive Schichtenfolge abschließende Halbleiterschicht, ein Maskenmaterial vorzugsweise aus einem metallischen Material aufgebracht. Die Benetzungseigenschaften des Maskenmaterials werden derart gewählt oder eingestellt, dass es auf der zu strukturierenden Materialschicht bei einem dem Aufbringen des Maskenmaterials nachfolgenden Temperaturbehandlungsschritt eine Strukturierungsschicht aus einer Vielzahl von voneinander getrennten oder wenigstens teilweise miteinander vernetzen Inseln ausbildet. Nachfolgend wird die zu stukturierende Materialschicht mittels eines materialabtragenden Prozessschrittes, wie beispielsweise Trockenätzen, strukturiert.

Bei einer vorteilhaften Weiterbildung des Verfahrens wird auf der zu strukturierenden Materialschicht eine Zwischenschicht ausgebildet, deren Oberflächenenergie derart gewählt ist, dass sie die Ausbildung der Inseln fördert.

Beim Strukturierungsschritt wird vorzugsweise die Struktur der voneinander getrennten oder miteinander vernetzten Inseln in die zu strukturierende Materialschicht übertragen.

Auf der Oberfläche der zu strukturierenden Materialschicht bzw. der Zwischenschicht wird zunächst eine weitestgehend geschlossene Schicht aus Maskenmaterial ausgebildet und die voneinander getrennten oder miteinander vernetzten Inseln werden mittels eines nachfolgenden Temperschrittes des Maskenmaterials erzeugt.

Das Maskenmaterial ist vorzugsweise ein metallisches Material, enthält beispielsweise Silber und die Inseln weisen bevorzugt eine Höhe von etwa 20 bis 40 nm auf. Weiterhin besitzen die Inseln untereinander im Wesentlichen einen Abstand zwischen 10 nm und 50 nm und haben größtenteils einen mittleren Durchmesser, der vorzugsweise zwischen 20 und 200 nm liegt.

Die Zwischenschicht ist ggf. vorzugsweise eine oxidische Schicht ist. Hierzu eignet sich vorzugsweise eine dünne Oxidschicht, die bei einer Ag enthaltenden Maskenschicht beispielsweise Al₂O₃ oder SiO₂ enthält. Die Oxidschicht weist vorzugsweise eine Schichtdicke von etwa 10 bis 20 nm auf.

Geeignete Trockenätzverfahren zum Strukturieren der zu strukturierenden Materialschicht sind beispielsweise das Barrel-Ätzverfahren, Plasmaätzen, reaktives Ionenätzen oder reaktives Ionenstrahlätzen. Bevorzugt werden beim Strukturieren die Inseln zumindest zum Teil entfernt.

Das erfindungsgemäße Verfahren umfasst also vorzugsweise die Schritte (a) des Aufbringens einer Struktur auf mindestens eine Oberfläche des Halbleiterchips und (b) des nachfolgenden zumindest teilweisen Übertragens der aufgebrachten Struktur in den Halbleiterchip, so dass auf der mindestens einen Oberfläche des Halbleiterchips eine Mikrostruktur erzeugt wird. Die in Schritt (a) auf die mindestens eine Oberfläche des Halbleiterchips aufgebrachte Maskenstruktur besteht insbesondere aus einer Vielzahl von voneinander getrennten oder untereinander vernetzten Metall-Clustern.

Zur Beeinflussung der Periodizität der Aufrauung der Halbleiteroberfläche und der Auskoppeleffizienz können die Prozessparameter über einen großen Bereich variiert werden. Das Verfahren enthält wenige Prozessschritte, insbesondere entfällt der Verfahrensschritt der Phototechnik mit dem aufwändigen Aufbringen einer Photomaske, wie er bei einigen herkömmlichen Herstellungsverfahren erforderlich ist. Das erfindungsgemäße Verfahren lässt sich problemlos in bestehende Fertigungsabläufe integrieren und verursacht nur relativ geringe Zusatzkosten. Bei einer hohen Reproduzierbarkeit der aufgerauten Struktur wird eine sehr hohe Auskoppeleffizienz gewährleistet.

In einer bevorzugten Ausführungsform erfolgt das Aufbringen der Struktur in Schritt (a) mittels Aufbringen einer geschlossenen Metallschicht auf die mindestens eine Oberfläche des Halbleiterchips und anschließendem Tempern der Metallschicht derart, dass sich auf der Oberfläche Metall-Cluster bilden.

Die in Schritt (a) aufgebrachten Metall-Cluster enthalten vorzugsweise Ag und weisen eine Schichtdicke von etwa 20 bis 40 nm auf.

In einer bevorzugten Ausführungsform wird ein zumindest teilweises Übertragen der Metall-Cluster in den Halbleiterchip mittels eines Trockenätzverfahrens durchgeführt. Dabei werden insbesondere Trockenätzverfahren mit hoher Isotropie und Selektivität, wie Barrel-Ätzverfahren (BE), Plasmaätzverfahren (PE), reaktive Ionenätzverfahren (RIE) oder reaktive Ionenstrahlätzverfahren (RIBE) bevorzugt.

Vorzugsweise werden beim Übertragen der aufgebrachten Struktur in den Halbleiterchip gleichzeitig die aufgebrachten Metall-Cluster entfernt, so dass eine nachträgliche Entfernung mit Nasschemie überflüssig ist. Dies kann zum Beispiel dadurch erreicht werden, das ein Trockenätzverfahren mit geeigneter Selektivität zwischen den Metall-Clustern und dem Halbleitermaterial verwendet wird.

Vor dem eigentlichen Aufbringen der Struktur kann vorteilhafterweise auf die mindestens eine Oberfläche des Halbleiterchips noch eine dünne Oxidschicht, zum Beispiel mit Al₂O₃ oder SiO₂ und einer Schichtdicke von etwa 10 bis 20 nm, aufgebracht werden, um den Clusterbildungseffekt zu verstärken.

Weitere Vorteile und vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens ergeben sich auch aus der folgenden Beschreibung eines Ausführungsbeispiels unter Bezugnahme auf die beiliegenden Zeichnung.
Es zeigen:
1a-1c eine schematische Darstellungen eines Verfahrensablaufes gemäß dem Ausführungsbeispiel;
2a und 2b eine schematische Darstellung einer Draufsicht eines Halbleiterchips mit aufgebrachter Maskenstruktur mit voneinander getrennten Inseln bzw. eine schematische Darstellung einer Draufsicht eines Halbleiterchips mit aufgebrachter Maskenstruktur mit untereinander vernetzten Inseln; und
3 eine schematische Darstellung eines herkömmlichen Halbleiterchips im Schnitt.
Zum besseren Verständnis der vorliegenden Erfindung ist in 3 zunächst ein herkömmlicher Strahlung emittierender Halbleiterchip ohne Auskoppel-Mikrostruktur dargestellt. Der Halbleiterchip weist ein epitaktisch gewachsenes Schichtpaket 10 auf, das sich über die gesamte Oberfläche eines Substrats 12 erstreckt. Das Schichtpaket besteht im wesentlichen aus einer Strahlung emittierenden aktiven Schicht 14, welche zwischen einer oberen Kontaktschicht 16 und einer zwischen der aktiven Schicht 14 und dem Substrat angeordneten unteren Kontaktschicht 18 angeordnet ist. Die aktive Schicht selbst umfasst die eigentliche Strahlung erzeugende Schicht zum Beispiel aus InGaN sowie die daran angrenzenden stromtragenden Schichten aus zum Beispiel p-dotiertem bzw. n-dotiertem AlGaN oder GaN. Die aktive Schicht 14 kann eine Doppelheterostruktur oder eine Multi-Quantum-Well-Struktur aufweisen.
Die Schichtdicken betragen beispielsweise für die Strahlung erzeugende Schicht etwa 3 bis 1.00 nm und für die stromtra, genden Schichten etwa 1.00 nm. Auf der oberen Kontaktschicht 16 und an der Rückseite des Substrats 12 sind Kontaktstellen 20, 22 aufgebracht. Ein solcher LED-Chip wird in einem herkömmlichen Gehäuse beispielsweise in eine strahlungsdurchlässige Vergussmasse aus Epoxidharz eingekapselt.
Die 1a-1c stellen ganz schematisch die Prozessschritte zur Herstellung einer mit einer Auskoppel-Mikrostruktur 30 versehenen Oberfläche 24 eines LED-Chips, wie er oben grundsätzlich in Zusammenhang mit 3 beschrieben ist, dar.
Wie in 1a dargestellt, wird zunächst auf der gesamten Oberfläche 24 des LED-Chips, einschließlich der Kontaktstelle 20 ein dünner geschlossener Metallfilm 26 abgeschieden. Anschließend wird der Metallfilm getempert, was beispielsweise vermittels Erwärmen des gesamten mit der Chip-Schichtenfolge versehenen Epitaxie-Wafers erfolgen kann. Je nach Wahl des Metallfilms 26 bildet sich dann ab einer bestimmten Temperatur eine Struktur aus, die aus einer Vielzahl von voneinander getrennten Metall-Clustern 28 besteht, wie dies in 1b schematisch dargestellt ist.
Alternativ können an Stelle der voneinander getrennten Metall-Cluster 28 miteinander zumindest zum Teil vernetzte Metall-Cluster 28 erzeugt werden.
Die 2a und 2b zeigen eine schematische Darstellung einer Draufsicht eines Halbleiterchips 1 mit aufgebrachter Maskenstruktur mit voneinander getrennten Metall-Clustern 28 und eine schematische Darstellung einer Draufsicht eines Halbleiterchips mit aufgebrachter Maskenstruktur mit untereinander vernetzten Metall-Clustern.
Die Höhe der Metall-Cluster liegt vorzugsweise im Bereich zwischen von etwa 20 und etwa 40 nm und der Metallfilm 26 enthält vorzugsweise Silber (Ag). Typische Durchmesser der Metall-Cluster 28 liegen im Wesentlichen im Bereich zwischen etwa 20 nm und 200 nm, bevorzugt im Wesentlichen zwischen etwa 50 nm und 150 nm. Der bevorzugte Abstand zwischen den Metall-Clustern liegt im Wesentlichen zwischen 10 nm und 50 nm.
Der Effekt der Cluster- bzw. Inselbildung der Metallbeschichtung 26 beruht im wesentlichen auf der Benetzbarkeit und letztlich auf der Grenzflächen- und Oberflächenenergie der beiden beteiligten Materialien, der Metallbeschichtung 26 und der Halbleiterschicht 16. Die Ausbildung der Metall-Cluster 28 bezüglich Höhe, Breite, Zwischenraumbreite und dergleichen kann in weiten Grenzen über verschiedene Prozessparameter, wie beispielsweise die Wahl des Metalls und des Halbleitermaterials, die Bedampfungsrate, die Abscheidetemperatur und dergleichen, beeinflusst werden.
Zur Verstärkung des Effekts der Cluster-Bildung kann es von Vorteil sein, vor dem Abscheiden der Metallschicht 26 eine dünne Oxidschicht 40 (gestrichelt angedeutet) auf die Oberfläche 24 des Halbleiterchips aufzubringen. Die Oxidschicht enthält beispielsweise Al₂O₃ oder SiO₂ und weist eine Schichtdicke von etwa 10 bis 20 nm auf.
Nach dem oben erläuterten Ausbilden der Metall-Cluster 28 auf der Oberfläche 24 des Halbleiterchips 1 wird diese Struktur in die Halbleiterschicht 16 übertragen, so dass ein Halbleiterchip 1 mit einer mikrostrukturierten Oberfläche 30 entsteht. Dies ist in 1c dargestellt. Hierbei dienen die Metall-Cluster 28 in üblicher Weise als Maskierung für den Ätzvorgang.
Die Übertragung der Struktur geschieht vorzugsweise mittels eines geeigneten Trockenätzverfahrens. Wie ferner in 1c erkennbar, werden die Metall-Cluster 28 bevorzugt im gleichen Prozessschritt weggeätzt, so dass ein nachträgliches Entfernen der Metall-Cluster 28 beispielsweise mittels Nasschemie überflüssig ist. Dies kann beispielsweise durch eine geeignete Selektivität des Trockenätzverfahrens zwischen den Metall-Clustern und dem Halbleitermaterial erreicht werden.
Besonders bevorzugt werden bei dem Verfahren der Erfindung Trockenätzverfahren mit einer relativ hohen Isotropie und Selektivität eingesetzt. Hierbei handelt es sich beispielsweise um Barrel-Ätzverfahren (BE), Plasmaätzverfahren (PE), reak tive Ionenätzverfahren (RIE) oder reaktive Ionenstrahlätzverfahren (RIBE).
Grundsätzlich kann das Versehen der Oberfläche 24 des Halbleiterchips mit einer aufgerauten Struktur gemäß dem oben beschriebenen Verfahren der Erfindung vor oder nach dem Aufbringen der Kontaktstellen-Metallisierung 20 erfolgen. Allerdings sollte der Einfluss des Verfahrens auf die Kontaktstelle 20 überprüft werden und gegebenenfalls die Kontaktstelle 20 vor dem Aufbringen der Metallschicht 26 bzw. der Metall-Cluster 28 zum Schutz beispielsweise mit einem Photolack abgedeckt werden.
Die besonderen Vorteile der Erfindung, wie sie oben anhand eines bevorzugten, aber nicht einschränkenden Ausführungsbeispiels näher beschrieben wurden, sind die einfache Integrierbarkeit in bestehende Fertigungsabläufe von herkömmlichen Halbleiterchips, die geringe Anzahl von Prozessschritten, die gute Reproduzierbarkeit, die mit dem Verfahren erzielbare gute Auskoppeleffizienz des Halbleiterchips und die geringen Kosten des Herstellungsverfahrens.

Claims

Verfahren zum Herstellen eines Strahlung emittierenden, und/oder empfangenden Halbleiterchips (1) mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur (30), wobei auf eine zu strukturierende Materialschicht (16) des Halbleiterchips (1) ein Maskenmaterial (26) aufgebracht wird, dessen Benetzungseigenschaften derart gewählt sind, dass es auf der zu strukturierenden Materialschicht (16), eine Strukurierungsmaske (28) ausbildet, die eine Vielzahl von voneinander getrennten oder wenigstens teilweise miteinander vernetzten Inseln (280) aufweist, und nachfolgend die zu stukturierende Materialschicht (16) mittels eines materialabtragenden Prozessschrittes strukturiert wird, dadurch gekennzeichnet, dass die Ausbildung der Inseln (280) bei einem dem Aufbringen des Maskenmaterials (26) nachfolgenden Temperaturbehanlungsschritt des Maskenmaterials (26) erfolgt.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zwischen der zu strukturierenden Materialschicht (16) und der Strukturierungsmaske (28) eine Zwischenschicht (40) ausgebildet wird, deren Oberflächeneigenschaften derart gewählt sind, dass sie die Ausbildung der Inseln (280) fördert.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Struktur der voneinander getrennten oder miteinander vernetzten Inseln (280) in die zu strukturierende Materialschicht (16) übertragen wird.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Aufbringen des Maskenmaterials (26) mit einer solchen Abscheiderate und Temperatur erfolgt, dass sich auf der Oberfläche der zu strukturierenden Materialschicht (16) bzw. der Zwischenschicht (40) zunächst eine geschlossene Schicht aus Maskenmaterial (26) ausbildet und die Inseln (28) mittels eines nachfolgenden Temperschrittes des Maskenmaterials (26) erzeugt werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zu strukturierende Materialschicht (16) eine Halbleiterschicht ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Maskenmaterial (26) ein metallisches Material ist.
Verfahren nach Anspruch 2 oder nach Anspruch 2 und einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass die Zwischenschicht (40) eine oxidische Schicht ist.
Verfahren nach Anspruch 5 und 6 oder 5, 6 und 7, dadurch gekennzeichnet, dass das metallische Material Ag enhält.
Verfahren nach Anspruch 5 und 6 oder 5, 6 und 7, dadurch gekennzeichnet, dass die Inseln (280) eine Höhe von 20 bis 40 nm aufweisen.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Inseln (280) einen mittleren Durchmesser haben, der zwischen 20 und 200 nm liegt.
Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Inseln (280) im Wesentlichen zwischen 10 nm und 50 nm voneinander beabstanded sind.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Strukturieren der zu strukturierenden Materialschicht (16) zumindest zum Teil mittels eines Trockenätzverfahrens erfolgt.
Verfahren nach Anspruch 12, dadurch gekennzeichnet,dass das Strukturieren der zu strukturierenden Materialschicht (16) zumindest zum Teil mittels eines Barrel-Ätzverfahrens, eines Plasmaätzverfahrens, eines reaktiven Ionenätzverfahrens oder eines reaktiven Ionenstrahlätzverfahrens erfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass beim Strukturieren der zu strukturierenden Materialschicht (16) zumindest zum Teil die Inseln (280) entfernt werden.
Verfahren nach Anspruch 2 oder nach Anspruch 2 und einem der Ansprüche 3 bis 14, dadurch gekennzeichnet, dass vor dem Aufbringen des Maskenmaterials (26) auf die zu strukturierende Schicht (16) als Zwischenschicht (40) eine dünne Oxidschicht aufgebracht wird.
Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die dünne Oxidschicht Al₂O₃ oder SiO₂ enthält.
Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass die dünne Oxidschicht eine Schichtdicke von 10 bis 20 nm aufweist.