[go: up one dir, main page]

WO2010091936A1 - Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterchip - Google Patents

Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterchip Download PDF

Info

Publication number
WO2010091936A1
WO2010091936A1 PCT/EP2010/050742 EP2010050742W WO2010091936A1 WO 2010091936 A1 WO2010091936 A1 WO 2010091936A1 EP 2010050742 W EP2010050742 W EP 2010050742W WO 2010091936 A1 WO2010091936 A1 WO 2010091936A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
wafer
semiconductor wafer
photoresist
structured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2010/050742
Other languages
English (en)
French (fr)
Inventor
Elmar Baur
Bernd Böhm
Alexander Heindl
Patrick Rode
Matthias Sabathil
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN2010800070061A priority Critical patent/CN102308396A/zh
Priority to US13/148,631 priority patent/US20120032306A1/en
Publication of WO2010091936A1 publication Critical patent/WO2010091936A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials

Definitions

  • a method for structuring a semiconductor surface and a semiconductor chip are specified.
  • the document DE 103 067 79 A1 describes a method for roughening a surface of a body and optoelectronic component.
  • An object to be solved is to specify a method for structuring a semiconductor surface, which is time-saving and, moreover, inexpensive.
  • a second semiconductor wafer is provided.
  • the first wafer and the second semiconductor wafer may be formed like slices or plates.
  • the first wafer has a structured surface.
  • structured means that elevations and depressions are present at least in places on the surface, for example on the top side on a top surface of the first wafer
  • the structured surface can be provided, for example, with prefabricated, regular Structures that are controlled in the top surface, be formed.
  • the structures may be relief or trench-like.
  • a photoresist is applied to the outer surfaces of the second semiconductor wafer.
  • the photoresist has a thickness of 1 to 10 microns.
  • the surface of the photoresist facing away from the second semiconductor wafer is patterned by printing the structured surface of the first wafer into the photoresist.
  • the first wafer and the second semiconductor wafer can be brought together and compressed, for example, such that the structured surface of the first semiconductor wafer prints at least in places in the surface of the photoresist.
  • imprinting means that at locations where elevations are located on the surface of the first wafer, corresponding depressions are imaged on the surface of the photoresist, as well as depressions on the surface of the first wafer, which form elevations into the surface It is also possible for the structured surface of the first wafer to be printed completely in the surface of the photoresist.
  • the photoresist is a soft material that can be deformed during compression of the two semiconductor wafers. After removing the second Semiconductor wafer from the photoresist then maintains the structured surface of the photoresist their surface structure.
  • the printing process is a process in which the surface of the photoresist is permanently structured.
  • a structuring method is applied to the structured surface of the photoresist, wherein the structure applied to the photoresist is transferred at least in places to the outer surface of the second semiconductor wafer.
  • the outer surface is the surface of the second semiconductor wafer facing the photoresist, which is covered by the photoresist. That is, the pattern on the resist is at least locally transferred to the outer surface of the second semiconductor wafer using the patterning method.
  • a first wafer which has a structured surface.
  • a photoresist is applied to the outer surfaces of the second semiconductor wafer.
  • the surface of the photoresist facing away from the second semiconductor wafer is patterned by printing the structured surface of the first wafer into the photoresist.
  • a structuring method is applied to the structured surface of the photoresist, wherein the structure applied to the photoresist is transferred at least in places to the outer surface of the second semiconductor wafer.
  • the method described here for structuring a semiconductor surface is based inter alia on the Realizing that structuring a
  • Semiconductor surface can be associated with great effort and at the same time is costly.
  • the method described here makes use of the idea of initially providing a first wafer having a structured surface.
  • the structured surface of the first wafer serves as a template within the manufacturing process in the following process.
  • the aim of the method is now to apply structured surfaces on semiconductor wafers of different materials. For this purpose, for example, a second semiconductor wafer is provided, on which a photoresist is applied.
  • the structured surface of the photoresist can be transferred at least in places into the outer surface of the second semiconductor wafer.
  • the process can be repeated to create a plurality of further semiconductor wafers having an applied structure on their respective exterior surfaces.
  • the reuse of the first wafer as a template for the application of the structure to the outer surface of the second semiconductor wafer therefore not only leads to cost savings in the manufacturing process, but also enables rapid and time-saving production.
  • the first wafer is a semiconductor wafer.
  • First and second Semiconductor wafers are then each formed with at least one semiconductor material.
  • First and second semiconductor wafers are formed from mutually different materials.
  • first and second semiconductor wafers may include active regions for emitting electromagnetic radiation.
  • first and / or second semiconductor wafers may comprise a large number of semiconductor chips, which are present in a composite.
  • the first wafer is an intermediate carrier which consists of a
  • the intermediate carrier may be formed in the manner of plates or discs.
  • a structured surface of the intermediate carrier for example, a semiconductor wafer having a structured surface is provided.
  • the surface of the intermediate carrier facing the semiconductor wafer is then patterned by printing the structured surface of the semiconductor wafer into the intermediate carrier.
  • the semiconductor wafer and the intermediate carrier can be brought together and compressed, for example, such that the structured surface of the semiconductor wafer prints at least in places in the surface of the intermediate carrier. It is also possible that the structured surface of the semiconductor wafer completely into the surface of the subcarrier is printed. After removing the semiconductor wafer from the intermediate carrier, the structured surface of the intermediate carrier then retains its surface structure. In other words, the impression process is a process in which the surface of the subcarrier is permanently structured.
  • this intermediate carrier can now serve as a template-like template and thus another first wafer, for example a costly one
  • the intermediate carrier can be reused many times.
  • the intermediate carrier is formed with a "readily structurable” material.
  • "excellent structurable” in this context means that the intermediate carrier is preferably formed with a plastic-like and / or easily impressionable material. This advantageously allows cost-effective mass production.
  • the first wafer deviates in its maximum diameter by at most 20%, preferably by at most 10%, very particularly preferably by at most 5% from the maximum diameter of the second semiconductor wafer. That is, the two wafers laterally have approximately the same or the same dimension. "Lateral” in this context means the dimension in relation to the maximum diameter of the two semiconductor wafers.
  • the top surfaces of the first wafer and the second semiconductor wafer may be oval or circular. It is advantageously ensured that the first wafer and the second semiconductor wafer are as coincident as possible during the merging and thus areas are minimized both on the first wafer and on the second semiconductor wafer, which do not belong to or contribute to the patterning process.
  • the first wafer comprises at least one layer which consists of a nitride-based compound semiconductor material.
  • nitride-based compound semiconductor material in the present context means that the first wafer and / or the active layer contained, for example, in the first wafer comprises or consists of a nitride compound semiconductor material, preferably Al n Ga m In] ⁇ n m , where O ⁇ m ⁇ l, O ⁇ n
  • This material does not necessarily have to have a mathematically exact composition according to the above formula. Rather, it may, for example, have one or more dopants and additional constituents.
  • the above formula contains only the essential constituents of the crystal lattice (Al, Ga, In, N), even if these can be partially replaced and / or supplemented by small amounts of further substances.
  • the compound semiconductor material is aluminum-gallium-indium-nitride (AlGaInN). This semiconductor material is particularly suitable for light-emitting diodes which emit electromagnetic radiation in the ultraviolet to blue spectral range.
  • the second semiconductor wafer comprises at least one layer which consists of a phosphide-based compound semiconductor material.
  • phosphide-based compound semiconductor material means that the second semiconductor wafer and / or the active layer contained, for example, in the second semiconductor wafer, preferably Al n Ga m I n] _ _ n _m P where i O ⁇ m ⁇ l, O ⁇ n ⁇ l and m + n
  • This material does not necessarily have to have a mathematically exact composition according to the above formula. Rather, it may have one or more dopants as well as additional ingredients. For the sake of simplicity, however, the above formula includes only the essential constituents of the crystal lattice (Al, Ga, In, P), even though these may be partially replaced by small amounts of other substances. If the second semiconductor wafer has the compound semiconductor material aluminum gallium indium phosphide (AlGaInP), this becomes
  • the second semiconductor wafer comprises at least one layer which consists of an arsenide-based compound semiconductor material.
  • arsenide-based compound semiconductor material means that the second
  • This material also need not necessarily be a mathematically exact composition according to the above formula and may contain one or more dopants and additional ingredients have, not having the characteristic physical properties of Al n Ga m In] __ n _ m As material substantially to change.
  • the above formula contains only the essential components of the crystal lattice (Al, Ga, In, As), even though these may be partially replaced by small amounts of other substances.
  • AlGaAs aluminum gallium arsenide
  • Compound semiconductor material especially for the generation of infrared radiation.
  • Compound semiconductor materials such as phosphide compound semiconductors and arsenide compound semiconductors, are particularly suitable for forming a semiconductor layer sequence for efficient semiconductor chips, particularly active regions / high quantum efficiency layers.
  • the structuring method is a dry-chemical etching process.
  • methods such as reactive ion etching (RIE), ion beam etching (IBE), as well as chemically assisted ion beam etching (CAIBE) and so forth may be considered.
  • RIE reactive ion etching
  • IBE ion beam etching
  • CAIBE chemically assisted ion beam etching
  • it is also considered as a dry etching a method using a
  • High density plasma such as Inductive Coupled Plasma (ICP), Electron Cyclotron Resonance (ECR) plasma, or a helicon plasma.
  • Dry etching methods have the advantage in the present method of having a preferred direction during etching (anisotropy). Due to the anisotropy, good aspect ratios, that is to say very steep structures, can be produced in the body to be etched.
  • the structuring method is a wet-chemical etching process.
  • "Wet chemical” in this context means that corrosive liquids on the structured surface of the photoresist are applied and the photoresist is etched away via a chemical reaction. If the corrosive liquid reaches the outer surface of the second semiconductor wafer, etched structures are also formed in this second semiconductor wafer which can be adjusted and shaped in the etching liquid depending on the choice of the liquid to be etched and the concentration of the corrosive constituents.
  • the structure depicted on the outer surface of the second semiconductor wafer is designed in the manner of a pyramid. That is, the outer surface of the second semiconductor wafer has a structure that may be formed by a plurality of pyramidal protrusions.
  • Each pyramid-like elevation is a polyhedron and is bounded by a mantle, a bottom and a top surface.
  • the lateral surface has at least three side surfaces which converge and limit the top surface laterally.
  • the bottom surface is bounded laterally by the side surfaces of the pyramidal elevation.
  • the side surfaces of the pyramidal survey terminate in the second semiconductor wafer and form there from the bottom surface.
  • the bottom and top surfaces of the pyramidal elevation thus face each other and are connected to each other via the side surfaces.
  • the top and bottom surfaces are hexagonal.
  • the ratio of the area from top to bottom is 1/5 or smaller.
  • trapezoidal means that, for example, in a lateral section through such a roughening structure, the roughening structure has a multiplicity of trapezoidal elevations Each trapezoidal elevation is formed by at least two side surfaces, a top surface and a bottom surface, wherein the area ratio of deck - At least four times the surface area ratio of top to bottom surface of a pyramid-like elevation to the bottom surface.
  • nitride-based compound semiconductor materials it is possible to use an anisotropic chemical etching process, for example a dry-chemical etching process, which leads to pyramid-like structures.
  • the pyramidal structures can not be achieved so far in phosphide and arsenide based compound semiconductor materials.
  • a pyramid-like radiation coupling surface of a semiconductor chip has an increased coupling-out efficiency compared to a trapezoidal structure of the radiation coupling-out surface.
  • the radiation coupling-out surface of a semiconductor chip forms the surface through which the electromagnetic radiation generated by the semiconductor chip is coupled out.
  • Coupling efficiency is the ratio of luminous energy actually coupled out of the semiconductor chip to the luminous energy generated primarily within the semiconductor chip.
  • the method claimed here offers the possibility of forming pyramidal structures even in surfaces of phosphide- and arsenide-based compound semiconductor materials.
  • a ratio of etching depth t to width b is the relationship 0.1 ⁇ t / b ⁇ 10.
  • the etching depth t is, for example, the distance along a surface normal of the second semiconductor wafer, from the top surface of the pyramidal Elevation up to their bottom surface. The etching depth t therefore simultaneously corresponds to the height of the pyramidal elevation. Looking at a pyramid-like elevation in a side view, so for example, the width b is the edge length of the
  • the ratio t / b is preferably chosen as follows: 0.25 ⁇ t / b ⁇ 5, very particularly preferably 0.5 ⁇ t / b ⁇ 2.
  • Such a depth to width ratio is particularly advantageous in order to improve the scattering at a pyramid-shaped radiation coupling-out surface, for example a radiation coupling-out surface of a semiconductor chip.
  • Said ⁇ tztiefen- to width ratio can be adjusted individually by suitable choice of the etching process and, for example, by the nature and thickness of the photoresist.
  • a selectivity of the etching process with respect to the materials of the photoresist and the second semiconductor wafer is preferably set to 1: 1, so that the Surface structuring of the photoresist is transferred to the outer surface of the second semiconductor wafer.
  • the etching depth t in the second semiconductor wafer is 50 nm to 2 ⁇ m. It can be shown that such an etching depth of the pyramidal structures further enhances the mentioned effects.
  • the etching depth t can be achieved, for example, by using an etching process with a suitable selectivity between the photoresist and the second
  • the selectivity is preferably 1: 1.
  • the etching time must also be suitably selected to achieve the desired etching depth.
  • the photoresist layer is applied in a thickness between 1 and 10 microns. A certain maximum thickness of the photoresist should not be exceeded in order to limit the time required for the etching through of the photoresist layer.
  • a semiconductor chip is specified, with a semiconductor body based on phosphide- or arsenide-based compound semiconductor materials.
  • the semiconductor body has an epitaxially grown
  • Semiconductor layer sequence with at least one active for generating electromagnetic radiation zone.
  • the electromagnetic radiation generated in the semiconductor body is coupled out of the semiconductor chip through a radiation exit surface, wherein the radiation exit surface is structured in a pyramid-like manner.
  • the radiation exit surface of the semiconductor chip runs, for example, parallel to the epitaxially grown semiconductor layer sequence of the semiconductor body.
  • the radiation exit surface is the surface of the semiconductor chip facing away from the semiconductor body, through which the electromagnetic radiation generated by the semiconductor body emerges.
  • the radiation exit surface is pyramid-shaped. That is, the radiation exit surface has a plurality of pyramid-like elevations. It can be shown that such pyramidal elevations of the radiation exit surface of a semiconductor chip increase the coupling-out efficiency of the electromagnetic radiation from a semiconductor chip in comparison to, for example, trapezoidal structures.
  • such a semiconductor chip can be produced by the method claimed here. That is, the features described in connection with the method are also disclosed in connection with the semiconductor chip.
  • FIG. 1A shows, in a schematic sectional view, a semiconductor wafer with a trapezoid-like outer surface.
  • FIG. 1B shows a schematic sectional view of a semiconductor wafer with a pyramid-like outer surface of a semiconductor wafer.
  • FIGS. 2 and 3 show individual production steps for
  • FIG. 4 shows, in a schematic sectional view, a composite of a multiplicity of
  • FIG. 5 shows individual method steps for structuring an intermediate carrier.
  • the semiconductor wafer 4 in the present case consists of phosphide- and / or arsenide-based compound semiconductor materials.
  • the surface 41 is trapezoidal by a variety
  • Elevations 411 formed.
  • Each trapezoidal protrusion 411 is formed by two side surfaces 401, a top surface 402, and a bottom surface 403, respectively.
  • the area ratio of the top surface 402 to the bottom surface 403 is 4/5, for example.
  • the wafer 1 shown in FIG. 1B is a semiconductor wafer 10 and is based on a nitride-based Compound semiconductor material.
  • a surface 11 of the wafer 1 has a pyramidal structure. That is, the surface 11 of the wafer 1 is formed of a plurality of pyramidal projections 111.
  • Width b] _ each a pyramid-like elevation 1112 of the depth t2 and width b2 from, so that the surface 11 is formed with periodically recurring pyramidal elevations 1111 and 1112.
  • the etching depth of the pyramidal structures 111 is preferably from 50 nm to 2000 nm, preferably from 75 nm to 1500, in this case from 100 nm to 1000 nm.
  • each pyramidal elevation 111 is formed by two side surfaces 101, a top surface 102 and a bottom surface 103.
  • the top surface is dimensioned so small that it is shown in the figure IB as a point in the form of a peak.
  • the area ratio of the top surface 102 to the bottom surface 103 is 1/5. In the present case, the area ratio of top to bottom surface of a trapezoidal survey by a factor of 4 is greater than that of a pyramidal survey.
  • pyramidal elevations 111 which, for example, a
  • Figures 2 and 3 show individual manufacturing steps for producing a pyramid-like structured outer surface 31 of a semiconductor wafer 3, which consists of phosphide and / or arsenide based compound semiconductor materials.
  • the wafer 1 is provided. On the
  • a photoresist layer 2 is applied.
  • the photoresist layer 2 has a thickness DF of 1 ⁇ m.
  • Both the wafer 1 and the semiconductor wafer 3 are formed in the manner of disks, which each form a circular surface in a plan view and thereby have a diameter D.
  • the pyramid-like surface 11 of the wafer 1 is pressed into the photoresist 2, for example, such that the pyramid-like surface 11 of the first wafer 1 is completely printed in the surface of the photoresist 2 facing away from the second semiconductor wafer 3.
  • the negative form of the structured surface 11 of the first wafer 1 is applied.
  • the structure of the wafer 1 is removed from the photoresist 2 and there remains a pyramid-like surface 21 with pyramidal elevations 211.
  • the surface 21 is thus the negative shape of the surface 11 and thus has the same geometric features of a pyramidal elevation in terms of width b and depth t as the surface 11.
  • the structured surface 11 of the first wafer 1 thus serves as a template for the pyramidal structure 21 printed in the surface of the photoresist 2.
  • the wafer 1 for structuring furthermore, the wafer 1 for structuring further
  • Photoresist layers are reused many times, which not only leads to a significant time savings in the manufacturing process, but also has a cost-saving effect on the entire manufacturing process.
  • FIG. 3 shows the application of a structuring method 6 to the pyramid-shaped outer surface 21 of the photoresist 2.
  • the structuring method 6 is a dry-chemical etching process 61.
  • the dry chemical etching process 61 is a plasma etching process.
  • the photoresist 2 is rapidly etched away. After just a short etching time, the photoresist 2 is removed at the thinly coated areas, while residues of the photoresist 2 are still present on other areas of the second semiconductor wafer 3 coated with photoresist 2. However, at locations where the photoresist 2 is thicker, a very small etch depth into the second semiconductor wafer 3 is achieved. That is, after a certain etching period at the thinly coated with photoresist 2 points is already etched into the second semiconductor wafer 3, while at least in places the photoresist 2 is etched away at the thicker coated areas.
  • the etching process can be stopped. Furthermore, the etching process can be adjusted by a specifiable selectivity with respect to the materials of the photoresist 2 and of the second semiconductor wafer 3. In the present case, a selectivity of 1: 1 was chosen with regard to the etching process. That is, the etching process, for example, in terms of its etching rate, has the same etching rate both in the etching of the photoresist 2 and in the etching of the semiconductor wafer 3. This can lead to an identical imaging of the pyramidal elevations 211 of the pyramid-like patterned photoresist layer 21 onto the surface of the second semiconductor wafer 3.
  • each pyramid-like elevation 311 has two side surfaces 301, a bottom surface 302 and a top surface 303. There one
  • the pyramid-like structured outer surface 31 of the second semiconductor wafer 3 is therefore the negative form of the structured surface 11 of the first semiconductor wafer 1.
  • Each semiconductor chip 5 has a pyramid-like structured radiation exit surface 51, which is formed in this embodiment with respect to their geometric features as the structured outer surface 31 of FIG.
  • the semiconductor chip 5 has a semiconductor body 52 for generating electromagnetic radiation.
  • the semiconductor body 52 is based on phosphide- or arsenide-based compound semiconductor materials.
  • the semiconductor body 52 is formed with a first semiconductor layer or semiconductor layer sequences 522 and a second semiconductor layer or semiconductor layer sequence 520, wherein an active zone 521 for generating electromagnetic radiation is arranged between the two semiconductor layers 520 and 522.
  • the semiconductor layers or semiconductor layer sequences 520 and 522 can serve as contact layers for the semiconductor chip 5.
  • the electromagnetic radiation generated by the semiconductor body 52 is coupled out of the semiconductor chip 5 via the pyramid-like radiation exit surface 51. It can be shown that such a pyramid-shaped radiation exit surface 51, the coupling-out efficiency in comparison, for example, to a Trapezoidal shaped decoupling layer, increased by 5 to 20%.
  • FIG. 5 shows individual method steps for structuring an intermediate carrier 12a.
  • the intermediate carrier 12a then replaces the wafer 1 as a template in the patterning process. That is, the methods described in conjunction with FIGS. 1 to 4 may be carried out with the intermediate carrier 12 a as the wafer 1, instead of with a wafer 1 designed as a semiconductor wafer 1.
  • the pyramid-like structured surface IIa of a semiconductor wafer Ia is printed in the surface of the intermediate carrier 12a facing the semiconductor wafer 1a, thus producing the pyramidal surface 120a.
  • this offers the possibility of replacing a mostly cost-intensive semiconductor wafer with the usually cheaper intermediate carrier 12a, which advantageously also for a large number of others
  • Structuring method can be used. To produce, for example, a large number of structured semiconductor surfaces, considerably less expensive semiconductor wafers are therefore required, which leads to a significant cost savings.

Landscapes

  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Strukturierung einer Halbleiteroberfläche angegeben, mit den folgenden Schritten: Bereitstellen eines ersten Wafers (1), welcher eine strukturierte Oberfläche (11) aufweist; Bereitstellen eines zweiten Halbleiterwafers (3); Aufbringen eines Fotolacks (2) auf die Außenflächen des zweiten Halbleiterwafers (3); Strukturieren der dem zweiten Halbleiterwafer (3) abgewandten Oberfläche des Fotolacks (2) durch Abdrucken der strukturierten Oberfläche (11) des ersten Wafers (1) in den Fotolack (2); Anwendung eines Strukturierungsverfahrens (6) auf die strukturierte Oberfläche (21) des Fotolacks (2), wobei die auf dem Fotolack (2) aufgebrachte Struktur zumindest stellenweise auf die Außenfläche (31) des zweiten Halbleiterwafers (3) übertragen wird.

Description

Beschreibung
Verfahren zur Strukturierung einer Halbleiteroberfläche und Halbleiterchip
Es wird ein Verfahren zur Strukturierung einer Halbleiteroberfläche sowie ein Halbleiterchip angegeben.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2009 008 223.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Druckschrift DE 103 067 79 Al beschreibt ein Verfahren zum Aufrauen einer Oberfläche eines Körpers und optoelektronischen Bauelements.
Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Strukturierung einer Halbleiteroberfläche anzugeben, das zeitsparend und darüber hinaus kostengünstig ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein erster Wafer, welcher eine strukturierte Oberfläche aufweist, bereitgestellt. Darüber hinaus wird ein zweiter Halbleiterwafer bereitgestellt. Der erste Wafer und der zweite Halbleiterwafer können nach Art von Scheiben oder Platten ausgebildet sein.
Der erste Wafer weist eine strukturierte Oberfläche auf. „Strukturiert" heißt in diesem Zusammenhang, dass sich auf der Oberfläche, zum Beispiel an der Oberseite auf einer Deckfläche des ersten Wafers, zumindest stellenweise Erhebungen und Senkungen befinden. Die strukturierte Oberfläche kann zum Beispiel mit vorgefertigten, regelmäßigen Strukturen, die kontrolliert in die Deckfläche eingebracht sind, gebildet sein. Die Strukturen können relief- oder grabenartig ausgebildet sein.
Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem nächsten Schritt ein Fotolack auf die Außenflächen des zweiten Halbleiterwafers aufgebracht. Vorzugsweise weist der Fotolack eine Dicke von 1 bis 10 μm auf.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die dem zweiten Halbleiterwafer abgewandte Oberfläche des Fotolacks durch Abdrucken der strukturierten Oberfläche des ersten Wafers in den Fotolack strukturiert.
Ist die strukturierte Oberfläche des ersten Wafers der dem zweiten Halbleiterwafer abgewandten Oberfläche des Fotolacks zugewandt, so können der erste Wafer und der zweite Halbleiterwafer derart zusammengeführt und beispielsweise zusammengepresst werden, dass sich die strukturierte Oberfläche des ersten Halbleiterwafers in die Oberfläche des Fotolacks zumindest stellenweise abdruckt. „Abdrucken" heißt diesbezüglich, dass an Stellen, an denen sich auf der Oberfläche des ersten Wafers Erhebungen befinden, sich entsprechende Senkungen auf der Oberfläche des Fotolacks abbilden. Gleiches geschieht mit auf der Oberfläche des ersten Wafers befindlichen Senkungen, die als Erhebungen in die Oberfläche des Fotolacks abgebildet werden. Ebenso ist es möglich, dass die strukturierte Oberfläche des ersten Wafers vollständig in die Oberfläche des Fotolacks abgedruckt wird.
Bei dem Fotolack handelt es sich um ein weiches Material, das sich während des Zusammenpressens der beiden Halbleiterwafer verformen lässt. Nach dem Entfernen des zweiten Halbleiterwafers vom Fotolack behält dann die strukturierte Oberfläche des Fotolacks ihre Oberflächenstruktur bei. Mit anderen Worten ist der Abdruckvorgang ein Prozess, bei dem die Oberfläche des Fotolacks dauerhaft strukturiert wird.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Strukturierungsverfahren auf die strukturierte Oberfläche des Fotolacks angewandt, wobei die auf den Fotolack aufgebrachte Struktur zumindest stellenweise auf die Außenfläche des zweiten Halbleiterwafers übertragen wird. Bei der Außenfläche handelt es sich um die dem Fotolack zugewandte Oberfläche des zweiten Halbleiterwafers, die vom Fotolack bedeckt ist. Das heißt, dass sich die auf dem Fotolack befindliche Struktur unter Verwendung des Strukturierungsverfahrens auf die Außenfläche des zweiten Halbleiterwafers zumindest stellenweise überträgt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein erster Wafer bereitgestellt, welcher eine strukturierte Oberfläche aufweist. Auf einen bereitgestellten zweiten Halbleiterwafer wird ein Fotolack auf die Außenflächen des zweiten Halbleiterwafers aufgebracht. In einem nächsten Schritt wird die dem zweiten Halbleiterwafer abgewandte Oberfläche des Fotolacks durch Abdrucken der strukturierten Oberfläche des ersten Wafers in den Fotolack strukturiert. Anschließend wird ein Strukturierungsverfahren auf die strukturierte Oberfläche des Fotolacks angewandt, wobei die auf den Fotolack aufgebrachte Struktur zumindest stellenweise auf die Außenfläche des zweiten Halbleiterwafers übertragen wird.
Das hier beschriebene Verfahren zur Strukturierung einer Halbleiteroberfläche beruht dabei unter anderem auf der Erkenntnis, dass die Strukturierung einer
Halbleiteroberfläche mit großem Aufwand verbunden sein kann und dabei gleichzeitig kostenintensiv ist.
Um nun auf ein zeitsparendes und kostengünstiges Verfahren zur Strukturierung einer Halbleiteroberfläche zu kommen, macht das hier beschriebene Verfahren von der Idee Gebrauch, zunächst einen ersten Wafer, welcher eine strukturierte Oberfläche aufweist, bereitzustellen. Die strukturierte Oberfläche des ersten Wafers dient im folgenden Verfahren als eine Schablone innerhalb des Herstellungsprozesses. Ziel des Verfahrens ist es nun, strukturierte Oberflächen auf Halbleiterwafern unterschiedlicher Materialien aufzubringen. Dazu wird beispielsweise ein zweiter Halbleiterwafer bereitgestellt, auf dem ein Fotolack aufgebracht ist. Nach
Abdrucken der strukturierten Oberfläche des ersten Wafers in den Fotolack lässt sich nach Anwendung eines Strukturierungsverfahrens die strukturierte Oberfläche des Fotolacks zumindest stellenweise in die Außenfläche des zweiten Halbleiterwafers übertragen. Dadurch, dass die strukturierte Oberfläche des ersten Wafers als Schablone mehrfach verwendet werden kann, kann der Vorgang wiederholt werden und so eine Vielzahl von weiteren Halbleiterwafern mit einer aufgebrachten Struktur auf deren jeweiligen Außenflächen erzeugt werden. Die Wiederverwendung des ersten Wafers als Schablone für die Aufbringung der Struktur auf die Außenfläche des zweiten Halbleiterwafers führt daher nicht nur zu einer Kostenersparnis im Herstellungsverfahren, sondern ermöglicht ebenso eine schnelle und zeitsparende Herstellung.
Gemäß zumindest einer Ausführungsform des Verfahrens ist der erste Wafer ein Halbleiterwafer . Erster und zweiter Halbleiterwafer sind dann jeweils mit zumindest einem Halbleitermaterial gebildet. Erster und zweiter Halbleiterwafer sind dabei aus voneinander verschiedenen Materialien gebildet.
Ferner kann zumindest stellenweise sowohl auf dem ersten als auch auf dem zweiten Halbleiterwafer eine oder mehrere Schichten aus einem Halbleitermaterial epitaktisch abgeschieden sein. Sowohl der erste als auch der zweite Halbleiterwafer können aktive Bereiche zur Emission von elektromagnetischer Strahlung umfassen. Beispielsweise können erster und/oder zweiter Halbleiterwafer eine Vielzahl von Halbleiterchips umfassen, die im Verbund vorliegen.
Gemäß zumindest einer Ausführungsform des Verfahrens ist der erste Wafer ein Zwischenträger, der aus einem
Kunststoffmaterial gebildet ist. Der Zwischenträger kann nach Art von Platten oder Scheiben ausgebildet sein. Zur Herstellung einer strukturierten Oberfläche des Zwischenträgers wird beispielsweise ein Halbleiterwafer mit einer strukturierten Oberfläche bereitgestellt. Die dem Halbleiterwafer zugewandte Oberfläche des Zwischenträgers wird dann durch Abdrucken der strukturierten Oberfläche des Halbleiterwafers in den Zwischenträger strukturiert.
Ist die strukturierte Oberfläche des Halbleiterwafers der Oberfläche des Zwischenträgers zugewandt, so können der Halbleiterwafer und der Zwischenträger derart zusammengeführt und beispielsweise zusammengepresst werden, dass sich die strukturierte Oberfläche des Halbleiterwafers in die Oberfläche des Zwischenträgers zumindest stellenweise abdruckt. Ebenso ist es möglich, dass die strukturierte Oberfläche des Halbleiterwafers vollständig in die Oberfläche des Zwischenträgers abgedruckt wird. Nach dem Entfernen des Halbleiterwafers von dem Zwischenträger behält dann die strukturierte Oberfläche des Zwischenträgers ihre Oberflächenstruktur bei. Mit anderen Worten ist der Abdruckvorgang ein Prozess, bei dem die Oberfläche des Zwischenträgers dauerhaft strukturiert wird.
Im Strukturierungsverfahren kann nun dieser Zwischenträger als schablonenartige Vorlage dienen und damit einen anderen ersten Wafer, beispielsweise einen kostenintensiven
Halbleiterwafer, ersetzen. Der Zwischenträger kann vielfach wiederverwendet werden. Vorzugsweise ist der Zwischenträger mit einem „leicht strukturierbaren" Material gebildet. „Leicht strukturierbar" heißt in diesem Zusammenhang, dass der Zwischenträger vorzugsweise mit einem kunststoffähnlichen und/oder leicht eindruckbaren Material gebildet ist. Vorteilhaft ermöglicht dies eine kostengünstige Massenfertigung.
Gemäß zumindest einer Ausführungsform des Verfahrens weicht der erste Wafer in seinem maximalen Durchmesser um höchstens 20 %, bevorzugt um höchstens 10 %, ganz besonders bevorzugt um höchstens 5 % vom maximalen Durchmesser des zweiten Halbleiterwafers ab. Das heißt, dass die beiden Wafer lateral ungefähr die gleichen oder gleiche Abmessung haben. „Lateral" bedeutet in diesem Zusammenhang die Abmessung in Bezug auf den maximalen Durchmesser der beiden Halbleiterwafer .
Beispielsweise können die Deckflächen des ersten Wafers und des zweiten Halbleiterwafers oval oder kreisförmig ausgebildet sein. Vorteilhaft wird gewährleistet, dass der erste Wafer und der zweite Halbleiterwafer beim Zusammenführen möglichst deckgleich sind und so Bereiche sowohl auf dem ersten Wafer als auch auf dem zweiten Halbleiterwafer minimiert werden, die nicht zum Strukturierungsprozess gehören oder beitragen.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst der erste Wafer zumindest eine Schicht, die aus einem nitridbasierten Verbindungshalbleitermaterial besteht. "Nitridbasiertes Verbindungshalbleitermaterial" bedeutet im vorliegenden Zusammenhang, dass der erste Wafer und/oder die beispielsweise im ersten Wafer enthaltene aktive Schicht ein Nitridverbindungshalbleitermaterial, vorzugsweise AlnGamIn]__ n_mN aufweist oder aus diesem besteht, wobei O ≤ m ≤ l, O ≤ n
≤ 1 und m + n ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Beispielsweise ist das Verbindungshalbleitermaterial Aluminium-Gallium- Indium-Nitrid (AlGaInN) . Dieses Halbleitermaterial ist insbesondere für Leuchtdioden geeignet, die im ultravioletten bis blauen Spektralbereich elektromagnetische Strahlung emittieren.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst der zweite Halbleiterwafer zumindest eine Schicht, die aus einem phosphidbasierten Verbindungshalbleitermaterial besteht. Äquivalent bedeutet "phosphidbasiertes Verbindungshalbleitermaterial", dass der zweite Halbleiterwafer und/oder die beispielsweise im zweiten Halbleiterwafer enthaltene aktive Schicht, vorzugsweise AlnGamI n ]_ _n_mP umfas s t , wobe i O ≤ m ≤ l , O ≤ n ≤ l und m + n
≤ 1. Dabei muss auch dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, P) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können. Weist der zweite Halbleiterwafer das Verbindungshalbleitermaterial Aluminium-Gallium-Indium- Phosphid (AlGaInP) auf, so wird dieses
Verbindungshalbleitermaterial vorteilhaft für Leuchtdioden, die im gelben bis roten Spektralbereich emittieren, verwendet .
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst der zweite Halbleiterwafer zumindest eine Schicht, die aus einem arsenidbasierten Verbindungshalbleitermaterial besteht. Ebenfalls äquivalent bedeutet "arsenidbasiertes Verbindungshalbleitermaterial", dass der zweite
Halbleiterwafer und/oder die beispielsweise im zweiten Halbleiterwafer enthaltene aktive Schicht, vorzugsweise AlnGamIn]__n_mAs umfasst, wobei O ≤ m ≤ l, O ≤ n ≤ l und m + n
≤ 1. Auch dieses Material muss nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen und kann ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des AlnGamIn]__n_mAs-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, As), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können. Weist der zweite Halbleiterwafer das Verbindungshalbleitermaterial Aluminium-Gallium-Arsenid (AlGaAs) auf, so eignet sich dieses
Verbindungshalbleitermaterial besonders zur Erzeugung von infraroter Strahlung.
Verbindungshalbleitermaterialien, wie Phosphid- Verbindungshalbleiter und Arsenid-Verbindungshalbleiter, sind zur Ausbildung einer Halbleiterschichtenfolge für effiziente Halbleiterchips, insbesondere von aktiven Bereichen/Schichten hoher Quanteneffizienz, besonders geeignet.
Gemäß zumindest einer Ausführungsform des Verfahrens handelt es sich bei dem Strukturierungsverfahren um einen trockenchemischen Ätzprozess. In Betracht kommen beispielsweise Verfahren wie reaktives Ionenätzen (RIE = Reactive Ion Etching) , Ionenstrahlätzen (IBE = Ion Beam Etching) sowie chemisch unterstütztes Ionenstrahlätzen (CAIBE = Chemical Assistant Ion Beam Etching) und so weiter. Beispielsweise kommt es auch in Betracht, als Trockenätzverfahren ein Verfahren unter Verwendung eines
Hochdichteplasmas, wie zum Beispiel ein induktiv gekoppeltes Plasmaätzverfahren (ICP = Inductive Coupled Plasma), ECR- Plasma (ECR = Electron Cyclotron Resonance) oder ein Helikonplasma zu verwenden. Trockenätzverfahren haben bei dem vorliegenden Verfahren den Vorteil, eine Vorzugsrichtung beim Ätzen (Anisotropie) aufzuweisen. Aufgrund der Anisotropie können gute Aspektverhältnisse, das heißt sehr steile Strukturen in dem zu ätzenden Körper erzeugt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens handelt es sich bei dem Strukturierungsverfahren um einen nasschemischen Ätzprozess. „Nass-chemisch" bedeutet in diesem Zusammenhang, dass ätzende Flüssigkeiten auf die strukturierte Oberfläche des Fotolacks aufgebracht werden und der Fotolack über eine chemische Reaktion weggeätzt wird. Gelangt die ätzende Flüssigkeit auf die Außenfläche des zweiten Halbleiterwafers, so entstehen auch in diesem zweiten Halbleiterwafer eingeätzte Strukturen, die je nach Wahl der zu ätzenden Flüssigkeit und je nach Konzentration der ätzenden Bestandteile in der Ätzflüssigkeit eingestellt und gestaltet werden können.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die auf die Außenfläche des zweiten Halbleiterwafers abgebildete Struktur pyramidenartig ausgebildet. Das heißt, dass die Außenfläche des zweiten Halbleiterwafers eine Struktur aufweist, die durch eine Vielzahl pyramidenartiger Erhebungen gebildet sein kann. Jede pyramidenartige Erhebung ist ein Polyeder und wird durch eine Mantel-, eine Boden- und eine Deckfläche begrenzt. Die Mantelfläche weist zumindest drei Seitenflächen auf, die zusammenlaufen und die Deckfläche seitlich begrenzen. Die Bodenfläche ist durch die Seitenflächen der pyramidenartigen Erhebung seitlich begrenzt. Die Seitenflächen der pyramidenartigen Erhebung enden in den zweiten Halbleiterwafer und bilden dort die Bodenfläche aus. Boden- und Deckfläche der pyramidenartigen Erhebung stehen sich also gegenüber und sind über die Seitenflächen miteinander verbunden. In einem seitlichen
Schnitt durch eine solche pyramidenartige Erhebung weist die pyramidenartige Erhebung zumindest zwei Seitenflächen, eine Deck- und eine Bodenfläche auf. Vorzugsweise sind Deck- und Bodenfläche hexagonal ausgebildet. Vorzugsweise ist das Verhältnis des Flächeninhalts von Deck- zu Bodenfläche 1/5 oder kleiner. Um aufrauende Strukturen bei Halbleiterwafern herzustellen, bediente man sich bisher insbesondere in Bezug auf phosphid- und arsenidbasierte Verbindungshalbleitermaterialien eines trockenchemischen Aufrauprozesses . Dabei können trapezartige Aufraustrukturen entstehen. „Trapezartig" heißt in diesem Zusammenhang, dass beispielsweise, in einem seitlichen Schnitt durch eine solche Aufraustruktur, die Aufraustruktur eine Vielzahl von trapezartigen Erhebungen aufweist. Jede trapezartige Erhebung ist durch zumindest zwei Seitenflächen, einer Deckfläche und einer Bodenfläche gebildet, wobei das Flächengrößenverhältnis von Deck- zu Bodenfläche zumindest ein 4-faches des Flächengrößenverhältnisses von Deck- zu Bodenfläche einer pyramidenartigen Erhebung beträgt.
Für nitridbasierte Verbindungshalbleitermaterialien kann man sich eines anisotropen chemischen Ätzverfahrens bedienen, beispielsweise eines trockenchemischen Ätzprozesses, welches zu pyramidenartigen Strukturen führt.
Die pyramidenartigen Strukturen können bisher bei phosphid- und arsenidbasierten Verbindungshalbleitermaterialien nicht erreicht werden.
Es kann gezeigt werden, dass eine pyramidenartig ausgebildete Strahlungsauskoppelfläche eines Halbleiterchips eine erhöhte Auskoppeleffizienz im Vergleich zu einer trapezartig ausgebildeten Struktur der Strahlungsauskoppelfläche aufweist. Die Strahlungsauskoppelfläche eines Halbeiterchips bildet die Oberfläche, durch die die vom Halbleiterchip erzeugte elektromagnetische Strahlung ausgekoppelt wird.
„Auskoppeleffizienz" ist das Verhältnis von tatsächlich aus dem Halbleiterchip ausgekoppelter Leuchtenergie zu der primär innerhalb des Halbleiterchips erzeugten Leuchtenergie. Vorteilhaft bietet das hier beanspruchte Verfahren die Möglichkeit, auch in Oberflächen von phosphid- und arsenidbasierten Verbindungshalbleitermaterialien pyramidenartige Strukturen auszubilden.
Gemäß zumindest einer Ausführungsform des Verfahrens gilt für die pyramidenartige Struktur ein Verhältnis von Ätztiefe t zu Breite b die Beziehung 0,1 < t/b < 10. Die Ätztiefe t ist beispielsweise die Strecke entlang einer Oberflächennormalen des zweiten Halbleiterwafers, von der Deckfläche der pyramidenartigen Erhebung bis zu ihrer Bodenfläche. Die Ätztiefe t entspricht daher gleichzeitig der Höhe der pyramidenartigen Erhebung. Betrachtet man eine pyramidenartige Erhebung in einer Seitenansicht, so ist beispielweise die Breite b als die Kantenlänge der
Bodenfläche einer pyramidenartigen Erhebung festgelegt.
Das Verhältnis t/b wird vorzugsweise wie folgt gewählt: 0,25 < t/b < 5, ganz besonders bevorzugt 0,5 < t/b < 2.
Ein solches Tiefen- zu Breitenverhältnis ist besonders vorteilhaft, um die Streuung an einer pyramidenartig ausgebildeten Strahlungsauskoppelfläche, beispielsweise eine Strahlungsauskoppelfläche eines Halbleiterchips, zu verbessern. Das genannte Ätztiefen- zu Breitenverhältnis kann durch geeignete Wahl des Ätzprozesses sowie beispielsweise durch Beschaffenheit und Dicke des Fotolacks individuell eingestellt werden.
Eine Selektivität des Ätzprozesses, bezüglich der Materialien des Fotolacks und des zweiten Halbleiterwafers, wird bevorzugt zu 1:1 eingestellt, so dass die Oberflächenstrukturierung des Fotolacks in die Außenfläche des zweiten Halbleiterwafers übertragen wird.
Gemäß zumindest einer Ausführungsform des Verfahrens beträgt die Ätztiefe t im zweiten Halbleiterwafer 50 nm bis 2 μm. Es kann gezeigt werden, dass eine derartige Ätztiefe der pyramidenartigen Strukturen die genannten Effekte weiter verstärkt. Die Ätztiefe t kann beispielsweise dadurch erreicht werden, dass ein Ätzprozess mit einer geeigneten Selektivität zwischen dem Fotolack und dem zweiten
Halbleiterwafer verwendet wird. Vorzugsweise handelt sich bei der Selektivität um einen Wert von 1:1. Darüber hinaus muss auch die Ätzdauer geeignet gewählt werden, um die gewünschte Ätztiefe zu erreichen. Vorzugsweise wird bei dem hier beschriebenen Verfahren die Fotolackschicht in einer Dicke zwischen 1 und 10 μm aufgebracht. Eine bestimmte Maximaldicke des Fotolacks sollte nicht überschritten werden, um die für das Durchätzen der Fotolackschicht erforderliche Zeitdauer in Grenzen zu halten.
Es wird darüber hinaus noch ein Halbleiterchip angegeben, mit einem Halbleiterkörper, der auf phosphid- oder arsenidbasierten Verbindungshalbleitermaterialien basiert.
Der Halbleiterkörper weist eine epitaktisch gewachsene
Halbleiterschichtenfolge mit zumindest einer zur Erzeugung elektromagnetischer Strahlung aktiven Zone auf.
Gemäß zumindest einer Ausführungsform des Halbleiterchips wird die im Halbleiterkörper erzeugte elektromagnetische Strahlung aus dem Halbleiterchip durch eine Strahlungsaustrittsfläche ausgekoppelt, wobei die Strahlungsaustrittsfläche pyramidenartig strukturiert ist. Die Strahlungsaustrittsfläche des Halbleiterchips verläuft beispielsweise parallel zur epitaktisch gewachsenen Halbleiterschichtenfolge des Halbleiterkörpers. Die Strahlungsaustrittsfläche ist dabei die dem Halbleiterkörper abgewandte Oberfläche des Halbleiterchips, durch die die vom Halbleiterkörper erzeugte elektromagnetische Strahlung austritt. Ferner ist die Strahlungsaustrittsfläche pyramidenförmig strukturiert. Das heißt, dass die Strahlungsaustrittsfläche eine Vielzahl von pyramidenartig ausgebildeten Erhebungen aufweist. Es kann gezeigt werden, dass solche pyramidenartigen Erhebungen der Strahlungsaustrittsfläche eines Halbleiterchips die Auskoppeleffizienz der elektromagnetischen Strahlung aus einem Halbleiterchip im Vergleich zu beispielsweise trapezartigen Strukturen erhöhen.
Gemäß zumindest einer Ausführungsform des Halbleiterchips kann ein solcher Halbleiterchip mit dem hier beanspruchten Verfahren hergestellt werden. Das heißt, die in Verbindung mit dem Verfahren beschriebenen Merkmale sind auch in Verbindung mit dem Halbleiterchip offenbart.
Im Folgenden werden das hier beschriebene Verfahren sowie ein Halbleiterchip anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
Die Figur IA zeigt in einer schematischen Schnittdarstellung einen Halbleiterwafer mit einer trapezartig ausgebildeten Außenfläche.
Die Figur IB zeigt in einer schematischen Schnittdarstellung einen Halbleiterwafer mit einer pyramidenartig ausgebildeten Außenfläche eines Halbleiterwafers . Die Figuren 2 und 3 zeigen einzelne Fertigungsschritte zur
Herstellung eines Ausführungsbeispiels durch ein hier beschriebenes Verfahren.
Die Figur 4 zeigt in einer schematischen Schnittdarstellung einen Verbund aus einer Vielzahl von
Halbleiterchips .
Die Figur 5 zeigt einzelne Verfahrensschritte zur Strukturierung eines Zwischenträgers.
In dem Ausführungsbeispiel und den Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
In der Figur IA ist anhand einer schematischen
Schnittdarstellung ein Halbleiterwafer 4 gezeigt, der eine trapezartig strukturierte Oberfläche 41 aufweist. Der Halbleiterwafer 4 besteht vorliegend aus phosphid- und/oder arsenidbasierten Verbindungshalbleitermaterialien. Die Oberfläche 41 ist durch eine Vielzahl trapezartiger
Erhebungen 411 gebildet. Jede trapezartige Erhebung 411 ist durch jeweils zwei Seitenflächen 401, einer Deckfläche 402 und einer Bodenfläche 403 gebildet. Das Flächenverhältnis der Deckfläche 402 zu der Bodenfläche 403 beträgt zum Beispiel 4/5.
Der in Figur IB gezeigte Wafer 1 ist ein Halbleiterwafer 10 und basiert auf einem nitridbasierten Verbindungshalbleitermaterial. Eine Oberfläche 11 des Wafers 1 weist eine pyramidenartige Struktur auf. Das heißt, dass die Oberfläche 11 des Wafers 1 aus einer Vielzahl von pyramidenartigen Erhebungen 111 gebildet ist. Im vorliegenden Ausführungsbeispiel löst entlang der Oberfläche 11 des Wafers 1 eine pyramidenartige Erhebung 1111 der Tiefe t]_ und der
Breite b]_ jeweils eine pyramidenartige Erhebung 1112 der Tiefe t2 und Breite b2 ab, sodass die Oberfläche 11 mit periodisch wiederkehrenden pyramidenartigen Erhebungen 1111 und 1112 gebildet ist. Jede pyramidenartige Erhebung 1111 und 1112 weist ein Tiefen- zu Breitenverhältnis von t/b=2 auf. Vorzugsweise beträgt die Ätztiefe der pyramidenartigen Strukturen 111 50 nm bis 2000 nm, bevorzugt 75 nm bis 1500, vorliegend 100 nm bis 1000 nm.
In einer seitlichen Schnittdarstellung einer pyramidenartigen Erhebung 111 ist jede pyramidenartige Erhebung 111 durch jeweils zwei Seitenflächen 101, einer Deckfläche 102 und einer Bodenfläche 103 gebildet. In der Figur IB ist die Deckfläche derart klein bemessen, dass sie in der Figur IB als ein Punkt in Form einer Spitze dargestellt ist. Das Flächenverhältnis der Deckfläche 102 zu der Bodenfläche 103 beträgt 1/5. Vorliegend ist das Flächenverhältnis von Deck- zu Bodenfläche einer trapezartigen Erhebung um den Faktor 4 größer als das einer pyramidenartigen Erhebung.
Es kann gezeigt werden, dass solche pyramidenartigen Erhebungen 111, welche beispielsweise eine
Strahlungsaustrittsfläche eines Halbleiterchips bilden, die Auskoppeleffizienz insbesondere im Vergleich zu den in Figur IA gezeigten trapezförmigen Strukturen 411 erhöhen. Allerdings konnten bisher solche pyramidenartig ausgebildeten Oberflächen nur bei nitridbasierten Verbindungshalbleitermaterialien erzeugt werden.
Die Figuren 2 und 3 zeigen einzelne Fertigungsschritte zur Herstellung einer pyramidenartig strukturierten Außenfläche 31 eines Halbleiterwafers 3, welcher aus phosphid- und/oder arsenidbasierten Verbindungshalbleitermaterialien besteht.
Zunächst wird der Wafer 1 bereitgestellt. Auf den
Halbleiterwafer 3 ist eine Fotolackschicht 2 aufgebracht. Die Fotolackschicht 2 weist eine Dicke DF von 1 μm auf. Sowohl der Wafer 1 als auch der Halbleiterwafer 3 sind nach Art von Scheiben ausgebildet, die in einer Draufsicht jeweils eine kreisförmige Fläche bilden und dabei einen Durchmesser D aufweisen .
In einem nächsten Verfahrensschritt wird die pyramidenartig ausgebildete Oberfläche 11 des Wafers 1 in den Fotolack 2 derart beispielsweise aufgepresst, dass die pyramidenartig ausgebildete Oberfläche 11 des ersten Wafers 1 in die dem zweiten Halbleiterwafer 3 abgewandte Oberfläche des Fotolacks 2 vollständig abgedruckt ist. Auf der dem zweiten Halbleiterwafer 3 abgewandten Oberfläche des Fotolacks 2 wird also die Negativform der strukturierten Oberfläche 11 des ersten Wafers 1 aufgebracht. Nach dem Abdrucken der Struktur wird der Wafer 1 vom Fotolack 2 entfernt und es verbleibt eine pyramidenartig ausgebildete Oberfläche 21 mit pyramidenartigen Erhebungen 211. Die Oberfläche 21 ist also die Negativform der Oberfläche 11 und weist damit die gleichen geometrischen Merkmale einer pyramidenartigen Erhebung in Bezug auf Breite b und Tiefe t wie die Oberfläche 11 auf. Die strukturierte Oberfläche 11 des ersten Wafers 1 dient also als Schablone für die in die Oberfläche des Fotolacks 2 abgedruckte pyramidenartige Struktur 21.
Vorteilhaft kann der Wafer 1 zur Strukturierung weiterer
Fotolackschichten vielfach wiederverwendet werden, was nicht nur zu einer erheblichen Zeitersparnis im Fertigungsprozess führt, sondern sich auch auf den ganzen Herstellungsprozess Kosten sparend auswirkt.
Die Figur 3 zeigt die Anwendung eines Strukturierungsverfahrens 6 auf die pyramidenförmig strukturierte Außenfläche 21 des Fotolacks 2. Vorliegend handelt es sich bei dem Strukturierungsverfahren 6 um einen trockenchemischen Ätzprozess 61. Beispielsweise kann es sich dabei um reaktives Ionenätzen (RIE = Reactive Ion Etching) oder Ionenstrahlätzen (IBE = Ion Beam Etching) handeln. Vorzugsweise handelt es sich bei dem trockenchemischen Ätzprozess 61 um einen Plasmaätzprozess .
An Stellen des zweiten Halbleiterwafers 3, an denen der Fotolack 2 sehr dünn ist, wird der Fotolack 2 schnell weggeätzt. Bereits nach kurzer Ätzdauer ist an den dünn beschichteten Stellen der Fotolack 2 abgetragen, während an anderen, dicker mit Fotolack 2 beschichteten Stellen des zweiten Halbleiterwafers 3 noch Reste des Fotolacks 2 vorhanden sind. An Stellen jedoch, an denen der Fotolack 2 dicker ist, wird eine sehr geringe Ätztiefe in den zweiten Halbleiterwafer 3 erreicht. Das heißt, dass nach einer bestimmten Ätzdauer an den dünn mit Fotolack 2 beschichteten Stellen bereits in den zweiten Halbleiterwafer 3 eingeätzt wird, während an den dicker beschichteten Stellen zumindest stellenweise noch der Fotolack 2 weggeätzt wird. Ist nun eine gewünschte und vorgebbare Struktur einer Außenfläche 31 des zweiten Halbleiterwafers 3 erreicht, so kann der Ätzprozess gestoppt werden. Weiter kann der Ätzprozess durch eine vorgebbare Selektivität bezüglich der Materialien des Fotolacks 2 und des zweiten Halbleiterwafers 3 eingestellt werden. Vorliegend wurde in Bezug auf das Ätzverfahren eine Selektivität von 1:1 gewählt. Das heißt, dass das Ätzverfahren, beispielsweise im Hinblick auf seine Ätzrate, die gleiche Ätzrate sowohl beim Ätzen des Fotolacks 2 als auch beim Ätzen des Halbleiterwafers 3 aufweist. Dies kann zu einer identischen Abbildung der pyramidenartigen Erhebungen 211 der pyramidenartig strukturierten Fotolackschicht 21 auf die Oberfläche des zweiten Halbleiterwafers 3 führen.
Die Figur 3 zeigt den Halbleiterwafer 3 mit der pyramidenartig strukturierten Außenfläche 31. In einer Seitenansicht des Halbleiterwafers 3 weist jede pyramidenartige Erhebung 311 zwei Seitenflächen 301, eine Bodenfläche 302 sowie eine Deckfläche 303 auf. Da eine
Selektivität von 1:1 des Ätzprozesses gewählt ist, ist es möglich, die pyramidenförmig strukturierte Außenfläche 31 des zweiten Halbleiterwafers 3 mit den gleichen geometrischen Merkmalen im Hinblick auf Ätztiefen (t]_ und t2) und Breiten (b]_ und b2) wie die pyramidenartig strukturierte Oberfläche 11 des ersten Halbleiterwafers 1 auszubilden.
Es resultieren pyramidenförmige Strukturen 311, deren Breite b]_ beziehungsweise b2 zur Ätztiefe t]_ beziehungsweise t2 in vorliegendem Ausführungsbeispiel die folgende Beziehung erfüllen: t/b = 2. Die pyramidenartig strukturierte Außenfläche 31 des zweiten Halbleiterwafers 3 ist daher die Negativform der strukturierten Oberfläche 11 des ersten Halbleiterwafers 1.
Die Figur 4 zeigt in einer schematischen Schnittdarstellung einen Verbund aus einer Vielzahl von Halbleiterchips 5. Jeder Halbleiterchip 5 weist eine pyramidenartig strukturierte Strahlungsaustrittsfläche 51 auf, die in diesem Ausführungsbeispiel in Bezug auf ihre geometrischen Merkmale wie die strukturierte Außenfläche 31 der Figur 3 ausgebildet ist .
Ferner weist der Halbleiterchip 5 einen Halbleiterkörper 52 zur Erzeugung elektromagnetischer Strahlung auf. Der Halbleiterkörper 52 basiert auf phosphid- oder arsenidbasierten Verbindungshalbleitermaterialien .
Der Halbleiterkörper 52 ist mit einer ersten Halbleiterschicht oder Halbleiterschichtenfolgen 522 und einer zweiten Halbleiterschicht oder Halbleiterschichtenfolge 520 gebildet, wobei zwischen den beiden Halbleiterschichten 520 und 522 eine aktive Zone 521 zur Erzeugung elektromagnetischer Strahlung angeordnet ist. Die Halbleiterschichten oder Halbleiterschichtenfolgen 520 und 522 können als Kontaktschichten für den Halbleiterchip 5 dienen .
Die vom Halbleiterkörper 52 erzeugte elektromagnetische Strahlung wird über die pyramidenartig ausgebildete Strahlungsaustrittsfläche 51 aus dem Halbleiterchip 5 ausgekoppelt. Es kann gezeigt werden, dass eine solche pyramidenartig ausgeformte Strahlungsaustrittsfläche 51 die Auskoppeleffizienz im Vergleich, beispielsweise zu einer trapezartig ausgeformten Auskoppelschicht, um 5 bis 20 % erhöht .
Ferner zeigt die Figur 5 einzelne Verfahrenschritte zur Strukturierung eines Zwischenträgers 12a. Der Zwischenträger 12a ersetzt dann den Wafer 1 als Schablone im Strukturierungsverfahren . Das heißt, die in Verbindung mit den Figuren 1 bis 4 beschriebenen Verfahren können statt mit einem als Halbleiterwafer 1 gestalteten Wafer 1 auch mit dem Zwischenträger 12a als Wafer 1 ausgeführt werden.
Dazu wird die pyramidenartig strukturierte Oberfläche IIa eines Halbleiterwafers Ia in die dem Halbleiterwafer Ia zugewandte Oberfläche des Zwischenträgers 12a abgedruckt und so die pyramidenförmige Oberfläche 120a erzeugt.
Vorteilhaft bietet dies die Möglichkeit, einen zumeist kostenintensiven Halbleiterwafer durch den für gewöhnlich kostengünstigeren Zwischenträger 12a zu ersetzen, der vorteilhaft auch für eine Vielzahl weiterer
Strukturierungsverfahren benutzt werden kann. Zur Produktion beispielsweise einer Vielzahl von strukturierten Halbleiteroberflächen werden daher erheblich weniger kostenintensive Halbleiterwafer benötigt, was zu einer deutlichen Kostenersparnis führt.
Die Erfindung ist nicht durch die Beschreibung anhand des Ausführungsbeispiels beschränkt. Vielmehr erfasst die Erfindung jedes neue Merkmal sowie die Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder dem Ausführungsbeispiel angegeben ist.

Claims

Patentansprüche
1. Verfahren zur Strukturierung einer Halbleiteroberfläche mit den folgenden Schritten: - Bereitstellen eines ersten Wafers (1), welcher eine strukturierte Oberfläche (11) aufweist;
- Bereitstellen eines zweiten Halbleiterwafers (3) ;
- Aufbringen eines Fotolacks (2) auf die Außenflächen des zweiten Halbleiterwafers (3) ; - Strukturieren der dem zweiten Halbleiterwafer (3) abgewandten Oberfläche des Fotolacks (2) durch Abdrucken der strukturierten Oberfläche (11) des ersten Wafers (1) in den Fotolack (2);
- Anwendung eines Strukturierungsverfahrens (6) auf die strukturierte Oberfläche (21) des Fotolacks (2), wobei
- die auf dem Fotolack (2) aufgebrachte Struktur zumindest stellenweise auf die Außenfläche (31) des zweiten Halbleiterwafers (3) übertragen wird.
2. Verfahren nach Anspruch 1, wobei der erste Wafer (1) ein Halbleiterwafer (10) ist.
3. Verfahren nach Anspruch 1, wobei der erste Wafer (1) ein Zwischenträger (12a) ist, der aus einem Kunststoffmaterial gebildet ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Wafer (1) in seinem maximalen Durchmesser um höchstens 20 % vom maximalen Durchmesser des zweiten Halbleiterwafers (3) abweicht.
5. Verfahren nach Anspruch 1, 2 oder 4, wobei der erste Wafer (1) zumindest eine Schicht umfasst, die aus einem nitridbasierten Verbindungshalbleitermaterial besteht .
6. Verfahren nach den Ansprüchen 1 bis 5, wobei der zweite Halbleiterwafer (3) zumindest eine Schicht umfasst, die aus einem phosphidbasierten Verbindungshalbleitermaterial besteht .
7. Verfahren nach den Ansprüchen 1 bis 5, wobei der zweite Halbleiterwafer (3) zumindest eine Schicht umfasst, die aus einem arsenidbasierten Verbindungshalbleitermaterial besteht .
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei es sich bei dem Strukturierungsverfahren (6) um einen trockenchemischen Ätzprozess (61) handelt.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei es sich bei dem Strukturierungsverfahren (6) um einen nasschemischen Ätzprozess handelt.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die auf die Außenfläche (31) des zweiten
Halbleiterwafers (3) abgebildete Struktur pyramidenartig ausgebildet ist.
11. Verfahren nach Anspruch 10, wobei für die pyramidenartigen Strukturen (311) ein
Verhältnis von Ätztiefe (t) zu Breite (b) gilt: 0,1 < t/b < 10.
12. Verfahren nach Anspruch 11, wobei die Ätztiefe (t) in dem zweiten Halbleiterwafer (3) 50 bis 200 nm beträgt.
13. Halbleiterchip (5), mit
- einem Halbleiterkörper (52), der auf phosphid- oder arsenidbasierten Verbindungshalbleitermaterialien basiert;
- einer Strahlungsaustrittsfläche (51), durch die die im Halbleiterkörper (52) erzeugte elektromagnetische
Strahlung aus dem Halbleiterchip (5) ausgekoppelt wird, wobei die Strahlungsaustrittsfläche (51) pyramidenförmig strukturiert ist.
14. Halbleiterchip (5) gemäß Anspruch 13, der mit einem Verfahren gemäß den Ansprüchen 1 bis 11 hergestellt wird.
PCT/EP2010/050742 2009-02-10 2010-01-22 Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterchip Ceased WO2010091936A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010800070061A CN102308396A (zh) 2009-02-10 2010-01-22 用于结构化半导体表面的方法和半导体芯片
US13/148,631 US20120032306A1 (en) 2009-02-10 2010-01-22 Method for Patterning a Semiconductor Surface, and Semiconductor Chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009008223A DE102009008223A1 (de) 2009-02-10 2009-02-10 Verfahren zur Strukturierung einer Halbleiteroberfläche und Halbleiterchip
DE102009008223.9 2009-02-10

Publications (1)

Publication Number Publication Date
WO2010091936A1 true WO2010091936A1 (de) 2010-08-19

Family

ID=42112195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/050742 Ceased WO2010091936A1 (de) 2009-02-10 2010-01-22 Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterchip

Country Status (6)

Country Link
US (1) US20120032306A1 (de)
KR (1) KR20110115166A (de)
CN (1) CN102308396A (de)
DE (1) DE102009008223A1 (de)
TW (1) TW201036216A (de)
WO (1) WO2010091936A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140030311A (ko) * 2011-08-31 2014-03-11 아사히 가세이 이-매터리얼즈 가부시키가이샤 광학용 기재 및 반도체 발광 소자

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010020162A1 (de) * 2010-05-11 2011-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung eines Strahlungsauskoppelelements
KR101233768B1 (ko) * 2010-12-30 2013-02-15 포항공과대학교 산학협력단 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
KR102120264B1 (ko) * 2013-02-11 2020-06-09 루미리즈 홀딩 비.브이. 발광 디바이스 및 발광 디바이스를 제조하기 위한 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10306779A1 (de) 2002-12-30 2004-07-22 Osram Opto Semiconductors Gmbh Verfahren zum Aufrauhen einer Oberfläche eines Körpers und optoelektronisches Bauelement
WO2005048361A2 (en) * 2003-11-12 2005-05-26 Matsushita Electric Works, Ltd. A method for producing a light-emitting device
JP2006041415A (ja) * 2004-07-30 2006-02-09 Matsushita Electric Works Ltd 発光素子の製造方法
US20070045640A1 (en) * 2005-08-23 2007-03-01 Erchak Alexei A Light emitting devices for liquid crystal displays
DE102006024423A1 (de) * 2006-02-15 2007-08-16 Osram Opto Semiconductors Gmbh Verfahren zum Erzeugen von Strukturen in optoelektronischen Bauelementen und Vorrichtung dazu
KR20070084768A (ko) * 2006-02-21 2007-08-27 엘지전자 주식회사 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프
DE102007004302A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW445507B (en) * 2000-07-20 2001-07-11 United Epitaxy Co Ltd Roughened interface of light emitting device
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
EP1526411A1 (de) * 2003-10-24 2005-04-27 Obducat AB Gerät und Methode zum Ausrichten von Oberflächen
US7419912B2 (en) * 2004-04-01 2008-09-02 Cree, Inc. Laser patterning of light emitting devices
EP2060950A4 (de) * 2006-08-18 2014-06-25 Toppan Printing Co Ltd Verfahren zum herstellen einer orginalplatte, verfahren zum herstellen eines mikronadel-patch, mikronadel-patch und belichtungsvorrichtung
DE102006043400A1 (de) * 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102009023355A1 (de) * 2009-05-29 2010-12-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10306779A1 (de) 2002-12-30 2004-07-22 Osram Opto Semiconductors Gmbh Verfahren zum Aufrauhen einer Oberfläche eines Körpers und optoelektronisches Bauelement
WO2005048361A2 (en) * 2003-11-12 2005-05-26 Matsushita Electric Works, Ltd. A method for producing a light-emitting device
JP2006041415A (ja) * 2004-07-30 2006-02-09 Matsushita Electric Works Ltd 発光素子の製造方法
US20070045640A1 (en) * 2005-08-23 2007-03-01 Erchak Alexei A Light emitting devices for liquid crystal displays
DE102006024423A1 (de) * 2006-02-15 2007-08-16 Osram Opto Semiconductors Gmbh Verfahren zum Erzeugen von Strukturen in optoelektronischen Bauelementen und Vorrichtung dazu
KR20070084768A (ko) * 2006-02-21 2007-08-27 엘지전자 주식회사 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프
DE102007004302A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHEN T P ET AL: "Recent developments in high brightness LEDs", PROCEEDINGS OF THE SPIE - THE INTERNATIONAL SOCIETY FOR OPTICAL ENGINEERING SPIE - THE INTERNATIONAL SOCIETY FOR OPTICAL ENGINEERING, vol. 6910, 7 February 2008 (2008-02-07), USA, pages 691005-1 - 691005-10, XP002581106, ISSN: 0277-786X *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140030311A (ko) * 2011-08-31 2014-03-11 아사히 가세이 이-매터리얼즈 가부시키가이샤 광학용 기재 및 반도체 발광 소자
KR101675206B1 (ko) * 2011-08-31 2016-11-10 아사히 가세이 이-매터리얼즈 가부시키가이샤 광학용 기재 및 반도체 발광 소자

Also Published As

Publication number Publication date
TW201036216A (en) 2010-10-01
KR20110115166A (ko) 2011-10-20
DE102009008223A1 (de) 2010-08-12
CN102308396A (zh) 2012-01-04
US20120032306A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
EP2638575B1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE102008049395B4 (de) Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED
EP1901357A2 (de) Optoelektronischer Halbleiterchip
DE102007004302A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE112007000793T5 (de) Verfahren zur Feinbehandlung eines Substrats, Verfahren zur Fertigung eines Substrats und lichtemittierende Vorrichtung
WO2010136251A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102010048617A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
DE10229231B4 (de) Verfahren zum Herstellen eines Strahlung emittierenden und/oder empfangenden Halbleiterchips mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur
WO2012116978A1 (de) Verfahren zur herstellung eines dünnfilm-halbleiterkörpers und dünnfilm-halbleiterkörper
DE102008062932A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2010091936A1 (de) Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterchip
EP1770795A2 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE112023001825B4 (de) Optoelektronische Halbleitervorrichtung und Herstellungsverfahren
DE102010020789B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
WO2010136304A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102014116999B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102009018286A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
WO2012107261A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchip
WO2012116887A1 (de) Verfahren zur herstellung von lichtauskoppelstrukturen in einem halbleiterkörper und licht emittierender halbleiterkörper
WO2014049038A1 (de) Verfahren zum vereinzeln von bereichen einer halbleiterschicht
DE102016101442A1 (de) Konversionselement und strahlungsemittierendes Halbleiterbauelement mit einem solchen Konversionselement
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2023280856A1 (de) Herstellungsverfahren und optoelektronischer halbleiterchip
DE102017124307A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014114613B4 (de) Strahlungsemittierender Halbleiterchip, Verfahren zur Herstellung einer Vielzahl an strahlungsemittierenden Halbleiterchips und optoelektronisches Bauelement mit einem strahlungsemittierenden Halbleiterchip

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080007006.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10704122

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20117021093

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13148631

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10704122

Country of ref document: EP

Kind code of ref document: A1