DE10209922A1 - Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung - Google Patents
Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren HerstellungInfo
- Publication number
- DE10209922A1 DE10209922A1 DE10209922A DE10209922A DE10209922A1 DE 10209922 A1 DE10209922 A1 DE 10209922A1 DE 10209922 A DE10209922 A DE 10209922A DE 10209922 A DE10209922 A DE 10209922A DE 10209922 A1 DE10209922 A1 DE 10209922A1
- Authority
- DE
- Germany
- Prior art keywords
- component
- electronic module
- electronic
- component layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H10W90/00—
-
- H10W72/0198—
-
- H10W72/073—
-
- H10W72/075—
-
- H10W72/536—
-
- H10W72/5363—
-
- H10W74/00—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
Abstract
Die Erfindung betrifft ein elektronisches Modul mit elektronischen Bauteilen, die in vertikal gestaffelten Bauteillagen (21, 22, 23) angeordnet sind, die untereinander über innerhalb der jeweiligen Bauteillagen freiliegende Bereiche (102) von Kontakthöckern (12) bzw. von Bondverbindungen (10) sowie über zwischen den Bauteillagen angeordnete und mit den freiliegenden Bereichen in Verbindung stehende Leiterbahnen (83) elektrisch leitend miteinander verbunden sind. Die Erfindung betrifft zudem ein Verfahren zur Herstellung des elektronischen Moduls, entweder im Nutzen oder als Einzelbauteile.
Description
- Die Erfindung betrifft ein elektronisches Modul, einen Nutzen mit zu vereinzelnden elektronischen Modulen und ein Verfahren zu deren Herstellung.
- Höher integrierte elektronische Module können eine Anzahl von elektronischen Halbleiterbauelementen bzw. Halbleiterchips sowie gegebenenfalls passive Bauelemente aufweisen. Diese elektronischen Bauteile des Moduls können in einer Ebene mit Hilfe einer Umverdrahtungsplatte oder -folie elektrisch leitend miteinander verbunden werden. Umfasst das elektronische Modul allerdings eine Vielzahl von elektronischen Bauteilen, verursacht dies einen relativ großen Flächenbedarf. Es sind auch Aufbauten der Bauelemente auf separate, organische keramische Substrate in Mehrlagentechnik möglich zur Verdrahtung und anschließenden Umhüllung oder Abdeckung mit einer Plastikmasse in Gestalt von Gießharz oder Pressmasse.
- Ein Ziel der Erfindung besteht darin, kompakte elektronische Module zur Verfügung zu stellen.
- Dieses Ziel der Erfindung wird mit dem Gegenstand der unabhängigen Ansprüche erreicht. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den jeweiligen abhängigen Ansprüchen.
- Dem gemäß weist ein elektronisches Modul mit mehreren elektronischen Bauteilen vertikal gestaffelte Bauteillagen mit in jeder Bauteillage jeweils wenigstens einem Halbleiterbauelement und/oder einem Halbleiterchip und/oder einem passiven Bauelement auf. Diese elektronischen Bauteile sind untereinander über innerhalb der jeweiligen Bauteillagen freiliegende Bereiche von ersten Kontakthöckern und/oder von Bonddrahtverbindungen sowie über zwischen den Bauteillagen angeordnete und mit den freiliegenden Bereichen in Verbindung stehende Leiterbahnen elektrisch leitend miteinander verbunden. Ein solches elektronisches Modul weist vorzugsweise wenigstens zwei vertikal gestaffelte Bauteillagen auf, wobei jede Bauteillage gemäß einer Ausführungsform der Erfindung eine platten- bzw. scheibenförmige Kontur aufweist.
- Mit einem solchen Aufbau können beliebige dreidimensionale Strukturierungen von elektronischen Modulen erreicht werden, die außer der umhüllenden Kunststoffpressmasse bzw. des Kunstharzes keinerlei Stützstrukturen benötigen. Der Aufbau solcher Module kann gegenüber einer planaren Umverdrahtungstechnik äußerst kompakt ausfallen, da die Umverdrahtungen zwischen den Bauteilen in weitgehender Gestaltungsfreiheit in räumlicher Struktur gestaltet werden können.
- Gemäß einer Ausgestaltung der Erfindung weisen die Bauteillagen jeweils in Pressmasse eingebettete Halbleiterbauelemente und/oder Halbleiterchips und/oder passive Bauelemente auf. Anstatt einer Pressmasse kann zur Einbettung der elektronischen Bauteile auch Kunstharz hierzu verwendet werden.
- Eine solche Moldmasse, die bereits bei herkömmlichen Leadframe- oder BGA-Gehäusen verwendet wird, dient nicht nur zum Schutz der empfindlichen elektronischen Bauteile, sondern gleichzeitig als Substrat für Umverdrahtung und Bauelemente einer weiteren Lage von elektronischen Bauelementen. Somit dient jede der Bauteillagen als spritztechnisch erzeugter Leiterplattenkörper für die darauf aufbauende Bauteillage. Eine dreidimensionale Anordnung der aktiven und passiven Komponenten in annähernd beliebig vielen Lagen ist dadurch ermöglicht.
- Gemäß einer weiteren Ausführungsform der Erfindung weist das elektronische Modul an wenigstens einer Oberfläche Außenkontakte auf. Solche Außenkontakte können beispielsweise als Kontakthöcker oder dergleichen ausgeführt sein und dienen zur Kontaktierung des elektronischen Moduls mit einem übergeordneten Schaltungsträger, wie beispielsweise einer Leiterplatte. Die Außenkontakte befinden sich typischerweise an einer Gehäuseunterseite des Moduls, können prinzipiell jedoch an allen Gehäuseseiten angeordnet sein, um bspw. weitere dreidimensionale Stapelungen von elektronischen Modulen zu ermöglichen.
- Eine weitere Ausführungsform der Erfindung sieht vor, dass jeweils ein innerhalb einer Bauteillage freiliegender oberer Bogenabschnitt einer Bonddrahtverbindung mit einer Leiterbahn einer weiteren Bauteillage in leitender Verbindung steht. Die Bonddrahtverbindungen zwischen den Kontaktflächen der elektronischen Bauteile und Kontaktanschlussflächen auf der jeweiligen Leiterbahnebene werden außer zur Kontaktierung der elektronischen Bauteile zur Verdrahtungslage, auf der sie aufgebaut sind, gleichzeitig oder gegebenenfalls ausschließlich als vertikale Verbindungen zwischen Ober- und Unterseite dieses Moldsubstrats verwendet. Die Bonddrahtverbindungen dienen somit gleichzeitig als Durchkontaktierungen, als sogenannte Vias.
- Gemäß einer alternativen Ausgestaltung steht jeweils ein innerhalb einer Bauteillage freiliegender oberer Abschnitt eines ersten Kontakthöckers mit einer Leiterbahn in leitender Verbindung. Anstatt der Bonddrahtverbindungen können auch Kontakthöcker in Gestalt von Lotkugeln oder Thermokompressionsköpfen (sogenannte Studbumps) Verwendung finden. Diese Thermokompressionsköpfe oder Lotkugeln dienen somit zur Verbindung der elektronischen Bauteile einer Bauteillage mit den Leiterbahnen und den elektronischen Bauteilen einer darauffolgenden Bauteillage. Die vertikalen elektrischen Verbindungen zwischen Bauteillagen mittels Kontakthöckern können gegenüber Bonddrahtverbindungen den Vorteil größerer Kompaktheit aufweisen, da keine weitere Abstützstelle für das andere Ende des Bonddrahts notwendig ist.
- Die Herstellung der erfindungsgemäßen elektronischen Module kann wahlweise einzeln oder im Nutzen erfolgen. Bei einer Herstellung im Nutzen werden die Module am Ende des Herstellungsprozesses aus einer Platte vereinzelt, beispielsweise durch Sägen. Ein solcher Nutzen ist typischerweise als in Zeilen und Spalten unterteilte größere Platte aufgebaut, die nach ihrer Prozessierung vereinzelt wird. Es sind jedoch auch streifenartige Nutzen möglich.
- Ein erfindungsgemäßes Verfahrens zur Herstellung eines elektronischen Moduls gemäß einen der zuvor beschriebenen Ausführungsformen umfasst die folgenden Schritte:
- a) Bereitstellen eines flachen Trägerstreifens mit auf einer Trägeroberseite aufgebrachter metallischer Strukturierung,
- b) Aufbringen von elektronischen Bauteilen auf der Trägeroberseite,
- c) Aufbringen von ersten Kontakthöckern und/oder Drahtbondverbindungen auf Kontaktflächen der elektronischen Bauteile,
- d) Einbetten der elektronischen Bauteile und der ersten Kontakthöcker bzw. der Drahtbondverbindungen in einer Pressmasse bzw. in einem Kunstharz unter Herstellung einer ersten Bauteillage,
- e) Freilegen von oberen Bogenabschnitten der Drahtbondverbindungen bzw. von oberen Abschnitten der ersten Kontakthöcker,
- f) Aufbringen von Leiterbahnen auf eine Bauteillagenoberseite der ersten Bauteillage unter Einbeziehung der freigelegten oberen Abschnitte,
- g) ein oder mehrfaches Wiederholen der Verfahrensschritte b) bis f) für jede weitere vertikal gestaffelte Bauteillage, auf die eine weitere Bauteillage folgt bzw. der Verfahrensschritte b) bis d) für eine zu oberst liegende Bauteillage des elektronischem Moduls.
- Mithilfe eines solchen erfindungsgemäßen Verfahrens lassen sich auf einfache Weise hochintegrierte, dreidimensional strukturierte elektronische Module herstellen, die einen schichtartigen Aufbau mit zwischen den Schichten angeordneten Leiterbahnlagen zur Umverdrahtung von innerhalb der Schichten eingebetteten elektronischen Bauteilen aufweisen.
- Ein alternatives Verfahren zur Herstellung eines elektronischem Moduls mit mehreren elektronischen Bauteilen durch Vereinzeln aus einem Nutzen sieht als letzten, zusätzlichen Verfahrensschritt ein Vereinzeln des Nutzens zu elektronischen Modulen durch Sägen oder Lasertrennen vor.
- Mit einem solchen alternativen Herstellungsverfahren lassen sich in kurzen Taktzyklen eine hohe Anzahl von elektronischem Modulen herstellen, die abschließend durch Sägen zu elektronischen Modulen vereinzelt werden. Die Verarbeitung der elektronischen Module im Nutzen führt somit zu einer höheren Ausbeute in gleicher Verarbeitungszeit.
- Gemäß einem Durchführungsbeispiel des erfindungsgemäßen Verfahrens wird die Pressmasse der Bauteillagen mittels Transfermolding-Verfahren aufgebracht. Alternativ können die Bauteillagen auch mittels eines Kunstharzes gebildet werden, das jeweils mittels Vergießen aufgebracht wird.
- Die oberen Bogenabschnitte der Bonddrahtverbindungen bzw. die oberen Abschnitte der ersten Kontakthöcker werden gemäß einem Ausführungsbeispiel des Verfahrens mittels Laserablation freigelegt. Ein alternatives Verfahren sieht vor, dass diese oberen Bogenabschnitte bzw. oberen Abschnitte mittels eines Ätzverfahrens freigelegt werden.
- Die Leiterbahnen der Umverdrahtungslagen zwischen den einzelnen Bauteillagen werden gemäß einem weiteren Ausführungsbeispiel mittels ganzflächigem Aufsputtern von Metall, anschließendem fotolithografischen Strukturieren und galvanischer Beschichtung mit einer weiteren Metalllage aufgebracht. Ein alternatives Ausführungsbeispiel des Verfahrens sieht vor, dass die Leiterbahne mittels Maskensputtern von Metall und anschließender galvanischer Beschichtung mit einer weiteren Metalllage aufgebracht werden.
- Ein weiteres alternatives Ausführungsbeispiel des erfindungsgemäßen Verfahrens sieht vor, dass die Leiterbahnen mittels strukturiertem Auftragen von elektrisch leitendem Kunststoff (Nanopaste) hergestellt werden. Dieses Verfahren wird auch als Dispensen bezeichnet.
- Die Oberseite jeder Bauteillage kann vor dem Aufbringen einer weiteren Bauteillage durch mechanisches Aufrauhen oder durch Plasmaätzen haftfähiger gemacht werden.
- Die Schichten der Bauteillagen müssen nicht zwingend plan sein, sondern können ggf. Höhenabstufungen aufweisen, die weitere Freiheitsgrade in der Herstellung möglichst kompakter elektronischer Module mit sich bringen.
- Zusammenfassend ergeben sich die folgenden Aspekte der Erfindung. Eine Mold- oder Kunstharzmasse, die bereits bei herkömmlichen Leadframe- oder BGA-Gehäusen Verwendung findet, dient im vorliegenden Fall nicht nur zum Schutz der elektronischen Bauteile, sondern gleichzeitig als Trägersubstrat für eine Umverdrahtung und weitere elektronische Bauteile einer weiteren Lage von Bauelementen. Somit dient jede Bauteillage als spritz- oder gusstechnisch erzeugter Leiterplattenkörper. Eine dreidimensionale Anordnung der aktiven und passiven elektronischen Bauteile in beliebig vielen Lagen ist dadurch ermöglicht.
- Bonddrahtverbindungen werden außer zur Kontaktierung der Bauelemente zur jeweiligen Verdrahtungslage, auf der sie aufgebaute sind, gleichzeitig oder ggf. ausschließlich als vertikale Verbindungen zwischen Ober- und Unterseite des jeweiligen Moldsubstrates (Bauteillage) verwendet. Die Bonddrahtverbindungen dienen hierbei als Durchkontaktierungen, sogenannte Vias. Auch Studbumps (Thermokompressionsköpfe) oder andere Kontakthöcker (z. B. Lotkugeln) können zur Verbindung nach oben zu einer weiteren Bauteillage zum Einsatz kommen.
- Außer auf eine zuoberst liegenden Bauteillage wird auf der Oberseite jeder mit Moldmasse abgedeckten Bauelementlage eine Metallschicht, z. B. Kupfer, aufgesputtert und mit üblichen Verfahren der Mikroverdrahtung als Umverdrahtung strukturiert und verstärkt. Hierzu werden die aufgesputterten dünnen Metalllagen auf galvanischem Wege verstärkt und rückgeätzt. Bei ganzflächiger Auftragung einer Metallschicht wird vor oder nach dem galvanischen Verstärken mit einer weiteren Metalllage auf fotolithografischem Weg eine Strukturierung hergestellt.
- Die Herstellung der elektronischem Module kann entweder im Nutzen erfolgen, wobei die Module am Ende des Herstellungsprozesses aus einer Platte vereinzelt werden. Wahlweise können die elektronischen Module auch einzeln prozessiert werden.
- Ein Vorteil der Erfindung besteht darin, dass zum einen ein bereits bekanntes, bewährtes, leichtes und billiges Material verwendet wird, womit ein separates und teures Trägersubstrat eingespart werden kann. Das kann erreicht werden, indem dessen Funktion durch Doppelfunktion vorhandener Komponenten übernommen wird. Eine Moldmasse dient gleichzeitig als Umhüllung. Bonddrähte dienen gleichzeitig als Vias. Viele der wesentlichen Fertigungsschritte sind bereits eingeführt und qualifiziert.
- Der Aufbau der elektronischen Module ist dreidimensional, was eine hohe Integrationsdichte bzw. Potential zur Miniaturisierung ermöglicht. Außerdem können Verbindungen im Vergleich zu planaren Modulen wesentlich kürzer realisiert werden, was besonders bei Hochfrequenzanwendungen vorteilhaft ist. Schließlich ist auch die Entflechtung einer Schaltung einfacher, wenn neben dem Weg um ein Bauteil herum auch eine Leitungsführung über oder unter dem Bauteil möglich ist. Andererseits ist die Aufbautechnik im Wesentlichen schichtförmig, wobei die Moldmasse jeweils als Grundlage einer theoretisch unbeschränkten Zahl von Umverdrahtungslagen dient. Das ermöglicht die Nutzung bekannter planarer Techniken und Werkzeuge.
- Von dieser schichtartigen Aufbautechnik, die aus weitgehend planaren Bauteillagen besteht, kann im Einzelfall ohne weiteres abgewichen werden, so dass die Schichtdicke in einer Bauteillage unterschiedlich sein kann. So sind beispielsweise Podeste oder Absenkungen zur Bauteilmontage in unterschiedlichen Höhen innerhalb einer Schicht ohne weiteres realisierbar. Gegenüber einer reinen Laminartechnik ergeben sich auf diese Weise zusätzliche Freiheitsgrade in der dreidimensionalen Gestaltung. Es sind auch Justiermarken möglich und aufgeraute oder strukturierte Bereiche zur Verbesserung der Haftung zwischen den einzelnen Schichten.
- Ein Vorteil in der Verwendung von Pressmasse liegt darin, dass bei organischen Substraten der Kunststoffanteil relativ hoch ist, womit auch eine erhöhte Feuchtigkeitsaufnahme verbunden ist. Bei den typischerweise verwendeten Pressmassen mit hoher Dichte ist dies nicht der Fall, so dass eine geringer Empfindlichkeit gegen Lötschocks daraus resultiert.
- Ein Aspekt der Erfindung besteht darin, ein flaches spritztechnisch erzeugtes Modulgehäuse als Leiterplattenkörper mit integrierten aktiven und passiven Bauelementen unterschiedlichster Art zu verwenden. Die übliche Vorgehensweise bei der Herstellung von elektronischem Modulen ist weitgehend umgekehrt, da Einbaupositionen von Bauteilen, Verdrahtungen und Durchkontaktierungen, soweit möglich vorher erzeugt und ein Leiterplattenkörper nachträglich um die Komponenten herumfließt und als Träger für die nächste Lage dient. Um das besondere Problem der Herstellung von Durchkontaktierungen zwischen verschiedenen Lagen zu lösen, weisen die Bauelementanschlüsse (Bonddrähte, Studbumps, etc.) eine räumliche Struktur auf, mit der sich eine Kontaktierung verschiedener Lagen bewerkstelligen lässt. Nachdem auf einem bereits vorhandenen Substrat Komponenten aufgebracht und kontaktiert werden, erfolgt ein Moldvorgang.
- Die Geometrie der Anschlüsse und der Moldkavität sind so aufeinander abgestimmt, dass die Anschlüsse nach dem Moldprozess frei liegen bzw. nur von wenigen Mikrometern des Moldmaterials bedeckt sind. Nach dem Moldprozess werden die sich nahe der Moldoberfläche befindlichen Teile der Bauelementanschlüsse freigelegt und zum Anschluss einer Umverdrahtung (z. B. Dünnfilm, Siebdruck, etc.) benutzt. Die Oberfläche des Moldmaterials mit dieser Umverdrahtung dient als Substrat zum Aufbau weiterer Komponenten mit anschließendem weiteren Moldvorgang. Dieser Aufbau ist beliebig oft wiederholbar.
- Die Freilegung der Anschlüsse kann beispielsweise durch Lasern, Ätzen oder Schleifen erfolgen. Die anschließende Umverdrahtung auf der Moldoberfläche kann beispielsweise mittels einer Dünnfilmtechnik (Sputtern, Fotostrukturierung, galvanisches Verstärken, Ätzen) einer Dickschichttechnik oder auch mittels Dispensen von Verbindungsleitungen (z. B. elektrisch leitender Kunststoff) erfolgen. Die Bonddrähte oder Studbumps werden also als Durchkontaktierungen verwendet.
- Es ist weiterhin denkbar zusätzliche Kontaktierungen zwischen verschiedenen Lagen zu schaffen, indem aus einem beliebigen dielektrischen Material gefertigte Körper mit Metallisierungsbereichen integriert werden, die als Landepunkt für Bonddrähte dienen. Daher müssen die vertikalen Durchkontaktierungen nicht zwingend Bauelementanschlüsse sein.
- Das beschriebenen Verfahren eignet sich sowohl für Packages, bei denen jede Einzelschaltung eine eigene Moldkavität hat als auch für Packages, bei denen mehrere Schaltungen mit einer gemeinsamen Moldkavität hergestellt und erste am Ende der Montage vereinzelt werden.
- Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
- Fig. 1 zeigt ein erfindungsgemäßes elektronisches Modul mit drei vertikal gestaffelten Bauteillagen in schematischer Querschnittdarstellung.
- Fig. 2 zeigt einen schematischen Querschnitt eines ersten Verfahrensschritts der Herstellung von erfindungsgemäßen elektronischen Modulen im Nutzen.
- Fig. 3 bis 5 zeigen aufeinander folgende Verfahrensschritte des Aufbaus der elektronischen Module.
- Fig. 6 zeigt einen Detailausschnitt einer vertikalen Verdrahtung zwischen zwei Bauteillagen.
- Fig. 7 zeigt in einer perspektivischen Schrägaufsicht einen Ausschnitt einer Umverdrahtungsebene aus Leiterbahnen auf einer Bauteillagenoberseite.
- Fig. 8 zeigt eine weitere perspektivische Schrägaufsicht auf die Umverdrahtungsebene entsprechend Fig. 7 mit einem auf einer Chipinsel aufgebrachten Halbleiterchip.
- Fig. 9 und 10 zeigen in aufeinander folgenden Herstellungsschritten jeweils einen Ausschnitt eines fertig prozessierten und von einer Trägerschicht befreiten Nutzens.
- Fig. 11 zeigt einen Detailausschnitt einer alternativen vertikalen Verbindung zwischen zwei angrenzenden Bauteillagen.
- Fig. 1 zeigt ein erfindungsgemäßes elektronische Modul 2, das mehrere vertikal gestaffelte Bauteillagen 21, 22, 23 mit in jeder Bauteillage jeweils wenigstens einem elektronischen Bauteil 6 aufweist. Die elektronischen Bauteile 6 sind untereinander über innerhalb der jeweiligen Bauteillagen 21, 22, 23 freiliegende Bereiche 102 von Bonddrahtverbindungen 10 sowie über zwischen den Bauteillagen 21, 22, 23 angeordnete und mit den freiliegenden Bereichen 102 in Verbindung stehende Leiterbahnen 83 elektrisch leitend miteinander verbunden.
- In dem in Fig. 1 in schematischer Querschnittdarstellung beispielhaft gezeigten elektronischen Modul 2 sind drei vertikal gestaffelte Bauteillagen 21, 22, 23 vorgesehen, die jeweils aus einer Pressmasse 141 bzw. einem Kunstharz bestehen, und in die die elektronischen Bauteile 6 sowie deren Bonddrahtverbindungen 10 eingebettet sind.
- In einer ersten Bauteillage 21 ist ein Halbleiterchip 65 erkennbar, der mit einer passiven Rückseite 67 auf einer Chipinsel 85 aufgebracht ist. Die Chipinsel 85 bildet gleichzeitig einen Teil einer Gehäuseunterseite 142, kann gegebenenfalls jedoch auch von Pressmasse 141 bzw. von Kunstharz bedeckt sein. Von Kontaktflächen 68 auf der aktiven Chipoberfläche 66, die der passiven Rückseite 67 gegenüberliegt, sind Bonddrahtverbindungen 10 zu Kontaktanschlussflächen 84 von Leiterbahnen 83 bzw. von Außenkontaktflächen 144 geführt. Im gezeigten Ausführungsbeispiel sind lediglich zwei Bonddrahtverbindungen 10 dargestellt, die jeweils zu Außenkontaktflächen 144 führen, auf denen Außenkontakte 145 in Form von zweiten Kontakthöckern 146 aufgebracht sind. Diese Außenkontakte 145 bzw. zweiten Kontakthöcker 146 ragen aus der Gehäuseunterseite 142 und dienen im vorliegenden Fall zur Lötmontage auf einer Leiterplatte bzw. einem andersartigen übergeordneten Schaltungsträger.
- Die Bonddrahtverbindungen 10 weisen jeweils einen zunächst annähernd senkrecht von der aktiven Chipoberfläche 66 nach oben führenden Verlauf auf, bilden einen oberen Bogenabschnitt 101 und sind dann auf Kontaktanschlussflächen 84 geführt, die neben dem elektronischen Bauteil 6 angeordnet sind. Von ihrer Abmessung ist die erste Bauteillage 21 aus Pressmasse 141 so bemessen, dass die oberen Bogenabschnitte 101 der Bonddrahtverbindungen gerade noch in Pressmasse 141 eingebettet sind. Durch Laserablation bzw. durch eine Ätzverfahren werden jedoch kleinere Bereiche der Bonddrahtverbindung 10 im Bereich des oberen Bogenabschnitts 101 freigelegt, wodurch freiliegende Bereiche 102 entstehen, die in einer flachen Mulde, im folgenden als Kontaktmulde 26 bezeichnet, der Bauteillagenoberseite 24 angeordnet sind (vgl. Fig. 6 bis 8). Von diesen freiliegenden Bereichen 102 der oberen Bogenabschnitte 101 der Bonddrahtverbindungen 10 führen jeweils Leiterbahnen 83 in beliebiger zweidimensionaler Strukturierung. Die Leiterbahnen 83 befinden sich jeweils auf der Bauteillagenoberseite 24 und ragen in eine Bauteillagenunterseite 25 einer nächsten zweiten oder dritten Bauteillage 22, 23. Im Falle von abgestuften Bauteillagen verlaufen die Leiterbahnen 83 abschnittsweise vertikal, so dass sie in dreidimensionaler Strukturierung verlaufen.
- Nach Fertigstellung einer solchen ersten Bauteillage 21 sowie der darauf aufgebrachten Leiterbahnen 83 können weitere elektronische Bauteile 6 montiert werden. Im gezeigten Ausführungsbeispiel ist ein weiterer Halbleiterchip 65 kleinerer Abmessungen als der erste Halbleiterchip 65 in einer zweiten Bauteillage 22 auf einer weiteren Chipinsel 85 montiert. Rechts neben dem weiteren Halbleiterchip 65 ist ein passives Bauelement 61 montiert, das über Kontaktbeinchen 62 auf entsprechende Kontaktanschlussflächen 84 von Leiterbahnen 83 montiert ist. Eine weitere Kontaktierung des passiven Bauelements 61 in eine über die zweite Bauteillage 22 aufgebrachte dritte Bauteillage 23 erübrigt sich.
- Dagegen verfügt der Halbleiterchip 65 in der zweiten Bauteillage 22 wiederum über Bonddrahtverbindungen 10, die ebenso mit einem oberen Bogenabschnitt 101 und einem darin befindlichen freiliegenden Bereich 102 mit Leiterbahnen 83 auf der Bauteillagenoberseite 24 der zweiten Bauteillage 22 verbunden sind. Auch die Bauteillagenoberseite 24 der zweiten Bauteillage 22 weist Leiterbahnen 83 in zweidimensionaler Strukturierung auf. Über die zweite Bauteillage 22 ist ein dritte Bauteillage 23 aufgebracht, in der wiederum elektronische Bauteile 6 eingebettet sind. Im gezeigten Ausführungsbeispiel sind die elektronischen Bauteile 6 der dritten Bauteillage 23 als Halbleiterbauelemente 63 sowie als weiterer Halbleiterchip 65 angedeutet, die wiederum über Bonddrahtverbindungen 10 mit Kontaktanschlussflächen 84 von Leiterbahnen 83 auf der Bauteillagenoberseite 24 der zweiten Bauteillage 22 verbunden sind.
- Da die dritte Bauteillage 23 im gezeigten Ausführungsbeispiel die zuoberst liegende Bauteillage bildet und ihre Bauteillagenoberseite 24 gleichzeitig eine Gehäuseoberseite 143 bildet, sind die oberen Bogenabschnitte 101 der in dieser Bauteillage 23 verlaufenden Bonddrahtverbindungen 10 nicht nach außen geführt. Vielmehr werden die oberen Bogenabschnitte 101 der Bonddrahtverbindungen 10 von einer dünnen Schicht von Pressmasse 141 überdeckt, so dass eine plane und geschlossene Bauteillagenoberseite 24 bzw. Gehäuseoberseite 143 gebildet ist.
- Prinzipiell können annähernd beliebig viele weitere Bauteillagen vertikal aufeinander gestapelt sein. Die maximale Höhe des elektronischen Moduls 2 ist lediglich durch mechanische und fertigungstechnische Grenzen vorgegeben.
- Anstatt der in Fig. 1 gezeigten Bonddrahtverbindungen 10 können die vertikalen Verbindungen zwischen den verschiedenen Bauteillagen ebenso über Kontakthöcker in Form von Lotkugeln (vgl. Fig. 11) oder von Thermokompressionsköpfen, sogenannten Studbumps, gebildet werden. Diese Bauformen können auch je nach fertigungstechnischen Möglichkeiten nebeneinander in einem elektronischen Modul verwendet werden.
- Das elektronische Modul gemäß Fig. 1 kann entweder in der gezeigten Form als einzelnes Bauteil hergestellt oder durch Vereinzelung aus einem größeren Nutzen gewonnen werden. Die aufeinander folgenden Verfahrensschritte bei der Herstellung mittels der Prozessierung größerer Nutzen wird anhand der folgenden Fig. 2 bis 10 näher verdeutlicht.
- Fig. 2 zeigt einen schematischen Querschnitt eines metallischen Trägerstreifens 8, auf den weitere metallische Strukturen in Form von Leiterbahnen 83, Kontaktanschlussflächen 84 bzw. von Chipinseln 85 aufgebracht sind. Der Trägerstreifen 8 bildet die tragende Struktur zum Aufbau einer ersten Bauteillage 21 und kann in einem späten Verfahrensschritt entfernt werden (vgl. Fig. 9, 10). Der Trägerstreifen 8 kann entweder als länglicher Träger ausgestaltet sein, auf dem mehrere elektronische Module in einer Reihe hintereinander aufgebaut werden. Er kann jedoch ebenso als größerer scheibenförmiger Träger ausgestaltet sein, auf dem die später zu vereinzelnden elektronischen Module in Reihen und Spalten angeordnet sind und zersägt bzw. anderweitig voneinander getrennt werden.
- Fig. 3 zeigt einen weiteren Teilschnitt des Trägerstreifens 8 mit darauf aufgebrachten Leiterbahnen 83 bzw. Chipinseln 85. Auf jeder der beiden gezeigten Chipinseln 85 ist ein Halbleiterchip 65 mit einer passiven Rückseite 67 aufgebracht. Eine der passiven Rückseite 67 gegenüber liegende aktive Chipoberfläche 66 jedes Halbleiterchips 65 weist Kontaktflächen 68 auf, die jeweils über Bonddrahtverbindungen 10 mit Kontaktanschlussflächen 84 auf den Leiterbahnen 83 in elektrisch leitender Verbindung stehen. Die räumliche geometrische Gestalt der Bonddrahtverbindungen 10 muss hierbei mit hoher Präzision sichergestellt sein, da die Höhe eines oberen Bogenabschnitts 101 jeder Bonddrahtverbindung 10 gerade bis zu einer Bauteillagenoberseite 24 der jeweiligen Bauteillage reichen muss. Zudem muss die Positionierung des oberen Bogenabschnitts 101 für das Laserabtragen bzw. selektive Ätzen oder Schleifen exakt bestimmt sein.
- Fig. 4 zeigt einen weiteren Teilschnitt eines Nutzens 4 mit mehreren zu vereinzelnden elektronischen Modulen. Hierbei ist auf eine Trägeroberseite 81 des Trägerstreifens 8 eine Pressmasse 141 aufgebracht, die die Halbleiterchips 65 sowie die Bonddrahtverbindungen 10 umschließt. Die oberen Bogenabschnitte 101 der Bonddrahtverbindungen 10 können entweder minimal aus der Bauteillagenoberseite 24 herausragen oder von dieser vollständig bedeckt sein. Anstatt einer Pressmasse 141, die mittels sog. Transfermolden aufgebracht wird, können die Bauteile alternativ auch in einem Kunstharz vergossen werden.
- Fig. 5 zeigt in einem Teilquerschnitt den Nutzen 4, bei dem die oberen Bogenabschnitte der Bonddrahtverbindungen so freigelegt sind, dass sie aus der Bauteillagenoberseite 24 der ersten Bauteillage 21 herausragen. Dieser obere Bogenabschnitte 101 weist somit einen freiliegenden Bereich 102 auf, der in einer Kontaktmulde 26 angeordnet ist.
- Fig. 6 zeigt diesen Zusammenhang in einem Detailausschnitt, in dem die Kontaktmulde 26 und der aus dieser herausragende freiliegende Bereich 102 des oberen Bogenabschnitts 101 der Bonddrahtverbindung 10 deutlich erkennbar ist. Die Kontaktmulde 26 ist als flache Vertiefung ausgestaltet, die beispielsweise durch ein Laserabtrageverfahren oder durch punktuelles Ätzen hergestellt sein kann. Alternativ kann die Kontaktmulde 26 auch durch partielles Abschleifen der Bauteillagenoberseite 24 realisiert werden.
- Fig. 7 zeigt eine Schrägaufsicht auf die Bauteillagenoberseite 24 mit darauf aufgebrachten Leiterbahnen 83 sowie mit einem Teil einer Chipinsel 85. Die Leiterbahnen 83 dienen zur Umverdrahtung von den oberen Bogenabschnitten 101 der Bonddrahtverbindungen 10 zu weiteren Kontaktanschlussflächen 84 auf der Bauteillagenoberseite 24. Die Leiterbahnen 83 ermöglichen eine Gestaltungsfreiheit in der Leitungsführung, die mit herkömmlichen Vias nicht realisierbar wäre.
- Die meisten Leiterbahnen 83 enden an einer Seite in einer Kontaktmulde 26, die sie vollständig ausfüllen, wobei ein inniger elektrisch leitender Kontakt mit dem freiliegenden Bereich 102 jedes Bogenabschnittes 101 hergestellt ist. Das jeweils andere Ende der meisten Leiterbahnen 83 ist als Kontaktanschlussfläche 84 zur Kontaktierung mit einem Ende einer Bonddrahtverbindung 10 zu einem elektronischen Bauteil 6 ausgestaltet. Zur Herstellung reiner Durchkontakte können einzelne Leiterbahnen 83 ohne Verbindung zu elektronischen Bauteilen 6 vorgesehen sein. Sie dienen in diesem Fall ausschließlich zur Kontaktierung mit Bonddrähten.
- Die Herstellung der Leiterbahnen 83 sowie der Chipinseln 85 kann entweder durch ganzflächiges Aufsputtern einer dünnen Metallschicht, bspw. Aluminium, mit anschließendem fotolithografischen Strukturieren der gewünschten Leiterbahnstrukturen oder auch durch ein Maskensputtern von Metall erfolgen. Bei dieser sogenannten Dünnfilmtechnik wird anschließend die metallische Oberfläche durch ein galvanisches Abscheideverfahren weiter verstärkt. Abschließend wird eine dünne Schicht durch Ätzen wieder abgetragen.
- Die Leiterbahnen 83 sowie die Chipinseln 85 können alternativ durch eine Dickschichttechnik oder auch beispielsweise durch Aufbringen von Verbindungsleitungen in Gestalt von elektrisch leitendem Kunststoff, sogenannten Nanopasten, hergestellt werden. Dieses letztgenannte Verfahren wird auch als Dispensen bezeichnet.
- Fig. 8 zeigt eine weitere Schrägaufsicht, bei der ein Halbleiterchip 65 auf die Chipinsel 85 aufgebracht ist. Von den Kontaktflächen 68 auf der aktiven Chipoberfläche 66 führen Bonddrahtverbindungen zu den Kontaktanschlussflächen 84 der Leiterbahnen 83, womit eine elektrisch leitende Verbindung von den Kontakten des Halbleiterchips 65 zu den Kontakten der darunter liegenden elektronischen Bauteile hergestellt ist.
- Fig. 9 zeigt einen fertig prozessierten Nutzen 4 in einem Teilquerschnitt, aus dem durch Sägen die einzelnen elektronischen Module 2 gewonnen werden können. Im gezeigten Ausführungsbeispiel weist der Nutzen 4 lediglich drei Bauteillagen 21, 22, 23 auf, kann jedoch je nach Bedarf und fertigungstechnischen Möglichkeiten auch über eine deutlich größere Anzahl von Bauteillagen verfügen.
- Die elektrischen Verbindungen zwischen den aufeinander geschichteten Bauteillagen sind über obere Bogenabschnitte 101 von Bonddrahtverbindungen 10 und damit in Verbindung stehenden Leiterbahnen 83 einer darüber liegenden Bauteillage hergestellt. Wie anhand der Fig. 8 und 9 leicht erkennbar ist, können die elektronischen Bauteile 6 in nahezu beliebiger Weise angeordnet werden, was zu einer hohen Flexibilität von damit realisierbaren elektronischen Modulen 2 führt.
- Nachdem der Nutzen 4 mit einer obersten Bauteillage versehen ist, aus der keine weiteren oberen Bogenabschnitte von Bonddrahtverbindungen 10 herausragen, kann abschließende der Trägerstreifen 8 entfernt werden (Fig. 9). Das erfolgt bei einem metallischem Trägerstreifen 8 vorzugsweise durch Ätzen, wodurch Außenkontaktflächen 144 an einer Gehäuseunterseite 142 des Gehäuses 14 freigelegt werden. Diese Außenkontaktflächen 144 können anschließend mit Außenkontakten 145, beispielsweise in Gestalt von zweiten Kontakthöckern 146 wie in Fig. 10 gezeigt, versehen werden. Der Nutzen 4 kann schließlich entlang der Sägespuren 16 zu einzelnen elektronischen Modulen 2 zerteilt werden. Dies kann beispielsweise durch Sägen oder durch Lasertrennen erfolgen. Durch dieses Vereinzeln werden elektronische Module 2 gewonnen, wie sie in Fig. 1 dargestellt sind und bereits erläutert wurden.
- Fig. 11 zeigt in einem weiteren Detailquerschnitt eine alternative Ausgestaltung der Durchkontaktierungen von einer Bauteillage zur nächsten. Hierbei sind auf den Kontaktflächen 68 der elektronischen Bauteile - im gezeigten Ausführungsbeispiel ein Halbleiterchip 65 - erste Kontakthöcker 12 in Gestalt von Lotkugeln 121 aufgebracht. Auch diese ersten Kontakthöcker 12 sind zunächst vollständig von Pressmasse 141 umschlossen, so dass auch ein oberer Abschnitt 123 der ersten Kontakthöcker 12 nicht aus der Bauteillagenoberseite 24 herausragt. Durch Ätz-, Schleif oder Laserabtrageverfahren wird wiederum eine Kontaktmulde 26 um den Kontakthöcker 12 gebildet, so dass ein freiliegender Bereich 102 des ersten Kontakthöckers 12 entsteht. Die Kontaktmulde 26 sowie der freiliegende Bereich 102 des oberen Abschnitts 123 des Kontakthöckers 12 kann anschließend in gleicher Weise, wie in Fig. 8 gezeigt, mit einer Metallisierung versehen werden. Bezugszeichenliste 2 elektronisches Modul
21 erste Bauteillage
22 zweite Bauteillage
23 dritte Bauteillage
24 Bauteillagenoberseite
25 Bauteillagenunterseite
26 Kontaktmulde
4 Nutzen
6 elektronisches Bauteil
61 passives Bauelement
62 Kontaktbeinchen
63 Halbleiterbauelement
64 aktive Vorderseite
65 Halbleiterchip
66 aktive Chipoberfläche
67 passive Rückseite
68 Kontaktfläche
8 Trägerstreifen
81 Trägeroberseite
82 Unterseite
83 Leiterbahn
84 Kontaktanschlussfläche
85 Chipinsel
10 Bonddrahtverbindung
101 oberer Bogenabschnitt
102 freiliegender Bereich
12 erste Kontakthöcker
121 Lotkugeln
122 Thermokompressionskopf (studbump)
123 oberer Abschnitt
14 Gehäuse
141 Pressmasse
142 Gehäuseunterseite
143 Gehäuseoberseite
144 Außenkontaktfläche
145 Außenkontakt
146 zweite Kontakthöcker
16 Sägespur
Claims (26)
1. Elektronisches Modul mit mehreren elektronischen
Bauteilen, wobei das elektronische Modul (2) vertikal
gestaffelte Bauteillagen (21, 22, 23) mit in jeder Bauteillage
(21, 22, 23) jeweils wenigstens einem
Halbleiterbauelement (63) und/oder einem Halbleiterchip (65) und/oder
einem passiven Bauelement (61) aufweist, die
untereinander über innerhalb der jeweiligen Bauteillagen (21, 22,
23) freiliegende Bereiche (102) von ersten
Kontakthöckern (12) und/oder von Bonddrahtverbindungen (10) sowie
über zwischen den Bauteillagen (21, 22, 23) angeordnete
und mit den freiliegenden Bereichen (102) in Verbindung
stehende Leiterbahnen (83) elektrisch leitend
miteinander verbunden sind.
2. Elektronisches Modul nach Anspruch 1,
dadurch gekennzeichnet, dass
das elektronische Modul (2) wenigstens zwei vertikal
gestaffelte Bauteillagen (21, 22, 23) aufweist.
3. Elektronisches Modul nach Anspruch 2,
dadurch gekennzeichnet, dass
jede Bauteillage (21, 22, 23) eine platten- bzw.
scheibenförmige Kontur aufweist.
4. Elektronisches Modul nach Anspruch 2,
dadurch gekennzeichnet, dass
die Bauteillagen (21, 22, 23) eine abgestufte Kontur mit
Vertiefungen, Stufen und/oder erhöhten Bereichen
aufweisen.
5. Elektronisches Modul nach einem der Ansprüche 2 bis 4,
dadurch gekennzeichnet, dass
die Bauteillagen (21, 22, 23) jeweils in Pressmasse
(141) eingebettete Halbleiterbauelemente (63) und/oder
Halbleiterchips (65) und/oder passive Bauelemente (61)
aufweisen.
6. Elektronisches Modul nach einem der Ansprüche 2 bis 4,
dadurch gekennzeichnet, dass
die Bauteillagen (21, 22, 23) jeweils in Kunstharz
eingebettete Halbleiterbauelemente (63) und/oder
Halbleiterchips (65) und oder passive Bauelemente (61)
aufweisen.
7. Elektronisches Modul nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet, dass
das elektronische Modul (2) an wenigstens einer
Oberfläche Außenkontakte (145) aufweist.
8. Elektronisches Modul nach Anspruch 7,
dadurch gekennzeichnet, dass
die Außenkontakte (145) an einer Gehäuseunterseite (142)
des elektronischen Moduls (2) vorgesehen sind.
9. Elektronisches Modul nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet, dass
jeweils ein innerhalb einer Bauteillage (21, 22, 23)
freiliegender oberer Bogenabschnitt (101) einer
Bonddrahtverbindung (10) mit einer Leiterbahn (83) in
leitender Verbindung steht.
10. Elektronisches Modul nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, dass
jeweils ein innerhalb einer Bauteillage (21, 22, 23)
freiliegender oberer Abschnitt (123) eines ersten
Kontakthöckers (12) mit einer Leiterbahn (83) in leitender
Verbindung steht.
11. Elektronisches Modul nach Anspruch 10,
dadurch gekennzeichnet, dass
einzelne oder alle ersten Kontakthöcker (12) als
Lotkugeln (121) ausgebildet sind.
12. Elektronisches Modul nach Anspruch 10 oder 11,
dadurch gekennzeichnet, dass
einzelne oder alle ersten Kontakthöcker (12) als
Thermokompressionsköpfe (studbumps 122) ausgebildet sind.
13. Nutzen mit in Zeilen und Spalten angeordneten
elektronischen Modulen, die jeweils mehrere elektronische
Bauteile (6) aufweisen, wobei der Nutzen (4) vertikal
gestaffelte Bauteillagen (21, 22, 23) mit in jeder Bauteillage
(21, 22, 23) jeweils wenigstens einem
Halbleiterbauelement (63) und/oder einem Halbleiterchip (65) und/oder
einem passiven Bauelement (61) aufweist, die
untereinander über innerhalb der jeweiligen Bauteillage (21, 22,
23) freiliegende Bereiche (102) von ersten
Kontakthöckern (12) und/oder von Bonddrahtverbindungen (10) sowie
über zwischen den Bauteillagen (21, 22, 23) angeordnete
und mit den freiliegenden Bereichen (102) in Verbindung
stehende Leiterbahnen (83) elektrisch leitend verbunden
sind.
14. Nutzen nach Anspruch 13 mit elektronischen Modulen (2)
gemäß einem der Ansprüche 1 bis 12.
15. Verfahren zur Herstellung eines elektronischen Moduls,
das mehrere elektronische Bauteile (6) aufweist, wobei
das elektronische Modul (2) vertikal gestaffelte
Bauteillagen (21, 22, 23) mit in jeder Bauteillage (21, 22,
23) jeweils wenigstens einem Halbleiterbauelement (63)
und/oder einem Halbleiterchip (65) und/oder einem
passiven Bauelement (61) aufweist, die untereinander über
innerhalb der jeweiligen Bauteillage (21, 22, 23)
freiliegende Bereiche (102) von ersten Kontakthöckern (12) und/
oder von Bonddrahtverbindungen (10) sowie über zwischen
den Bauteillagen (21, 22, 23) angeordnete und mit den
freiliegenden Bereichen (102) in Verbindung stehende
Leiterbahnen (83) elektrisch leitend verbunden sind,
wobei das Verfahren folgende Verfahrensschritte aufweist:
a) Bereitstellen eines flachen Trägerstreifens (8) mit
auf einer Trägeroberseite (81) aufgebrachter
metallischer Strukturierung,
b) Aufbringen von elektronischen Bauteilen (6) auf der
Trägeroberseite (81),
c) Aufbringen von ersten Kontakthöckern (12) und/oder
von Drahtbondverbindungen (10) auf Kontaktflächen
(68) der elektronischen Bauteile (6),
d) Einbetten der elektronischen Bauteile (6) und der
ersten Kontakthöcker (12) bzw. der
Drahtbondverbindungen (10) in einer Pressmasse (141) bzw. in einem
Kunstharz unter Herstellung einer ersten
Bauteillage (21),
e) Freilegen von oberen Bogenabschnitten (101) der
Drahtbondverbindungen (10) bzw. von oberen
Abschnitten (123) der ersten Kontakthöcker (12),
f) Aufbringen von Leiterbahnen (83) auf eine
Bauteillagenoberseite (24) der ersten Bauteillage (21)
unter Einbeziehung der freigelegten oberen
Abschnitte (101; 123),
g) ein- oder mehrfaches Wiederholen der
Verfahrensschritte b) bis f) für jede weitere vertikal
gestaffelte Bauteillage (22, 23), auf die eine
weitere Bauteillage (23) folgt bzw. der
Verfahrensschritte b) bis d) für eine zuoberst liegende
Bauteillage (23) des elektronischen Moduls (2).
16. Verfahren zur Herstellung eines elektronischen Moduls
mit mehreren elektronischen Bauteilen durch Vereinzeln
aus einem Nutzen, wobei die elektronischen Module (2)
des Nutzens (4) vertikal gestaffelte Bauteillagen (21,
22, 23) mit in jeder Bauteillage (21, 22, 23) jeweils
wenigstens einem Halbleiterbauelement (63) und/oder
einem Halbleiterchip (65) und/oder einem passiven
Bauelement (61) aufweisen, die untereinander über innerhalb
der jeweiligen Bauteillage (21, 22, 23) freiliegende
Bereiche (102) von ersten Kontakthöckern (12) und/oder von
Bonddrahtverbindungen (10) sowie über zwischen den
Bauteillagen (21, 22, 23) angeordnete und mit den
freiliegenden Bereichen (102) in Verbindung stehende
Leiterbahnen (83) elektrisch leitend verbunden sind, wobei das
Verfahren folgende Verfahrensschritte aufweist:
a) Bereitstellen eines flachen Trägerstreifens (8) mit
auf einer Trägeroberseite (81) aufgebrachter
metallischer Strukturierung,
b) Aufbringen von elektronischen Bauteilen (6) auf der
Trägeroberseite (81),
c) Aufbringen von ersten Kontakthöckern (12) und/oder
von Bonddrahtverbindungen (10) auf Kontaktflächen
(68) der elektronischen Bauteile (6),
d) Einbetten der elektronischen Bauteile (6) und der
ersten Kontakthöcker (12) bzw. der
Bonddrahtverbindungen (10) in einer Pressmasse (141) bzw. in einem
Kunstharz unter Herstellung der ersten Bauteillage
(21),
e) Freilegen von oberen Bogenabschnitten (101) der
Bonddrahtverbindungen ()10 bzw. von oberen
Abschnitten (123) der ersten Kontakthöcker (12),
f) Aufbringen von Leiterbahnen (83) auf eine
Bauteillagenoberseite (24) der ersten Bauteillage (21)
unter Einbeziehung der freigelegten oberen
Abschnitte (101; 123),
g) ein- oder mehrfaches Wiederholen der
Verfahrensschritte b) bis f) für jede weitere vertikal
gestaffelte Bauteillage (22, 23), auf die eine
weitere Bauteillage (23) folgt bzw. der
Verfahrensschritte b) bis d) für eine zuoberst liegende
Bauteillage (23) des elektronischen Moduls (2),
h) Vereinzeln des Nutzens (4) zu elektronischen
Modulen (2) durch Sägen oder Lasertrennen.
17. Verfahren nach Anspruch 15 oder 16,
dadurch gekennzeichnet, dass
die Pressmasse (141) der Bauteillagen (21, 22, 23)
mittels Transfermold-Verfahren aufgebracht wird.
18. Verfahren nach Anspruch 15 oder 16,
dadurch gekennzeichnet, dass
das Kunstharz der Bauteillagen (21, 22, 23) mittels
Vergießen aufgebracht wird.
19. Verfahren nach einem der Ansprüche 15 bis 18,
dadurch gekennzeichnet, dass
die oberen Bogenabschnitte (101) der
Bonddrahtverbindungen (10) bzw. die oberen Abschnitte (123) der ersten
Kontakthöcker (12) mittels Laserablation freigelegt
werden.
20. Verfahren nach einem der Ansprüche 15 bis 18,
dadurch gekennzeichnet, dass
die oberen Bogenabschnitte (101) der
Bonddrahtverbindungen (10) bzw. die oberen Abschnitt (123) der ersten
Kontakthöcker (12) mittels eines Ätzverfahrens freigelegt
werden.
21. Verfahren nach einem der Ansprüche 15 bis 20,
dadurch gekennzeichnet, dass
die Leiterbahnen (83) mittels ganzflächigem Aufsputtern
von Metall, anschließendem fotolithografischem
Strukturieren und galvanischer Beschichtung mit einer weiteren
Metalllage aufgebracht werden.
22. Verfahren nach einem der Ansprüche 15 bis 20,
dadurch gekennzeichnet, dass
die Leiterbahnen (83) mittels Maskensputtern von Metall
und anschließender galvanischer Beschichtung mit einer
weiteren Metalllage aufgebracht werden.
23. Verfahren nach einem der Ansprüche 15 bis 20,
dadurch gekennzeichnet, dass
die Leiterbahnen (83) mittels strukturiertem Auftragen
von elektrisch leitendem Kunststoff (Nanopaste)
hergestellt werden.
24. Verfahren nach einem der Ansprüche 15 bis 23,
dadurch gekennzeichnet, dass
die Oberseite (24) jeder Bauteillage (21, 22, 23) vor
dem Aufbringen einer weiteren Bauteillage (22, 23) durch
mechanisches Aufrauen haftfähig gemacht wird.
25. Verfahren nach einem der Ansprüche 15 bis 23,
dadurch gekennzeichnet, dass
die Oberseite (24) jeder Bauteillage (21, 22, 23) vor
dem Aufbringen einer weiteren Bauteillage (22, 23) durch
Plasmaätzen haftfähig gemacht wird.
26. Verfahren nach einem der Ansprüche 15 bis 25 zur
Herstellung eines elektronischen Moduls (2) bzw. eines
Nutzens (4) aus zu vereinzelnden elektronischen Modulen (2)
gemäß einem der Ansprüche 1 bis 14.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10209922A DE10209922A1 (de) | 2002-03-07 | 2002-03-07 | Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung |
| PCT/DE2003/000729 WO2003075347A2 (de) | 2002-03-07 | 2003-03-06 | Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung |
| EP03717135A EP1481423A2 (de) | 2002-03-07 | 2003-03-06 | Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung |
| US10/934,549 US7276785B2 (en) | 2002-03-07 | 2004-09-07 | Electronic module, panel having electronic modules which are to be divided up, and process for the production thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10209922A DE10209922A1 (de) | 2002-03-07 | 2002-03-07 | Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10209922A1 true DE10209922A1 (de) | 2003-10-02 |
Family
ID=27771049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10209922A Ceased DE10209922A1 (de) | 2002-03-07 | 2002-03-07 | Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7276785B2 (de) |
| EP (1) | EP1481423A2 (de) |
| DE (1) | DE10209922A1 (de) |
| WO (1) | WO2003075347A2 (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10345391B3 (de) * | 2003-09-30 | 2005-02-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul |
| DE102017211058A1 (de) * | 2017-06-29 | 2019-01-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement |
| DE102008051965B4 (de) | 2007-10-26 | 2019-05-16 | Infineon Technologies Ag | Bauelement mit mehreren Halbleiterchips |
| DE102014019379B4 (de) * | 2014-01-16 | 2020-03-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verpackungsverfahren für eine Halbleitervorrichtung, verpackte Halbleitervorrichtungen, und Designverfahren solcher |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446396B2 (en) * | 2005-02-10 | 2008-11-04 | Stats Chippac Ltd. | Stacked integrated circuit leadframe package system |
| JP2006253430A (ja) * | 2005-03-11 | 2006-09-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| FI20065010A0 (fi) * | 2006-01-09 | 2006-01-09 | Nokia Corp | Häiriönvaimennuksen yhdistäminen tietoliikennejärjestelmässä |
| SG148901A1 (en) * | 2007-07-09 | 2009-01-29 | Micron Technology Inc | Packaged semiconductor assemblies and methods for manufacturing such assemblies |
| US8310069B2 (en) * | 2007-10-05 | 2012-11-13 | Texas Instruements Incorporated | Semiconductor package having marking layer |
| US20110012035A1 (en) * | 2009-07-15 | 2011-01-20 | Texas Instruments Incorporated | Method for Precision Symbolization Using Digital Micromirror Device Technology |
| US8648932B2 (en) | 2009-08-13 | 2014-02-11 | Olive Medical Corporation | System, apparatus and methods for providing a single use imaging device for sterile environments |
| EP2550799A4 (de) | 2010-03-25 | 2014-09-17 | Olive Medical Corp | System und verfahren zur bereitstellung einer einweg-bildgebungsvorrichtung für medizinische umgebungen |
| KR20120004777A (ko) * | 2010-07-07 | 2012-01-13 | 삼성전기주식회사 | 전자 부품 모듈 및 이의 제조방법 |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| EP2708021B1 (de) | 2011-05-12 | 2019-07-10 | DePuy Synthes Products, Inc. | Bildsensor mit toleranzoptimierenden verbindungen |
| US8404520B1 (en) | 2011-10-17 | 2013-03-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| EP2608114A1 (de) * | 2011-12-19 | 2013-06-26 | Gemalto SA | Verfahren zur Herstellung eines durch ein Plättchen geschützten Chip-Moduls eines integrierten Schaltkreises |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| MX344146B (es) | 2012-07-26 | 2016-12-07 | Depuy Synthes Products Inc | Sistema de cámara con sensor de imagen cmos monolítico de area mínima. |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US10750933B2 (en) | 2013-03-15 | 2020-08-25 | DePuy Synthes Products, Inc. | Minimize image sensor I/O and conductor counts in endoscope applications |
| CN105246394B (zh) | 2013-03-15 | 2018-01-12 | 德普伊新特斯产品公司 | 无输入时钟和数据传输时钟的图像传感器同步 |
| ITMI20130473A1 (it) * | 2013-03-28 | 2014-09-29 | St Microelectronics Srl | Metodo per fabbricare dispositivi elettronici |
| US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9601374B2 (en) * | 2015-03-26 | 2017-03-21 | Micron Technology, Inc. | Semiconductor die assembly |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
| US10490528B2 (en) * | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| USD786878S1 (en) * | 2015-12-04 | 2017-05-16 | Capital One Services, Llc | Payment card chip |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| US9837385B1 (en) * | 2017-03-16 | 2017-12-05 | Powertech Technology Inc. | Substrate-less package structure |
| KR102024568B1 (ko) * | 2018-02-13 | 2019-09-24 | 한국기초과학지원연구원 | 환형 면방전 플라즈마 장치를 이용한 점상 식각 모듈 및 점상 식각 모듈의 식각 프로파일을 제어하는 방법 |
| US11735570B2 (en) * | 2018-04-04 | 2023-08-22 | Intel Corporation | Fan out packaging pop mechanical attach method |
| CN111863739B (zh) * | 2020-07-29 | 2022-04-08 | 深圳市邦测检测技术有限公司 | 一种rf射频通信模块及其制造方法 |
| DE102021213437A1 (de) | 2021-11-29 | 2023-06-01 | Robert Bosch Gesellschaft mit beschränkter Haftung | Schaltungsanordnung und Verfahren zum Ausbilden einer Schaltungsanordnung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0729183A2 (de) * | 1995-02-24 | 1996-08-28 | AT&T Corp. | Dünne Packung für Multichipmodulen mit verbessertem Wärme- und Leistungsbetrieb |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3322575B2 (ja) * | 1996-07-31 | 2002-09-09 | 太陽誘電株式会社 | ハイブリッドモジュールとその製造方法 |
| EP1030369B1 (de) * | 1997-08-19 | 2007-12-12 | Hitachi, Ltd. | Mehrchipmodulstruktur und seine herstellung |
| US6038133A (en) * | 1997-11-25 | 2000-03-14 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for producing the same |
| KR100265563B1 (ko) * | 1998-06-29 | 2000-09-15 | 김영환 | 볼 그리드 어레이 패키지 및 그의 제조 방법 |
| KR100290784B1 (ko) * | 1998-09-15 | 2001-07-12 | 박종섭 | 스택 패키지 및 그 제조방법 |
-
2002
- 2002-03-07 DE DE10209922A patent/DE10209922A1/de not_active Ceased
-
2003
- 2003-03-06 EP EP03717135A patent/EP1481423A2/de not_active Withdrawn
- 2003-03-06 WO PCT/DE2003/000729 patent/WO2003075347A2/de not_active Ceased
-
2004
- 2004-09-07 US US10/934,549 patent/US7276785B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0729183A2 (de) * | 1995-02-24 | 1996-08-28 | AT&T Corp. | Dünne Packung für Multichipmodulen mit verbessertem Wärme- und Leistungsbetrieb |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10345391B3 (de) * | 2003-09-30 | 2005-02-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul |
| US7211472B2 (en) | 2003-09-30 | 2007-05-01 | Infineon Technologies Ag | Method for producing a multichip module and multichip module |
| DE102008051965B4 (de) | 2007-10-26 | 2019-05-16 | Infineon Technologies Ag | Bauelement mit mehreren Halbleiterchips |
| DE102014019379B4 (de) * | 2014-01-16 | 2020-03-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verpackungsverfahren für eine Halbleitervorrichtung, verpackte Halbleitervorrichtungen, und Designverfahren solcher |
| DE102017211058A1 (de) * | 2017-06-29 | 2019-01-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement |
| DE102017211058B4 (de) | 2017-06-29 | 2023-09-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003075347A3 (de) | 2003-12-04 |
| US20050052830A1 (en) | 2005-03-10 |
| US7276785B2 (en) | 2007-10-02 |
| EP1481423A2 (de) | 2004-12-01 |
| WO2003075347A2 (de) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10209922A1 (de) | Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung | |
| EP1412978B1 (de) | Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung | |
| DE102009044712B4 (de) | Halbleiter-Bauelement | |
| DE69325749T2 (de) | Gestapelte Mehrchip-Module und Verfahren zur Herstellung | |
| DE102016110862B4 (de) | Modul und Verfahren zur Herstellung einer Vielzahl von Modulen | |
| EP0860876A2 (de) | Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile | |
| DE10250538A1 (de) | Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung | |
| EP1620893B1 (de) | Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen | |
| DE102004001829A1 (de) | Halbleitervorrichtung | |
| DE102004039906A1 (de) | Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen | |
| DE102005043557B4 (de) | Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite | |
| DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
| DE10334575B4 (de) | Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben | |
| DE102006032073B4 (de) | Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte | |
| DE102005046737B4 (de) | Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren | |
| DE102006000724A1 (de) | Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils | |
| DE19830158C2 (de) | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente | |
| DE102005003125A1 (de) | Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung | |
| DE102004010614A1 (de) | Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben | |
| DE102021101010A1 (de) | Vorgehäuster chip, verfahren zum herstellen eines vorgehäusten chips, halbleitergehäuse und verfahren zum herstellen eines halbleitergehäuses | |
| DE10142114C1 (de) | Elektronisches Bauteil mit wenigstens zwei Halbleiterchips sowie Verfahren zu seiner Herstellung | |
| DE102006024147B3 (de) | Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben | |
| DE19846662A1 (de) | Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung | |
| WO2010118945A1 (de) | Multichip-sensormodul und verfahren zu dessen herstellung | |
| DE102004012979B4 (de) | Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |