DE102009018396B4

DE102009018396B4 - Halbleiterbauelement und Herstellung des Halbleiterbauelements

Info

Publication number: DE102009018396B4
Application number: DE102009018396.5A
Authority: DE
Inventors: Georg Meyer-Berg
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-05-05
Filing date: 2009-04-22
Publication date: 2014-10-23
Anticipated expiration: 2029-04-23
Also published as: US8669175B2; US20120322210A1; US8264085B2; DE102009018396A1; CN101582396B; CN101582396A; US20090273075A1

Abstract

Bauelement (500; 800), umfassend: einen Träger (10), ein auf dem Träger (10) abgeschiedenes erstes Material (11), wobei das erste Material (11) einen Elastizitätsmodul von weniger als 100 MPa aufweist, einen über dem ersten Material (11) angeordneten Halbleiterchip (12), ein auf dem Halbleiterchip (12) abgeschiedenes zweites Material (13, 16), wobei das zweite Material (13, 16) elektrisch isolierend ist und einen Elastizitätsmodul von weniger als 100 MPa aufweist, ein mit einem Lotmaterial (19) gefülltes Durchgangsloch (18) durch das zweite Material (13, 16), das eine Höhe (d1) von mindestens 10 μm aufweist, und eine über dem zweiten Material (13) angeordnete Metallfolie (14), wobei das in das Durchgangsloch (18) gefüllte Lotmaterial (19) ein Kontaktelement (15) des Halbleiterchips (12) mit einem Ende der Metallfolie (14) verlötet und ein anderes Ende der Metallfolie (14) ein externes Kontaktelement (21) bildet, wobei ein Teil der Metallfolie (14) in einer zu einer durch eine aktive Hauptoberfläche des Halbleiterchips (12) definierten Ebene orthogonalen Richtung einen Querschnitt mit einer welligen Struktur mit zumindest zwei Spitzen umfasst, wobei ein Spitze-zu-Spitze-Abstand in einem Bereich zwischen 10 μm und 100 μm liegt.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements.
Halbleiterbauelemente können Träger enthalten, auf denen Halbleiterchips montiert werden können. Ferner können Halbleiterbauelemente elektrisch leitfähige Schichten enthalten. Es können elektrisch leitfähige Mittel vorgesehen werden, um so die Kopplung zwischen den Komponenten der Bauelemente, wie etwa den Halbleiterchips und den elektrisch leitfähigen Schichten, herzustellen.
In der Schrift US 6 309 915 B1 ist die schwebende Montage eines Halbleiterchips auf einem Träger beschrieben. Dazu ist der Halbleiterchip mit Materialien umgeben, die einen geringen Elastizitätsmodul aufweisen. Die Schriften DE 42 38 113 A1 , DE 10 2004 058 413 A1 , US 5 621 242 A und US 2005 0 029 644 A1 beschreiben weitere Bauelement mit Halbleiterchips und deren Herstellung.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement mit einer gegenüber der Schrift US 6 309 915 B1 verbesserten schwebenden Montage des Halbleiterchips zu schaffen. Ferner soll ein entsprechendes Herstellungsverfahren angegeben werden.
Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Gemäß einem ersten Aspekt umfasst ein Bauelement einen Träger, ein auf dem Träger abgeschiedenes erstes Material, wobei das erste Material einen Elastizitätsmodul von weniger als 100 MPa aufweist, einen über dem ersten Material angeordneten Halbleiterchip, ein auf dem Halbleiterchip abgeschiedenes zweites Material, wobei das zweite Material elektrisch isolierend ist und einen Elastizitätsmodul von weniger als 100 MPa aufweist, ein mit einem Lotmaterial gefülltes Durchgangsloch durch das zweite Material, das eine Höhe von mindestens 10 μm aufweist, und eine über dem zweiten Material angeordnete Metallfolie, wobei das in das Durchgangsloch gefüllte Lotmaterial ein Kontaktelement des Halbleiterchips mit einem Ende der Metallfolie verlötet und ein anderes Ende der Metallfolie ein externes Kontaktelement bildet, wobei ein Teil der Metallfolie in einer zu einer durch eine aktive Hauptoberfläche des Halbleiterchips definierten Ebene orthogonalen Richtung einen Querschnitt mit einer welligen Struktur mit zumindest zwei Spitzen umfasst, wobei ein Spitze-zu-Spitze-Abstand in einem Bereich zwischen 10 μm und 100 μm liegt.
Gemäß einem zweiten Aspekt umfasst ein Verfahren die folgenden Schritte: Bereitstellen eines Trägers; Abscheiden eines ersten Materials auf dem Träger, wobei das erste Material Silikon umfasst und einen Elastizitätsmodul von weniger als 100 MPa aufweist; Anordnen von mindestens zwei Halbleiterchips über dem ersten Material; Abscheiden eines zweiten Materials auf den mindestens zwei Halbleiterchips, wobei das zweite Material einen Elastizitätsmodul von weniger als 100 MPa aufweist; Bilden eines Durchgangslochs durch das zweite Material, das eine Höhe von mindestens 10 μm aufweist; Füllen des Durchgangslochs mit einem Lotmaterial; Aufbringen einer Metallfolie über dem zweiten Material, wobei das in das Durchgangsloch gefüllte Lotmaterial ein Kontaktelement eines der mindestens zwei Halbleiterchips mit einem Ende der Metallfolie verlötet und ein anderes Ende der Metallfolie ein externes Kontaktelement bildet, wobei ein Teil der Metallfolie in einer zu einer durch eine aktive Hauptoberfläche des Halbleiterchips definierten Ebene orthogonalen Richtung einen Querschnitt mit einer welligen Struktur mit zumindest zwei Spitzen umfasst, wobei ein Spitze-zu-Spitze-Abstand in einem Bereich zwischen 10 μm und 100 μm liegt.
Die beigefügten Zeichnungen sind vorgesehen, um ein weiteres Verständnis der vorliegenden Erfindung zu geben. Die Zeichnungen zeigen Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der beabsichtigten Vorteile der vorliegenden Erfindung werden ohne weiteres ersichtlich, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszahlen kennzeichnen entsprechende ähnliche Teile.
1 zeigt schematisch ein Bauelement 100 als ein Beispiel.
2A bis 2D zeigen schematisch ein beispielhaftes Verfahren zum Herstellen eines Bauelements.
3A bis 3E zeigen schematisch ein weiteres beispielhaftes Verfahren zum Herstellen eines Bauelements.
4 zeigt schematisch ein Bauelement als ein weiteres Beispiel.
5A bis 5K zeigen schematisch eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen eines Bauelements.
6A bis 6K zeigen schematisch eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen eines Bauelements.
7A bis 7I zeigen schematisch ein beispielhaftes Verfahren zum Herstellen eines Bauelements.
8A bis 8E zeigen schematisch verschiedene Perspektiven von einem Bauelement oder Teilen des Bauelements als eine weitere beispielhafte Ausführungsform.
In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben”, „unten”, „vorne”, „hinten”, „vorderes”, „hinteres”, usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
Im Folgenden werden Ausführungsformen der Erfindung mit Bezug auf die Zeichnungen beschrieben, wobei im Allgemeinen durchweg gleiche Bezugszahlen zur Kennzeichnung gleicher Elemente verwendet werden und wobei die verschiedenen Strukturen nicht maßstabsgetreu gezeichnet sind. In der folgenden Beschreibung werden zur Erläuterung zahlreiche spezifische Einzelheiten dargelegt, um ein umfassendes Verständnis einer oder mehrerer Ausführungsformen der Erfindung zu gewährleisten. Für Fachleute ist jedoch erkennbar, dass eine oder mehrere Ausführungsformen der Erfindung mit einem geringeren Grad dieser spezifischen Einzelheiten ausgeübt werden können. Die folgende Beschreibung ist deshalb nicht im einschränkenden Sinne aufzufassen und der Schutzumfang der Erfindung wird durch die angefügten Ansprüche definiert.
Im Folgenden werden Bauelemente mit Halbleiterchips beschrieben. Die Halbleiterchips können von extrem verschiedener Art sein und können zum Beispiel integrierte elektrische, elektrooptische, elektromechanische oder elektrobiologische Schaltungen umfassen. Die Halbleiterchips können zum Beispiel als Leistungshalbleiterchips konfiguriert sein, wie zum Beispiel Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Leistungsbipolartransistoren oder Leistungsdioden. Ferner können die Halbleiterchips Logikschaltungen, Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten umfassen. Zum Beispiel können Halbleiterchips mit einer Vertikalstruktur vorkommen, das heißt, dass die Halbleiterchips so hergestellt werden können, dass elektrische Ströme in einer zu den Hauptoberflächen der Halbleiterchips senkrechten Richtung fließen können. Ein Halbleiterchip mit einer Vertikalstruktur kann zum Beispiel auf seinen beiden Hauptoberflächen Kontaktelemente aufweisen, das heißt auf seiner Oberseite und Unterseite. Zum Beispiel können Leistungshalbleiterchips eine Vertikalstruktur aufweisen. Ferner können die nachfolgend beschriebenen Anordnungen integrierte Schaltungen zum Steuern der integrierten Schaltungen anderer Halbleiterchips umfassen. Die Halbleiterchips müssen nicht aus einem spezifischen Halbleitermaterial, zum Beispiel Si, SiC, SiGe, GaAs, hergestellt sein und können ferner anorganische und/oder organische Materialien enthalten, die nicht Halbleiter sind, wie zum Beispiel Isolatoren, Kunststoffe oder Metalle. Darüber hinaus können die Halbleiterchips gekapselt oder ungekapselt sein.
Die Halbleiterchips können Kontaktelemente (oder Kontaktstellen oder Kontaktelektroden oder Kontaktflächen) aufweisen, die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen ermöglichen. Auf die Kontaktelemente der Halbleiterchips können eine oder mehrere Metallschichten aufgebracht sein. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können zum Beispiel in Form einer Schicht vorliegen, die einen Bereich überdeckt. Jedes gewünschte Metall oder jede gewünschte Metalllegierung, zum Beispiel Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium können als Material verwendet werden. Die Metallschichten müssen nicht homogen oder aus nur einem Material hergestellt sein, das heißt, es sind verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien möglich.
Die Halbleiterchips können auf Trägern platziert werden. Die Träger können eine beliebige Form, Größe oder ein beliebiges Material aufweisen. Während der Herstellung der Bauelemente können die Träger miteinander verbunden werden. Die Träger können auch aus einem Stück angefertigt sein. Die Träger können durch Verbindungsmittel miteinander verbunden sein, mit dem Zweck, im Verlauf der Herstellung bestimmte der Träger zu trennen. Die Zertrennung der Träger kann durch mechanisches Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder ein beliebiges anderes geeignetes Verfahren ausgeführt werden. Die Träger können elektrisch leitfähig sein. Sie können aus Metallen oder Metalllegierungen hergestellt werden, insbesondere Kupfer, Kupferlegierungen, Eisennickel, Aluminium, Aluminiumlegierungen oder anderen geeigneten Materialien. Die Träger können zum Beispiel ein Systemträger (Leadframe) oder ein Teil eines Systemträgers sein. Ferner können die Träger mit einem elektrisch leitfähigen Material, zum Beispiel Kupfer, Silber, Eisennickel oder Nickelphosphor, beschichtet sein.
Die Bauelemente können elektrisch isolierendes Material enthalten. Das elektrisch isolierende Material kann einen beliebigen Teil einer beliebigen Anzahl von Oberflächen der Komponenten des Bauelements bedecken. Das elektrisch isolierende Material kann verschiedenen Funktionen dienen. Es kann zum Beispiel zum elektrischen Isolieren von Komponenten des Bauelements untereinander und/oder von externen Komponenten verwendet werden, aber das elektrisch isolierende Material kann auch als Plattform zur Montage anderer Komponenten, wie zum Beispiel Verdrahtungsschichten, verwendet werden. Das elektrisch isolierende Material kann zum Produzieren von Kapselungen des Fan-out-Typs verwendet werden. Bei einer Kapselung des Fan-out-Typs befindet sich mindestens ein Teil der externen Kontaktelemente und/oder Leiterbahnen, die den Halbleiterchip mit den externen Kontaktelementen verbinden, lateral außerhalb des Umrisses des Halbleiterchips oder schneiden zumindest den Umriss des Halbleiterchips. Bei Kapselungen des Fan-out-Typs wird somit ein peripher äußerer Teil der Kapselung des Halbleiterchips typischerweise (zusätzlich) zum elektrischen Bonden der Kapselung an externe Anwendungen wie etwa Anwendungsboards usw. verwendet. Dieser äußere Teil der Kapselung, der den Halbleiterchip einschließt, vergrößert effektiv die Kontaktfläche der Kapselung in Bezug auf die Grundfläche (bzw. auf den Foot-Print) des Halbleiterchips und führt somit zu gelockerten Einschränkungen hinsichtlich Größe und Rasterabstand der Kontaktelemente mit Bezug auf die spätere Verarbeitung, z. B. die Montage der zweiten Ebene (Second Level Assembly).
Das elektrisch isolierende Material kann unter Verwendung verschiedener Techniken auf die Komponenten des Bauelements abgeschieden werden. Zum Beispiel kann das elektrisch isolierende Material durch Drucken oder aus einer Gasphase oder einer Lösung oder durch Verwendung eines beliebigen anderen geeigneten Verfahrens abgeschieden werden. Das elektrisch isolierende Material kann zum Beispiel Silikonmaterial enthalten oder kann völlig aus Silikon (oder polymerisierten Siloxanen oder Polysiloxanen) bestehen. Das elektrisch isolierende Material kann einen Elastizitätsmodul von zum Beispiel weniger als 100 MPa aufweisen. Das elektrisch isolierende Material kann thermisch leitend sein, so dass es die durch die Halbleiterchips erzeugte Wärme abführen kann. Es kann auch vorgesehen werden, dass die Bauelemente elektrisch isolierendes Material enthalten, das thermisch isolierend ist.
Über den Halbleiterchips und/oder dem elektrisch isolierenden Material können eine oder mehrere elektrisch leitfähige Schichten angeordnet sein. Die elektrisch leitfähigen Schichten können zum Beispiel zum Produzieren einer Umverdrahtungsschicht verwendet werden. Die elektrisch leitfähigen Schichten können als Verdrahtungsschichten verwendet werden, um von außerhalb der Bauelemente aus elektrischen Kontakt mit den Halbleiterchips herzustellen oder um elektrischen Kontakt mit anderen Halbleiterchips und/oder Komponenten, die in den Bauelementen enthalten sind, herzustellen. Die elektrisch leitfähigen Schichten können mit einer beliebigen gewünschten geometrischen Form oder einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die elektrisch leitfähigen Schichten können zum Beispiel aus Leiterbahnen zusammengesetzt sein, können aber auch in Form einer einen Bereich überdeckenden Schicht vorliegen. Es können beliebige gewünschte elektrisch leitfähige Materialien als Material verwendet werden, wie etwa Metalle, zum Beispiel Kupfer, Aluminium, Nickel, Palladium, Silber, Zinn oder Gold, Metalllegierungen, Metallstapel oder organische Leiter. Die elektrisch leitfähigen Schichten müssen nicht homogen oder aus nur einem Material hergestellt sein, das heißt, es sind verschiedene Zusammensetzungen und Konzentrationen der in den elektrisch leitfähigen Schichten enthaltenen Materialien möglich. Ferner können die elektrisch leitfähigen Schichten über oder unter oder zwischen elektrisch isolierenden Schichten angeordnet werden.
Die Halbleiterchips und die elektrisch leitfähigen Schichten können durch Löten verbunden werden. Löten ist ein Prozess, bei dem zwei oder mehr Gegenstände, wie zum Beispiel Metallgegenstände, durch Schmelzen und Fluss eines Lotmaterials in die Verbindung miteinander verbunden werden. Um die Halbleiterchips an die elektrisch leitfähigen Schichten anzulöten, kann Lotmaterial auf die Halbleiterchips und insbesondere auf eines oder mehrere Kontaktelemente der Halbleiterchips abgeschieden werden.
Die nachfolgend beschriebenen Bauelemente können externe Kontaktelemente (oder externe Kontaktstellen oder externe Kontaktflächen) mit beliebiger Form und Größe umfassen. Die externen Kontaktelemente können von außerhalb des Bauelements aus zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von der Außenseite des Bauelements aus erlauben. Ferner können die externen Kontaktelemente thermisch leitend sein und können als Kühlkörper zum Abführen der durch die Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitenden Material zusammengesetzt sein, wie zum Beispiel aus einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Auf die externen Kontaktelemente kann Lotmaterial abgeschieden werden.
1 zeigt schematisch ein Bauelement 100. Das Bauelement 100 enthält einen Träger 10. Auf dem Träger 10 ist ein erstes Material 11 abgeschieden. Das erste Material 11 besitzt einen Elastizitätsmodul von weniger als 100 MPa. Über dem ersten Material 11 ist ein Halbleiterchip 12 angeordnet. Auf dem Halbleiterchip 12 ist ein zweites Material 13 abgeschieden, das elektrisch isolierend ist. Über dem zweiten Material 13 ist eine Metallschicht 14 angeordnet.
2A bis 2D zeigen schematisch ein Verfahren zur Herstellung eines Halbleiterbauelements. Als erstes wird ein Träger 10 bereitgestellt (siehe 2A). Auf dem Träger 10 wird ein erstes Material 11 abgeschieden, das Silikon enthält (siehe 2B). Über dem ersten Material 11 werden mindestens zwei Halbleiterchips 12 angeordnet (siehe 2C). Über den mindestens zwei Halbleiterchips 12 wird eine Metallschicht 14 aufgebracht (siehe 2D).
3A bis 3E und 4 zeigen schematisch ein Herstellungsverfahren und ein Bauelement mit Komponenten ähnlich oder identisch den Komponenten des Bauelements 100 und dem Herstellungsverfahren von 2A bis 2D. Deshalb werden ähnliche oder identische Komponenten der Bauelemente und Verfahren durch dieselben Bezugszahlen bezeichnet.
3A bis 3E zeigen schematisch ein Verfahren zur Herstellung eines Halbleiterbauelements. Als erstes wird ein Träger 10 bereitgestellt (siehe 3A). An dem Träger 10 werden mindestens zwei Halbleiterchips 12 angebracht (siehe 3B). Die Halbleiterchips 12 enthalten mindestens ein Kontaktelement 15. Der Träger 10 und die Halbleiterchips 12 werden mit einem elektrisch isolierenden Material 16 bedeckt (siehe 3C). Über den Halbleiterchips 12 wird eine Metallfolie 14 aufgebracht (siehe 3D), und die Metallfolie 14 wird an das Kontaktelement 15 angelötet (siehe 3E).
4 zeigt schematisch ein Bauelement 400 mit einem Träger 10 und einem an den Träger 10 angebrachten Halbleiterchip 12. Der Halbleiterchip 12 enthält mindestens ein Kontaktelement 15. Ein elektrisch isolierendes Material 16 bedeckt den Träger 10 und den Halbleiterchip 12. Eine Metallfolie 14 bedeckt den Halbleiterchip 12 und ist an das Kontaktelement 15 angelötet.
5A bis 5K zeigen schematisch ein Verfahren zur Herstellung eines Bauelements 500, von dem in 5K ein Querschnitt dargestellt ist. Das in 5A bis 5K dargestellte Verfahren ist eine Implementierung der in 2A bis 2D und 3A bis 3E dargestellten Verfahren. Ferner ist das Bauelement 500 eine Implementierung der in 1 und 4 dargestellten Bauelemente 100 und 400. Die nachfolgend beschriebenen Einzelheiten des Herstellungsverfahrens können deshalb gleichermaßen auf die Verfahren von 2A bis 2D und 3A bis 3E angewandt werden. Darüber hinaus können die Einzelheiten des Bauelements 500 auf die Bauelemente 100 und 400 angewandt werden.
Wie in 5A dargestellt, wird der Träger 10 bereitgestellt, der elektrisch leitfähig sein kann. Der Träger 10 kann eine Platte oder eine Folie aus einem starren Material, wie zum Beispiel einem Metall oder einer Metalllegierung wie etwa Kupfer, Aluminium, Nickel, CuFeP, Stahl oder Edelstahl sein. Der Träger 10 kann eine flache obere Oberfläche aufweisen, auf der die Halbleiterchips 12 später angeordnet werden. Die Form des Trägers 10 ist nicht auf irgendeine geometrische Form beschränkt und der Träger 10 kann eine beliebige geeignete Größe aufweisen. Zum Beispiel kann die Dicke des Trägers 10 im Bereich von 50 μm bis 1 mm liegen. Ferner kann der Träger 10 strukturiert sein. Der Träger 10 kann zum Beispiel ein Systemträger (Leadframe) oder ein Teil eines Systemträgers sein. Darüber hinaus kann der Träger 10 mit einem elektrisch leitfähigen Material wie etwa Kupfer, Silber, Eisennickel oder Nickelphosphor beschichtet sein.
Auf der oberen Oberfläche des Trägers 10 kann wie in 5B dargestellt ein Material 11, zum Beispiel ein Haftmaterial, abgeschieden werden. Das Haftmaterial 11 kann aus einem Polymer oder einem beliebigen anderen geeigneten Material hergestellt werden. Das Haftmaterial 11 kann Silikon enthalten, d. h. polymerisierte Siloxane oder Polysiloxane, oder fluoriertes Silikon oder kann völlig aus Silikon hergestellt sein. Das Haftmaterial 11 kann ferner eine Mischung aus Silikon und Epoxidharz oder eine Mischung aus Silikon und Polyimid sein. Nach dem Härten kann das Haftmaterial 11 einen Elastizitätsmodul von weniger als 100 MPa aufweisen, insbesondere weniger als 50 MPa oder 20 MPa oder 10 MPa oder 5 MPa oder 2 MPa oder 1 MPa oder 500 kPa oder 200 kPa oder 100 kPa oder 50 kPa oder 20 kPa. Der Elastizitätsmodul ist auch als der Youngsche Modul, der Modul der Elastizität oder Zugmodul bekannt. Der Elastizitätsmodul kann definiert werden als das Verhältnis von Spannung, die Einheiten von Druck aufweist, zur Dehnung, die dimensionslos ist; deshalb hat der Elastizitätsmodul selbst Einheiten von Druck.
Der Elastizitätsmodul des oben beschriebenen Haftmaterials 11 kann eine schwebende Montage der Halbleiterchips 12 erlauben. Aufgrund der verschiedenen Wärmeausdehnungskoeffizienten des Trägers 10 und der Halbleiterchips 12 ist eine schwebende Montage des Halbleiterchips 12 erwünscht, um die während thermischer Wechselbelastung verursachte mechanische Spannung zu verringern. Beispielsweise besitzt Kupfer, aus dem der Träger 10 hergestellt werden kann, einen Wärmeausdehnungskoeffizienten von etwa 17 × 10^–6/K und Silizium, aus dem die Halbleiterchips 12 hergestellt werden können, besitzt einen Wärmeausdehnungskoeffizienten von etwa 3 × 10^–6/K.
Das Haftmaterial 11 kann eine Wärmeleitfähigkeit zum Beispiel im Bereich zwischen 0,1 W/mK und 5 W/mK oder mehr aufweisen. Als Alternative kann das Haftmaterial 11 thermisch isolierend sein. Das Haftmaterial 11 kann eine geringe Ausgasung während der Aushärtung und insbesondere eine hohe Thixotropie aufweisen. Es kann Elastosil für das Haftmaterial 11 verwendet werden, zum Beispiel Elastosil RT705, das im Handel erhältlich ist.
Das Haftmaterial 11 kann an den Stellen der oberen Oberfläche des Trägers 10 abgeschieden werden, an denen später die Halbleiterchips 12 angeordnet werden. Bei der Abscheidung kann das Haftmaterial 11 flüssig, viskos oder wachsartig sein. Die Abscheidung des Haftmaterials 11 kann zum Beispiel durch Schablonendruck, Siebdruck, Dispensieren (z. B. Gießen) oder ein beliebiges anderes geeignetes Verfahren durchgeführt werden.
Wie in 5C dargestellt, werden die Halbleiterchips 12 sowie möglicherweise weitere Halbleiterchips über der Insel des auf dem Träger 10 abgeschiedenen Haftmaterials 11 angeordnet. Obwohl die Insel des Haftmaterials 11 und die Halbleiterchips 12 in 5C denselben Flächeninhalt aufweisen, können ihre Flächeninhalte unterschiedlich sein. Die Halbleiterchips 12 können in einem Array (Anordnung) angeordnet werden. Ferner kann jedes beliebige geeignete Array von Halbleiterchips auf den Träger 10 angeordnet werden (in 5C sind nur zwei der Halbleiterchips dargestellt). Zum Beispiel können mehr als 50 oder 500 oder 1000 Halbleiterchips auf dem Träger 10 angeordnet werden. Die Halbleiterchips 12 werden in einem größeren Abstand als im Waferverbund neu auf dem Träger 10 angeordnet. Die Halbleiterchips 12 können auf demselben Halbleiterwafer hergestellt worden sein, können aber als Alternative auch auf verschiedenen Wafern hergestellt worden sein. Ferner können die Halbleiterchips 12 physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten und/oder andere Komponenten repräsentieren und/oder können verschiedene äußere Abmessungen und/oder Geometrien aufweisen. Die Halbleiterchips 12 können eine Dicke im Bereich von 50 μm und mehreren hundert Mikrometern aufweisen. Die Halbleiterchips 12 besitzen aktive Hauptoberflächen 17 und werden so über dem Träger 10 angeordnet, dass ihre aktiven Hauptoberflächen 17 dem Träger 10 abgewandt sind. Auf den aktiven Hauptoberflächen 17 befinden sich Kontaktelemente 15. Die in die Halbleiterchips 12 eingebetteten integrierten Schaltungen sind über die Kontaktelemente 15 elektrisch zugänglich. Die Kontaktelemente 15 können Kontaktstellen sein, die aus einem Metall bestehen, zum Beispiel Aluminium oder Kupfer. Die Kontaktelemente 15 können unregelmäßig angeordnet sein und können sich im Hinblick auf Größe und Geometrie unterscheiden.
Es kann ein Pick-And-Place-Werkzeug verwendet werden, das die Halbleiterchips 12 aufnehmen und diese auf dem Haftmaterial 11 platzieren kann. Die Halbleiterchips 12 können in das Haftmaterial 11 gepresst werden und können bis auf 100% ihrer Dicke sinken gelassen werden.
Nach der Platzierung der Halbleiterchips 12 kann das Haftmaterial 11 durch eine Wärmebehandlung bei mäßigen Temperaturen, zum Beispiel Temperaturen von weniger als 200°C oder 140°C oder 100°C für mehrere Minuten ausgehärtet (gehärtet) werden. Die Wärmebehandlung kann durch Verwendung einer Heizplatte oder eines Ofens ausgeführt werden.
Es kann eine Fotoabbildung vorgenommen werden, um die Positionen und Winkel der auf dem Träger 10 platzierten Halbleiterchips 12 zu speichern. Abhängig von der Genauigkeit des zum Platzieren der Halbleiterchips 12 verwendeten Positionierungssystems ist möglicherweise keine Fotoabbildung notwendig.
Vor der Abscheidung des elektrisch isolierenden Materials 16 kann ein Nivellierungsprozess ausgeführt werden, um die oberen Hauptoberflächen 17 der Halbleiterchips 12 auszurichten. Zu diesem Zweck kann ein weiterer Träger, zum Beispiel ein Wafer, auf die Halbleiterchips 12 oder auf Lotabscheidungen oder elektrisch leitfähigen Kleber oder ein beliebiges anderes elektrisch leitfähiges Material, das auf den Kontaktelementen 15 der Halbleiterchips 12 abgeschieden wird, gepresst werden. Der Nivellierungsprozess kann vor oder nach der Härtung des Haftmaterials 11 ausgeführt werden.
Wie in 5D dargestellt, wird das elektrisch isolierende Material 16 auf den Halbleiterchips 12 und den freiliegenden Oberflächen des Trägers 10 abgeschieden. Die Lücken zwischen den Halbleiterchips 12 werden auch mit dem elektrisch isolierenden Material 16 gefüllt. Bei einer Ausführungsform kann die Höhe d₁ des elektrisch isolierenden Materials 16 über den aktiven Hauptoberflächen 17 der Halbleiterchips 12 mindestens 10 μm und insbesondere um 30 μm betragen. Nach seiner Abscheidung kann das elektrisch isolierende Material 16 planare Teile auf seiner oberen Oberfläche bereitstellen, die mit der oberen Oberfläche des Trägers 10 koplanar sind. Diese planaren Oberflächen können verwendet werden, um andere Komponenten, wie zum Beispiel eine Umverdrahtungsschicht, anzubringen.
Das zur Einbettung der Halbleiterchips 12 verwendete elektrisch isolierende Material 16 kann aus einem Polymer oder einem beliebigen anderen geeigneten Material bestehen. Das elektrisch isolierende Material 16 kann Silikon oder fluoriertes Silikon enthalten oder kann völlig aus Silikon bestehen. Das elektrisch isolierende Material 16 kann ferner eine Mischung aus Silikon und Epoxidharz oder eine Mischung aus Silikon und Polyimid sein. Nach dem Härten kann das elektrisch isolierende Material 16 einen Elastizitätsmodul von weniger als 100 MPa aufweisen, insbesondere weniger als 50 MPa oder 20 MPa oder 10 MPa oder 5 MPa oder 2 MPa oder 1 MPa oder 500 kPa oder 200 kPa oder 100 kPa oder 50 kPa oder 20 kPa. Insbesondere kann sein Elastizitätsmodul etwa 3 MPa betragen. Das elektrisch isolierende Material 16 kann eine Wärmeleitfähigkeit zum Beispiel im Bereich zwischen 0,1 W/mK und 5 W/mK oder mehr aufweisen. Das elektrisch isolierende Material 16 kann eine geringe Ausgasung während der Aushärtung und insbesondere niedrige Thixotropie aufweisen. Es kann Elastosil für das elektrisch isolierende Material 16, trotz hoher Thixotropie, verwendet werden, zum Beispiel Elastosil RT705, das im Handel erhältlich ist.
Der Elastizitätsmodul des oben beschriebenen elektrisch isolierenden Materials 16 kann eine schwebende Montage der Halbleiterchips 12 mit Bezug auf die Metallfolie 14 erlauben, die später über den Halbleiterchips 12 angeordnet wird. Aufgrund der verschiedenen Wärmeausdehnungskoeffizienten der Halbleiterchips 12 und der Metallfolie 14 ist eine schwebende Montage des Halbleiterchips 12 erwünscht, um die während thermischer Wechselbeanspruchung verursachte mechanische Spannung zu verringern.
Während seiner Abscheidung kann das elektrisch isolierende Material 16 flüssig, viskos oder wachsartig sein. Die Abscheidung des elektrisch isolierenden Materials 16 kann zum Beispiel durch Schablonendruck, Siebdruck, Dispensieren oder ein beliebiges anderes geeignetes Verfahren ausgeführt werden.
Nach seiner Abscheidung kann das elektrisch isolierende Material 16 durch eine Wärmebehandlung bei mäßigen Temperaturen, zum Beispiel Temperaturen von weniger als 120°C oder 100°C oder 80°C für mehrere Minuten halb ausgehärtet (teilweise gehärtet) werden. Die Wärmebehandlung kann durch Verwendung einer Heizplatte oder eines Ofens ausgeführt werden.
Das elektrisch isolierende Material 16 kann strukturiert werden, um Ausschnitte oder Durchgangslöcher 18 zu erzeugen, die von der oberen Oberfläche des elektrisch isolierenden Materials 16 bis herunter zu den Kontaktelementen 15 der Halbleiterchips 12 wie in 5E dargestellt reichen. Das Aspektverhältnis der Durchgangslöcher 18, das heißt das Verhältnis der Höhe zu der Breite der Durchgangslöcher 18, kann von dem zum Füllen der Durchgangslöcher 18 mit elektrisch leitfähigem Material verwendeten Verfahren abhängen. Das elektrisch isolierende Material 16 kann zum Beispiel durch Laserablation strukturiert werden. Es kann vorgesehen werden, dass der Durchmesser der Durchgangslöcher 18 nicht größer als 50 μm ist, wenn Laserstrukturierung verwendet wird. Laserstrukturierung kann insbesondere dann verwendet werden, wenn die Genauigkeit des zum Platzieren der Halbleiterchips 12 verwendeten Positionierungssystems gering ist und Fotos aufgenommen wurden, um die Positionen und Winkel der auf dem Träger 10 angeordneten Halbleiterchips 12 zu speichern. Alternative Techniken zum Erzeugen der Durchgangslöcher 18 sind chemisches Ätzen oder fotolithografisches Strukturieren, wenn das elektrisch isolierende Material 16 eine lichtempfindliche Komponente enthält. Eine weitere Alternative ist die Verwendung einer Drucktechnologie zur Abscheidung des elektrisch isolierenden Materials 16, wie zum Beispiel Schablonendruck oder Siebdruck, und das Freiliegenlassen mindestens von Teilen der Kontaktelemente 15 beim Aufdrucken des elektrisch isolierenden Materials 16 auf den Träger 10 und die Halbleiterchips 12.
In den Durchgangslöchern 18 kann wie in 5F dargestellt erstes Lotmaterial 19 angeordnet werden. Das Lotmaterial 19 kann unter Verwendung von Schablonendruck oder anderer geeigneter Druckverfahren aufgebracht werden. Als Alternative können vorgeformte Lotkugeln mit Durchmessern, die nicht größer als die Durchmesser der Durchgangslöcher 18 sind, durch Streichen oder Walzen in die Durchgangslöcher 18 eingeführt werden. Ferner kann das Lotmaterial 19 oder ein beliebiges anderes elektrisch leitfähiges Material durch Verwendung von Druck in die Durchgangslöcher 18 gefüllt werden, um das Material im flüssigen Zustand in die Durchgangslöcher 18 zu füllen. Als Alternative zu dem Lotmaterial 19 können andere elektrisch leitfähige Materialien, wie zum Beispiel elektrisch leitfähiger Kleber oder Nanopasten, in den Durchgangslöchern 18 abgeschieden werden. Es kann vorgesehen werden, dass das Lotmaterial 19 von der oberen Oberfläche des elektrisch isolierenden Materials 16 vorsteht, das heißt, dass das in den Durchgangslöchern 18 abgeschiedene Lotmaterial 19 eine Höhe von mehr als d₁ aufweist. Das Lotmaterial 19 kann aus Metalllegierungen bestehen, die zum Beispiel aus den folgenden Materialien zusammengesetzt sind: SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und SnBi. Das Lotmaterial 19 kann Flussmaterial enthalten, das eine geringe Abgasung aufweist. Die Kontaktelemente 15 können eine lötbare Oberfläche aufweisen.
Über dem elektrisch isolierenden Material 16 kann eine Umverdrahtungsschicht hergestellt werden. Eine Möglichkeit zur Herstellung der Umverdrahtungsschicht ist die Verwendung eines standardmäßigen Industrieprozessablaufs für PCBs (Printed Circuit Boards; Leiterplatten). Wie in 5G dargestellt, kann auf die obere Oberfläche der elektrisch isolierenden Schicht 16 eine Metallfolie 14 aufgebracht werden. Die Metallfolie 14 kann aus Kupfer, Aluminium oder einem beliebigen anderen Metall, einer Metalllegierung oder einem Metallstapel bestehen. Die Dicke der Metallfolie 14 kann im Bereich zwischen 1 und 500 μm und insbesondere im Bereich zwischen 5 und 60 μm liegen.
Die Metallfolie 14 kann durch Anwenden von Vakuum und Druck für eine geeignete Zeit auf die darunter liegenden Strukturen auflaminiert werden, um die Metallfolie 14 an das elektrisch isolierende Material 16 anzuhaften. Ferner kann während der Lamination der Metallfolie 14 Wärme angewandt werden. Nach der Lamination der Metallfolie 14 kann Wärme und insbesondere Druck angewandt werden, um das in das elektrisch isolierende Material 16 eingebettete Lotmaterial 19 zu schmelzen. Die Temperatur kann im Bereich zwischen 200 und 400°C liegen. Durch Schmelzen des Lotmaterials 19 wird ein Lötprozess eingeleitet, der gelötete Verbindungen zwischen den Kontaktelementen 15 der Halbleiterchips 12 und der Metallfolie 14 produziert. Aufgrund der während des Lötprozesses angewandten Wärme kann das elektrisch isolierende Material 16 ausgehärtet werden und kann fest mit der Metallfolie 14 verbunden werden. Die Metallfolie 14 kann perforiert werden, um eine Abgasung des elektrisch isolierenden Materials 16 und des Lotmaterials 19 während der Aushärtung zu erlauben.
Über der Metallfolie 14 kann ein Trockenresistfilm laminiert werden, der fotostrukturierbar ist. Durch Belichtung mit Licht einer geeigneten Wellenlänge können Aussparungen in dem Resistfilm gebildet werden. Hierfür kann man einen Laserstrahl und die während der Fotoabbildung aufgezeichneten Daten verwenden. Wenn die Genauigkeit des zum Platzieren der Halbleiterchips 12 verwendeten Positionierungssystems hoch genug ist, kann der Resistfilm selektiv mit dem Licht der geeigneten Wellenlänge belichtet werden, das durch eine Maske emittiert wird. Danach wird der Resistfilm entwickelt und die dadurch freigelegten Teile der Metallfolie 14 werden geätzt. Danach wird der Resistfilm entfernt und nur die strukturierte Metallfolie 14 verbleibt auf dem elektrisch isolierenden Material 16 wie in 5H dargestellt.
Eine Lötstoppschicht 20, die aus einem Silikonmaterial und einem duktilen elektrisch isolierenden Material bestehen kann, kann auf den strukturierten Metallfilm 14 und die freiliegenden Teile des elektrisch isolierenden Materials 16 wie in 5I dargestellt aufgebracht werden. Die Lötstoppschicht 20 kann zum Beispiel schablonengedruckt oder siebgedruckt werden, wodurch die externen Kontaktstellen 21 an entsprechenden Stellen offen bleiben. Die Lötstoppschicht 20 kann ausgehärtet und danach gereinigt werden. Die Lötstoppschicht 20 verhindert eine Überbrückung von Leiterbahnen mit Lötmaterial und die Erzeugung von Kurzschlüssen. Die Lötstoppschicht 20 gewährleistet außerdem Schutz vor der Umgebung.
Als Alternative kann die Lötstoppschicht 20 fotostrukturierbar sein. Durch Belichtung mit Licht einer geeigneten Wellenlänge und nachfolgende Entwicklung können Aussparungen in der Lötstoppschicht 20 gebildet werden, um die externen Kontaktstellen 21 freizulegen.
Auf die Oberflächen der von der Lötstoppschicht 20 freigelegten externen Kontaktstellen 21 kann wie in 5J dargestellt zweites Lotmaterial 22 aufgebracht werden. Das Lotmaterial 22 kann durch Drucken, zum Beispiel Schablonendruck, aufgebracht werden, gefolgt von einem Wärmebehandlungsprozess, um das Lotmaterial 22 zu schmelzen. Die externen Kontaktstellen 21 und das Lotmaterial 22 können später als externe Verbindungselemente verwendet werden, um die Bauelemente 400 mit anderen Komponenten, zum Beispiel einer PCB, elektrisch zu koppeln. Die externen Kontaktstellen 22 können lateral von den Kontaktelementen 15 der Halbleiterchips 12 versetzt sein. Vor dem Aufbringen des Lotmaterials 22 können die externen Kontaktstellen 21 zum Beispiel durch RIE (Reactive Ion Etching; Reaktives Ionenätzen) oder chemische Reinigung gereinigt werden, um auf den externen Kontaktstellen 22 verbleibendes Lötstopmaterial zu entfernen.
Wie in 5K dargestellt, werden die Bauelemente 500 durch Zertrennen des Trägers 10, des elektrisch isolierenden Materials 16 und der Umverdrahtungsschicht zum Beispiel durch Sägen, Laserablation oder Ätzen voneinander getrennt.
Die blanke Rückseite des Trägers 10 kann verwendet werden, um die durch den Halbleiterchip 12 während des Betriebs des Bauelements 500 erzeugte Wärme abzuführen. Zum Beispiel kann ein Kühlkörper oder ein Kühlelement an der Rückseite des Trägers 10 angebracht werden. Ferner kann die Rückseite zum Beispiel durch Drucken mit einer schützenden und/oder elektrisch isolierenden Schicht beschichtet werden.
Die durch das oben beschriebene Verfahren hergestellten Bauelemente 500 sind Kapselungen (Packages) des Fan-out-Typs. Das elektrisch isolierende Material 16 ermöglicht, dass sich die Umverdrahtungsschicht über den Umriss des Halbleiterchips 12 hinaus erstreckt. Die externen Kontaktstellen 21 müssen deshalb nicht innerhalb des Umrisses des Halbleiterchips 12 angeordnet werden, sondern können über eine größere Fläche verteilt werden. Die vergrößerte Fläche, die für die Anordnung der externen Kontaktstellen 21 als Folge der elektrisch isolierenden Schicht 16 verfügbar ist, bedeutet, dass die externen Kontaktstellen 21 nicht nur in einem größeren Abstand voneinander angeordnet werden können, sondern dass die maximale Anzahl der externen Kontaktstellen 21, die dort angeordnet werden können, im Vergleich zu der Situation, in der alle externen Kontaktstellen 21 innerhalb des Umrisses des Halbleiterchips 12 angeordnet sind, vergrößert wird. Als Alternative zu Kapselungen des Fan-out-Typs ist es auch möglich, das oben beschriebene Verfahren zur Herstellung von Kapselungen des Fan-in-Typs zu verwenden.
Die in 5K dargestellten Bauelemente 500 und ihre oben beschriebene Herstellung sind nur als eine beispielhafte Ausführungsform gedacht und es sind viele Varianten möglich. Zum Beispiel können Halbleiterchips oder passive Bauelemente verschiedener Arten in demselben Bauelement 500 enthalten sein. Die Halbleiterchips und passiven Bauelemente können sich im Bezug auf Funktion, Größe, Herstellungstechnologie usw. unterscheiden.
Falls mehr als ein Halbleiterchip in demselben Bauelement 500 enthalten ist, kann man einen der Halbleiterchips durch Verwendung eines Haftmaterials 11, das thermisch leitfähig ist, an den Träger 10 anbringen und einen anderen der Halbleiterchips durch Verwendung eines thermisch isolierenden Haftmaterials 11 an den Träger 10 anbringen. In diesem Fall wird die durch den Halbleiterchip, der thermisch mit dem Träger 10 gekoppelt ist und zum Beispiel ein Prozessor sein kann, erzeugte Wärme in den Träger 10 übertragen, nicht aber in den Halbleiterchip, der thermisch von dem Träger 10 entkoppelt ist, der zum Beispiel ein DRAM oder ein beliebiges anderes wärmeempfindliches Bauelement sein kann.
Statt des elektrisch isolierenden Haftmaterials 11 kann ferner ein elektrisch leitfähiges Haftmaterial 11 verwendet werden, um die Halbleiterchips 12 auf dem Träger 10 zu montieren. In dem letzteren Fall kann das Haftmaterial 11 mit Metallpartikeln, zum Beispiel Gold-, Silber-, Nickel- oder Kupferpartikeln, angereichert werden, um elektrische Leitfähigkeit zu erzeugen. Bei Verwendung eines elektrisch leitfähigen Haftmaterials 11 wird eine elektrische Verbindung zwischen der Rückseite des Halbleiterchips 12 und dem Träger 10 hergestellt.
Falls das Haftmaterial 11 elektrisch leitfähig ist, können die Halbleiterchips 12 Logikschaltungen enthalten, die Masseelektroden auf ihren Rückseiten oder beliebige andere Elektroden aufweisen. Als Alternative können die Halbleiterchips 12 Vertikal-Leistungsdioden oder Vertikal-Leistungstransistoren sein, zum Beispiel IGBTs, JFETs, Leistungsbipolartransistoren oder Leistungs-MOSFETs. Im Fall eines MOSFET kann der Halbleiterchip 12 eine Source-Elektrode und eine Gate-Elektrode auf seiner oberen Oberfläche aufweisen, und auf der unteren Oberfläche des Halbleiterchips 12, die durch Verwendung des elektrisch leitfähigen Haftmaterials 11 mit dem Träger 10 gekoppelt ist, befindet sich eine Drain-Elektrode. In diesem Fall wird der Träger 10 möglicherweise nicht vollständig mit dem elektrisch isolierenden Material 16 überdeckt und es kann eine Lotabscheidung, zum Beispiel eine Lotkugel, auf dem Teil des Trägers 10 angeordnet werden, der von dem elektrisch isolierenden Material 16 freigelegt ist, um ein externes Kontaktelement für die Drain-Elektrode des MOSFETs zu erzeugen.
Abhängig von der Art des Halbleiterchips 12 kann mindestens ein Teil der oberen Oberfläche 17 des Halbleiterchips 12 von dem elektrisch isolierenden Material 16 und der Umverdrahtungsschicht freigelegt werden. Solch eine Anordnung kann erforderlich sein, wenn der Halbleiterchip 12 zum Beispiel eine mikro-elektromechanische Komponente, wie etwa ein Mikrofon oder einen Drucksensor oder einen Laser, enthält.
Wie bei der oben beschriebenen und in 5A bis 5K dargestellten Ausführungsform wird das in den Durchgangslöchern 18 abgeschiedene Lotmaterial 19 nach der Lamination der Metallfolie 14 geschmolzen. Als Alternative kann das Lotmaterial 19 geschmolzen werden, wenn das auf den externen Kontaktstellen 21 abgeschiedene Lotmaterial 22 geschmolzen wird, d. h. nach der Abscheidung des Lotmaterials 19 wird seine Schmelztemperatur erst erreicht, wenn das Lotmaterial 22 geschmolzen ist.
Gemäß einer weiteren Ausführungsform kann das Lotmaterial 19 oder ein beliebiges anderes geeignetes elektrisch leitfähiges Material auf den Kontaktelementen 15 der Halbleiterchips 12 abgeschieden werden, bevor die Halbleiterchips 12 auf dem Träger 10 montiert werden. Zum Beispiel kann das Lotmaterial 19 auf den Kontaktelementen 15 abgeschieden werden, wenn sich die Halbleiterchips 12 immer noch im Waferverbund befinden. Das Lotmaterial 15 kann zum Beispiel durch Schablonendruck, Siebdruck oder eine beliebige andere geeignete Drucktechnik auf die Kontaktelemente 15 abgeschieden werden. Als Alternative können Lotkugeln auf den Kontaktelementen 15 angeordnet werden. Als weitere Alternative kann das Lotmaterial 19 elektrochemisch auf den Kontaktelementen 15 abgeschieden werden, um die Lothügel zu produzieren. Ferner können auch andere Abscheidungsverfahren, wie etwa Sputtern, verwendet werden. Abhängig von dem Abscheidungsverfahren können Strukturierungsprozesse notwendig sein.
Das Lotmaterial 19 kann aus Metalllegierungen bestehen, die zum Beispiel aus den folgenden Materialien zusammengesetzt sind: SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und SnBi. Das Lotmaterial 19 kann Flussmaterial und auch Lösungsmittel enthalten. Das auf den Kontaktelementen 15 abgeschiedene Lotmaterial 19 kann eine Höhe von mindestens 10 μm aufweisen. Es kann vorgesehen werden, das die Höhe der Lothügel 19 höher als die Höhe d₁ des elektrisch isolierenden Materials 16 über der aktiven Hauptoberfläche 17 der Halbleiterchips 12 ist (siehe 5D). Nach der Abscheidung der Lothügel 19 können die Halbleiterwafer zerteilt werden, um dadurch die einzelnen Halbleiterchips 12 zu trennen.
Gemäß einer weiteren Ausführungsform kann das über den Halbleiterchips 12 abgeschiedene elektrisch isolierende Material 16 von dem elektrisch isolierenden Material 16 verschieden sein, das auf die freigelegten Oberflächen des Trägers 10 abgeschieden wird und die Seitenoberflächen der Halbleiterchips 12 bedeckt. Die beiden elektrisch isolierenden Materialien 16 können sich zum Beispiel im Hinblick auf ihr Elastizitätsmodul und/oder die Wärmeleitfähigkeit und/oder Thixotropie unterscheiden.
Gemäß einer weiteren Ausführungsform kann das elektrisch isolierende Material 16 unter Verwendung von zwei Abscheidungsprozessen abgeschieden werden. In einem ersten Prozess wird das elektrisch isolierende Material 16 so auf den freiliegenden Teilen des Trägers 10 abgeschieden, dass die obere Oberfläche des elektrisch isolierenden Materials 16 und die oberen Oberflächen 17 der Halbleiterchips 12 eine im Wesentlichen gemeinsame Ebene bilden. In einem zweiten Prozess wird eine Schicht des elektrisch isolierenden Materials 16 mit einer Dicke d₁ auf dem zuvor abgeschiedenen elektrisch isolierenden Material 16 und den Halbleiterchips 12 abgeschieden. Als Alternative wird in dem ersten Prozess das elektrisch isolierende Material 16 auf den freiliegenden Teilen des Trägers 10 so abgeschieden, dass das elektrisch isolierende Material 16 für etwa die Höhe d₁ höher als die Halbleiterchips 12 ist. In dem zweiten Prozess wird das elektrisch isolierende Material 16 nur auf den oberen Oberflächen 17 der Halbleiterchips 12 abgeschieden.
Es kann vorgesehen werden, dass nach der Herstellung der Umverdrahtungsschicht der vertikale Offset zwischen einem der Halbleiterchips 12, der sich an einem Ende des Trägers 10 befindet, und einem anderen Halbleiterchip 12, der sich an dem entgegengesetzten Ende des Trägers 10 befindet, kleiner als 3 mm oder 1 mm oder 100 μm ist. Insbesondere kann der Elastizitätsmodul des Haftmaterials 11 und des elektrisch isolierenden Materials 16 so gewählt werden, dass diese Anforderung erfüllt werden kann.
6A bis 6K zeigen schematisch ein Verfahren zur Herstellung eines Bauelements 600, von dem in 6K ein Querschnitt dargestellt ist. Das in 6A bis 6K dargestellte Verfahren ist eine weitere Variante des in 5A bis 5K dargestellten Verfahrens. Deshalb werden ähnliche oder identische Komponenten, die bei beiden Verfahren benutzt werden, durch dieselben Bezugszahlen bezeichnet. Ferner wird im Folgenden manchmal auf das Verfahren von 5A bis 5K verwiesen, wenn dieselben Verfahrensprozesse wie oben beschrieben ausgeführt werden können.
Die in 6A bis 6D dargestellten Verfahrensprozesse sind mit denen in 5A bis 5D dargestellten Verfahrensprozessen identisch. Wie in 6E dargestellt, werden nach der Abscheidung des elektrisch isolierenden Materials 16 keine Ausschnitte oder Durchgangslöcher in dem elektrisch isolierenden Material 16 erzeugt, aber die Metallfolie 14 wird auf der oberen Oberfläche des elektrisch isolierenden Materials 16 wie zuvor in Verbindung mit 5G beschrieben laminiert. Danach wird die Metallfolie 14 wie in 6F dargestellt strukturiert, zum Beispiel durch Verwendung der oben in Verbindung mit 5H beschriebenen Verfahrensprozesse.
Nach dem Strukturieren der Metallfolie 14 kann das elektrisch isolierende Material 16 strukturiert werden, um Ausschnitte oder Durchgangslöcher 18 zu erzeugen, die wie in 6G dargestellt von der oberen Oberfläche des elektrisch isolierenden Materials 16 bis herunter zu den Kontaktelementen 15 der Halbleiterchips 12 reichen. Die Durchgangslöcher 18 können an den Stellen erzeugt werden, an denen die Metallfolie 14 entfernt wurde. Die Durchgangslöcher 18 können ein Aspektverhältnis von weniger als 1,5 oder 1 aufweisen. Das elektrisch isolierende Material 16 kann zum Beispiel durch Laserablation strukturiert werden. Alternative Techniken zum Erzeugen der Durchgangslöcher 18 wären chemisches Ätzen oder fotolithografische Strukturierung. Als Ergebnis des Strukturierens des elektrisch isolierenden Materials 16 können mindestens Teile der Kontaktelemente 15 der Halbleiterchips 12 freigelegt werden. Die freigelegten Oberflächen der Kontaktelemente 15 können durch RIE oder andere geeignete Techniken gereinigt werden.
In den Durchgangslöchern 18 kann wie in 6H dargestellt Lotmaterial 19 angeordnet werden. Das Anordnen des Lotmaterials 19 kann dem Anordnen des Lotmaterials 19 wie oben in Verbindung mit 5F beschrieben ähnlich sein. Das Lotmaterial 19 kann geschmolzen werden, um eine elektrische Verbindung zwischen den Kontaktelementen 15 und der Metallfolie 14 zu erzeugen. Als Alternative zu dem Lotmaterial 19 kann ein elektrisch leitfähiges Haftmaterial in den Durchgangslöchern 18 angeordnet werden. Des Weiteren können anstelle des Lotmaterials 19 Nanopasten verwendet werden, die aus Metallpartikeln mit Abmessungen im Nanometerbereich bestehen. Während der Aufbringung können die Metallpartikel in einem Lösungsmittel dispergiert werden, das später verdampft.
Die Herstellung der Lötstoppschicht 20 (siehe 6I) und die Aufbringung des Lotmaterials 22 auf den externen Kontaktstellen 21 (siehe 6J) sowie die Zertrennung zu den einzelnen Bauelementen 600 (siehe 6K) können den oben in Verbindung mit 5I bis 5K beschriebenen Verfahrensprozessen ähnlich oder mit diesen identisch sein.
7A bis 7I zeigen schematisch ein Verfahren zur Herstellung eines Bauelements 700, von dem ein Querschnitt in 7I dargestellt ist. Das in 7A bis 7I dargestellte Verfahren ist eine weitere Variante des in 5A bis 5K dargestellten Verfahrens. Deshalb werden bei beiden Verfahren verwendete ähnliche oder identische Komponenten mit denselben Bezugszahlen bezeichnet. Ferner wird im Folgenden manchmal auf das Verfahren von 5A bis 5K verwiesen, wenn dieselben Verfahrensprozesse wie oben beschrieben ausgeführt werden können.
Die in 7A bis 7E dargestellten Verfahrensprozesse sind mit denen in 5A bis 5E dargestellten Verfahrensprozessen identisch. Wie in 7F dargestellt, wird nach der Herstellung der Durchgangslöcher 18 ein elektrisch leitfähiges Material 23 in den Durchgangslöchern 18 und auf der oberen Oberfläche des elektrisch isolierenden Materials 16 abgeschieden, um dadurch eine Umverdrahtungsschicht zu bilden. Das elektrisch leitfähige Material 23 füllt die Durchgangslöcher 18 möglicherweise nicht vollständig, sondern beschichtet nur die Wände der Durchgangslöcher 18. Vor der Abscheidung des elektrisch leitfähigen Materials 23 kann ein Reinigungsprozess ausgeführt werden, zum Beispiel durch Verwenden von RIE.
Das elektrisch leitfähige Material 23 kann durch stromlose und/oder galvanische Abscheidungsprozesse produziert werden. Dadurch wird eine Keimschicht zuerst stromlos auf die obere Oberfläche des elektrisch isolierenden Materials 16 und die freigelegten Regionen der Kontaktelemente 15 abgeschieden. Es können Materialien wie Palladium oder Titan für die Keimschicht verwendet werden, die gewöhnlich eine Dicke von weniger als 1 μm aufweist.
Die Dicke der Keimschicht kann durch Abscheiden einer weiteren Schicht aus einem elektrisch leitfähigen Material auf die Keimschicht vergrößert werden. Zum Beispiel kann eine Schicht aus Kupfer stromlos auf die Keimschicht abgeschieden werden. Diese Kupferschicht kann eine Dicke von weniger als 1 μm aufweisen. Danach kann eine weitere Schicht aus Kupfer galvanisch abgeschieden werden, die eine Dicke von mehr als 5 μm aufweisen kann. Die stromlose Kupferabscheidung kann auch weggelassen werden.
Als Alternative kann die Keimschicht durch einen Vakuumabscheidungsprozess wie etwa Sputtern abgeschieden werden. Zum Beispiel werden zuerst eine Schicht aus Titan mit einer Dicke von zum Beispiel etwa 50 nm und danach eine Schicht aus Kupfer mit einer Dicke von zum Beispiel etwa 200 nm gesputtert. Die Kupferschicht kann dann als Keimschicht verwendet werden, um galvanisch eine weitere Kupferschicht mit einer Dicke von mehr als 5 μm abzuscheiden.
Um die Umverdrahtungsschicht wie in 7F dargestellt zu erhalten, kann das elektrisch leitfähige Material 23 nach dem abgeschlossenen Abscheidungsprozess aller seiner Schichten oder nach der Abscheidung der Keimschicht strukturiert werden.
Die Herstellung der Lötstoppschicht 20 (siehe 7G) und die Aufbringung des Lotmaterials 22 auf den externen Kontaktstellen 21 (siehe 7H) sowie die Zertrennung zu den einzelnen Bauelementen 700 (siehe 7I) können den oben in Verbindung mit 5I bis 5K beschriebenen Verfahrensprozessen ähnlich oder mit diesen identisch sein.
In 8A ist ein Ausschnitt eines Bauelements 800 schematisch dargestellt, das das Bauelement 500 enthält, das auf eine Leiterplatte 24, zum Beispiel eine PCB, montiert ist. Die externen Kontaktstellen 21 können durch Verwendung von Lotabscheidungen 25 an die Kontaktstellen der Leiterplatte 24 angelötet worden sein.
Um eine Ausführungsform der Metallfolie 14 darzustellen, ist in 8B ein Teil des Bauelements 800 vergrößert. Wie aus 8B zu sehen ist, besitzt mindestens ein Teil der Metallfolie 14, die das Kontaktelement 15 elektrisch mit der externen Kontaktstelle 21 koppelt, in einer zu der aktiven Hauptoberfläche 17 des Halbleiterchips 12 orthogonalen Richtung einen Querschnitt, der eine kontinuierlich gekrümmte Form aufweist. Somit ist die Metallfolie 14 nicht völlig flach, sondern kann wie in 8B dargestellt eine wellige Struktur aufweisen. Die wellige Struktur der Metallfolie 14 kann Metallermüdung während TCoB-Belastungsprüfungen (Temperaturwechselbelastungen auf der Leiterplatte) und beim Abkühlen von der Lötspitzentemperatur nach dem Auflöten des Bauelements 500 auf die Leiterplatte 24 verhindern. Die gekrümmte oder Federform der Metallfolie 14 kann insbesondere wenn der Wärmeausdehnungskoeffizient des Halbleiterchips 12 von dem Wärmeausdehnungskoeffizienten der Leiterplatte 24 verschieden ist, ein Zerreißen der Metallfolie 14 verhindern.
Der Spitze-zu-Spitze-Abstand d₂ der Metallfolie 14 wie in 8B dargestellt kann im Bereich zwischen 10 und 100 μm liegen. Die gekrümmte Struktur der Metallfolie 14 kann durch eine gekrümmte Oberfläche des darunter liegenden elektrisch isolierenden Materials 16 verursacht werden. Beim Abscheiden des elektrisch isolierenden Materials 16 kann eine Drucktechnik wie etwa Siebdruck benutzt werden, die die Herstellung einer gekrümmten Oberfläche auf dem elektrisch isolierenden Material 16 erlaubt. Als Alternative kann ein Laserstrahl verwendet werden, um eine wellige Oberfläche des elektrisch isolierenden Materials 16 zu produzieren.
8C zeigt einen Teil des Querschnitts des Bauelements 500 entlang der in 8B dargestellten Linie A-A'. Wie aus 8C zu sehen ist, besitzt eine elektrisch leitfähige Leitung 14, die durch Strukturieren der Metallfolie 14 produziert wurde, in einer zu der aktiven Hauptoberfläche 17 des Halbleiterchips 12 parallelen Richtung einen Querschnitt, der eine kontinuierlich gekrümmte Form, zum Beispiel eine gewundene oder wellige Struktur aufweist. Die gewundene oder wellige Struktur der elektrisch leitfähigen Leitung 14 kann Metallermüdung während TCoB-Belastungsprüfungen (Temperaturwechselbelastungen auf der Leiterplatte) und beim Abkühlen von der Lötspitzentemperatur nach dem Auflöten des Bauelements 500 auf die Leiterplatte 24 verhindern. Die gekrümmte oder Federform der elektrisch leitfähigen Leitung 14 wie in 8C dargestellt kann insbesondere, wenn der Wärmeausdehnungskoeffizient des Halbleiterchips 12 von dem Wärmeausdehnungskoeffizienten der Leiterplatte 24 verschieden ist, ein Zerreißen der elektrisch leitfähigen Leitung 14 verhindern. Die elektrisch leitfähige Leitung 14 kann in der Richtung der TCoB-Belastung, die in Richtung der Mitte des Bauelements 500 orientiert sein kann, orientiert sein. Die Teile der elektrisch leitfähigen Leitung 14, die mit dem Kontaktelement 15 oder der externen Kontaktstelle 21 gekoppelt werden, können vergrößert werden.
Der Spitze-zu-Spitze-Abstand d₃ der elektrisch leitfähigen Leitung 14 wie in 8C dargestellt kann im Bereich zwischen zweimal der Leitungsbreite und hundertmal der Leitungsbreite der elektrisch leitfähigen Leitung 14 liegen. Angrenzende elektrisch leitfähige Leitungen können ähnliche oder identische Formen aufweisen, wodurch eine dichte Anordnung der elektrisch leitfähigen Leitungen möglich wird. Die gewundene oder wellige Struktur der elektrisch leitfähigen Leitung 14 kann durch Laserstrukturierung oder fotolithografische Strukturierung der Metallfolie 14 während der Herstellung der Umverdrahtungsschicht produziert werden. Für schnelles Prototyping kann die Metallfolie 14 oder die Keimschicht direkt durch Verwendung eines Laserstrahls strukturiert werden.
Die externe Kontaktstelle 21 kann eine rechteckige Form mit Seitenlängen d₄ und d₅ aufweisen. Die Seitenlänge d₄, die in Richtung der Hauptrichtung der elektrisch leitfähigen Leitung 14 orientiert ist, kann größer als die Seitenlange d₅ sein.
Es kann vorgesehen sein, dass die elektrisch leitfähige Leitung 14 nur die kontinuierlich gekrümmte Form, die der in 8B dargestellten ähnlich ist, oder nur die kontinuierlich gekrümmte Form, die der in 8C dargestellten ähnlich ist, aufweist oder dass die elektrisch leitfähige Leitung 14 in zu der aktiven Hauptoberfläche 17 des Halbleiterchips 12 orthogonalen und parallelen Richtungen gekrümmt ist.
Varianten der gewundenen oder gekrümmten Struktur der elektrisch leitfähigen Leitung 14 wie in 8C dargestellt, sind in 8D und 8E dargestellt.
Obwohl ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung möglicherweise mit Bezug auf nur eine von mehreren Implementierungen offenbart wurde, kann ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, so wie es für eine beliebige gegebene oder konkrete Anwendung erwünscht und vorteilhaft sein kann. So wie die Ausdrücke „enthalten”, „haben, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet wurden, sollen ferner solche Ausdrücke auf ähnliche Weise wie der Ausdruck „umfassen” einschließend sein. Es wurden möglicherweise die Ausdrücke „gekoppelt” und „verbunden” zusammen mit ihren Ableitungen verwendet. Es versteht sich, dass diese Ausdrücke möglicherweise verwendet wurden, um anzugeben, dass zwei Elemente miteinander zusammenarbeiten oder wechselwirken, gleichgültig, ob sie sich in direktem physischen oder elektrischen Kontakt befinden oder sie sich nicht in direktem Kontakt miteinander befinden. Ferner versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder voll integrierten Schaltungen oder in Programmiermitteln implementiert werden können. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel gemeint, statt als Bestes oder Optimales. Außerdem versteht sich, dass hier abgebildete Merkmale und/oder Elemente der Klarheit und des leichteren Verständnisses halber hier mit konkreten Abmessungen relativ zueinander dargestellt werden und dass die tatsächlichen Abmessungen wesentlich von dem hier Dargestellten abweichen können.

Claims

Bauelement (500; 800), umfassend: einen Träger (10), ein auf dem Träger (10) abgeschiedenes erstes Material (11), wobei das erste Material (11) einen Elastizitätsmodul von weniger als 100 MPa aufweist, einen über dem ersten Material (11) angeordneten Halbleiterchip (12), ein auf dem Halbleiterchip (12) abgeschiedenes zweites Material (13, 16), wobei das zweite Material (13, 16) elektrisch isolierend ist und einen Elastizitätsmodul von weniger als 100 MPa aufweist, ein mit einem Lotmaterial (19) gefülltes Durchgangsloch (18) durch das zweite Material (13, 16), das eine Höhe (d₁) von mindestens 10 μm aufweist, und eine über dem zweiten Material (13) angeordnete Metallfolie (14), wobei das in das Durchgangsloch (18) gefüllte Lotmaterial (19) ein Kontaktelement (15) des Halbleiterchips (12) mit einem Ende der Metallfolie (14) verlötet und ein anderes Ende der Metallfolie (14) ein externes Kontaktelement (21) bildet, wobei ein Teil der Metallfolie (14) in einer zu einer durch eine aktive Hauptoberfläche des Halbleiterchips (12) definierten Ebene orthogonalen Richtung einen Querschnitt mit einer welligen Struktur mit zumindest zwei Spitzen umfasst, wobei ein Spitze-zu-Spitze-Abstand in einem Bereich zwischen 10 μm und 100 μm liegt.
Bauelement (500; 800) nach Anspruch 1, wobei das erste Material (11) elektrisch isolierend ist.
Bauelement (500; 800) nach einem der vorhergehenden Ansprüche, wobei der Träger (10) aus einem Metall besteht.
Bauelement (500; 800) nach einem der vorhergehenden Ansprüche, wobei das erste Material (11) und/oder das zweite Material (13) Silikon umfasst.
Bauelement (500; 800) nach einem der vorhergehenden Ansprüche, wobei ein drittes Material (16) mindestens eine Seitenoberfläche des Halbleiterchips (12) bedeckt und das dritte Material (16) einen Elastizitätsmodul von weniger als 100 MPa aufweist.
Verfahren, umfassend: Bereitstellen eines Trägers (10); Abscheiden eines ersten Materials (11) auf dem Träger (10), wobei das erste Material (11) Silikon umfasst und einen Elastizitätsmodul von weniger als 100 MPa aufweist; Anordnen von mindestens zwei Halbleiterchips (12) über dem ersten Material (11); Abscheiden eines zweiten Materials (13, 16) auf den mindestens zwei Halbleiterchips (12), wobei das zweite Material (13, 16) einen Elastizitätsmodul von weniger als 100 MPa aufweist; Bilden eines Durchgangslochs (18) durch das zweite Material (13, 16), das eine Höhe (d₁) von mindestens 10 μm aufweist; Füllen des Durchgangslochs (18) mit einem Lotmaterial (19); und Aufbringen einer Metallfolie (14) über dem zweiten Material (13), wobei das in das Durchgangsloch (18) gefüllte Lotmaterial (19) ein Kontaktelement (15) eines der mindestens zwei Halbleiterchips (12) mit einem Ende der Metallfolie (14) verlötet und ein anderes Ende der Metallfolie (14) ein externes Kontaktelement (21) bildet, wobei ein Teil der Metallfolie (14) in einer zu einer durch eine aktive Hauptoberfläche des Halbleiterchips (12) definierten Ebene orthogonalen Richtung einen Querschnitt mit einer welligen Struktur mit zumindest zwei Spitzen umfasst, wobei ein Spitze-zu-Spitze-Abstand in einem Bereich zwischen 10 μm und 100 μm liegt.
Verfahren nach Anspruch 6, wobei das erste Material (11) elektrisch isolierend ist.
Verfahren nach Anspruch 6 oder 7, wobei einer der mindestens zwei Halbleiterchips (12) nach dem Aufbringen der Metallfolie (14) von dem anderen der mindestens zwei Halbleiterchips (12) getrennt wird.