DE102009032995B4

DE102009032995B4 - Gestapelte Halbleiterchips

Info

Publication number: DE102009032995B4
Application number: DE102009032995.1A
Authority: DE
Inventors: Ralf Otremba; Josef Höglauer; Xaver Schloegel; Soon Hock TONG; Kwai Hong Wong
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-07-15
Filing date: 2009-07-14
Publication date: 2021-01-28
Anticipated expiration: 2029-07-15
Also published as: DE102009032995A1; US20100013106A1; US20110215460A1; US8334586B2; US7969018B2

Abstract

Bauelement (100 - 900), umfassend:einen ersten Körper (10), der einen ersten Leistungs-Halbleiterchip (12), erste externe Kontaktelemente (13) und eine erste Kapselung (30) umfasst, wobei der erste Halbleiterchip (12) durch die erste Kapselung (30) gekapselt ist, undeinen zweiten Körper (11), der einen zweiten Halbleiterchip (14), zweite externe Kontaktelemente (15) und eine sich von der ersten Kapselung unterscheidende zweite Kapselung (45) umfasst, wobei der zweite Halbleiterchip (14) durch die zweite Kapselung (45) gekapselt ist, wobei der zweite Körper (11) über dem ersten Körper (10) platziert ist und die ersten externen Kontaktelemente (13) und die zweiten externen Kontaktelemente (15) eine erste Ebene (16) definieren und wobei die ersten externen Kontaktelemente (13) und die zweiten externen Kontaktelemente (15) freiliegend und elektrisch voneinander isoliert sind, wobei der erste Körper (10) einen Träger (51) aus Metall oder aus einer Metalllegierung aufweist, der eine äußere Oberfläche des ersten Körpers (10) definiert, wobei die äußere Oberfläche einer Fläche, auf der die ersten externen Kontaktelemente (13) angeordnet sind, entgegengesetzt ist und wobei die äußere Oberfläche dem zweiten Körper (11) zugewandt ist.

Description

Die vorliegende Erfindung betrifft Bauelemente, die gestapelte Halbleiterchips enthalten, und Verfahren zum Stapeln von Halbleiterchips.
Zur hohen Systemintegration ist es nützlich, integrierte Schaltungen, Sensoren, mikromechanische Vorrichtungen und andere Komponenten übereinander zu stapeln. Je mehr Komponenten innerhalb eines Bauelements aufeinander gestapelt werden, um so weniger Fläche ist auf der Leiterplatte zum Anordnen des Bauelements erforderlich.
Die Druckschrift DE 10 2005 039 478 A1 betrifft ein Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben.
Die Druckschrift US 2007 / 0 205 495 A1 betrifft ein elektronisches Bauelement mit gestapelten Halbleiterchips und Wärmeableitungsmitteln.
Die Druckschrift US 5 903 049 A betrifft ein Halbleitermodul mit Halbleiterpackages.
Die Druckschrift US 2007 / 0 210 424 A1 betrifft ein Integrierte-Schaltung (IC)-Package in einem Package-System.
Die Druckschrift US 2004 / 0 038 449 A1 betrifft gestapelte mikroelektronische Dies und Verfahren zum Stapeln mikroelektronischer Dies.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein kostengünstig herstellbares Bauelement mit zwei übereinander gestapelten Halbleiterchips zu schaffen. Ferner soll ein entsprechendes Herstellungsverfahren angegeben werden.
Die der Erfindung zugrunde liegende Aufgabe wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.

1 zeigt schematisch als erläuterndes Beispiel ein Bauelement.
2 zeigt schematisch als erläuterndes Beispiel ein Bauelement.
3A bis 3D zeigen schematisch als erläuterndes Beispiel ein Verfahren zum Herstellen eines ersten Körpers.
4A bis 4E zeigen schematisch als erläuterndes Beispiel ein Verfahren zum Herstellen eines zweiten Körpers.
5A bis 5C zeigen schematisch als erläuterndes Beispiel ein Verfahren zum Herstellen eines Bauelements und zum Montieren des Bauelements auf einer Leiterplatte.
6A bis 6C zeigen schematisch als erläuterndes Beispiel ein Verfahren zum Montieren des Bauelements auf einer Leiterplatte.
7A bis 7G zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines ersten Körpers.
8A bis 8I zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines zweiten Körpers.
9A bis 9C zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Bauelements und zum Montieren des Bauelements auf einer Leiterplatte.

In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite“ „Unterseite“ „Vorderseite“ „Rückseite“, „vorderer“, „hinterer“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur (en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der Erfindung wird durch die beigefügten Ansprüche definiert.
Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
Die unten beschriebenen Bauelemente können einen oder mehrere Halbleiterchips enthalten. Die Halbleiterchips können von extrem verschiedenen Arten sein und können beispielsweise integrierte elektrische oder elektrooptische Schaltungen enthalten. Einige der Halbleiterchips können beispielsweise als Leistungs-Halbleiterchips wie etwa Leistungstransistoren, Leistungsdioden oder IGBTs (Insulated Gate Bipolar Transistor) konfiguriert sein. Weiterhin können die Halbleiterchips Steuerschaltungen, Treiberschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten enthalten. Bei einer Ausführungsform können Halbleiterchips mit einer vertikalen Struktur involviert sein, das heißt, dass die Halbleiterchips derart hergestellt sein können, dass elektrischer Strom in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen kann. Ein Halbleiterchip mit einer vertikalen Struktur kann bei einer Ausführungsform Kontaktpads (Kontaktflächen) auf seinen beiden Hauptoberflächen aufweisen, das heißt auf seiner Oberseite und Unterseite. Bei einer Ausführungsform können Leistungstransistoren, Leistungsdioden und IGBTs eine vertikale Struktur aufweisen. Beispielsweise können sich die Source-Elektrode und die Gate-Elektrode eines Leistungstransistors und die Anodenelektrode einer Leistungsdiode auf einer Hauptoberfläche befinden, während die Drain-Elektrode des Leistungstransistors und die Kathodenelektrode der Leistungsdiode auf der anderen Hauptoberfläche angeordnet sind. Eine Leistungsdiode kann in einer Ausführungsform als eine Schottky-Diode verkörpert sein. Weiterhin können die unten beschriebenen Bauelemente integrierte Schaltungen zum Steuern und/oder Ansteuern der integrierten Schaltungen von anderen Halbleiterchips enthalten, beispielsweise die integrierten Schaltungen von Leistungstransistoren oder Leistungsdioden. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu sein, beispielsweise Si, SiC, SiGe, GaAs, und können beispielsweise anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise diskrete passive Elemente, Antennen, Isolatoren, Kunststoffe oder Metalle. Weiterhin können die Halbleiterchips gekapselt oder ungekapselt sein.
Die Halbleiterchips können Kontaktpads (oder Elektroden) aufweisen, die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Eine oder mehrere Metallschichten können auf die Kontaktpads der Halbleiterchips aufgebracht sein. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in Form einer einen Bereich bedeckenden Schicht vorliegen. Jedes gewünschte Metall oder jede gewünschte Metalllegierung, beispielsweise aus Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium, können als das Material verwendet werden. Die Metallschichten brauchen nicht homogen oder nur aus einem Material hergestellt zu sein, das heißt, verschiedenen Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich. Die Kontaktpads können sich auf den aktiven Hauptoberflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips befinden.
Die Halbleiterchips können auf Trägern platziert werden. Die Träger können von beliebiger Gestalt und Größe und aus einem beliebigen Material sein. Während der Fabrikation der Bauelemente können die Träger miteinander verbunden werden. Die Träger können auch aus einem Stück hergestellt werden. Die Träger können untereinander durch Verbindungsmittel mit dem Zweck verbunden sein, einige der Träger im Verlauf der Fabrikation zu trennen. Die Trennung der Träger kann durch mechanisches Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder irgendein anderes angemessenes Verfahren ausgeführt werden. Die Träger können elektrisch leitend sein. Sie können aus Metallen oder Metalllegierungen, bei einer Ausführungsform Kupfer, Kupferlegierungen, Eisennickel, Aluminium, Aluminiumlegierungen oder anderen entsprechenden Materialien, hergestellt sein. Die Träger können vollständig aus einem Metall oder einer Metalllegierung gefertigt sein. Die Träger können beispielsweise ein Systemträger (Leadframe) oder ein Teil eines Systemträgers sein. Weiterhin können die Träger mit einem elektrisch leitenden Material, beispielsweise Kupfer, Silber, Eisennickel oder Nickelphosphor, beschichtet sein.
Die unten beschriebenen Bauelemente können externe Kontaktelemente oder externe Kontaktpads enthalten, die von beliebiger Gestalt und Größe sein können. Die externen Kontaktelemente können von außerhalb des Bauelements zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb des Bauelements gestatten. Weiterhin können die externen Kontaktelemente wärmeleitend sein und können als Kühlkörper zum Ableiten der von den Halbleiterchips generierten Wärme dienen. Die externen Kontaktelemente können aus einem beliebigen gewünschten stromleitenden Material bestehen, beispielsweise aus einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem stromleitenden organischen Material. Die externen Kontaktelemente können beispielsweise Zuleitungen (Leads oder Pins) eines Systemträgers, Lötkugeln, Löthöcker oder Kontaktpads von drahtlosen Packages (Kapselungen) sein.
Die Halbleiterchips oder mindestens Teile der Halbleiterchips können mit einem elektrisch isolierenden Material bedeckt sein. Das elektrisch isolierende Material kann irgendein angebrachtes Laminat (Prepreg), duroplastisches, thermoplastisches oder wärmehärtendes Material sein und kann Füllmaterialien enthalten. Verschiedene Techniken können eingesetzt werden, um die Halbleiterchips mit dem elektrisch isolierenden Material zu bedecken, beispielsweise Laminierung, Formpressen oder Spritzgießen. Das elektrisch isolierende Material kann zum Ausbilden von Körpern verwendet werden, die einen oder mehrere Halbleiterchips oder passive Elemente enthalten.
1 zeigt schematisch als erläuterndes Beispiel ein Bauelement 100 im Querschnitt. Das Bauelement 100 enthält einen ersten Körper 10 und einen zweiten Körper 11, der über dem ersten Körper 10 platziert ist. Der erste Körper 10 enthält einen ersten Leistungs-Halbleiterchip 12 und erste externe Kontaktelemente 13. Der zweite Körper 11 enthält einen zweiten Halbleiterchip 14 und zweite externe Kontaktelemente 15. Die ersten externen Kontaktelemente 13 und die zweiten externen Kontaktelemente 15 definieren eine erste Ebene 16.
Es kann beispielsweise vorgesehen sein, dass die entfernten Enden der ersten und zweiten externen Kontaktelemente 13 und 15 die erste Ebene 16 definieren. Weiterhin kann eine Höhe h₁ der zweiten externen Kontaktelemente 15 in einer Richtung orthogonal zu der ersten Ebene 16 größer oder gleich einer Höhe h₂ des ersten Körpers 10 in der gleichen Richtung sein.
Bei einer Ausführungsform kann der zweite Körper 11 eine oder mehrere diskrete passive Komponenten wie etwa Widerstände, Kondensatoren oder Induktoren anstelle des zweiten Halbleiterchips 14 enthalten. Wenn nachfolgend auf den zweiten Halbleiterchip 14 Bezug genommen wird, kann der zweite Halbleiterchip 14 gemäß einer Ausführungsform durch eine oder mehrere diskrete passive Komponenten ersetzt werden.
2 zeigt schematisch als erläuterndes Beispiel ein Bauelement 200 im Querschnitt. Das Bauelement 200 enthält das in 1 gezeigte Bauelement 100 und eine Leiterplatte 17. Das Bauelement 100 ist auf der Leiterplatte 17 montiert, wobei die entfernten Enden der ersten und zweiten externen Kontaktelemente 13 und 15 an die Leiterplatte 17 angeschlossen sind. Bei der vorliegenden Ausführungsform verläuft die durch die ersten und zweiten externen Kontaktelemente 13 und 15 definierte erste Ebene 16 parallel zu der oberen Oberfläche der Leiterplatte 17, auf der das Bauelement 100 montiert ist. Mit anderen Worten ist die erste Ebene 16 die Montageoberfläche des Bauelements 100.
Die 3A bis 3D zeigen schematisch als erläuterndes Beispiel ein Verfahren zur Herstellung des ersten Körpers 10, wovon ein Querschnitt in 3D gezeigt ist. Der in 3D gezeigte erste Körper 10 ist eine Implementierung des in 1 gezeigten ersten Körpers 10. Die Details des ersten Körpers 10, die unten beschrieben sind, können deshalb gleichermaßen auf das Bauelement 100 angewendet werden.
In 3A wird ein Systemträger 13 bereitgestellt, der als das erste externe Kontaktelement dient. Der Systemträger 13 kann aus einem Die-Pad (Chipträger) 20 und Pads (Kontaktflächen, Anschlüssen) 21, 22 bestehen. Der Systemträger 13 kann eine beliebige Anzahl von Pads oder Zuleitungen enthalten, die von beliebiger Gestalt und Größe sein können und die in einer beliebigen gewünschten Geometrie angeordnet sein können. Der Systemträger 13 kann aus Metallen oder Metalllegierungen, bei einer Ausführungsform Kupfer, Eisen-Nickel, oder anderen angemessenen Materialien hergestellt sein. Der Systemträger 13 kann mit einem elektrisch leitenden Material beschichtet worden sein, beispielsweise Kupfer, Silber, Eisen-Nickel oder Nickelphosphor.
Wie in 3B dargestellt, werden der erste Leistungs-Halbleiterchip 12 sowie möglicherweise weitere Halbleiterchips über dem Die-Pad 20 platziert, der als ein Träger für den ersten Leistungs-Halbleiterchip 12 dient. Der erste Leistungs-Halbleiterchip 12 kann eine erste Elektrode 23 auf einer ersten Hauptoberfläche 24 und eine zweite Elektrode 25 auf einer zweiten Hauptoberfläche 26, die der ersten Hauptoberfläche 24 gegenüberliegt, aufweisen. Der erste Leistungs-Halbleiterchip 12 kann beispielsweise ein IGBT, eine vertikale Leistungsdiode oder ein vertikaler Leistungstransistor sein, beispielsweise ein Leistungs-MOSFET. Im letzteren Fall, der in 3B beispielhaft dargestellt ist, können die erste und zweite Elektrode 23 und 25 eine Drain- beziehungsweise Source-Elektrode sein. Weiterhin kann der erste Halbleiterchip 12 eine dritte Elektrode 27 auf der zweiten Hauptoberfläche 26 aufweisen, die in dem Fall, dass der erste Halbleiterchip 12 ein Leistungstransistor ist, als ein Gate-Anschluss fungiert. Der erste Leistungs-Halbleiterchip 12 ist so auf dem Die-Pad 20 montiert, dass seine erste Hauptoberfläche 24 dem Die-Pad 20 zugewandt ist. Die Drain-Elektrode 23 kann elektrisch an das Die-Pad 20 angeschlossen sein. Während des Betriebs des ersten Leistungs-Halbleiterchips 12 können Spannungen über 5, 10, 50, 100, 500 oder 1000 V zwischen der Drain- und Source-Elektrode 23 und 25 angelegt werden.
Die elektrische Verbindung zwischen der Drain-Elektrode 23 des ersten Leistungs-Halbleiterchips 12 und dem Die-Pad 20 kann beispielsweise durch Aufschmelzlöten, Vakuumlöten, Diffusionslöten oder adhäsives Bonden unter Verwendung eines elektrisch leitenden Klebers hergestellt werden.
Wenn Diffusionslöten als eine Verbindungstechnik verwendet wird, ist es möglich, Lötmaterialien zu verwenden, die nach dem Ende der Lötoperation an der Grenzfläche zwischen dem Die-Pad 20 und dem ersten Leistungs-Halbleiterchip 12 wegen Grenzflächendiffusionsprozessen zu intermetallischen Phasen führen. In diesem Fall ist die Verwendung von Sn-, AuSn-, AgSn-, CuSn-, AgIn-, AuIn-, CuIn-, AuSi- oder Au-Loten denkbar. Wenn der erste Leistungs-Halbleiterchip 12 adhäsiv an das Die-Pad 20 gebondet wird, ist es möglich, elektrisch leitende Kleber zu verwenden, die auf Epoxidharzen basieren können und mit Gold, Silber, Nickel oder Kupfer angereichert sein können, um die elektrische Leitfähigkeit herzustellen.
Wie in 3C gezeigt, werden elektrische Zwischenverbindungen zwischen den Elektroden 25 und 27, die sich auf der zweiten Hauptoberfläche 26 des ersten Halbleiterchips 12 befinden, und den Pads 21 und 22 durch Bonddrähte 28 beziehungsweise 29 hergestellt. Die Bonddrähte 28 und 29 können beispielsweise aus Gold, Kupfer oder Aluminium bestehen. Um die Bonddrähte 28 und 29 an beiden Enden anzubringen, können Kugelbonden (Ball Bonding), Keilbonden (Wedge Bonding) oder irgendeine andere geeignete Bondtechnik verwendet werden.
Der erste Leistungs-Halbleiterchip 12 kann durch ein elektrisch isolierendes Material 30 gekapselt werden, wie in 3D dargestellt. Beispielsweise kann ein duroplastisches oder wärmehärtendes Formmaterial 30 verwendet werden. Das Formmaterial 30 kann auf einem Epoxidmaterial basieren und kann ein Füllmaterial enthalten, das aus kleinen Glasteilchen besteht, oder ein anderes elektrisch isolierendes mineralisches Füllmaterial wie etwa Al₂O₃ oder ein organisches Füllmaterial.
Der erste Körper 10, wie in 3D gezeigt, ist ein drahtloses (leadless) Package. Der erste Körper 10 weist eine erste Oberfläche 31 auf, an der die unteren Oberflächen der Pads 20 bis 22 exponiert (freigelegt) sind. Diese exponierten Oberflächen sind die ersten externen Kontaktelemente 13. Weiterhin weist der erste Körper 10 eine zweite Oberfläche 32 auf, die die obere Oberfläche des elektrisch isolierenden Materials 30 ist.
4A bis 4E zeigen schematisch als erläuterndes Beispiel ein Verfahren zur Herstellung des zweiten Körpers 11, von dem ein Querschnitt in 4E gezeigt ist. Der in 4E gezeigte zweite Körper 11 ist eine Implementierung des in 1 gezeigten zweiten Körpers 11. Die Details des zweiten Körpers 11, die unten beschrieben sind, können deshalb gleichermaßen auf das Bauelement 100 angewendet werden.
In 4A wird ein Systemträger 40 bereitgestellt, der ein Die-Pad 41 und mehrere Zuleitungen (Leads) 15 enthält, die als die zweiten externen Kontaktelemente dienen. Der Systemträger 40 kann von beliebiger Gestalt und Größe sein. Der Systemträger 40 kann aus einem Metall oder einer Metalllegierung, bei einer Ausführungsform Kupfer, Eisen-Nickel oder anderen entsprechenden Materialien, hergestellt sein. Wie in 4B gezeigt, werden der zweite Halbleiterchip 14 sowie möglicherweise weitere Halbleiterchips an dem Die-Pad 41 angebracht. Der zweite Halbleiterchip 14 kann eine Logikschaltung enthalten, beispielsweise eine Steuerschaltung. Als eine Alternative oder zusätzlich zu dem zweiten Halbleiterchip 14 können eine oder mehrere diskrete passive Komponenten auf dem Die-Pad 41 platziert werden. Der zweite Halbleiterchip 14 kann eine Reihe von Elektroden 42 auf einer aktiven Hauptoberfläche 43 aufweisen, die von dem Die-Pad 41 abgewandt ist. Auf die in dem zweiten Halbleiterchip 14 eingebettete integrierte Schaltung kann elektrisch über die Elektroden 42 zugegriffen werden. Die Elektroden 42 können aus einem Metall, beispielsweise Aluminium oder Kupfer, hergestellt sein.
Wie in 4C gezeigt, werden Bonddrähte 44 hergestellt, um die Elektroden 42 an die Zuleitungen 15 zu koppeln. Der zweite Halbleiterchip 14 kann durch ein elektrisch isolierendes Material 45 gekapselt werden, wie in 4D gezeigt, beispielsweise ein duroplastisches oder wärmehärtendes Formmaterial (Moldmaterial) 45. Nach der Kapselung können die Zuleitungen 15 gebogen und zugeschnitten werden, wie in 4E gezeigt.
Der zweite Körper 11, wie in 4E gezeigt, weist eine durch das Formmaterial 45 definierte dritte Oberfläche 46 und eine vierte Oberfläche 47, an der eine Oberfläche des Die-Pads 41 exponiert sein kann, auf. Die aus dem Formmaterial 45 vorstehenden Zuleitungen 15 dienen als die zweiten externen Kontaktelemente.
5A zeigt schematisch als erläuterndes Beispiel ein Bauelement 500, das eine Implementierung des in 1 dargestellten Bauelements 100 ist. Das Bauelement 500 besteht aus dem in 3D gezeigten ersten Körper 10 und dem in 4E gezeigten zweiten Körper 11, der auf dem ersten Körper 10 montiert ist, wobei die Oberfläche 32 der Oberfläche 46 zugewandt ist. Zum Anbringen des zweiten Körpers 11 an dem ersten Körper 10 kann ein Klebematerial oder irgendein anderes angemessenes Mittel verwendet werden. Die Zuleitungen 15 des zweiten Körpers 11 sind ausreichend lang, um einen Raum unter der Oberfläche 46 zu erzeugen. Der erste Körper 10 ist in diesem durch die Zuleitungen 15 und die Oberfläche 46 ausgebildeten Raum angeordnet. Die entfernten Enden der Zuleitungen 15 und die unteren Oberflächen der Pads 20 bis 22 sind in der ersten Ebene 16 angeordnet. Die Oberflächen 31, 32, 46 und 47 verlaufen parallel zu der ersten Ebene 16. Wenn das Bauelement 500 nicht auf der Leiterplatte 17 montiert wird, können der erste Leistungs-Halbleiterchip 12 und der zweite Halbleiterchip 14 elektrisch voneinander isoliert sein. Bei der vorliegenden Ausführungsform kann die Höhe h₂ des ersten Körpers 10 im Bereich von 0,5 bis 1,5 mm liegen, und die Höhe h₃ des Bauelements 500 kann im Bereich von 2,5 bis 3,5 mm liegen.
Lötmaterial kann verwendet werden, um die ersten und zweiten externen Kontaktelemente 13 und 15 an Kontaktpads 48 der Leiterplatte 17 elektrisch zu koppeln (nur zwei der Kontaktpads 48 sind in 5B dargestellt) . Die Leiterplatte 17 kann eine PCB (Printed Circuit Board - gedruckte Leiterplatte) sein und kann eine oder mehrere Metallschichten 49 enthalten. Die Metallschichten 49 können die ersten externen Kontaktelemente 13 elektrisch an die zweiten externen Kontaktelemente 15 koppeln. Wenn der zweite Halbleiterchip 14 ein Steuerhalbleiterchip ist, kann der zweite Halbleiterchip 14 an die Gate-Elektrode 27 gekoppelt sein, wie in 5B gezeigt, um das Gate-Potential des ersten Leistungs-Halbleiterchips 12 anzusteuern.
Auf dem Bauelement 500 kann ein Kühlkörper oder ein Kühlelement 50 angebracht sein. Der Kühlkörper 50 kann thermisch an das an der Oberfläche 47 exponierte Die-Pad 41 gekoppelt sein. Während des Betriebs des Bauelements 500 leitet der Kühlkörper 50 die von dem zweiten Halbleiterchip 14 generierte Wärme ab. Anstelle von oder zusätzlich zu dem Kühlkörper 50 kann eine Luftströmung verwendet werden, um den zweiten Halbleiterchip 14 zu kühlen. Die von dem ersten Leistungs-Halbleiterchip 12 generierte Wärme wird über das Die-Pad 20 an die Leiterplatte 17 übertragen und dort abgeleitet.
Die 6A und 6B zeigen als erläuterndes Beispiel einen alternativen Ansatz zum Montieren des Bauelements 500 auf der Leiterplatte 17. Anstatt das Bauelement 500 vor seiner Montage auf der Leiterplatte 17 zusammenzubauen, wird der erste Körper 10 zuerst an der Leiterplatte angebracht (siehe 6A) und danach wird der zweite Körper 11 an der Leiterplatte 17 angebracht (siehe 6B). Weiterhin kann der Kühlkörper 50 über dem Bauelement 500 platziert werden (siehe 6C). In diesem Fall ist es nicht notwendig, den zweiten Körper 11 an dem ersten Körper 10 anzubringen.
Für einen Fachmann ist es offensichtlich, dass das in 5A dargestellte Bauelement 500 und die Herstellung davon wie oben beschrieben nur als ein Ausführungsbeispiel gedacht sind und viele Variationen möglich sind. Beispielsweise können mehr als ein Halbleiterchip oder passive Elemente in dem ersten Körper 10 oder dem zweiten Körper 11 enthalten sein. Die Halbleiterchips und passiven Elemente können hinsichtlich Funktion, Größe, Herstellungstechnologie usw. differieren. Der erste Leistungs-Halbleiterchip 14 kann eine laterale Struktur aufweisen, wobei die Drain-, Source- und Gate-Elektrode auf der gleichen Hauptoberfläche angeordnet sind. Weiterhin kann der zweite Körper 11 keinen Halbleiterchip enthalten, sondern nur einen oder mehrere passive Elemente. Gemäß einer Ausführungsform kann der zweite Halbleiterchip 14 ein Leistungs-Halbleiterchip sein. In diesem Fall kann die Verdrahtung auf der Leiterplatte die beiden Leistungs-Halbleiterchips 12 und 14 in einer Halbbrückenschaltung verbinden.
Für die beiden Körper 10 und 11 können auch andere Arten von Packages als die oben beschriebenen verwendet werden. Der erste Körper 10 kann beispielsweise ein QFN- (Quad Flat Non-Leaded), SON- (Small Outline Non-Leaded), SOT- (Small Outline Transistor) oder TSSOP- (Thin Shrink Small Outline Plastic) -Package sein. Der zweite Körper 11 kann beispielsweise ein SO- (Small Outline) oder TSOP- (Thin Small Outline Package) -Package sein.
Eine weitere Art von Package, die für den ersten Körper 10 verwendet werden kann, ist in 7G dargestellt. Die Herstellung davon ist in 7A bis 7G schematisch dargestellt.
In 7A wird ein elektrisch leitender Träger 51 bereitgestellt. Der Träger 51 kann eine aus einem starren Material hergestellte Platte sein und kann eine flache Oberfläche aufweisen, auf der die Komponenten des herzustellenden ersten Körpers 10 platziert werden können. Die Gestalt des Trägers 51 ist nicht auf irgendeine Größe oder geometrische Gestalt begrenzt, beispielsweise kann der Träger 51 rund oder quadratisch sein. Der Träger 51 kann beispielsweise aus Kupfer, Aluminium, Eisen-Nickel oder irgendeinem anderen Metall oder irgendeiner anderen Metalllegierung hergestellt werden.
Wie in 7B dargestellt, werden zwei erste Leistungs-Halbleiterchips 12 sowie mögliche weitere Halbleiterchips über dem Träger 51 platziert. Die ersten Leistungs-Halbleiterchips 12 sowie alle anderen Halbleiterchips, die hierin beschrieben sind, können auf einem aus Halbleitermaterial hergestellten Wafer angefertigt worden sein. Nach dem Zerlegen des Wafers und dadurch Trennen der individuellen ersten Leistungs-Halbleiterchips 12 werden die ersten Leistungs-Halbleiterchips 12 in größeren Abständen als denen, in denen sie sich in einem Wafer-Verbund befunden haben, auf dem Träger 51 umgesetzt. Die ersten Leistungs-Halbleiterchips 12 können auf dem gleichen Wafer hergestellt worden sein, können aber bei einer Ausführungsform auf verschiedenen Wafern hergestellt worden sein. Weiterhin können die ersten Leistungs-Halbleiterchips 12 physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten.
Die ersten Leistungs-Halbleiterchips 12 werden auf dem Träger 51 montiert, wobei ihre ersten Hauptoberflächen 24 dem Träger 51 zugewandt sind. Die Drain-Elektroden 23 können durch Aufschmelzlöten, Vakuumlöten, Diffusionslöten, adhäsives Bonden durch Verwenden eines elektrisch leitenden Klebers oder irgendeine andere angemessene Technik elektrisch an den Träger 51 gekoppelt werden.
Eine elektrisch isolierende Schicht 52 wird auf dem Träger 51 und den ersten Leistungs-Halbleiterchips 12 abgeschieden, wie in 7C gezeigt. Die elektrisch isolierende Schicht 52 kann durch Anlegen von Vakuum sowie das Ausüben von Hitze und Druck für eine geeignete Zeit als eine Folie oder ein Blatt auf die darunter liegenden Strukturen laminiert werden. Es kann auch vorgesehen werden, dass ein elektrisch isolierendes Material aus einer Lösung oder einer Gasphase abgeschieden wird und Schicht für Schicht bis zu einer gewünschten Dicke aufgebaut werden kann. Techniken, die für diese Art von Abscheidung eingesetzt werden können, sind beispielsweise die physikalische oder chemische Abscheidung aus der Dampfphase, Aufschleudern, Dispensieren, Tauchen, Spritzgießen oder Pressformen. Die elektrisch isolierende Schicht 52 kann aus einem Polymer wie etwa Parylen, einem Fotolackmaterial, einem Silikon, einem Formmaterial oder einem anorganischen keramikartigen Material wie etwa Silikon-Kohlenstoff-Verbindungen hergestellt werden.
Die elektrisch isolierende Schicht 52 kann so strukturiert sein, wie in 7D gezeigt. Mehrere Ausschnitte oder Durchgangslöcher 53 werden in der elektrisch isolierenden Schicht 52 erzeugt, um mindestens Abschnitte der Source-Elektroden 25 und der Gate-Elektroden 27 der ersten Leistungstransistoren 12 sowie Abschnitte der oberen Oberfläche des Trägers 51 zu exponieren, so dass elektrische Verbindungen zu jenen exponierten Gebieten hergestellt werden können. Die elektrisch isolierende Schicht 52 kann beispielsweise durch einen Stanzprozess, Laserabtragung, Ätzen, photolithographisches Strukturieren oder irgendeinen anderen geeigneten Prozess, der einem Fachmann bekannt ist, strukturiert werden.
Die in der elektrisch isolierenden Schicht 52 hergestellten Durchgangslöcher 53 können mit einem elektrisch leitenden Material gefüllt werden, um Durchgangsverbindungen 54 in der elektrisch isolierenden Schicht 52 auszubilden, wie in 7E gezeigt. Das elektrisch leitende Material kann ein Metall wie etwa Kupfer oder Aluminium oder eine Metalllegierung sein.
Das elektrisch leitende Material kann in den Durchgangslöchern 53 durch Verwenden eines galvanischen Abscheidungsverfahrens abgeschieden werden. Dazu wird zuerst eine Keimschicht abgeschieden. Die Keimschicht weist üblicherweise eine Dicke von einigen hundert Nanometern auf. Materialien wie etwa Palladium oder Titan können für die Keimschicht verwendet werden.
Die Dicke der Keimschicht kann durch Abscheiden einer weiteren Schicht aus einem elektrisch leitenden Material auf der Keimschicht vergrößert werden. Beispielsweise kann eine Schicht aus Kupfer stromlos auf der Keimschicht abgeschieden werden. Diese Kupferschicht kann eine Dicke von weniger als 1 µm aufweisen. Danach kann eine weitere Schicht aus Kupfer galvanisch abgeschieden werden, um die Durchgangslöcher 53 mit dem elektrisch leitenden Material zu füllen. Die stromlose Kupferabscheidung kann auch entfallen.
Die elektrisch isolierende Schicht 52 wirkt als eine Plattform für die Abscheidung einer elektrisch leitenden Schicht 55 (siehe 7F). Die elektrisch leitende Schicht 55 kann unter Verwendung der gleichen oder ähnlicher Verfahren oder Materialien, wie sie oben für die Abscheidung des elektrisch leitenden Materials in den Durchgangslöchern 53 vorgestellt wurden, abgeschieden werden, beispielsweise elektrochemische Abscheidungsprozesse. Die elektrisch leitende Schicht 55 kann eine Dicke von mehr als 10 µm aufweisen. Die elektrisch leitende Schicht 55 kann so strukturiert sein, dass sie die ersten externen Kontaktelemente 13 bildet. Die ersten externen Kontaktelemente 13 werden elektrisch an die Drain-Elektrode 23, die Source-Elektrode 25 und die Gate-Elektrode 27 der ersten Leistungs-Halbleiterchips 12 durch die Durchgangsverbindungen 54 gekoppelt. Die ersten externen Kontaktelemente 13 können sich über die Umrisse der ersten Leistungs-Halbleiterchips 12 hinaus erstrecken. Die ersten externen Kontaktelemente 13 gestatten das elektrische Kontaktieren der ersten Leistungs-Halbleiterchips 12 von außerhalb der ersten Körper 10. Es kann auch vorgesehen werden, dass eine Umverteilungsschicht (Umverdrahtungsschicht) auf der elektrisch isolierenden Schicht 52 aufgebracht wird, die eine oder mehrere in eine oder mehrere dielektrische Schichten eingebettete Verdrahtungsschichten enthält.
Wie in 7G gezeigt, werden die beiden ersten Leistungs-Halbleiterchips 12 voneinander durch Trennen des Trägers 51 und der elektrisch isolierenden Schicht 52, beispielsweise durch Sägen, Ätzen oder einen Laserstrahl, getrennt.
Eine weitere Art von Package, die für den zweiten Körper 11 verwendet werden kann, ist in 8I gezeigt. Dessen Herstellung ist schematisch in den 8A bis 8I dargestellt.
Zum Herstellen des in 8I gezeigten zweiten Körpers 11 wird ein Träger 60 bereitgestellt (siehe 8A) . Der Träger 60 kann eine aus einem starren Material hergestellte Platte sein, beispielsweise ein Metall wie etwa Nickel, Stahl oder rostfreier Stahl, ein Laminat, ein Film oder ein Materialstapel. Der Träger 60 kann mindestens eine flache Oberfläche aufweisen, auf der Komponenten des zweiten Körpers 11 platziert werden können. Die Gestalt des Trägers 60 ist nicht auf irgendeine geometrische Gestalt beschränkt, beispielsweise kann der Träger 60 rund oder quadratisch sein. Der Träger 60 kann eine entsprechende Größe aufweisen. Ein Klebeband 61, beispielsweise ein doppelseitiges Klebeband, kann auf den Träger 60 laminiert sein.
Wie in 8B gezeigt, werden zwei zweite Halbleiterchips 14 sowie möglicherweise weitere Halbleiterchips über dem Träger 60 platziert. Die zweiten Halbleiterchips 14 können an dem Klebeband 61 fixiert sein. Zum Anbringen der zweiten Halbleiterchips 14 an dem Träger 60 können bei einer Ausführungsform andere Arten von Befestigungsmaterialien verwendet werden. Die zweiten Halbleiterchips 14 können in einem Array angeordnet sein.
Die zweiten Halbleiterchips 14 werden in einem größeren Abstand als dem, auf dem sie sich in dem Wafer-Verbund befunden haben, auf den Träger 60 umgesetzt. Die zweiten Halbleiterchips 14 können auf dem gleichen Halbleiterwafer hergestellt worden sein, können aber bei einer Ausführungsform auf verschiedenen Wafern hergestellt worden sein. Die zweiten Halbleiterchips 14 können über dem Träger 60 angeordnet sein, wobei ihre aktiven Hauptoberflächen 43 dem Träger 60 zugewandt sind.
Nachdem die zweiten Halbleiterchips 14 auf dem Träger 60 montiert worden sind, werden sie durch ein elektrisch isolierendes Material 62 gekapselt, wodurch eine Schicht aus dem elektrisch isolierenden Material 62 gebildet wird, das die Spalte zwischen den zweiten Halbleiterchips 14 füllt, wie in 8C gezeigt. Beispielsweise kann das elektrisch isolierende Material 62 ein duroplastisches oder wärmehärtendes Formmaterial sein. Es kann vorgesehen werden, dass die Rückseiten 63 der zweiten Halbleiterchips 14, die die Hauptoberflächen gegenüber den aktiven Hauptoberflächen 43 sind, von dem Formmaterial 62 exponiert sind. Bei einer Ausführungsform können die Oberflächen 63 mit dem Formmaterial 62 bedeckt sein. Das Formmaterial 62 kann auf einem Epoxidmaterial basieren und kann ein Füllmaterial, das aus kleinen Glasteilchen (SiO₂) besteht, oder andere elektrisch isolierende mineralische Füllmaterialien wie Al₂O₃ oder organische Füllmaterialien enthalten.
Als eine Alternative zu dem Formmaterial kann ein anderes Polymermaterial als das elektrisch isolierende Material 62 verwendet werden, um die zweiten Halbleiterchips 14 zu verkapseln. Das Polymermaterial 62 kann die Gestalt einer elektrisch isolierenden Folie oder eines elektrisch isolierenden Blatts aufweisen, die oder das auf den Träger 62 und optional auf die zweiten Halbleiterchips 14 laminiert ist. Wärme und Druck können für eine Zeit ausgeübt werden, die geeignet ist, um die Polymerfolie oder das Polymerblatt 62 an der darunter liegenden Struktur zu befestigen. Das Polymermaterial 62 kann beispielsweise ein Prepreg (kurz für vorimprägnierte Fasern) sein, das eine Kombination aus einer Fasermatte, beispielsweise Glas- oder Kohlenstofffasern, und einem Harz, beispielsweise einem duroplastischen Material, ist. Üblicherweise werden Prepreg-Materialien zur Herstellung von PCBs verwendet.
Die zweiten Halbleiterchips 14, die in das elektrisch isolierende Material 62 gekapselt sind, werden von dem Träger 60 gelöst, und das Klebeband 61 wird von den zweiten Halbleiterchips 14 sowie von dem elektrisch isolierenden Material 62 abgezogen, wie in 8D dargestellt. Das Klebeband 61 kann Thermo-Release-Eigenschaften aufweisen, die das Entfernen des Klebebands 61 während einer Wärmebehandlung gestatten. Das Entfernen des Klebebands 61 von dem Träger 60 wird bei einer entsprechenden Temperatur ausgeführt, die von den Thermo-Release-Eigenschaften des Klebebands 61 abhängt und üblicherweise höher als 150°C ist.
Nach dem Lösen des Trägers 60 und des Klebebands 61 bilden die aktiven Hauptoberflächen 43 der zweiten Halbleiterchips 14 sowie die untere Oberfläche des elektrisch isolierenden Materials 62 eine gemeinsame planare Oberfläche. Wie in 8E bis 8G gezeigt, kann eine Umverteilungsschicht auf dieser Oberfläche aufgebracht werden.
Bei der vorliegenden Ausführungsform enthält die Umverteilungsschicht eine dielektrische Schicht 64, eine Metallschicht 65 und eine dielektrische Schicht 66. Die dielektrische Schicht 64 wird auf der durch die Hauptoberflächen 43 der zweiten Halbleiterchips 14 und dem elektrisch isolierenden Material 62 ausgebildeten planaren Oberfläche abgeschieden. Die Metallschicht 65 wird auf der dielektrischen Schicht 64 aufgebracht, wobei elektrische Kontakte zu den Elektroden 42 hergestellt werden, die in den aktiven Hauptoberflächen 43 der zweiten Halbleiterchips 14 eingebettet sind. Die dielektrische Schicht 64 besitzt Öffnungen, um diese Kontakte herzustellen. Die Metallschicht 65 kann die Funktion einer Verdrahtungsschicht zum Koppeln der zweiten Halbleiterchips 14 zu anderen Komponenten besitzen. Anstelle von nur einer Verdrahtungsschicht ist es auch möglich, gegebenenfalls mehr als eine Verdrahtungsschicht zu verwenden.
Die dielektrische Schicht 66 wird danach auf der dielektrischen Schicht 64 und der Metallschicht 65 aufgebracht. Die dielektrische Schicht 66 ist in Bereichen geöffnet, wo externe Kontaktpads 67 angeordnet sind.
Die dielektrischen Schichten 64 und 66 können auf unterschiedliche Weisen hergestellt werden. Beispielsweise können die dielektrischen Schichten 64 und 66 aus einer Gasphase oder einer Lösung abgeschieden werden oder können laminiert werden. Zudem können Dünnfilmtechnologieverfahren und ein standardmäßiger Prozessfluss aus der PCB-Industrie für das Aufbringen der dielektrischen Schichten 64 und 66 verwendet werden. Jede der dielektrischen Schichten 64 und 66 kann bis zu 10 µm dick sein. Zum Herstellen von elektrischen Kontakten können die dielektrischen Schichten 64 und 66 beispielsweise unter Einsatz von fotolithographischen Verfahren und/oder Ätzverfahren geöffnet werden.
Die Metallschicht 65 kann beispielsweise mit Hilfe von Metallisierung gefolgt vom Strukturieren der Metallisierungsschicht hergestellt werden, um die Leiterbahnen der Verdrahtungsschicht auszubilden. Jedes gewünschte Metall, beispielsweise Aluminium, Nickel, Palladium, Silber, Zinn, Gold oder Kupfer, oder Metalllegierungen können als das Material verwendet werden.
Die Metallschicht 65 kann auch galvanisch hergestellt werden. Dazu wird üblicherweise eine Keimschicht, beispielsweise eine Palladiumschicht zuerst abgeschieden, was stromlos oder durch Verwenden einer Tintenstrahldrucktechnik ausgeführt werden kann. Die Keimschicht kann dann als Elektrode für die galvanische Abscheidung einer weiteren elektrisch leitenden Schicht verwendet werden, beispielsweise einer Kupferschicht.
Eine weitere Technik, die zum Herstellen der Metallschicht 65 eingesetzt werden kann, ist die Laserdirektstrukturierung. Im Fall der Laserdirektstrukturierung wird eine elektrisch isolierende Polymerfolie auf den aktiven Hauptoberflächen 43 und dem elektrisch isolierenden Material 62 platziert. Die Schaltungsdefinition erfolgt mit Hilfe eines Laserstrahls, der spezielle Additive in der Polymerfolie aktiviert, um die nachfolgende selektive elektrochemische Abscheidung zu gestatten.
Lötabscheidungen, die als die zweiten externen Kontaktelemente 15 dienen, können auf den externen Kontaktpads 67 platziert werden wie in 8H gezeigt. Die Lötabscheidungen 15 können durch „Kugelplatzierung“ auf die Umverteilungsschicht aufgebracht werden, bei der vorgeformte Kugeln, die aus Lötmaterial bestehen, auf der Metallschicht 65 aufgebracht werden. Als eine Alternative zur „Kugelplatzierung“ können die Lötabscheidungen beispielsweise mit Hilfe des Siebdrucks mit einer Lötpaste gefolgt von einem Wärmebehandlungsprozess aufgebracht werden. Das Lötmaterial kann aus Metalllegierungen ausgebildet sein, die beispielsweise aus den folgenden Materialien bestehen: SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und SnBi. Die dielektrische Schicht 66 kann eine Lötstopplackschicht sein, die verhindert, dass Lot zwischen den Leiterbahnen überbrückt und Kurzschlüsse erzeugt. Die dielektrische Schicht 66 liefert auch einen Schutz vor der Umgebung.
Wie in 8I dargestellt, werden die zweiten Körper 11 voneinander getrennt durch die Trennung des elektrisch isolierenden Materials 62 und der Umverteilungsschicht beispielsweise durch Sägen, Ätzen oder einen Laserstrahl.
Die durch das in 8A bis 8I dargestellte Verfahren hergestellten zweiten Körper 11 können Packages vom Fan-Out-Typ sein. Die Schicht aus dem elektrisch isolierenden Material 62 gestattet, dass sich die Umverteilungsschicht über den Umriss des zweiten Halbleiterchips 14 hinaus erstreckt. Die externen Kontaktpads 67 brauchen deshalb nicht innerhalb des Umrisses des zweiten Halbleiterchips 14 angeordnet zu sein, sondern können über einen größeren Bereich verteilt sein. Der vergrößerte Bereich, der für die Anordnung der externen Kontaktpads 67 infolge der Schicht aus dem elektrisch isolierenden Material 62 zur Verfügung steht, bedeutet, dass die externen Kontaktpads 67 nicht nur unter einem großen Abstand voneinander angeordnet werden können, sondern dass die größte Anzahl von externen Kontaktpads 67, die dort angeordnet werden können, gleichermaßen im Vergleich zu der Situation zunimmt, wo alle externen Kontaktpads 67 innerhalb des Umrisses des zweiten Halbleiterchips 14 angeordnet sind.
9A zeigt schematisch ein Bauelement 900, das eine Implementierung des in 1 gezeigten Bauelements 100 ist. Das Bauelement 900 besteht aus dem in 7G gezeigten ersten Körper 10 und dem in 8I gezeigten zweiten Körper 11, der auf dem ersten Körper 10 montiert ist, wobei die dielektrische Schicht 66 dem Träger 51 zugewandt ist. Ein Klebematerial oder irgendein anderes geeignetes Mittel kann zum Anbringen des zweiten Körpers 11 an dem ersten Körper 10 verwendet werden. Der Durchmesser der Lötkugeln 15 des zweiten Körpers 11 ist ausreichend groß, um einen Raum unter der dielektrischen Schicht 66 zu erzeugen. Der erste Körper 10 ist in diesem durch die Lötkugeln 15 und die dielektrische Schicht 66 gebildeten Raum angeordnet. Die entfernten Enden der ersten externen Kontaktelemente 13 und der zweiten externen Kontaktelemente 15 sind in der ersten Ebene 16 angeordnet. Wenn das Bauelement 900 nicht auf der Leiterplatte 17 montiert wird, können der erste Leistungs-Halbleiterchip 12 und der zweite Halbleiterchip 14 elektrisch voneinander isoliert sein. Bei der vorliegenden Ausführungsform kann die Höhe h₂ des ersten Körpers 10 (und der Durchmesser der Lötkugeln 15) im Bereich von 0,2 bis 0,5 mm liegen, und die Höhe h₃ des Bauelements 900 kann im Bereich von 0,7 bis 1,3 mm liegen.
Die ersten und zweiten externen Kontaktelemente 13 und 15 können an Kontaktpads 48 der Leiterplatte 17 angebracht sein (in 9B sind nur zwei der Kontaktpads 48 gezeigt). Die Leiterplatte 17 kann eine PCB sein und kann eine oder mehrere Metallschichten 49 enthalten. Die Metallschichten 49 können die ersten externen Kontaktelemente 13 elektrisch an die zweiten externen Kontaktelemente 15 koppeln. Wenn der zweite Halbleiterchip 14 ein Steuerhalbleiterchip ist, kann der zweite Halbleiterchip 14 an die Gate-Elektrode 27 des ersten Leistungs-Halbleiterchips 12 gekoppelt sein, wie in 9B gezeigt, um das Gate-Potential des ersten Leistungs-Halbleiterchips 12 anzusteuern.
Auf dem Bauelement 900 kann ein Kühlkörper oder ein Kühlelement 50 angebracht sein. Der Kühlkörper 50 kann thermisch an die exponierte Rückseite 63 des zweiten Halbleiterchips 14 gekoppelt sein. Während des Betriebs des Bauelements 900 leitet der Kühlkörper 50 die von dem zweiten Halbleiterchip 14 generierte Wärme ab. Anstelle von oder zusätzlich zu dem Kühlkörper 50 kann eine Luftströmung verwendet werden, um den zweiten Halbleiterchip 14 zu kühlen. Die von dem ersten Leistungs-Halbleiterchip 12 generierte Wärme wird über die ersten externen Kontaktelemente 13 mindestens teilweise zu der Leiterplatte 17 übertragen und dort abgeleitet.
Analog den 6A und 6B kann der erste Körper 10 auch zuerst an der Leiterplatte 17 angebracht werden, und danach kann der zweite Körper 11 an der Leiterplatte 17 angebracht werden. Gemäß einer Ausführungsform kann als der zweite Körper 11 in dem Bauelement 900 ein BGA-Package (Ball Grid Array) oder irgendein anderes geeignetes Package verwendet werden. Der zweite Körper 11 kann Lötkugeln als zweite externe Kontaktelemente 15 enthalten, die den unter dem zweiten Körper 11 angeordneten ersten Körper 10 umgeben. Weiterhin kann der erste Körper 10 wie in 3D gezeigt, oder irgendein anderes geeignetes Package in dem Bauelement 900 anstellte des ersten Körpers 10 von 7G enthalten sein.
Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann.
Weiterhin soll in dem Ausmaß, dass die Ausdrücke „enthalten“, „haben“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen“ einschließend sein. Die Ausdrücke „gekoppelt“ und „verbunden“ können zusammen mit Ableitungen verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet worden sein können, um anzugeben, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck „beispielhaft“ lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.

Claims

Bauelement (100 - 900), umfassend: einen ersten Körper (10), der einen ersten Leistungs-Halbleiterchip (12), erste externe Kontaktelemente (13) und eine erste Kapselung (30) umfasst, wobei der erste Halbleiterchip (12) durch die erste Kapselung (30) gekapselt ist, und einen zweiten Körper (11), der einen zweiten Halbleiterchip (14), zweite externe Kontaktelemente (15) und eine sich von der ersten Kapselung unterscheidende zweite Kapselung (45) umfasst, wobei der zweite Halbleiterchip (14) durch die zweite Kapselung (45) gekapselt ist, wobei der zweite Körper (11) über dem ersten Körper (10) platziert ist und die ersten externen Kontaktelemente (13) und die zweiten externen Kontaktelemente (15) eine erste Ebene (16) definieren und wobei die ersten externen Kontaktelemente (13) und die zweiten externen Kontaktelemente (15) freiliegend und elektrisch voneinander isoliert sind, wobei der erste Körper (10) einen Träger (51) aus Metall oder aus einer Metalllegierung aufweist, der eine äußere Oberfläche des ersten Körpers (10) definiert, wobei die äußere Oberfläche einer Fläche, auf der die ersten externen Kontaktelemente (13) angeordnet sind, entgegengesetzt ist und wobei die äußere Oberfläche dem zweiten Körper (11) zugewandt ist.
Bauelement (100 - 900) nach Anspruch 1, wobei entfernte Enden der ersten und zweiten externen Kontaktelemente (13, 15) die erste Ebene (16) definieren.
Bauelement (100 - 900) nach Anspruch 1 oder 2, wobei eine Höhe (h₁) der zweiten externen Kontaktelemente (15) größer oder gleich einer Höhe (h₂) des ersten Körpers (10) ist.
Bauelement (100 - 900) nach einem der vorhergehenden Ansprüche, wobei der zweite Körper (11) einen zweiten Träger (41) umfasst und der zweite Halbleiterchip (14) an dem zweiten Träger (41) angebracht ist.
Bauelement (100 - 900) nach Anspruch 4, wobei der zweite Träger (41) elektrisch leitend ist.
Bauelement (100 - 900) nach Anspruch 4 oder 5, wobei der zweite Träger (41) an einer vierten Oberfläche (47) des zweiten Körpers (11) parallel zu der dritten Oberfläche (32) mindestens teilweise freiliegend ist.
Bauelement (100 - 900) nach einem der vorhergehenden Ansprüche, wobei der zweite Halbleiterchip (14) ein zweiter Leistungs-Halbleiterchip ist.
Bauelement (100 - 900) nach einem der Ansprüche 1 bis 6, wobei der zweite Halbleiterchip (14) ein Steuerhalbleiterchip ist.
Bauelement (100 - 900) nach einem der vorhergehenden Ansprüche, wobei der erste Leistungs-Halbleiterchip (12) elektrisch von dem zweiten Halbleiterchip (14) isoliert ist.
Bauelement (100 - 900), umfassend: einen ersten Körper (10), der einen ersten Leistungs-Halbleiterchip (12), erste externe Kontaktelemente (13) und eine erste Kapselung (30) umfasst, wobei der erste Halbleiterchip (12) durch die erste Kapselung (3) gekapselt ist, und einen zweiten Körper (11), der mindestens eine diskrete passive Komponente, zweite externe Kontaktelemente (15) und eine sich von der ersten Kapselung unterscheidende zweite Kapselung (45) umfasst, wobei die diskrete passive Komponente durch die zweite Kapselung (45) gekapselt ist, wobei der zweite Körper (11) über dem ersten Körper (10) platziert ist und die ersten externen Kontaktelemente (13) und die zweiten externen Kontaktelemente (15) eine erste Ebene (16) definieren und wobei die ersten externen Kontaktelemente (13) und die zweiten externen Kontaktelemente (15) freiliegend und elektrisch voneinander isoliert sind, wobei der erste Körper (10) einen Träger (51) aus Metall oder aus einer Metalllegierung aufweist, der eine äußere Oberfläche des ersten Körpers (10) definiert, wobei die äußere Oberfläche einer Fläche, auf der die ersten externen Kontaktelemente (13) angeordnet sind, entgegengesetzt ist und wobei die äußere Oberfläche dem zweiten Körper (11) zugewandt ist.