DE102004058413A1

DE102004058413A1 - Chipgroße Packungsstruktur und Verfahren hierfür

Info

Publication number: DE102004058413A1
Application number: DE102004058413A
Authority: DE
Inventors: Wen Kun Yang
Original assignee: Advanced Chip Engineering Technology Inc
Current assignee: Advanced Chip Engineering Technology Inc
Priority date: 2004-10-26
Filing date: 2004-12-03
Publication date: 2006-04-27
Anticipated expiration: 2024-12-04
Also published as: DE102004058413B4

Abstract

Das Verfahren umfaßt einen Schritt zum Aufnehmen und zum Ablegen guter Standardchips auf einer Basis zum Ausbilden eines geeigneten Abstands zwischen den Chips, der weiter als der Originalabstand der Chips auf einem Wafer ist. Das Verfahren des chipgroßen Packens umfaßt die Schritte zum Trennen der Chips auf einem Wafer und zum Aufnehmen und zum Ablegen der Chips auf einer Basis sowie zum Füllen einer ersten Materialschicht auf die Basis in einen Raum zwischen die Chips auf der Basis. Eine dielektrische Schicht mit ersten Öffnungen wird gemustert, um einen Teil einer leitenden Leitung der Chips freizulegen. Ein leitendes Material wird in die ersten Öffnungen und auf die dielektrische Schicht gefüllt. Nachfolgend wird eine zweite Materialschicht hergestellt, um zweite Öffnungen zu bilden, die das leitende Material freilegen, und dann werden Lötkugeln auf die zweiten Öffnungen gelötet.

Description

Die Erfindung bezieht sich auf eine Packung bzw. ein Gehäuse für Halbleiter, insbesondere eine chipgroße Packung bzw. ein chipgroßes Gehäuse.
Halbleitertechnologien entwickeln sich sehr schnell, und insbesondere Halbleiterchips tendieren zur Miniaturisierung. Die Anforderungen an die Funktionen der Halbleiterchips tendieren jedoch entgegengesetzt zur Vielseitigkeit. So müssen die Halbleiterchips mehr E/A-Kontaktstellen bzw. -flächen auf einer kleineren Fläche aufweisen, so daß die Dichte der Anschlüsse schnell zunimmt. Dieses führt dazu, daß das Packen bzw. Anordnen der Halbleiterchips schwieriger wird und die Ausbeute abnimmt.
Der Hauptzweck der Packungs- bzw. Gehäusestruktur besteht darin, die Chips vor äußerer Beschädigung zu schützen. Des weiteren muß von den Chips erzeugte Wärme effizient durch die Packungs- bzw. Gehäusestruktur verteilt werden, um den Betrieb der Chips sicherzustellen.

Die frühere Leadframe-Packungstechnologie ist schon für moderne Halbleiterchips nicht geeignet, weil die Dichte der Anschlüsse zu hoch ist. Es wurde deshalb eine neue Packungstechnologie der BGA („Ball Grid Array"- Kugelgitteranordnung) entwickelt, um die Packungserfordernisse für moderne Halbleiterchips zu erfüllen. Die BGA-Packung hat den Vorteil, daß kugelförmige Anschlüsse einen kürzeren Rasterabstand als die Leadframe-Packung aufweisen und daß es unwahrscheinlich ist, daß die kugelförmigen Anschlüsse beschädigt und verformt werden. Darüber hinaus hat der kürzere Signalübertragungsabstand den Vorteil, daß sich die Betriebsfrequenz erhöht, um die Anforderung einer schnelleren Arbeitsleistung zu erfüllen. Beispielsweise offenbart das US-Patent 5,629,835 eine BGA-Packung bzw. ein BGA-Gehäuse nach Mahulikar et al. Das US-Patent 5,239,198 beschreibt eine andere Packung, bei der die FR4-Substrate mit einem Muster von Leitungszügen hierauf auf einem PCB montiert sind. Das taiwanesische Patent 177,766 offenbart eine WLP vom Fan-out-Typ vom Erfinder der vorliegenden Erfindung.

Die meisten Packungstechnologien unterteilen die Chips auf einem Wafer in jeweilige Chips und packen und testen dann jeden Chip einzeln. Eine andere Packungstechnologie, die als Wafer Niveau-Packung („Wafer Level Package", WLP) bezeichnet wird, kann die Chips auf einem Wafer vor dem Unterteilen der Chips in jeweilige Chips anordnen. Die WLP-Technologie hat einige Vorteile, beispielsweise eine kürzere Produktionszykluszeit, geringere Kosten und die fehlende Notwendigkeit des Unterfüllens oder Formgießens.

Wie bereits erwähnt, ist die Größe des Chips sehr klein, und die E/A-Kontaktflächen werden auf einer Oberfläche eines Chips in herkömmlicher Art und Weise gebildet. Deshalb ist die Anzahl von Kontaktflächen begrenzt, und ein zu kurzer Rasterabstand zwischen den Kontaktflächen führt zu dem Problem einer Signalkopplung oder Signalschnittstelle. Infolge des zu kurzen Rasterabstands zwischen den Kontaktflächen führt das Löten auch leicht zur Bildung einer Lötbrücke. Darüber hinaus wird die Größe des Chips allmählich kleiner, und der gepackte IC des Chips weist bei einigen Packungstechnologien (beispielsweise der chipgroßen Packung) keine Standardgröße auf. Testausrüstung, Packungsausrüstung usw. für Chips oder Packungen bestimmter Größen können nicht weiter genutzt werden. Neben der schlechten Leistung der Zwischenverbindung und einem höheren Kontaktwiderstand des Chips führt schlechte thermische Leitung der Basis zur Verminderung oder zum Ausfall von Funktionen des Chips.

Die Erfindung

Ausgehend von den obigen Problemen des Standes der Technik ist es Aufgabe der Erfindung, eine chipgroße Packungsstruktur und ein Verfahren zu deren Herstellung anzugeben.

Weiterhin ist es Aufgabe der Erfindung, eine chipgroße Packungsstruktur zu schaffen, um eine gute thermische Leitung zu erreichen wegen einer Siliziumrückseite mit Metall.

Des weiteren soll der Kontaktwiderstand der chipgroßen Packungsstruktur vermindert werden.

Darüber hinaus sollen die Kosten der Packungsstruktur vermindert werden.

Auch die Ausbeute und die Zuverlässigkeit der Packungsstruktur sollen erhöht werden.

Des weiteren soll mit der Erfindung eine Packungsstruktur mit einer superdünnen Packungsdicke (weniger als 400μm) geschaffen werden.

Die Erfindung liefert einen Prozeß für eine chipgroße Packung. Zuerst wird eine erste Leitungsschicht auf einem verarbeiteten Siliziumwafer mit mehreren Chips mit Kontaktflächen gebildet. Eine erste Fotolackschicht wird auf der ersten Kontaktleitungsschicht gebildet. Dann wird die erste Fotolackschicht auf der ersten Kontaktleitungsschicht gemustert. Zum Bilden erster leitender Leitungen wird die erste Kontaktleitungsschicht geätzt, um die Kontaktflächen zu bedecken. Die verbleibende erste Fotolackschicht wird entfernt. Danach wird auf den ersten leitenden Leitungen und dem verarbeiteten Siliziumwafer eine erste dielektrische Schicht gebildet. Die erste dielektrische Schicht wird mittels Licht / Ätzen gemustert, um erste Öffnungen auf den ersten leitenden Leitungen zu bilden. Danach wird der verarbeitete Siliziumwafer in Chips geteilt, um die mehreren Chips zu trennen. Die guten Chips werden aus den mehreren Chips herausgenommen und an einer Basis haftend angebracht. Die guten Chips und die Basis werden gehärtet. Dann wird eine erste Materialschicht auf der Basis gebildet, um einen Raum zwischen den mehreren Chips auf der Basis zu füllen. Die erste Materialschicht wird gehärtet. Eine zweite dielektrische Schicht wird auf der ersten Materialschicht gebildet, um die ersten Öffnungen in den ersten leitenden Leitungen zu füllen. Ein Teilbereich der zweiten dielektrischen Schicht wird entfernt, um zweite Öffnungen auf den ersten leitenden Leitungen zu bilden, wobei die zweiten Öffnungen im wesentlichen gleich zu den ersten Öffnungen sind. Eine zweite Kontaktleitungsschicht wird auf der zweiten dielektrischen Schicht gebildet, um die zweiten Öffnungen auf den ersten leitenden Leitungen zu füllen. Eine zweite Fotolackschicht wird gebildet, um zweite leitende Leitungen zu bilden, die mit den ersten leitenden Leitungen verbunden sind. Eine zweite Materialschicht wird auf den zweiten leitenden Leitungen und der zweiten dielektrischen Schicht gebildet. Eine zweite Fotolackschicht wird entfernt, um zweite leitende Leitungen zu bilden. Dann wird die zweite Materialschicht mittels Licht / Ätzen gemustert, um dritte Öffnungen auf den zweiten leitenden Leitungen zu bilden. Danach werden Lötkugeln auf die dritten Öffnungen gelötet. Schließlich wird die Basis geschnitten, um einzelne chipgroße Packungen bzw. Gehäuse zu bilden.

Die Erfindung liefert auch eine chipgroße Packungs- bzw. Gehäusestruktur. Die Packungsstruktur umfaßt eine Basis, einen Chip, erste leitende Leitungen, eine erste dielektrische Schicht, eine erste Materialschicht, eine zweite dielektrische Schicht, zweite leitende Leitun gen, eine zweite Materialschicht und Lötkugeln. Der Chip mit Kontaktflächen haftet an der Basis. Die ersten leitenden Leitungen sind auf dem Chip gebildet, um die Kontaktflächen zu bedecken. Eine erste dielektrische Schicht ist auf dem Chip und den ersten leitenden Leitungen gebildet, und die erste dielektrische Schicht weist erste Öffnungen auf den ersten leitenden Leitungen auf. Eine erste Materialschicht ist auf der Basis gebildet und in einen Raum gefüllt, mit Ausnahme der Basis. Eine zweite dielektrische Schicht ist auf der ersten dielektrischen Schicht und der ersten Materialschicht gebildet, und die zweite dielektrische Schicht weist zweite Öffnungen auf den ersten leitenden Leitungen auf, wobei die zweiten Öffnungen im wesentlichen gleich zu den ersten Öffnungen sind. Die zweiten leitenden Leitungen sind auf den ersten Öffnungen gebildet, und die zweiten Öffnungen sind elektrisch mit den ersten leitenden Leitungen jeweils verbunden. Eine zweite Materialschicht ist auf den zweiten leitenden Leitungen und der zweiten dielektrischen Schicht gebildet, und die zweite Materialschicht weist dritte Öffnungen auf den zweiten leitenden Leitungen auf. Die Lötkugeln sind auf die dritten Öffnungen gelötet und jeweils an die zweiten leitenden Leitungen elektrisch gekoppelt. Die erste dielektrische Schicht und die erste Materialschicht sind im wesentlichen auf dem selben Niveau.

Zeichnung
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf Figuren der Zeichnung näher erläutert. Hierbei zeigen:
1 eine schematische Darstellung der Nutzung von Aufnehmen und Ablegen zum Ersetzen bzw. Umsetzen von Standardchips auf einer neuen Basis gemäß der Erfindung;
2 eine schematische Seitenansicht des Aufnehmens und des Anhaftens der guten Chips aus den mehreren Chips an der Basis gemäß der Erfindung;
3 eine schematische Seitenansicht des erfindungsgemäßen Bildens einer ersten Materialschicht auf der Basis zum Füllen eines Raumes zwischen mehreren Chips auf der Basis;
4 eine schematische Seitenansicht des erfindungsgemäßen Entfernens eines Teilbereiches der zweiten dielektrischen Schicht zum Bilden zweiter Öffnungen auf den ersten leitenden Leitungen;
5 eine schematische Seitenansicht eines erfindungsgemäßen Bildens zweiter leitender Leitungen, die mit den ersten leitenden Leitungen jeweils verbunden sind;
6 eine schematische Seitenansicht eines erfindungsgemäßen Bildens einer zweiten Materialschicht mit dritten Öffnungen auf den zweiten leitenden Leitungen; und
7 eine schematische Seitenansicht eines erfindungsgemäßen Bildens von Lötkugeln auf den dritten Öffnungen.
Beschreibung von Ausführunsgbeispielen
Im folgenden werden Ausführungsbeispiele der Erfindung im Detail beschrieben. Es wird darauf hingewiesen, daß die Erfindung neben den explizit beschriebenen Ausführungsformen in einem großen Bereich praktiziert werden kann und daß der Bereich der Erfindung ausdrücklich nur durch die Ansprüche definiert wird.
Die Komponenten der unterschiedlichen Elemente sind nicht maßstabsgerecht dargestellt. Einige Abmessungen der in Beziehung stehenden Komponenten sind vergrößert und bedeutunglose Abschnitte sind nicht dargestellt, um eine klarere Beschreibung und ein Verständnis der Erfindung zu liefern.
Die Erfindung umfaßt einen Schritt zum Aufnehmen und zum Ablegen von Standardchips auf einer zusätzlichen Basis zum Erhalten eines geeigneten und weiteren Abstands zwischen den Chips im Vergleich zu dem ursprünglichen Abstand zwischen den Chips auf einem Wafer. Deshalb weist die Packungsstruktur eine größere Größe einer Kugelanordnung als die Größe des Chips auf, um das Problem des kurzen Rasterabstands zwischen Kugeln zu vermeiden. Das Verfahren umfaßt einen Schritt zum Aufnehmen und zum Ablegen von guten Standardchips auf einer Basis, um einen geeigneten und größeren Abstand zwischen den Chips als der ursprüngliche Abstand zwischen den Chips auf einem Wafer zu erhalten. Das Verfahren für die chipgroße Packung umfaßt die Schritte des Trennens von Chips auf einem Wafer, des Aufnehmens und des Ablegens der Chips auf einer Basis und des Füllens einer ersten Materialschicht auf die Basis in einen Raum zwischen den Chips auf der Basis. Eine dielektrische Schicht mit ersten Öffnungen wird gemustert, um einen Abschnitt einer leitenden Leitung des Chips freizulegen. Ein leitendes Material wird in die ersten Öffnungen und auf die dielektrische Schicht gefüllt. Danach wird eine zweite Materialschicht gebildet, so daß zweite Öffnungen entstehen, die das leitende Material freilegen, und dann werden Lötkugeln auf die zweiten Öffnungen gelötet.
Das detaillierte erfindungsgemäße Verfahren wird unten beschrieben.
Ein verarbeiteter Siliziumwafer mit Chips wird auf eine Basis gelegt, und dann wird die Dicke des verarbeiteten Siliziumwafers mittels rückseitigem Läppen vermindert, um einen Dickebereich von 50-300μm auszubilden. Der verarbeitete Siliziumwafer mit der vorgenannten Dicke kann leicht gesägt werden, um die Chips auf dem Wafer in jeweilige Chips zu teilen. Der Schritt des rückseitigen Läppens kann weggelassen werden, wenn der verarbeitete Siliziumwafer nicht hart ist, um ihn ohne rückseitiges Läppen zu sägen. Eine dielektrische Schicht (Schutzschicht) wird optional auf dem verarbeiteten Siliziumwafer vor dem Sägen gebildet, um die Chips vor Beschädigungen zu schützen.
Jeder einzelne und geteilte Chip 110a auf einem Wafer wird getestet, und anschließend bilden die guten Standardchips mittels Auswählen die getesteten Chips auf dem Wafer. Die guten Standardchips 110a werden aufgenommen, auf eine zusätzliche Basis 100 mit einem größeren Abstand zwischen benachbarten Chips verlagert und haften an der Basis 100 mittels eines UV-härtbaren und / oder eines wärmehärtbaren Haftmittels mit guter thermischer Leitfähigkeit (nicht dargestellt), wie dies 1 zeigt. Das Haftmittel beschichtet die Basis 100. Wenn die Chips 110a auf dem Haftmittel angeordnet werden, wird das Haftmittel mittels UV-Licht oder thermisch ausgehärtet. Der Abstand zwischen benachbarten Chips auf der Basis 100 wird größer ausgebildet, um genügend Raum für eine Fan-out-Kugelanordnung in späteren Schrit ten zu schaffen. Folglich kann mittels der Erfindung ein idealer oder optimierter Kugelrasterabstand aufrechterhalten werden, um Probleme der Signalkopplung und der Signalinterferenz zu vermeiden, und die Anzahl der E/A-Anschlüsse (Kugeln) kann erhöht werden, auch wenn die Größe der Chips kleiner wird. Das Material für die Basis 100 kann Glas, Silizium, Keramik, Kristallmaterialien, Metall oder dergleichen sein, und sogar eine runde oder rechteckige Form kann vorgesehen sein. Bei der Erfindung ist die Anzahl von Chips nicht begrenzt. Mehr als drei Chips können bei der Erfindung in die selbe Packungs- bzw. Gehäusestruktur gepackt sein. Das Haftmaterial ist bei der Erfindung vorzugsweise ein thermisch gut leitendes Material, so daß die Probleme (beispielsweise Spannung) vermieden sind, die sich aufgrund der Temperaturdifferenz zwischen den Chips 110a und der Basis 100 ergeben.
Die Erläuterung und die entsprechende Figur unten beziehen sich auf einen einzelnen Chip, um zu vereinfachen und eine klarere kompakte Beschreibung der Erfindung zu liefern.
Vor dem Erreichen des Ergebnisses nach 2 kann ein Plasmaätzen (RIE) optional genutzt werden, um die Oberfläche des verarbeiteten Wafers zu reinigen, um sicher zu gehen, daß keine Restmaterialien auf dem Wafer sind. Danach wird auf dem Wafer eine erste Kontaktleitungsschicht 103 gebildet, wobei hierin Kontaktflächen 102 gebildet werden. Auf der ersten Kontaktleitungsschicht 103 wird eine erste Fotolackschicht gebildet. Die erste Kontaktleitungsschicht kann mittels eines physikalischen Verfahrens, eines chemischen Verfahrens oder einer Kombination hiervon gebildet werden, beispielsweise: CVD, PVD, Sputtern oder Galvanisieren. Die erste Kontaktleitungsschicht 103 umfaßt Al oder Ti, Cu oder die Kombination hiervon. Die Dicke der ersten Kontaktleitungsschicht 103 beträgt vorzugsweise 1-2μm. Dann wird die erste Fotolackschicht (nicht dargestellt) auf der ersten Kontaktleitungsschicht 103 gemustert. Die erste Kontaktleitungsschicht 103 wird geätzt, um erste leitende Leitungen zum Bedecken der Kontaktflächen 102 zu bilden. Die verbleibende erste Fotolackschicht wird entfernt. Dann wird auf den ersten leitenden Leitungen 103 und dem Chip 101 eine erste dielektrische Schicht 104 gebildet. Die erste dielektrische Schicht 104 umfaßt BCB, SINR und die Kombination hiervon. Die Dicke der ersten dielektrischen Schicht 104 beträgt vorzugsweise etwa 2μm bis etwa 5μm. Die erste dielektrische Schicht 104 wird belichtet / geätzt, μm erste Öffnungen auf den ersten leitenden Leitungen zu bilden. Nach dem Bilden der ersten leitenden Leitungen und der ersten dielektrischen Schicht werden die guten Chips und der Wafer gehärtet. Das rückseitige Läppen des Wafers kann optional genutzt werden, um vor dem Schritt zum Trennen der Chips eine vorbestimmte Dicke von etwa 50-300μm zu erreichen. Gemäß 1 wird der gute Chip aufgenommen und in 1 auf der Basis 100 angeordnet. Nachdem die vorgenannten Schritte ausgeführt wurden, ergibt sich das Ergebnis nach 2.
2 ist eine schematische Seitenansicht des erfindungsgemäßen Aufnehmens und Anklebens / Anhaftens der guten Chips 101 aus den mehreren Chips auf / an einer Basis 100. Wie bereits erwähnt, werden die ersten leitenden Leitungen 103 auf dem Chip 101 gebildet, um die Kontaktflächen 102 zu bedecken. Auf dem Chip 101 und den ersten leitenden Leitungen 103 wird eine erste dielektrische Schicht 104 gebildet, und die erste dielektrische Schicht 104 umfaßt erste Öffnungen 105 auf den ersten leitenden Leitungen 103. Der Chip 101 mit den Kontaktflächen 102 wird auf die Basis 100 mittels eines UV-härtbaren und /oder eines wärmehärtbaren Haftmittels 101a mit guter thermischer Leitfähigkeit geklebt. Die erste dielektrische Schicht 104 mit den ersten Öffnungen 105 wird auf den ersten leitenden Leitungen 103 und dem verarbeiteten Siliziumwafer mittels eines photolithographischen Bearbeiten der ersten dielektrischen Schicht gebildet. Der gute Chip 101 wird mittels Sägen des verarbeiteten Siliziumwafers gebildet. Die guten Chips 101 werden auf die Basis 100 geklebt. Die guten Chips 101 und die Basis 100 werden dann gehärtet. Die Basis 100 weist Metall oder Glas auf, wobei das Metall Fe, Co, Ni und eine Kombination hiervon umfaßt, beispielsweise den kommerziellen Namen Legierung 42, und wobei die Dicke der Legierung vorzugsweise etwa 200-300μm beträgt. Wenn Glas genutzt wird, beträgt die Dicke des Glases vorzugsweise etwa 200-400μm.
3 ist eine schematische Seitenansicht des erfindungsgemäßen Bildens einer ersten Materialschicht auf der Basis 100 zum Füllen eines Raumes zwischen den mehreren Chips 101 auf der Basis 100. Die erste Materialschicht 106 wird auf der Basis 100 gebildet, um einen Raum (Schnittlinie) zwischen den mehreren Chips 101 zu füllen, und die Oberfläche der ersten Materialschicht 106 und die Oberfläche der ersten dielektrischen Schicht 104 sind im wesentli chen auf gleicher Höhe. Das Material der ersten Materialschicht 106 kann ein UV-härtbares oder thermisch härtbares Material sein. Danach wird die erste Materialschicht 106 mittels UV oder thermisch gehärtet. Die erste Materialschicht 106 kann mittels eines Schablonen-Vakuumdruckverfahrens oder eines photolithographischen Verfahrens hergestellt werden. Die erste Materialschicht 106 dient als eine Pufferschicht zum Vermindern einer Spannung infolge der Temperatur oder dergleichen. Die erste Materialschicht 106 kann ein UV-härtbares und / oder wärmehärtbares Material sein, beispielsweise Siliziumgummi, Epoxy, Harz, SINR, PI oder BCB gebildet mittels eines Vakuumdruckverfahrens und / oder eines photolithographischen Verfahrens, usw. Die Dicke der ersten Materialschicht ist die gleiche wie die Dicke der Chips.
Gemäß 4 wird eine zweite dielektrische Schicht 107 auf der ersten Materialschicht 106 gebildet, um die ersten Öffnungen 105 auf den ersten leitenden Leitungen 103 zu füllen. Danach wird ein Teilbereich der zweiten dielektrischen Schicht 107 entfernt, um hierin zweite Öffnungen 108 auf den ersten leitenden Leitungen 103 zu bilden, wobei die zweiten Öffnungen 108 im wesentlichen gleich zu den ersten Öffnungen 105 sind. Die zweite dielektrische Schicht ist vorzugsweise aus SINR, BCB, Siliziumgummi gebildet mittels eines Druck- oder eines Beschichtungsverfahrens, und die Dicke der zweiten dielektrischen Schicht beträgt vorzugsweise etwa 2μm bis etwa 8μm. Der Schritt zum Entfernen eines Teilbereichs der zweiten dielektrischen Schicht wird mittels eines Laserschneidverfahrens oder eines photolithographischen Verfahrens ausgeführt. Dann kann Plasmaätzen (RIE) optional genutzt werden, um die Oberfläche der ersten leitenden Leitungen 103 nach dem Schritt des Entfernens eines Teilbereichs der zweiten Isolationsschicht 107 durch die Öffnungen 108 zu reinigen, um sicherzustellen, daß auf den ersten leitenden Leitungen 103 keine Restmaterialien verbleiben. Nachfolgend kann ein chemisches Cu-Galvanisieren oder Ti/Cu-Sputtern optional genutzt werden, um eine dünne Metallschicht (nicht dargestellt) auf der Oberfläche der ersten leitenden Leitungen 103 zu bilden.
Dann wird auf der zweiten dielektrischen Schicht 107 und den ersten leitenden Leitungen 103 eine zweite Fotolackschicht (nicht dargestellt) gebildet. Die zweite Fotolackschicht wird auf der dünnen Metallschicht (nicht dargestellt) gemustert. Auf der zweiten dielektrischen Schicht 107 wird eine zweite Kontaktleitungsschicht gebildet, um die zweiten Öffnungen 108 auf den ersten leitenden Leitungen 103 zu füllen. Die zweite Kontaktleitungsschicht 109 kann mittels Galvanisieren gebildet werden. Die zweite Kontaktleitungsschicht 109 umfaßt Ni, Cu, Au und / oder die Kombination hiervon. Die Dicke der zweiten Kontaktleitungsschicht 109 beträgt vorzugsweise etwa 12μm bis etwa 18μm. Danach wird die zweite Fotolackschicht entfernt, um zweite leitende Leitungen 109 zu bilden, die mit den ersten leitenden Leitungen 103 verbunden sind, wie dies 5 zeigt.
Gemäß 6 wird auf den zweiten leitenden Leitungen 109 und der zweiten dielektrischen Schicht 107 eine zweite Materialschicht gebildet. Die zweite Materialschicht 110 wird mittels eines Druck- oder eines Beschichtungsverfahrens gebildet. Die zweite Materialschicht 110 umfaßt ein Material mit dem Handelsnamen Solder Mask (Epoxy), SINR, BCB mit einer Dicke von etwa 20-25μm und eine Kombination hiervon. Nachfolgend wird die zweite Materialschicht 110 belichtet / geätzt, um dritte Öffnungen 111 in der zweiten Materialschicht 110 zu bilden, wodurch die zweiten leitenden Leitungen 109 freigelegt werden. Dann kann das Plasmaätzen (RIE) genutzt werden, um optional die Oberfläche der zweiten leitenden Leitungen 109 zu reinigen.
Gemäß 7 werden Lötkugeln 112 auf den Lötöffnungen 111 mit Hilfe eines Schablonendruckverfahrens angeordnet. Danach werden die Lötkugeln 112 mit den Oberflächen der zweiten leitenden Leitungen 109 mittels eines IR-Rückfluß-Verfahrens verbunden.
Dann kann die bearbeitete Basis 100 in mehrere chipgroße Chipstücke für FT („Final Testing" – Abschlußtest) und BI („Burn In" – Einbrennen) nach dem Schritt des Lötens der Lötkugeln 112 auf die dritten Öffnungen 111 geschnitten werden. Dann kann nach dem Schritt des FT („Final Testing" – Abschlußtest) ein Schritt zum Lasermarkieren ausgeführt werden.
Schließlich wird die gepackte Basis 100 mit der vorgenannten Struktur entlang der Sägelinie (nicht dargestellt) gesägt, um einzelne chipgroße Packungen bzw. Gehäuse zu bilden.
Des weiteren kann nach dem Schritt zum Schneiden der gepackten Basis 100 ein Schritt zum Aufnehmen und zum Ablegen der chipgroßen Packung auf einer Ablage für einen SMT-Prozeß („Surface Mounting Technique" – Oberflächenmontagetechnik) ausgeführt werden, um einzelne chipgroße Packungen bzw. Gehäuse zu bilden.
Erfindungsgemäß kann die vorgenannte Packungsstruktur eine chipgroße Packungsstruktur mit einer sehr dünnen Packungsdicke (weniger als 400μm) liefern, um aufgrund der Siliziumrückseite mit Metall einen guten Wärmeleiter zu erreichen. Deshalb erhöht die Erfindung die Ausbeute, die Zuverlässigkeit und vermindert den Kontaktwiderstand der Packungsstruktur. Des weiteren kann die erfindungsgemäße chipgroße Packungsstruktur die Kosten der Packungsstruktur vermindern.
Obwohl spezifische Ausführungsformen erläutert und beschrieben wurden, ergibt sich für den Fachmann, daß verschiedene Modifikationen gemacht werden können, ohne den mittels der Ansprüche begrenzten Bereich der Erfindung zu verlassen.

Claims

Verfahren zum Herstellen einer chipgroßen Packung, wobei das Verfahren die folgenden Schritte umfaßt: – Trennen von Chips auf einem Wafer; – Aufnehmen und Ablegen der Chips von / auf einer Basis; – Füllen einer ersten Materialschicht auf die Basis in einen Raum zwischen den Chips auf der Basis; – Mustern einer dielektrischen Schicht zum Bilden erster Öffnungen, die einen Teil einer leitenden Leitung der Chips freilegen; – Füllen und Mustern eines leitenden Materials in die ersten Öffnungen und auf die dielektrische Schicht; – Mustern einer zweiten Materialschicht zum Bilden zweiter Öffnungen, die das leitende Material freilegen; und – Löten von Lötkugeln auf die zweiten Öffnungen.
Verfahren nach Anspruch 1, gekennzeichnet durch einen Schritt zum Reinigen der Oberfläche des Wafers mittels eines RIE-Verfahrens vor dem Schritt zum Trennen der Chips.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die leitende Leitung der Chips mittels CVD, PVD, Sputtern oder Galvanisieren gebildet wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die leitende Leitung der Chips Al umfaßt.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die leitende Leitung der Chips Ti, Cu und / oder die Kombination hiervon umfaßt.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die leitende Leitung der Chips mit einer Dicke von etwa 1 μm bis etwa 2μm gebildet wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das leitende Material Cu, Ni, Au umfassend gebildet wird.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das leitende Material mit einer Dicke von etwa 12μm bis etwa 18μm gebildet wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der leitenden Leitung der Chips eine zweite dielektrische Schicht gebildet wird, wobei die zweite dielektrische Schicht BCB, SINR oder Siliziumgummi umfaßt.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die zweite dielektrische Schicht mit einer Dicke von etwa 2 – 8μm gebildet wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Materialien für die erste Materialschicht und die zweite Materialschicht ein UV-härtbares oder ein wärmehärtbares Material verwendet werden.
Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die erste Materialschicht Siliziumgummi, Epoxy, Harz, SINR oder BCB umfaßt.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die erste Materialschicht mittels eines Vakuumdruckverfahrens und / oder eines photolithographischen Verfahrens gebildet wird.
Verfahren nach Anspruch 1, gekennzeichnet dadurch einen Schritt zum rückseitigen Läppen des Wafers vor dem Schritt zum Trennen.
Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der Wafer rückseitig geläppt wird, so daß eine Dicke von etwa 50 – 300μm erreicht wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Basis Metall, Legierung 42 oder Glas umfaßt.
Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß das Metall Fe, Co, Ni und die Kombination hiervon umfaßt und die Basis mit einer Dicke von etwa 200 – 300μm gebildet wird.
Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß das Glas mit einer Dicke von etwa 200 – 400μm gebildet wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dielektrische Schicht aus BCB, SINR, PI oder Siliziumgummi gebildet wird.
Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die dielektrische Schicht mit einer Dicke von etwa 2μm bis etwa 8μm gebildet wird.
Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die dielektrische Schicht mittels eines Druckverfahrens oder eines Schleuderbeschichtungsverfahrens gebildet wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Öffnungen mittels eines Laserschneidverfahrens oder eines photolithographischen Verfahrens gebildet werden.
Verfahren nach Anspruch 22, gekennzeichnet durch einen Schritt zum Reinigen einer Oberfläche der leitenden Leitungen des Chips nach dem Schritt zum Bilden der ersten Öffnungen.
Verfahren nach Anspruch 23, gekennzeichnet durch einen Schritt zum Ausführen eines chemischen Cu-Galvanisierens oder Sputterns von Ti / Cu oder Al nach dem Schritt zum Reinigen der Oberfläche der leitenden Leitungen.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Materialschicht SINR, BCB oder eine Solder-Mask (Epoxy) umfaßt.
Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß die zweite Materialschicht mit einer Dicke von etwa 20μm bis etwa 25μm gebildet wird.
Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß die zweite Materialschicht mittels eines Druck- oder eines Beschichtungsverfahrens gebildet wird.
Verfahren nach Anspruch 1, gekennzeichnet durch einen Schritt zum Reinigen einer Oberfläche des leitenden Materials nach dem Schritt zum Bilden des leitenden Materials.
Verfahren nach Anspruch 1, gekennzeichnet durch einen Schritt zum Schneiden der Basis in mehrere chipgroße Chipstücke zum FT („Final Testing" – Abschlußtesten) und zum BI („Burn In" – Einbrennen) nach dem Schritt zum Löten der Lötkugeln in den zweiten Öffnungen.
Verfahren nach Anspruch 29, gekennzeichnet durch einen Schritt zum Lasermarkieren nach dem Schritt zum FT („Final Testing" – Abschlußtesten).
Verfahren nach Anspruch 29, gekennzeichnet durch die folgenden Schritte nach dem Schritt zum Schneiden der Basis zur Bildung einzelner chipgroßer Packungen: – Schneiden der Chips in eine chipgroße Packung; und – Aufnehmen und Ablegen der chipgroßen Packung auf einer Ablage für einen SMT-Prozeß („ Surface Mounting Technique " – Oberflächenmontagetechnik).
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt zum Löten der Lötkugeln die folgenden Schritte umfaßt: – Anordnen der Lötkugeln in den zweiten Öffnungen mittels eines Schablonendruckverfahrens; und – Verbinden der Lötkugeln mit Oberflächen des leitenden Materials mit Hilfe eines IR-Rückflusses.
Chipgroße Packungsstruktur mit: – einer Basis; – einem Chip mit an der Basis haftenden Kontaktflächen; – ersten leitenden Leitungen, die auf dem Chip gebildet sind, um die Kontaktflächen zu bedecken; – einer ersten dielektrischen Schicht, die auf dem Chip und den ersten leitenden Leitungen gebildet ist, wobei die erste dielektrische Schicht erste Öffnungen auf den ersten leitenden Leitungen aufweist; – einer ersten Materialschicht, die auf der Basis gebildet ist und in einen Raum zwischen den Chips auf der Basis gefüllt ist; – einer zweiten dielektrischen Schicht, die auf der ersten dielektrischen Schicht und der ersten Materialschicht gebildet ist, wobei die zweite dielektrische Schicht zweite Öffnungen auf den ersten leitenden Leitungen aufweist; – zweite leitende Leitungen, die auf den ersten Öffnungen und den zweiten Öffnungen gebildet sind, mit den ersten leitenden Leitungen elektrisch zu koppeln; – einer zweiten Materialschicht, die auf den zweiten leitenden Leitungen und der zweiten dielektrischen Schicht gebildet ist, wobei die zweite Materialschicht dritte Öffnungen auf den zweiten leitenden Leitungen aufweist; und – Lötkugeln, die auf die dritten Öffnungen gelötet sind und mit den zweiten leitenden Leitungen elektrisch verbunden sind.
Packungsstruktur nach Anspruch 33, dadurch gekennzeichnet, daß die Oberflächen der ersten dielektrischen Schicht und der ersten Materialschicht im wesentlichen auf gleicher Höhe sind.
Packungsstruktur nach Anspruch 33, dadurch gekennzeichnet, daß der Chip mittels Sägen einer verarbeiteten Basis gebildet ist.
Packungsstruktur nach Anspruch 35, dadurch gekennzeichnet, daß die verarbeitete Basis rückseitig geläppt ist und eine Dicke von etwa 200 – 400μm aufweist.
Packungsstruktur nach Anspruch 33, dadurch gekennzeichnet, daß die Materialien der ersten Materialschicht und der zweiten Materialschicht ein UV-härtbares oder ein wärmehärtbares Material umfassen.
Packungsstruktur nach Anspruch 37, dadurch gekennzeichnet, daß die erste Materialschicht Siliziumgummi, SINR, BCB oder Epoxy umfaßt.
Packungsstruktur nach Anspruch 37, dadurch gekennzeichnet, daß die zweite Materialschicht SINR, BCB, eine Solder-Mask (Epoxy) umfaßt.
Packungsstruktur nach Anspruch 33, dadurch gekennzeichnet, daß die ersten leitenden Leitungen Al, Ti, Cu und die Kombination hiervon umfassen.
Packungsstruktur nach Anspruch 33, dadurch gekennzeichnet, daß die zweiten leitenden Leitungen Ti, Ni, Cu, Au und die Kombination hiervon umfassen.
Packungsstruktur nach Anspruch 33, dadurch gekennzeichnet, daß die Basis ein Metall, Legierung 42 (42Ni58Fe) oder Glas umfaßt.
Packungsstruktur nach Anspruch 42, dadurch gekennzeichnet, daß das Metall Fe, Co, Ni und die Kombination hiervon umfaßt und daß die Dicke des Metalls etwa 200 – 300μm beträgt.
Packungsstruktur nach Anspruch 33, dadurch gekennzeichnet, daß die erste dielektrische Schicht BCB, SINR, PI oder Siliziumgummi umfaßt.
Packungsstruktur nach Anspruch 33, dadurch gekennzeichnet, daß die zweite dielektrische Schicht Siliziumgummi, SINR, BCB ist.