[go: up one dir, main page]

DE102008009476A1 - Verfahren zur Bildung einer Metalloxidschichtstruktur und Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Bildung einer Metalloxidschichtstruktur und Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102008009476A1
DE102008009476A1 DE102008009476A DE102008009476A DE102008009476A1 DE 102008009476 A1 DE102008009476 A1 DE 102008009476A1 DE 102008009476 A DE102008009476 A DE 102008009476A DE 102008009476 A DE102008009476 A DE 102008009476A DE 102008009476 A1 DE102008009476 A1 DE 102008009476A1
Authority
DE
Germany
Prior art keywords
layer structure
metal oxide
oxide layer
blocking
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008009476A
Other languages
English (en)
Inventor
Min-Joon Park
Chang-Jin Seongnam Kang
Dong-Hyun Hwaseong Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008009476A1 publication Critical patent/DE102008009476A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/031Manufacture or treatment of data-storage electrodes
    • H10D64/037Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H10P50/267
    • H10P50/283
    • H10P50/285
    • H10P70/23

Landscapes

  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Bildung einer Blockier- oder Metalloxidschichtstruktur auf einem Substrat sowie auf ein zugehöriges Verfahren zur Herstellung eines Halbleiterbauelements. Erfindungsgemäß beinhaltet ein Verfahren zur Bildung einer Blockier- oder Metalloxidschichtstruktur (336) auf einem Substrat die Bereitstellung einer Blockier- oder Metalloxidschicht auf dem Substrat, das Ätzen der Blockier- oder Metalloxidschicht zur Bereitstellung einer vorläufigen Blockier- oder Metalloxidschichtstruktur, wobei die Linienbreite der vorläufigen Blockier- oder Metalloxidschichtstruktur in einer vertikalen Abwärtsrichtung graduell zunimmt, und das Ätzen der vorläufigen Blockier- oder Metalloxidschichtstruktur zur Bildung der Blockier- oder Metalloxidschichtstruktur derart, dass die Linienbreite eines unteren Teils der vorläufigen Blockier- oder Metalloxidschichtstruktur verringert wird. Verwendung z. B. bei der Herstellung von Halbleiterspeicherbauelementen des ferroelektrischen Speichertyps mit wahlfreiem Zugriff.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Bildung einer Blockier- oder Metalloxidschichtstruktur auf einem Substrat sowie auf ein zugehöriges Verfahren zur Herstellung eines Halbleiterbauelements.
  • Halbleiterspeicherbauelemente beinhalten flüchtige Speicherbauelemente und nichtflüchtige Speicherbauelemente. Im Allgemeinen beinhalten die flüchtigen Speicherbauelemente dynamische Speicherbauelemente mit wahlfreiem Zugriff (DRAM-Bauelemente) und statische Speicherbauelemente mit wahlfreiem Zugriff (SRAM-Bauelemente). Die nicht-flüchtigen Speicherbauelemente beinhalten löschbare programmierbare Festwertspeicher(EPROM)-Bauelemente, elektrisch löschbare programmierbare Festwertspeicher(EEPROM)-Bauelemente und Flash-Speicherbauelemente. Wenn die Leistung ausgeschaltet wird, verlieren die flüchtigen Speicherbauelemente Daten, die nichtflüchtigen Speicherbauelemente halten jedoch gespeicherte Daten.
  • Die Flash-Speicherbauelemente können des Weiteren in Speicherbauelemente vom Typ mit floatendem Gate und Speicherbauelemente vom Typ mit floatender Einfangstelle klassifiziert werden. Ein Speicherbauelement vom Typ mit floatendem Gate speichert und löscht Daten durch Speichern freier Ladungen in oder Entfernen freier Ladungen aus einem floatenden Gate. Ein Speicherbauelement vom Typ mit floatender Einfangstelle speichert oder löscht Daten durch Speichern von Elektronen oder Löchern in einer Ladungseinfangschicht. Während der Herstellung eines Speicherbauelements vom Typ mit floatender Einfangstelle werden eine Tunnelisolationsschicht, eine Ladungseinfangschicht, eine Blockierschicht und eine leitfähige Schicht sequentiell auf einem Substrat gestapelt, und diese werden in ihre jeweiligen Strukturen geformt.
  • Um den Integrationsgrad von Speicherbauelementen vom Typ mit floatender Einfangstelle zu verbessern, werden Materialien mit einer hohen Dielektrizitätskonstante gewählt, um die Blockierschichtstruktur zu bilden. Materialien mit einer hohen Dielektrizitätskonstanten können Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Zirkoniumoxid (ZrO2), Tantaloxid (TaO2), Hafniumaluminat (HfAlO), Zirkoniumsilicat (ZrSiO), Hafniumsilicat (HfSiO), Lantanaluminat (LaAlO) und/oder eine Kombination derselben beinhalten.
  • In einem Speicherbauelement vom Typ mit floatender Einfangstelle kann die Linienbreite des unteren Teils einer Struktur aufgrund eines regulären Strukturierungsprozesses länger als jene des oberen Teils sein. Speziell kann die Linienbreite einer Blockierschichtstruktur länger als jene einer leitfähigen Schichtstruktur sein. Die leitfähige Schichtstruktur befindet sich auf der Blockierschichtstruktur. Demzufolge können die Zwischenräume zwischen benachbarten Transistoren kleiner werden, während der Integrationsgrad von Speicherbauelementen vom Typ mit floatender Einfangstelle zunimmt.
  • Wenn eine leitfähige Schicht und eine Blockierschicht teilweise geätzt werden, um die leitfähige Schichtstruktur und die Blockierschichtstruktur zu bilden, kann der Rückstand vom Ätzen der leitfähigen Struktur auf der Seitenwand der Blockierschichtstruktur und der Oberseite des Substrats verbleiben. Der Ätzrückstand kann wenigstens aufgrund einer möglichen Leitfähigkeit des Ätzrückstands einen nachteiligen Einfluss auf die Zuverlässigkeit des Speicherbauelements vom Typ mit floatender Einfangstelle haben.
  • Es wurden neue Typen von nichtflüchtigen Speicherbauelementen entwickelt, zum Beispiel aus ferroelektrischem Material bestehende Speicherbauelemente. Das hierin verwendete ferroelektrische Material bezieht sich auf ein nichtlineares dielektrisches Material, und seine dielektrische Polarisation weist eine Hystereseschleife auf, wenn ein elektrisches Feld daran angelegt wird. Zum Beispiel kann das hierin verwendete ferroelektrische Material Bleizirkonattitanat (Pb(Zr, Ti)O3; PZT), Strontiumwismuthtitanat (SrBi2Ti2O9; SBT), Bariumstrontiumtitanat (Ba(Sr, Ti)O3, BST) und/oder eine Kombination derselben beinhalten. Ein ferroelektrisches Speicherbauelement mit wahlfreiem Zugriff (FRAM-Bauelement) verwendet einen stabilen polarisierten Zustand eines ferroelektrischen Materials. In dem FRAM-Bauelement ist die dielektrische Schicht eines DRAM-Bauelements durch eine ferroelektrische Schicht ersetzt, und als ein Ergebnis können in dem FRAM-Bauelement gespeicherte Daten gehalten werden, selbst wenn die Leistung abgeschaltet wird. Außerdem kann das FRAM-Bauelement Vorteile hinsichtlich Betriebs bei einer hohen Geschwindigkeit, einer niedrigen Spannung und/oder einer hohen Haltbarkeit aufweisen. Im Hinblick auf diese Vorteile können FRAM-Bauelemente die nichtflüchtigen Halbleiterspeicherbauelemente der nächsten Generation werden.
  • Ein FRAM-Bauelement beinhaltet typischerweise einen Transistor und einen Kondensator. Der Kondensator kann durch Strukturieren einer oberen leitfähigen Schicht, einer ferroelektrischen Schicht und einer unteren leitfähigen Schicht gebildet werden, nachdem diese Schichten se quentiell gestapelt sind. Während des Prozesses eines teilweisen Ätzens der oberen leitfähigen Schicht und der ferroelektrischen Schicht kann ein Ätzrückstand von der oberen leitfähigen Schicht auf der Seitenwand der ferroelektrischen Schichtstruktur verbleiben. So können wenigstens aufgrund der möglichen Leitfähigkeit des Rückstands Ströme durch die ferroelektrische Schichtstruktur als einer dielektrischen Schicht fließen, was die Zuverlässigkeit des FRAM-Bauelements verringert.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Verfahrens zur Bildung einer Blockier- oder Metalloxidschichtstruktur sowie eines zugehörigen Verfahrens zur Herstellung eines Halbleiterbauelements zugrunde, die in der Lage sind, die vorstehend erwähnten Schwierigkeiten des Standes der Technik zu reduzieren oder zu vermeiden, und die insbesondere die Bildung einer dielektrischen Schichtstruktur, wie einer ferroelektrischen Schichtstruktur, in einem Halbleiterbauelement mit hoher Zuverlässigkeit und schmaler Linienbreite erlauben.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens zur Bildung einer Blockier- oder Metalloxidschichtstruktur mit den Merkmalen des Anspruchs 1 und eines Verfahrens zur Herstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 12. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen:
  • 1 bis 3 Querschnittansichten präsentieren, die ein Verfahren zur Bildung einer Metalloxidschichtstruktur darstellen,
  • 4 bis 9 Querschnittanschichten präsentieren, die ein Verfahren zur Bildung eines nichtflüchtigen Speicherbauelements unter Verwendung des Verfahrens zur Bildung einer Metalloxidschicht gemäß den 1 bis 3 veranschaulichen,
  • 10 bis 20 Querschnittansichten darstellen, die ein Verfahren zur Bildung eines ferroelektrischen Speicherbauelements unter Verwendung des Verfahrens zur Bildung einer Metalloxidschicht gemäß den 1 bis 3 veranschaulichen.
  • Es versteht sich für die folgende Beschreibung, dass wenn ein Element, ein Substrat oder eine Schicht als "auf", "verbunden mit" oder "gekoppelt mit" einem anderen Element, einem anderen Substrat oder einer anderen Schicht bezeichnet wird, dieses direkt auf, verbunden oder gekoppelt mit dem anderen Element oder der anderen Schicht sein kann oder zwischenliegende Elemente oder Schichten vorhanden sein können. Im Gegensatz dazu sind keine zwischenliegenden Elemente oder Schichten vorhanden, wenn ein Element, ein Substrat oder eine Schicht als "direkt auf", "direkt verbunden mit" oder "direkt gekoppelt mit" einem anderen Element oder einer anderen Schicht bezeichnet wird. Wie hierin verwendet, beinhaltet der Ausdruck "und/oder" jeden beliebigen und alle in einer Mischung von einem oder mehreren der zugehörigen aufgelisteten Punkte. Außerdem versteht es sich, dass Schritte, welche die hierin bereitgestellten Verfahren beinhalten, unabhängig durchgeführt werden können oder wenigstens zwei Schritte kombiniert werden können. Außerdem können Schritte, welche die hierin bereitgestellten Verfahren beinhalten, wenn sie unabhängig oder kombiniert durchgeführt werden, bei der gleichen Temperatur und/oder dem gleichen atmosphärischen Druck oder bei verschiedenen Temperaturen und/oder atmosphärischen Drücken ohne Abweichen von den Lehren der Erfindung durchgeführt werden. In den Zeichnungen können die Abmessungen und relativen Abmessungen von Schichten und Bereichen zwecks Klarheit übertrieben dargestellt sein.
  • Hierin werden Ausführungsformen der Erfindung unter Bezugnahme auf Querschnittdarstellungen beschrieben, die schematische Darstellungen von idealisierten Ausführungsformen (und Zwischenstrukturen) der vorliegenden Erfindung sind. So sind Variationen von den Formen der Darstellungen zum Beispiel als ein Ergebnis von Fertigungstechniken und/oder -toleranzen zu erwarten. Somit sind beispielhafte Ausführungsformen der Erfindung nicht als auf die speziellen, hierin dargestellten Formen von Bereichen beschränkt zu sehen, sondern beinhalten Abweichungen der Formen, die zum Beispiel aus der Fertigung resultieren. Zum Beispiel weist ein als ein Rechteck dargestellter implantierter Bereich typischerweise abgerundete oder gekrümmte Merkmale und/oder einen Gradienten der Implantationskonzentration an seinen Kanten statt einer binären Änderung vom implantierten zum nichtimplantierten Bereich auf. In gleicher Weise kann ein durch Implantation gebildeter vergrabener Bereich in einer gewissen Implantation in dem Bereich zwischen dem vergrabenen Bereich und der Oberfläche resultieren, durch welche die Implantation stattfindet. Somit sind die in den Figuren dargestellten Bereiche von der Art her schematisch, und ihre Formen sind nicht dazu gedacht, die tatsächliche Form eines Bereichs eines Bauelements darzustellen, und sind nicht dazu gedacht, den Umfang der Erfindung zu beschränken.
  • Die 1 bis 3 stellen ein Verfahren zur Bildung einer Metalloxidschichtstruktur gemäß der Erfindung dar. Bezugnehmend auf 1 wird eine Metalloxidschicht 102 auf einem Substrat 100 gebildet. Das Substrat 100 kann ein Halbleitersubstrat sein, wie ein Siliciumsubstrat oder ein Germaniumsubstrat, zum Beispiel ein Silicium-auf-Isolator(SOI)-Substrat oder ein Germanium-auf-Isolator(GOI)-Substrat. Die Metalloxidschicht 102 kann eines oder mehrere Materialien mit einer hohen Dielektrizitätskonstanten oder eines oder mehrere ferroelektrische Materialien beinhalten. Materialien mit einer hohen Dielektrizitätskonstanten beinhalten Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Zirkoniumoxid (ZrO2), Tantaloxid (TaO2), Hafniumaluminat (HfAlO), Zirkoniumsilicat (ZrSiO), Hafniumsilicat (HfSiO), Lanthanaluminat (LaAlO) und/oder eine Kombination derselben. Die Metalloxidschicht 102, die das Material mit der hohen Dielektrizitätskonstanten beinhaltet, kann unter Verwendung eines chemischen Gasphasenabscheidungs(CVD)-Prozesses und/oder eines atomaren Schichtdepositions(ALD)-Prozesses gebildet werden. Das ferroelektrische Material kann Bleizirkonattitanat (Pb(Zr, Ti)O3; PZT), Strontiumwismuthtitanat (SrBi2Ti2O9; SBT), Bariumstrontiumtitanat (Ba(Sr, Ti)O3, BST) und/oder eine Kombination derselben beinhalten. Die Metalloxidschicht 102, die das ferroelektrische Material beinhaltet, kann unter Verwendung eines metallorganischen chemischen Gasphasenabscheidungs(MOCVD)-Prozesses, eines Sol-Gel-Prozesses und/oder eines ALD-Prozesses gebildet werden.
  • Bezugnehmend auf 2 wird eine Maskenstruktur 104 auf der Metalloxidschicht 102 gebildet, um wenigstens teilweise die Metalloxidschicht 102 freizulegen. Die Maskenstruktur 104 kann unter Verwendung eines Nitrids gebildet werden. Geeignete Nitride können Siliciumnitrid, Siliciumoxynitrid und/oder eine Kombination derselben beinhalten.
  • Die Metalloxidschicht 102 wird teilweise geätzt, um eine vorläufige Metalloxidschichtstruktur 106 unter Verwendung der Maskenstruktur 104 als Ätzmaske zu bilden. In entsprechenden Ausführungsformen kann die Metalloxidschicht 102 durch Verwenden eines anisotropen Trockenätzprozesses, zum Beispiel eines Plasmaätzprozesses, teilweise geätzt werden.
  • In entsprechenden Ausführungsformen wird das Substrat 100 mit der Metalloxidschicht 102 und der Maskenstruktur 104 in einer Kammer ge ätzt. Ein erstes Quellengas des Ätzprozesses, das ein halogenhaltiges Gas und/oder ein inertes Gas beinhaltet, wird in die Kammer eingebracht. Das halogenhaltige Gas kann Kohlenstofftetrafluorid (CF4), Wasserstoffbromid (HBr), Chlorgas (Cl2) und/oder eine Kombination derselben beinhalten. In entsprechenden Ausführungsformen weist das halogenhaltige Gas eine Menge von wenigstens etwa 10 Gewichtsprozent basierend auf dem Gesamtgewicht des ersten Quellengases auf. Das inerte Gas kann Stickstoff(N2)-Gas, Helium(He)-Gas, Neon(Ne)-Gas, Argon(Ar)-Gas und/oder eine Kombination derselben beinhalten. Der Plasmaätzprozess kann unter im Wesentlichen den gleichen Bedingungen wie jenen eines normalen Prozesses zum Ätzen einer Metalloxidschicht durchgeführt werden.
  • In 2 kann die Linienbreite des unteren Teils einer vorläufigen Metalloxidschichtstruktur 106 größer als jene des oberen Teils wenigstens aufgrund der Charakteristika des Ätzprozesses sein. In entsprechenden Ausführungsformen nimmt die Linienbreite der vorläufigen Metalloxidschichtstruktur 106 in einer vertikalen Abwärtsrichtung von der Oberseite der Metalloxidschicht aus graduell zu. Wenn die Linienbreite des unteren Teils der vorläufigen Metalloxidschichtstruktur 106 größer ist, kann das überlappende Gebiet der vorläufigen Metalloxidschichtstruktur 106 und des Substrats 100 zunehmen, was einen nachteiligen Einfluss auf den Integrationsgrad eines Speicherbauelements haben kann. Außerdem kann ein Ätzrückstand von der Metalloxidschicht 102 auf der Seitenwand der vorläufigen Metalloxidschichtstruktur 106 verbleiben, und der Ätzrückstand kann eine Leitfähigkeit aufweisen.
  • Bezugnehmend auf 3 wird ein Plasmaprozess an der vorläufigen Metalloxidschichtstruktur 106 durchgeführt, um eine Metalloxidschichtstruktur 110 zu bilden. Die Linienbreite des unteren Teils der Metalloxidschichtstruktur 110 kann abnehmen.
  • In entsprechenden Ausführungsformen wird der Ätzprozess in einer Kammer durchgeführt. In entsprechenden Ausführungsformen wird der Plasmaprozess in der gleichen Kammer durchgeführt, in der die vorläufige Metalloxidschichtstruktur 106 gebildet wird.
  • Ein zweites Quellengas kann in der Kammer bereitgestellt werden. Das zweite Quellengas kann ein halogenhaltiges Gas und/oder ein inertes Gas beinhalten. Das halogenhaltige Gas kann Kohlenstofftetrafluorid (CF4), Wasserstoffbromid (HBr) oder Chlorgas (Cl2) und/oder eine Kombination derselben beinhalten. In entsprechenden Ausführungsformen weist das halogenhaltige Gas eine Menge von etwa 0,1 Gewichtsprozent bis etwa 10 Gewichtsprozent basierend auf dem Gesamtgewicht des zweiten Quellengases auf. In entsprechenden Ausführungsformen beinhaltet das inerte Gas Helium(He)-Gas, Neon(Ne)-Gas, Argon(Ar)-Gas, Krypton(Kr)-Gas, Xenon(Xe)-Gas, Radon(Rn)-Gas und/oder eine Kombination derselben. Das zweite Quellengas kann des Weiteren Wasserstoff (H2), Stickstoff (N2), Sauerstoff (O2) und/oder eine Kombination derselben beinhalten.
  • Die Temperatur der Kammer kann bei etwa 0°C bis etwa 300°C gehalten werden, und der Druck kann bei etwa 1 mTorr bis etwa 100 mTorr gehalten werden. Ein Vorspannungspegel der Kammer kann bei etwa 0 W bis etwa 500 W gehalten werden. Unter diesen Bedingungen kann die vorläufige Metalloxidschichtstruktur 106 durch den Plasmaprozess unter Verwendung des zweiten Quellengases wenigstens teilweise geätzt werden. In entsprechenden Ausführungsformen wird ein anisotroper Sputterprozess unter Verwendung eines inerten Gases durchgeführt, um die vorläufige Metalloxidschichtstruktur 106 wenigstens teilweise zu ätzen, um die Metalloxidschichtstruktur 110 zu bilden. Während des Ätzprozesses kann der untere Teil der vorläufigen Metalloxidschichtstruktur 106 aufgrund der Charakteristika des anisotropen Sputterprozesses mehr als der obere Teil geätzt werden. Daher kann der untere Teil der gebildeten Metalloxidschichtstruktur 110 nach der Durchführung des Ätzprozesses an der vorläufigen Metalloxidschichtstruktur 106 verringert sein.
  • In entsprechenden Ausführungsformen erleichtert das zweite Quellengas, welches das halogenhaltige Gas beinhaltet, den Ätzprozess der vorläufigen Metalloxidschichtstruktur 106. Die Menge des halogenhaltigen Gases kann etwa 0,1 Gewichtsprozent bis etwa 10 Gewichtsprozent basierend auf dem Gesamtgewicht des zweiten Quellengases betragen. Wenn die Menge des halogenhaltigen Gases 10,0 Gewichtsprozent basierend auf dem Gesamtgewicht des zweiten Quellengases übersteigt, kann die vorläufige Metalloxidschichtstruktur 106 überätzt werden.
  • Nach der Durchführung des Ätzprozesses kann die Linienbreite des unteren Teils der Metalloxidschichtstruktur 110 abnehmen, und der Ätzrückstand 108 kann entfernt werden. Außerdem kann die Möglichkeit einer Kontamination während eines Transfers des Substrats 100 und der Prozessdauer mittels Durchführens des Plasmaprozesses in-situ reduziert werden.
  • Die 4 bis 9 veranschaulichen ein Verfahren zur Bildung eines Halbleiterbauelements, zum Beispiel eines Flash-Speicherbauelements, unter Verwendung eines Verfahrens zur Bildung einer Metalloxidschichtstruktur 110 gemäß den 1 bis 3. Wie im Folgenden erläutert, kann das Verfahren zur Bildung einer Metalloxidschicht gemäß den 1 bis 3 in entsprechenden Ausführungsformen dazu verwendet werden, die Blockierschichtstruktur zu bilden.
  • Bezugnehmend auf 4 wird ein aktiver Bereich durch Bilden einer Isolationsschichtstruktur 202 in dem oberen Teil eines Substrats 200 definiert. Das Substrat 200 kann ein Halbleitersubstrat beinhalten, wie ein Siliciumsubstrat oder ein Germaniumsubstrat, zum Beispiel ein Silicium auf-Isolator(SOI)-Substrat oder ein Germanium-auf-Isolator(GOI)-Substrat. In entsprechenden Ausführungsformen wird ein Siliciumsubstrat verwendet.
  • Nachstehend wird der Prozess zur Bildung der Isolationsschichtstruktur 202 erläutert. Auf dem Substrat 200 kann eine Kontaktstellenoxidschicht (in 4 nicht gezeigt) gebildet werden. Auf der Kontaktstellenoxidschicht kann eine erste Maske (nicht gezeigt in 4) gebildet werden. In entsprechenden Ausführungsformen beinhaltet die Kontaktstellenoxidschicht Siliciumoxid und wird durch einen thermischen Oxidationsprozess und/oder einen CVD-Prozess gebildet. Die erste Maske kann Siliciumnitrid beinhalten und kann durch einen CVD-Prozess gebildet werden. In entsprechenden Ausführungsformen werden eine Kontaktstellenoxidschichtstruktur (in 4 nicht gezeigt) und ein Graben (in 4 nicht gezeigt) durch teilweises Ätzen der Kontaktstellenoxidschicht und des Substrats 200 unter Verwendung der ersten Maske als einer Ätzmaske gebildet. Der Graben kann so gebildet werden, dass er sich entlang der ersten Richtung erstreckt.
  • Eine Isolationsschicht wird gebildet, um wenigstens teilweise den Graben zu füllen. Ein oberer Teil der Isolationsschicht wird poliert, um die Isolationsschichtstruktur 202 so zu bilden, dass sie wenigstens teilweise die Oberseite der ersten Maske freilegt. Die Isolationsschichtstruktur 200 kann sich entlang der ersten Richtung erstrecken. In entsprechenden Ausführungsformen erstreckt sich der aktive Bereich entlang der ersten Richtung und ist durch die Isolationsschichtstruktur 202 definiert. Nach der Bildung der Isolationsschichtstruktur 202 können die erste Maske und die Kontaktstellenoxidschichtstruktur entfernt werden.
  • In einer weiteren Ausführungsform ist es möglich, dass die Kontaktstellenoxidschichtstruktur und die erste Maskenstruktur nach der Bildung der Isolationsschichtstruktur 202 nicht entfernt werden. Die Kontaktstel lenoxidschichtstruktur kann als Tunnelisolationsschichtstruktur dienen, und die erste Maskenstruktur kann als Ladungseinfangschichtstruktur dienen. In entsprechenden Ausführungsformen werden die Kontaktstellenoxidschichtstruktur und die erste Maskenstruktur entfernt, wenn sie während des Ätzprozesses geschädigt werden.
  • Bezugnehmend auf 5 wird die Oberseite des Substrats 200 durch die Isolationsschichtstruktur 202 freigelegt. Eine Tunnelisolationsschichtstruktur 204 und eine Ladungseinfangschichtstruktur 206 werden sequentiell auf der Oberseite des Substrats 200 gestapelt.
  • Die Tunnelisolationsschichtstruktur 204 kann ein Oxid wie Siliciumoxid beinhalten, und die Tunnelisolationsschichtstruktur 204 kann durch einen thermischen Oxidationsprozess und/oder einen CVD-Prozess gebildet werden. Während des thermischen Oxidationsprozesses wird die Oberseite des Substrats 200 thermisch oxidiert, um eine Siliciumoxidschicht zu bilden, die als Tunnelisolationsschichtstruktur 204 dient. In entsprechenden Ausführungsformen wird die Tunnelisolationsschichtstruktur 204 ohne einen Ätzprozess gebildet.
  • Auf der Tunnelisolationsschichtstruktur 204 und der Isolationsschichtstruktur 202 wird eine Ladungseinfangschicht gebildet, um den durch die Isolationsschichtstruktur 202 definierten Zwischenraum zu füllen. Siliciumnitrid oder siliciumreiches Oxid können zur Bildung der Ladungseinfangschicht verwendet werden. Die Ladungseinfangschicht kann durch Verwenden eines CVD-Prozesses gebildet werden. Ein Teil der Ladungseinfangschicht kann poliert werden, um die Oberseite der Isolationsstruktur 202 freizulegen und die Ladungseinfangschichtstruktur 206 zu bilden.
  • Die Tunnelisolationsschichtstruktur 204 und die Ladungseinfangschichtstruktur 206 werden auf dem aktiven Bereich gebildet. Die Tunnelisolati onsschichtstruktur 204 und die Ladungseinfangschichtstruktur 206 können eine Streifenform bilden, die sich entlang der ersten Richtung erstreckt.
  • Bezugnehmend auf 6 wird eine Blockierschicht 208 auf der Isolationsschichtstruktur 202 und der Ladungseinfangschichtstruktur 206 gebildet. Die Blockierschichtstruktur 208 wird unter Verwendung eines Oxids wie Siliciumoxid oder Metalloxid gebildet. Das Metalloxid kann Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Zirkoniumoxid (ZTO2), Hafniumsilicat (HfSiO), Lanthanaluminat (LaAlO) und/oder eine Kombination derselben beinhalten. Die Blockierschichtstruktur 208 kann durch einen CVD-Prozess und/oder einen ALD-Prozess gebildet werden. In einer weiteren Ausführungsform wird die Blockierschichtstruktur 208 durch einen Prozess gebildet, der im Wesentlichen der gleiche wie jener des Prozesses der Bildung der Metalloxidschicht 102 in 1 ist. In entsprechenden Ausführungsformen kann die Blockierschichtstruktur PZT (Pb(Zr, Ti)O3), SBT (SrBi2Ti2O9), BST (Ba(Sr, Ti)O3) und oder eine Kombination derselben beinhalten.
  • Bezugnehmend auf 7 wird eine leitfähige Schicht 214 auf der Blockierschicht 208 gebildet. Die leitfähige Schicht 214 kann durch Verwendung von Polysilicium dotiert mit Störstellen, eines Metalls, eines Metallsilicids, eines Metallnitrids und/oder einer Kombination derselben gebildet werden. Die leitfähige Schicht 214 kann durch einen CVD-Prozess und/oder einen physikalischen Gasphasenabscheidungs(PVD)-Prozess gebildet werden. In entsprechenden Ausführungsformen werden eine Tantalnitridschicht 210 und eine Wolframschicht 212 sequentiell gestapelt, um die leitfähige Schicht 214 zu bilden
  • Bezugnehmend auf 8 wird eine zweite Maske 216 auf der leitfähigen Schicht 214 gebildet. Die zweite Maske 216 wird durch Verwenden eines Nitrids wie Siliciumnitrid gebildet, und sie kann eine Streifenform aufweisen, die sich entlang einer zweiten Richtung erstreckt, die im Wesentlichen senkrecht zu der ersten Richtung ist. Die leitfähige Schicht 214 und die Blockierschicht 208 werden unter Verwendung der zweiten Maske 216 als Ätzmaske teilweise geätzt, um eine leitfähige Schichtstruktur 224 und eine vorläufige Blockierschichtstruktur 218 zu bilden. In einer weiteren Ausführungsform werden die leitfähige Schicht 214 und die Blockierschicht 208 durch einen Plasmaätzprozess geätzt. Der Plasmaätzprozess kann als der erste Plasmaprozess bezeichnet werden.
  • Der erste Plasmaprozess kann in einer Kammer durchgeführt werden. Ein erstes Quellengas, das ein halogenhaltiges Gas und/oder ein inertes Gas beinhaltet, kann in die erste Kammer eingebracht werden. Das halogenhaltige Gas kann Kohlenstofftetrafluorid (CF4), Wasserstoffbromid (HBr) oder Chlorgas (Cl2) und/oder eine Kombination derselben beinhalten. Die Menge des halogenhaltigen Gases kann wenigstens etwa 10 Gewichtsprozent basierend auf dem Gesamtgewicht des ersten Quellengases betragen. Das inerte Gas kann Stickstoff(N2)-Gas, Helium(He)-Gas, Neon(Ne)-Gas, Argon(Ar)-Gas und/oder eine Kombination derselben beinhalten. Die leitfähige Schicht 214 und die Blockierschicht 208 können wenigstens teilweise unter Verwendung des ersten Quellengases geätzt werden. Während des Ätzprozesses kann die leitfähige Schicht 214 geätzt werden, um die leitfähige Schichtstruktur 224 mit einer Seitenwand zu bilden, die im Wesentlichen senkrecht zu dem Substrat 200 ist. Die Blockierschicht 208 kann geätzt werden, um die vorläufige Blockierschichtstruktur 218 zu bilden, wobei die zweite Maske 216 und die leitfähige Schichtstruktur 224 als Ätzmaske verwendet werden. Die Linienbreite der Seitenwände der vorläufigen Blockierschichtstruktur 218 können in einer vertikalen Abwärtsrichtung von der Oberseite aus graduell zunehmen.
  • Ein Ätzrückstand von der Bildung der leitfähigen Schichtstruktur 224 kann auf den Seitenwänden der vorläufigen Blockierschichtstruktur 218 verbleiben. Der verbliebene geätzte Teil kann als Ätzrückstand bezeichnet werden. Wenn der Ätzrückstand eine Leitfähigkeit aufweist, kann er einen nachteiligen Einfluss auf die Zuverlässigkeit der Blockierschichtstruktur 218 haben.
  • Bezugnehmend auf 9 wird ein zweiter Plasmaätzprozess an der vorläufigen Blockierschichtstruktur 218 durchgeführt, um eine Blockierschichtstruktur 226 zu bilden. Die Linienbreite des unteren Teils der Blockierschichtstruktur 226 kann verringert sein. Der zweite Plasmaprozess kann in einer zweiten Kammer durchgeführt werden. In einer weiteren Ausführungsform kann der zweite Plasmaprozess in der gleichen Kammer durchgeführt werden, in welcher der erste Plasmaprozess durchgeführt wird.
  • Ein zweites Quellengas wird in die zweite Kammer eingebracht. Das zweite Quellengas kann ein halogenhaltiges Gas und/oder ein inertes Gas beinhalten. Das halogenhaltige Gas kann Kohlenstofftetrafluorid (CF4), Wasserstoffbromid (HBr), Chlorgas (Cl2) und/oder eine Kombination derselben beinhalten. Die Menge des halogenhaltigen Gases kann etwa 0,1 Gewichtsprozent bis etwa 10 Gewichtsprozent basierend auf dem Gesamtgewicht des zweiten Quellengases betragen. Das inerte Gas kann Helium(He)-Gas, Neon(Ne)-Gas, Argon(Ar)-Gas, Krypton(Kr)-Gas, Xenon(Xe)-Gas, Radon(Rn)-Gas und/oder eine Kombination derselben beinhalten. Das zweite Quellengas kann des Weiteren Wasserstoff (H2), Stickstoff (N2), Sauerstoff (O2) und/oder eine Kombination derselben beinhalten.
  • In entsprechenden Ausführungsformen wird die Temperatur der zweiten Kammer bei etwa 0°C bis etwa 300°C gehalten, und der Druck der zwei ten Kammer kann bei etwa 1 mTorr bis etwa 100 mTorr gehalten werden. Ein Vorspannungspegel kann etwa 0 W bis etwa 500 W sein.
  • In einer weiteren Ausführungsform kann wenigstens ein Teil der vorläufigen Blockierschichtstruktur 218 unter Verwendung des zweiten Quellengases zur Bildung der Blockierschichtstruktur 226 geätzt werden. Während des Ätzprozesses kann der auf der Seitenwand der vorläufigen Blockierschichtstruktur 218 verbliebene Ätzrückstand entfernt werden. Der Ätzprozess kann im Wesentlichen der gleiche wie der in 1 bis 3 dargestellte Ätzprozess sein.
  • Die leitfähige Schichtstruktur 224 und die Blockierschichtstruktur 226 werden so auf der Tunnelisolationsschichtstruktur 204 und der Ladungseinfangschichtstruktur 206 gebildet. In einigen Ausführungsformen können sich die leitfähige Schichtstruktur 224 und die Blockierschichtstruktur 226 entlang der ersten Richtung erstrecken, und in weiteren Ausführungsformen können sie sich entlang der zweiten Richtung erstrecken, die im Wesentlichen senkrecht zu der ersten Richtung ist.
  • Die Linienbreite des unteren Teils der Blockierschichtstruktur 226 kann geringer als jene der vorläufigen Blockierschichtstruktur 218 sein, und somit kann das Halbleiterbauelement mit der Blockierschichtstruktur 226 einen höheren Integrationsgrad aufweisen. Außerdem kann der Ätzrückstand auf der Seitenwand der vorläufigen Blockierschichtstruktur 218 entfernt werden, um die Zuverlässigkeit des Halbleiterbauelements zu verbessern.
  • In entsprechenden Ausführungsformen können der erste und der zweite Plasmaprozess in-situ durchgeführt werden, um Kontaminationen während des Transfers zu reduzieren und/oder die Prozessdauer zu reduzieren.
  • Die Blockierschichtstruktur 226, die leitfähige Schichtstruktur 224 und/oder die zweite Maskenstruktur 216 können als Ätzmasken zum Ätzen der Ladungseinfangschichtstruktur 206 verwendet werden, und der Ätzprozess kann zu einer Inselform führen. Nach der Durchführung des Ätzprozesses können die Ladungseinfangschichtstrukturen 206 eine Mehrzahl von Strukturteilen aufweisen, die voneinander isoliert sein können. Demzufolge kann verhindert werden, dass Elektronen oder Löcher, die in einem Ladungseinfangschichtstrukturteil 206 gespeichert sind, zu einem anderen Ladungseinfangschichtstrukturteil 206 wandern.
  • Auf einem Teil des Substrats 200 können dort, wo die Ladungseinfangschichtstruktur 206 gebildet wird, Störstellen implantiert werden. Die implantierten Störstellen können einen Source-/Drainbereich bilden. Während des Implantationsprozesses kann die Tunnelisolationsschichtstruktur 204 das Substrat 200 schützen.
  • Als ein Ergebnis beinhaltet ein auf dem Substrat 200 ausgebildetes Flash-Speicherbauelement vom Typ mit floatender Einfangstelle die Tunnelisolationsschichtstruktur 204, die Ladungseinfangschichtstruktur 206, die Blockierschichtstruktur 226, die leitfähige Schichtstruktur 224 und den Soruce-/Drainbereich.
  • In entsprechenden Ausführungsformen kann so die gemäß dem in den 1 bis 3 dargestellten Verfahren präparierte Metalloxidschicht als eine Blockierschichtstruktur eines nichtflüchtigen Speicherbauelements verwendet werden. Die Blockierschichtstruktur kann durch Verwendung eines Plasmaätzprozesses gebildet werden, der ein Quellengas verwendet, das ein halogenhaltiges Gas und/oder ein inertes Gas beinhaltet. Während des Ätzprozesses kann der Ätzrückstand auf der Seitenwand der Metalloxidschicht entfernt werden, und die Zuverlässigkeit eines Halbleiterbauelements kann verbessert werden.
  • In entsprechenden Ausführungsformen werden das Bilden der vorläufigen Blockierschichtstruktur, der ersten leitfähigen Schichtstruktur und der Blockierschichtstruktur in-situ durchgeführt.
  • In entsprechenden Ausführungsformen werden eine oder mehrere leitfähige Schichten vor dem Bilden der vorläufigen Blockierschichtstruktur gebildet. Außerdem kann eine zweite leitfähige Schicht vor dem Bilden der vorläufigen Blockierschichtstruktur gebildet werden. Die zweite leitfähige Schicht kann Platin (Pt), Iridium (Ir), Palladium (Pd), Ruthenium (Ru) und/oder eine Kombination derselben beinhalten.
  • Die 10 bis 20 veranschaulichen ein Verfahren zur Bildung eines ferroelektrischen Speicherbauelements unter Verwendung des Verfahrens zur Bildung der Metalloxidschicht 102 in den 1 bis 3. Bezugnehmend auf 10 wird ein aktiver Bereich durch Bilden einer Isolationsschicht 302 in dem oberen Teil eines Substrats 300 definiert. Das Substrat 300 kann ein Halbleitersubstrat wie ein Siliciumsubstrat oder ein Germaniumsubstrat beinhalten, wie ein Silicium-auf-Isolator(SOI)-Substrat oder ein Germanium-auf-Isolator(GOI)-Substrat. Die Isolationsschicht 302 kann durch einen Isolationsprozess mit flachem Graben (STI-Prozess) gebildet werden. Der Prozess zur Bildung der Isolationsschicht 302 kann im Wesentlichen der gleiche wie der in 4 dargestellte Prozess sein.
  • Bezugnehmend auf 11 werden eine Gateisolationsschicht und eine erste leitfähige Schicht sequentiell auf dem Substrat 300 gebildet. Die Gateisolationsschicht kann unter Verwendung eines Oxids wie Siliciumoxid gebildet werden, und sie kann durch einen thermischen Oxidationsprozess und/oder einen CVD-Prozess gebildet werden. Silicium dotiert mit Störstellen, ein Metall, ein Metallsilicid, ein Metallnitrid und/oder eine Kombination derselben können zur Bildung der ersten leitfähigen Schicht verwendet werden. Die erste leitfähige Schicht kann durch einen CVD-Prozess und/oder einen PVD-Prozess gebildet werden.
  • Auf der ersten leitfähigen Schicht wird eine erste Maske 303 gebildet, um die erste leitfähige Schicht wenigstens teilweise freizulegen. Die erste Maske 303 kann ein Nitrid wie Siliciumnitrid beinhalten. Wenn die erste Maske 303 als Ätzmaske verwendet wird, werden die erste leitfähige Schicht und die Gateisolationsschicht geätzt, um eine Gatestruktur zu bilden, die eine erste leitfähige Struktur 306 und eine Gateisolationsstruktur 304 beinhaltet.
  • Bezugnehmend auf 12 wird ein Source-/Drainbereich 308 durch Implantieren von Störstellen auf einem freigelegten Teil des Substrats gebildet, der durch die Gatestruktur freigelassen wird. Auf der Seitenwand der Gatestruktur kann ein Abstandshalter 310 gebildet werden. Ein Nitrid wie Siliciumnitrid kann zur Bildung des Abstandshalters 310 verwendet werden.
  • In dem Source-/Drainbereich 308 kann eine schwach dotierte Drainstruktur (LDD-Struktur) durch Implantieren von Störstellen auf einer durch den Abstandshalter 310 freigelegten Fläche des Substrats 300 gebildet werden. So wird ein Transistor 312, der die Gatestruktur und/oder den Source-/Drainbereich 308 beinhaltet, auf dem Substrat 300 gebildet.
  • Bezugnehmend auf 13 wird eine erste isolierende Zwischenschicht auf dem Substrat 300 gebildet, um den Transistor 312 zu bedecken. Die erste isolierende Zwischenschicht kann unter Verwendung eines Oxids mit guten Füllcharakteristika gebildet werden. Das Oxid kann undotiertes Silikatglas (USG), undotiertes O3-Tetraethylorthosilicatglas (O3-TEOS-USG) oder Oxid aus einem Plasma hoher Dichte (HDP-Oxid) und/oder eine Kombination derselben beinhalten.
  • Aus der ersten isolierenden Zwischenschicht wird eine erste isolierende Zwischenschichtstruktur 314 gebildet, um eine erste und eine zweite Kontaktöffnung bereitzustellen, um den Source-/Drainbereich 308 wenigstens teilweise freizulegen. Nachfolgend wird eine zweite leitfähige Schicht bereitgestellt, um die erste und die zweite Kontaktöffnung zu füllen. Nachfolgend wird der obere Teil der zweiten leitfähigen Schicht poliert, um die erste isolierende Zwischenschichtstruktur 314 wenigstens teilweise freizulegen. Demzufolge werden ein erster Kontakt 316a und ein zweiter Kontakt 316b gebildet, und sie gehen durch die erste isolierende Zwischenschichtstruktur 314 hindurch, um eine elektrische Verbindung zu dem Source-/Drainbereich 308 herzustellen.
  • Eine Bitleitung (in 13 nicht gezeigt) kann durch den ersten Kontakt 316a mit dem Sourcebereich des Source-/Drainbereichs 308 elektrisch verbunden werden, und ein Kondensator kann durch den zweiten Kontakt 316b mit einem Drainbereich des Source-/Drainbereichs 308 elektrisch verbunden werden.
  • Bezugnehmend auf 14 wird eine zweite isolierende Zwischenschicht auf der Oberfläche der ersten isolierenden Zwischenschichtstruktur 314, dem ersten und dem zweiten Kontakt 316a und 316b gebildet. Eine zweite isolierende Zwischenschichtstruktur 318 wird aus der zweiten isolierenden Zwischenschicht gebildet, um den ersten Kontakt 316a durch eine Öffnung wenigstens teilweise freizulegen. Nachfolgend wird die Öffnung mit einer dritten leitfähigen Schicht gefüllt. Dann wird die dritte leitfähige Schicht poliert, um die zweite isolierende Zwischenschichtstruktur 318 wenigstens teilweise freizulegen und eine Bitleitung zu bilden.
  • Außerdem wird eine dritte isolierende Zwischenschicht auf der Oberfläche der zweiten isolierenden Zwischenschichtstruktur 318 und der Bitlei tung gebildet. Dann wird eine dritte isolierende Zwischenschichtstruktur 320 aus der dritten isolierenden Zwischenschicht gebildet, um den zweiten Kontakt 316b durch eine dritte Kontaktöffnung freizulegen. Nachfolgend wird eine vierte leitfähige Schichtstruktur 320 gebildet, um die dritte Kontaktöffnung zu füllen. Wenigstens ein Teil der vierten leitfähigen Schicht wird entfernt, bis eine Kontaktstelle 322 gebildet ist, um die Oberfläche der dritten isolierenden Zwischenschichtstruktur 320 wenigstens teilweise freizulegen.
  • Bezugnehmend auf 15 wird auf der Kontaktstelle 322 und der dritten isolierenden Zwischenschichtstruktur 320 eine untere Elektrodenschicht 324 für einen Kondensator gebildet. Die untere Elektrodenschicht 324 kann unter Verwendung eines Metalls, eines Metallnitridmaterials und/oder einer Kombination derselben gebildet werden. Die untere Elektrodenschicht 324 kann durch einen CVD-Prozess, einen Sputterprozess, einen Pulslaserdepositions(PLD)-Prozess und/oder einen ALD-Prozess gebildet werden.
  • Bezugnehmend auf 16 wird eine ferroelektrische Schicht 326 auf der unteren Elektrodenschicht 324 gebildet. Die ferroelektrische Schicht 326 kann unter Verwendung eines ferroelektrischen Materials wie PZT (Pb(Zr, Ti)O3), SBT (SrBi2Ti2O9), BST (Ba(Sr, Ti)O3), Wismuthlanthantitanat (Bi(La, Ti)O3); BLT), Bleilanthanzirkoniumtitanat (Pb(La, Zr)TiO3; PLZT) und/oder einer Kombination derselben gebildet werden. In einer weiteren Ausführungsform wird die ferroelektrische Schicht 326 unter Verwendung eines ferroelektrischen Materials wie PZT, SBT, BST, BIT oder PLZT gebildet, das mit Störstellen wie Calcium (Ca), Lanthan (La, Mangan (Mn) und/oder Wismuth (Bi) dotiert ist. In noch einer weiteren Ausführungsform wird die ferroelektrische Schicht 326 unter Verwendung eines Metalloxids gebildet, wie Titanoxid (TiOx), Tantaloxid (TaOx), Aluminiumoxid (AlOx), Zinkoxid (ZnOx), Hafniumoxid (HfOx) und/oder einer Kombination derselben. Die ferroelektrische Schicht 326 kann durch einen MOCVD-Prozess, einen Sol-Gel-Prozess, einen Flüssigphasenepitaxie(LPE)-Prozess und/oder einen ALD-Prozess gebildet werden.
  • Bezugnehmend auf 17 wird eine obere Elektrode 328 auf der ferroelektrischen Schicht 326 gebildet. Die obere Elektrode 328 kann unter Verwendung eines Metalls gebildet werden, wie Iridium (Ir), Platin (Pt), Ruthenium (Ru), Palladium (Pd), Gold (Au) und/oder einer Kombination derselben. In noch einer weiteren Ausführungsform wird die obere Elektrode 328 unter Verwendung eines Metalloxids gebildet, wie Iridiumoxid (IrOx), Strontiumrutheniumoxid (SrRuOx; SRO), Strontiumtitanoxid (SrTiO3; STO), Lanthannickeloxid (LaNiO3; LNO), Calciumrutheniumoxid (CaRuO3; CRO) und/oder einer Kombination derselben. Die obere Elektrode 328 kann durch einen PVD-Prozess, einen CVD-Prozess, einen ALD-Prozess und/oder einen PLD-Prozess gebildet werden.
  • Bezugnehmend auf 18 wird eine zweite Maskenstruktur 330 auf der oberen Elektrode 328 gebildet. Die zweite Maskenstruktur 330 kann ein Nitrid wie Siliciumnitrid beinhalten. Die zweite Maskenstruktur 330 wird als Ätzmaske verwendet, und dann werden die obere Elektrodenschicht 328 und die ferroelektrische Schicht 326 teilweise geätzt, um eine obere Elektrode 332 und eine vorläufige ferroelektrische Schichtstruktur 334 zu bilden. Die obere Elektrodenschicht 328 und die ferroelektrische Schicht 326 können durch einen Plasmaätzprozess teilweise geätzt werden, was als ein erster Plasmaätzprozess bezeichnet werden kann.
  • Der erste Plasmaätzprozess kann in einer ersten Kammer durchgeführt werden. Ein erstes Quellengas, das ein halogenhaltiges Gas und/oder ein inertes Gas beinhaltet, kann in die Kammer eingebracht werden. Das halogenhaltige Gas kann Kohlenstofftetrafluorid (CF4), Wasserstoffbromid (HBr) oder Chlorgas (Cl2) und/oder eine Kombination derselben beinhalten. Die Menge des halogenhaltigen Gases kann mehr als etwa 10 Gewichtsprozent basierend auf dem Gesamtgewicht des ersten Quellengases betragen. Das inerte Gas kann Stickstoff(N2)-Gas, Hellum(He)-Gas, Neon(Ne)-Gas, Argon(Ar)-Gas und/oder eine Kombination derselben beinhalten. Die obere Elektrodenschicht 328 und die ferroelektrische Schicht 326 werden so unter Verwendung des ersten Quellengases in der ersten Kammer geätzt. Das erste Quellengas wird verwendet, um den ersten Plasmaprozess zur Bildung der oberen Elektrode 332 durchzuführen, so dass ein vertikales Profil derselben im Wesentlichen senkrecht zu dem Substrat 300 ist. Die ferroelektrische Schicht 326 wird geätzt, um eine vorläufige ferroelektrische Schichtstruktur 334 zu bilden, wobei die zweite Maske 330 und die obere Elektrode 332 als Ätzmaske verwendet werden. Eine Linienbreite der vorläufigen ferroelektrischen Schichtstruktur 334 nimmt in einer vertikalen Abwärtsrichtung, d. h. in einer Richtung parallel zu der Senkrechten einer Oberflächenebene des Substrats 300, von der Oberseite der vorläufigen ferroelektrischen Schichtstruktur 334 graduell zu, was zu einer geneigten Seitenwand bezüglich des Substrats 300 führt.
  • Wenn die obere Elektrodenschicht 328 geätzt wird, um die obere Elektrode 332 zu bilden, kann ein Teil derselben auf der Seitenwand der vorläufigen ferroelektrischen Schichtstruktur 334 verbleiben, was als ein Ätzrückstand bezeichnet werden kann. Der Ätzrückstand kann ein Polymer mit Leitfähigkeit sein und sollte reduziert werden.
  • Bezugnehmend auf 19 wird ein zweiter Plasmaätzprozess an der vorläufigen ferroelektrischen Schichtstruktur 334 durchgeführt, um eine ferroelektrische Schichtstruktur 336 zu bilden. Die Linienbreite eines unteren Teils der ferroelektrischen Schichtstruktur 336 nimmt durch den zweiten Plasmaätzprozess ab. Der zweite Plasmaätzprozess wird in einer zweiten Kammer durchgeführt. Alternativ kann der zweite Plasmaprozess in-situ in der ersten Kammer durchgeführt werden, in welcher der erste Plasmaprozess durchgeführt wird.
  • In der Kammer wird ein zweites Quellengas bereitgestellt. Das zweite Quellengas kann ein halogenhaltiges Gas und/oder ein inertes Gas beinhalten. Das halogenhaltige Gas kann Kohlenstofftetrafluorid (CF4), Wasserstoffbromid (HBr) oder Chlorgas (Cl2) und/oder eine Kombination derselben beinhalten. Die Menge des halogenhaltigen Gases kann etwa 0,1 Gewichtsprozent bis etwa 10 Gewichtsprozent basierend auf dem Gesamtgewicht des zweiten Quellengases beinhalten. Das inerte Gas kann Helium(He)-Gas, Neon(Ne)-Gas, Argon(Ar)-Gas, Krypton(Kr)-Gas, Xenon(Xe)-Gas, Radon(Rd)-Gas und/oder eine Kombination derselben beinhalten. Das zweite Quellengas kann des Weiteren Wasserstoff (H2), Stickstoff (N2), Sauerstoff (O2) und/oder eine Kombination derselben beinhalten.
  • Die Temperatur der zweiten Kammer kann bei etwa 0°C bis etwa 300°C gehalten werden, und der Druck kann etwa bei 1 mTorr bis etwa 100 mTorr gehalten werden. Ein Vorspannungspegel der zweiten Kammer kann im Bereich von etwa 0 W bis etwa 500 W gehalten werden.
  • Wenigstens ein Teil der vorläufigen ferroelektrischen Schichtstruktur 334 wird so zur Bildung der ferroelektrischen Schichtstruktur 336 geätzt. Die Linienbreite eines unteren Teils der ferroelektrischen Schichtstruktur 336 ist kleiner als jene der vorläufigen ferroelektrischen Schichtstruktur 334, da wenigstens der auf einer Seitenwand der vorläufigen ferroelektrischen Schicht 334 verbleibende Ätzrückstand entfernt wird. Der Ätzprozess kann im Wesentlichen der gleiche wie der in 3 beschriebene sein.
  • Bezugnehmend auf 20 werden die zweite Maskenstruktur 330, die obere Elektrode 332 und die ferroelektrische Schichtstruktur 336 als Ätzmasken verwendet, um die untere Elektrodenschicht 324 zu ätzen und so eine untere Elektrode 338 zu bilden. Daher beinhaltet ein Kon densator des ferroelektrischen Speicherbauelements die untere Elektrode 338, die ferroelektrische Schichtstruktur 336 und die obere Elektrode 332.
  • In entsprechenden Ausführungsformen der Erfindung kann so eine Metalloxidschichtstruktur mit einem gewünschten vertikalen Profil durch einen Plasmaätzprozess unter Verwendung eines Quellengases gebildet werden, das ein halogenhaltiges Gas beinhaltet. Die Menge des halogenhaltigen Gases kann etwa 0,1 Gewichtsprozent bis etwa 10 Gewichtsprozent basierend auf dem Gesamtgewicht eines Quellengases betragen. Außerdem kann ein Ätzrückstand auf einer Seitenwand der Metalloxidschichtstruktur entfernt werden, um die Zuverlässigkeit eines Halbleiterbauelements zu verbessern. Die Metalloxidschichtstruktur kann als dielektrische Schicht dienen. Speziell kann sie eine ferroelektrische dielektrische Schichtstruktur bilden, die z. B. durch Verwenden eines Plasmaätzpozesses mit einem Quellengas gebildet werden kann, das ein halogenhaltiges Gas beinhaltet. Der Ätzprozess reduziert die Linienbreite des unteren Teils der ferroelektrischen dielektrischen Schichtstruktur. Während des Ätzprozesses kann der Ätzrückstand auf der Seitenwand der Metalloxidschichtstruktur entfernt werden, und die Zuverlässigkeit eines Halbleiterbauelements kann verbessert werden.
  • Die Metalloxidschichtstruktur kann so als eine dielektrische Schicht eines ferroelektrischen Speicherbauelements verwendet werden. Gemäß der Erfindung kann die Zuverlässigkeit des ferroelektrischen Speicherbauelements verbessert werden.

Claims (20)

  1. Verfahren zur Bildung einer Blockier- oder Metalloxidschichtstruktur (110) auf einem Substrat (100), das die folgenden Schritte umfasst: – Bereitstellen einer Blockier- oder Metalloxidschicht (102) auf einem Substrat (100), – Ätzen der Blockier- oder Metalloxidschicht, um eine vorläufige Blockier- oder Metalloxidschichtstruktur (106) bereitzustellen, wobei die Linienbreite der vorläufigen Blockier- oder Metalloxidschichtstruktur in einer vertikalen Abwärtsrichtung graduell zunimmt, und – Ätzen der vorläufigen Blockier- oder Metalloxidschichtstruktur, um die Blockier- oder Metalloxidschichtstruktur (110) derart zu bilden, dass die Linienbreite eines unteren Teils der vorläufigen Blockier- oder Metalloxidschichtstruktur verringert wird.
  2. Verfahren nach Anspruch 1, wobei das Ätzen der vorläufigen Blockier- oder Metalloxidschichtstruktur durch Verwenden eines Plasmaätzprozesses mit einem Quellengas durchgeführt wird.
  3. Verfahren nach Anspruch 2, wobei das Quellengas ein halogenhaltiges Gas, ein inertes Gas und/oder eine Kombination derselben beinhaltet.
  4. Verfahren nach Anspruch 3, wobei die Menge des halogenhaltigen Gases in einem Bereich von etwa 0,1 Gewichtsprozent bis etwa 10 Gewichtsprozent basierend auf dem Gesamtgewicht des Quellengases liegt.
  5. Verfahren nach Anspruch 3 oder 4, wobei das halogenhaltige Gas Kohlenstofftetrafluorid (CF4), Wasserstoffbromid (HBr), Chlorgas (Cl2) und/oder eine Kombination derselben beinhaltet.
  6. Verfahren nach einem der Ansprüche 3 bis 5, wobei das inerte Gas Heliumgas (He), Neongas (Ne), Argongas (Ar), Kryptongas (Kr), Xenongas (Xe), Radongas (Rn) und/oder eine Kombination derselben beinhaltet.
  7. Verfahren nach einem der Ansprüche 3 bis 6, wobei das Quellengas des Weiteren Wasserstoff (H2), Stickstoff (N2), Sauerstoff (O2) und/oder eine Kombination derselben beinhaltet.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Blockier- oder Metalloxidschicht ein oder mehrere Materialien mit einer hohen Dielektrizitätskonstante und/oder ein oder mehrere ferroelektrische Materialien beinhaltet.
  9. Verfahren nach Anspruch 8, wobei das Material mit der hohen Dielektrizitätskonstante Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Zirkoniumoxid (ZrO2), Tantaloxid (TaO2), Hafniumaluminat (HfAlO), Zirkoniumsilicat (ZrSiO), Hafniumsilicat (HfSiO), Lanthanaluminat (LaAlO) und/oder eine Kombination derselben beinhaltet.
  10. Verfahren nach Anspruch 8 oder 9, wobei das ferroelektrische Material Bleizirkonattitanat (Pb(Zr, Ti)O3, PZT), Strontiumwismuthtitanat (SrBi2Ti2O9, SBT), Bariumstrontiumtitanat (Ba(Sr, Ti)O3, BST) und/oder eine Kombination derselben beinhaltet.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das Ätzen der vorläufigen Blockier- oder Metalloxidschichtstruktur bei einer Temperatur in einem Bereich von etwa 0°C bis etwa 300°C unter einem Druck in einem Bereich von etwa 1 mTorr bis etwa 100 mTorr und bei einem Vorspannungspegel in einem Bereich von etwa 0 W bis etwa 500 W durchgeführt wird.
  12. Verfahren zur Herstellung eines Halbleiterbauelements, das die folgenden Schritte umfasst: – Bilden einer Blockier- oder Metalloxidschicht (208, 326) und einer ersten leitfähigen Schicht (214, 324) auf einem Substrat, – Ätzen der Blockier- oder Metalloxidschicht zur Bereitstellung einer vorläufigen Blockier- oder Metalloxidschichtstruktur (218, 334), wobei die Linienbreite der vorläufigen Blockier- oder Metalloxidschichtstruktur in einer vertikalen Abwärtsrichtung graduell zunimmt, – Ätzen der ersten leitfähigen Schicht zur Bereitstellung einer ersten leitfähigen Schichtstruktur (224, 332) und – Ätzen der vorläufigen Blockier- oder Metalloxidschichtstruktur zur Bereitstellung einer Blockier- oder Metalloxidschichtstruktur (226, 336) derart, dass die Linienbreite eines unteren Teils der vorläufigen Blockier- oder Metalloxidschichtstruktur verringert wird.
  13. Verfahren nach Anspruch 12, das des Weiteren das Bilden einer Tunnelisolationsschichtstruktur (204) und einer Ladungseinfangschichtstruktur (206) auf dem Substrat vor der Bildung der Blockier- oder Metalloxidschicht beinhaltet.
  14. Verfahren nach Anspruch 12 oder 13, wobei die erste leitfähige Schicht Polysilicium dotiert mit Störstellen, ein Metall, ein Metallsilicid, ein Metallnitrid und/oder eine Kombination derselben beinhaltet.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei die Blockier- oder Metalloxidschicht PZT (Pb(Zr, Ti)O3), SBT (SrBi2Ti2O9), BST (Ba(Sr, Ti)O3) und/oder eine Kombination derselben beinhaltet.
  16. Verfahren nach einem der Ansprüche 12 bis 15, das des Weiteren das Bilden einer zweiten leitfähigen Schicht (328) vor dem Ätzen der Blockier- oder Metalloxidschicht zur Bereitstellung der vorläufigen Blockier- oder Metalloxidschichtstruktur beinhaltet.
  17. Verfahren nach Anspruch 16, wobei die zweite leitfähige Schicht Platin (Pt), Iridium (Ir), Palladium (Pd), Ruthenium (Ru) und/oder eine Kombination derselben beinhaltet.
  18. Verfahren nach einem der Ansprüche 12 bis 17, wobei die Blockier- oder Metalloxidschichtstruktur gebildet wird, um als eine Blockierschichtstruktur oder eine dielektrische Struktur zu dienen.
  19. Verfahren nach einem der Ansprüche 12 bis 18, wobei das Ätzen der vorläufigen Blockier- oder Metalloxidschichtstruktur durch Verwenden eines Plasmaätzprozesses mit einem Quellengas durchgeführt wird, das ein halogenhaltiges Gas, ein inertes Gas und/oder eine Kombination derselben beinhaltet, wobei die Menge des halogenhaltigen Gases in einem Bereich von etwa 0,1 Gewichtsprozent bis etwa 10 Gewichtsprozent basierend auf dem Gesamtgewicht des Quellengases liegt.
  20. Verfahren nach einem der Ansprüche 12 bis 19, wobei das Ätzen der Metalloxidschicht zur Bereitstellung der vorläufigen Blockier- oder Metalloxidschichtstruktur, das Ätzen der ersten leitfähigen Schicht zur Bereitstellung der ersten leitfähigen Schichtstruktur und das Ätzen der vorläufigen Blockier- oder Metalloxidschicht struktur zur Bereitstellung der Blockier- oder Metalloxidschichtstruktur in-situ durchgeführt werden.
DE102008009476A 2007-02-15 2008-02-15 Verfahren zur Bildung einer Metalloxidschichtstruktur und Herstellung eines Halbleiterbauelements Withdrawn DE102008009476A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2007-15742 2007-02-15
KR1020070015742A KR20080076173A (ko) 2007-02-15 2007-02-15 금속 산화막 패턴 형성 방법 및 이를 이용한 반도체 소자의형성 방법

Publications (1)

Publication Number Publication Date
DE102008009476A1 true DE102008009476A1 (de) 2008-09-25

Family

ID=39707023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008009476A Withdrawn DE102008009476A1 (de) 2007-02-15 2008-02-15 Verfahren zur Bildung einer Metalloxidschichtstruktur und Herstellung eines Halbleiterbauelements

Country Status (5)

Country Link
US (1) US20080199975A1 (de)
JP (1) JP2008199030A (de)
KR (1) KR20080076173A (de)
CN (1) CN101303977A (de)
DE (1) DE102008009476A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921062B2 (en) 2002-07-23 2005-07-26 Advanced Technology Materials, Inc. Vaporizer delivery ampoule
US20080241805A1 (en) 2006-08-31 2008-10-02 Q-Track Corporation System and method for simulated dosimetry using a real time locating system
WO2011089647A1 (ja) * 2010-01-22 2011-07-28 株式会社 東芝 半導体装置及びその製造方法
US8785238B2 (en) 2010-07-01 2014-07-22 Panasonic Corporation Nonvolatile memory element and method for manufacturing same
WO2012005957A2 (en) 2010-07-07 2012-01-12 Advanced Technology Materials, Inc. Doping of zro2 for dram applications
CN102267811B (zh) * 2011-04-11 2013-07-31 山东女子学院 用于制备薄膜的化学式为SrBi2Ti2O9的铋层状结构铁电陶瓷材料的制备方法
CN103460383B (zh) * 2011-04-14 2016-01-06 松下电器产业株式会社 非易失性存储元件及其制造方法
GB201110585D0 (en) 2011-06-22 2011-08-03 Acal Energy Ltd Cathode electrode modification
US9443736B2 (en) 2012-05-25 2016-09-13 Entegris, Inc. Silylene compositions and methods of use thereof
US10475575B2 (en) 2012-12-03 2019-11-12 Entegris, Inc. In-situ oxidized NiO as electrode surface for high k MIM device
US10186570B2 (en) 2013-02-08 2019-01-22 Entegris, Inc. ALD processes for low leakage current and low equivalent oxide thickness BiTaO films
CN104143553A (zh) * 2013-05-07 2014-11-12 旺宏电子股份有限公司 记忆元件及其制造方法
JP6096902B2 (ja) * 2014-03-17 2017-03-15 株式会社東芝 半導体装置及び半導体装置の製造方法
JP6163446B2 (ja) * 2014-03-27 2017-07-12 株式会社東芝 半導体装置の製造方法
JP7066585B2 (ja) * 2018-09-19 2022-05-13 キオクシア株式会社 記憶装置
US12237172B2 (en) * 2022-05-17 2025-02-25 Tokyo Electron Limited Etch process for oxide of alkaline earth metal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368517B1 (en) * 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
US7374696B2 (en) * 2003-02-14 2008-05-20 Applied Materials, Inc. Method and apparatus for removing a halogen-containing residue
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications

Also Published As

Publication number Publication date
CN101303977A (zh) 2008-11-12
JP2008199030A (ja) 2008-08-28
KR20080076173A (ko) 2008-08-20
US20080199975A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
DE102008009476A1 (de) Verfahren zur Bildung einer Metalloxidschichtstruktur und Herstellung eines Halbleiterbauelements
DE102015213529B4 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
US8357585B2 (en) Semiconductor device and method of manufacturing the same
US20090224301A1 (en) Semiconductor memory device and method of manufacturing thereof
DE10228765A1 (de) Herstellen einer eingebetteten ferroelektrischen Speicherzelle
DE102015216902A1 (de) Verfahren, das einen Austausch einer Dummy-Gate-Struktur durch eine Gate-Struktur, die ein ferroelektrisches Material enthält, umfasst
JP2003273333A (ja) 多結晶メモリ構造およびその製造方法、これを用いた半導体メモリデバイス
JP2003142657A (ja) 強誘電体キャパシタおよび半導体装置
US6392265B2 (en) Semiconductor device
JP2009117768A (ja) 半導体記憶装置およびその製造方法
DE102021118301B4 (de) Grenzflächenschicht zum abschwächen des grösseneffekts einer speichervorrichtung
US6608339B2 (en) Ferroelectric memory element
DE10053171C2 (de) Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
KR100405146B1 (ko) 구조화된 금속 산화물 함유 층의 제조 방법
US6872618B2 (en) Methods of forming ferroelectric capacitors with metal oxide for inhibiting fatigue
DE60122872T2 (de) Verfahren zur herstellung von einer stapelkondensator-struktur und stapelkondensator
KR20000014388A (ko) 강유전체 메모리 커패시터 및 그 제조방법
DE19950540A1 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
JP4095582B2 (ja) 半導体装置及びその製造方法
DE102020134634B4 (de) Ferroelektrischer direktzugriffsspeicher (feram) mit gestapeltem ferroelektrischem film und verfahren zum ausbilden desselben
DE19929307C1 (de) Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
DE10328872A1 (de) Paraelektrisches Material für ein Halbleiterbauelement und Herstellungsverfahren desselben
EP1202332B1 (de) Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung
KR100443362B1 (ko) 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법
JPH11121696A (ja) 誘電体キャパシタの製造方法および半導体記憶装置の製造方法

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee