[go: up one dir, main page]

DE10053171C2 - Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus - Google Patents

Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus

Info

Publication number
DE10053171C2
DE10053171C2 DE10053171A DE10053171A DE10053171C2 DE 10053171 C2 DE10053171 C2 DE 10053171C2 DE 10053171 A DE10053171 A DE 10053171A DE 10053171 A DE10053171 A DE 10053171A DE 10053171 C2 DE10053171 C2 DE 10053171C2
Authority
DE
Germany
Prior art keywords
layer
metal oxide
containing layer
ferroelectric
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10053171A
Other languages
English (en)
Other versions
DE10053171A1 (de
Inventor
Arkalgud Sitaram
Christine Dehm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10053171A priority Critical patent/DE10053171C2/de
Priority to US10/012,166 priority patent/US20020061604A1/en
Publication of DE10053171A1 publication Critical patent/DE10053171A1/de
Application granted granted Critical
Publication of DE10053171C2 publication Critical patent/DE10053171C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10P14/6519
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10P14/6334
    • H10P14/69398

Landscapes

  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht gemäß Patentanspruch 1. Insbesondere bezieht sich die Erfindung dabei auf die Herstellung einer derartigen Schicht, die als ferroelektrisches oder paraelektrisches Kondensator­ material anstelle des Dielektrikums in einem Speicherkonden­ sator einer DRAM-Speicherzelle Verwendung findet.
Die in der Mikroelektronik hergestellten dynamischen Halblei­ terspeicher-Bauelemente (DRAMs) bestehen im wesentlichen aus einem Auswahl- oder Schalttransistor und einem Speicherkon­ densator, in welchem zwischen zwei Kondensatorplatten ein dielektrisches Material eingefügt ist. Als Dielektrikum wer­ den üblicherweise zumeist Oxid- oder Nitridschichten verwen­ det, die eine Dielektrizitätskonstante von maximal etwa 8 aufweisen. Zur Verkleinerung des Speicherkondensators sowie zur Herstellung von nicht-flüchtigen Speichern werden "neuar­ tige" Kondensatormaterialien, wie beispielsweise ferroelek­ trische oder paraelektrische Materialien mit deutlich höheren Dielektrizitätskonstanten, benötigt. Ein paar dieser Materia­ lien sind in der Publikation "Neue Dielektrika für Gbit-Spei­ cherchips" von W. Hönlein, Phys. Bl. 55 (1999), genannt. Zur Herstellung von ferroelektrischen Kondensatoren für Anwendun­ gen in derartigen nicht-flüchtigen Halbleiterspeicher-Bauele­ menten hoher Integrationsdichte können z. B. ferroelektrische Materialien, wie SrBi2(Ta, Nb)2O9 (SBT oder SBTN), Pb(Zr, Ti)O3 (PZT), oder Bi4Ti3O12 (BTO) als Dielektrikum zwischen den Kondensatorplatten eingesetzt werden. Es kann aber auch ein paraelektrisches Material, wie beispielsweise (BaSr) TiO3 (BST), zum Einsatz kommen. Wenn im folgenden von ferroelektrischen Materialien die Rede sein wird, so sollen hiervon gleichermaßen paraelektrische Materialien umfaßt sein.
Die Verwendung ferroelektrischer Materialien für Speicherkon­ densatoren stellt die Halbleiterprozeßtechnologie vor neue Herausforderungen. Zunächst lassen sich diese neuartigen Ma­ terialien nämlich nicht mehr mit dem traditionellen Elektro­ denmaterial Polysilizium kombinieren. Der Grund hierfür liegt darin, daß nach dem Abscheiden des ferroelektrischen Materi­ als dieses in einer sauerstoffhaltigen Atmosphäre bei Tempe­ raturen von etwa 550-800°C gegebenenfalls mehrfach getem­ pert ("konditioniert") werden muß. Zur Vermeidung von uner­ wünschten chemischen Reaktionen des ferroelektrischen Materi­ als mit den Elektroden müssen ausreichend temperaturstabile und inerte Elektrodenmaterialien, wie beispielsweise Platin­ metalle, d. h. Pt, Pd, Ir, Rh, Ru oder Os, deren leitfähige Oxide (z. B. RuO2) oder andere leitfähige Oxide wie LaSrCoOx oder SrRuO3 eingesetzt werden.
Die üblicherweise in sauerstoffhaltiger Atmosphäre durchge­ führte Wärmebehandlung der ferroelektrischen Schicht bringt jedoch noch ein weiteres im folgenden erläutertes Problem mit sich.
In der Fig. 1A ist zunächst eine Querschnittsansicht einer konventionellen DRAM-Speicherzelle nach dem Konzept der ge­ stapelten Zelle ("stacked cell") schematisch dargestellt. Bei diesem Aufbau der Speicherzelle sind der Schalttransistor 2 und der Speicherkondensator 3 im wesentlichen direkt überein­ ander angeordnet, wobei die untere Elektrode 32 des Speicher­ kondensators 3 mit dem Drain-Gebiet 21 des MOS-Transistors 2 durch einen mit einem Füllstopfen 41a ("plug") aus elektrisch leitfähigem Material (z. B. polykristallines Silizium) gefüll­ ten und durch eine Isolationsschicht 4 geätzten Durchgangs­ kontakt 41 elektrisch miteinander verbunden ist.
Auf einem Halbleitersubstrat 1 wird zunächst ein MOS-Transi­ stor 2 dadurch hergestellt, indem durch Dotierung ein Drain- Gebiet 21 und ein Source-Gebiet 23 gebildet werden, zwischen denen ein Kanal besteht, der durch ein über dem Kanal ange­ ordnetes Gate 22 in seiner Leitfähigkeit gesteuert werden kann. Das Gate 22 kann durch eine Wortleitung WL des Spei­ cherbauelements gebildet oder mit dieser verbunden sein. Das Source-Gebiet 23 ist mit einer Bitleitung BL des Speicherbau­ elements verbunden. Der MOS-Transistor 2 wird anschließend mit einer planarisierenden Isolationsschicht 4, beispiels­ weise mit einem Oxid, wie SiO2, bedeckt. Auf dieser Isolati­ onsschicht 4 wird ein Speicherkondensator 3 geformt, indem zuerst eine untere Elektrode 32 aufgebracht und strukturiert wird, welche mit dem Drain-Gebiet 21 des MOS-Transistors 2 durch den mit dem Füllstopfen 41a gefüllten Durchgangskontakt 41 elektrisch verbunden ist. Auf die untere Elektrode 32 wird dann eine metalloxidhaltige Schicht 33 eines ferroelektri­ schen Materials abgeschieden, welche das Kondensatormaterial bildet. Auf diese Schicht 33 wird eine obere Elektrode 34 ganzflächig abgeschieden und strukturiert. Die erhaltene Struktur wird schließlich wiederum von einer zweiten planari­ sierenden Isolationsschicht 5, beispielsweise einer Oxid­ schicht, wie SiO2, bedeckt. In diese wird ein weiterer Durch­ gangskontakt 51 geformt, durch den die obere Elektrode 34 des Speicherkondensators 3 mittels eines geeigneten leitfähigen Materials mit einem äußeren elektrischen Anschluß P (gemein­ same Kondensatorplatte) verbunden werden kann. Das Source-Ge­ biet 23 des MOS-Transistors 2 wird dadurch mit der Bitleitung BL verbunden, indem ein sich durch beide Isolationsschichten 4 und 5 erstreckender Durchgangskontakt 45 gebildet und mit einem leitfähigen Material, wie polykristallinem Silizium, gefüllt wird.
Zwischen das polykristalline Silizium des Durchgangskontakts 41 und die untere Elektrodenschicht 32 des Speicherkondensa­ tors 3 werden eine Titan- oder Titannitridschicht 30 und eine Sauerstoffbarrierenschicht 31 geformt. In der Fig. 1A ist dies aus Gründen der Übersichtlichkeit dieser Gesamtdarstellung nicht gezeigt. Die Fig. 1B zeigt einen Detailausschnitt aus Fig. 1A zur Darstellung der Bildung dieser Zwischenschichten. Das Durchgangskontakt 41 wird dabei nur bis zu einer bestimm­ ten Höhe mit dem Füllstopfen 41a aus Polysilizium aufgefüllt, bzw. nach vollständigem Auffüllen durch einen Ätzprozeß zum Teil wieder entfernt. Dann wird eine Ti- oder TiN- oder Ti/TiN-Doppelschicht 30 abgeschieden. Auf diese Ti-Schicht 30 wird eine das Durchgangskontakt 41 auffüllende und die Struk­ tur planarisierende Sauerstoffbarrierenschicht 31 aufge­ bracht, die beispielsweise aus Ir, IrO oder einer Ir/IrO-Dop­ pelschicht bestehen kann. Die Barrierenschichten 30 und 31 können im Prinzip auch aus anderen Materialien gebildet sein, die jedoch in jedem Fall elektrisch leitfähig sein müssen, um einen elektrischen Kontakt zu der unteren Elektrodenschicht 31 herzustellen. Die Ir-Schicht 31 soll verhindern, daß wäh­ rend der Herstellung des Kondensators bei einer thermischen Oxidation oder dergleichen Sauerstoff bis zu dem polykristal­ linen Silizium des Füllstopfens 41a vordringt und an der Oberfläche eine elektrisch isolierende SiO2-Schicht bildet. Iridium (Ir) oder Iridiumoxid (IrO) hat dabei den Vorteil, daß es Sauerstoff absorbieren kann, ohne seine elektrische Leitfähigkeit nennenswert einzubüßen. Die darunterliegende Ti-Zwischenschicht dient als geeignete Übergangsschicht, da sie einerseits mit dem polykristallinen Silizium eine nieder­ ohmige Titansilizid-Grenzschicht bildet und andererseits eine geeignete Nukleationsschicht für die Ir-Schicht darstellt.
Auf die Barrierenschicht 31 wird dann die untere Elektroden­ schicht 32 beispielsweise aus Pt geformt und auf diese die ferroelektrische Schicht 33 wie beispielsweise eine SBT- Schicht aufgebracht. Der anschließende Wärmebehandlungs­ schritt wird in sauerstoffhaltiger Atmosphäre durchgeführt. Dieser Prozeß basiert darauf, daß Sauerstoff aus der umgeben­ den Atmosphäre in die SBT-Schicht 33 eindringt und dort in das Kristallgitter der SBT-Schicht 33 eingebaut wird. Dieser Prozeß benötigt daher nicht nur eine wie eingangs genannte hohe Temperatur sondern auch eine relativ lange Behandlungs­ zeit. Dieser langen Wärmebehandlungszeit können die Barrie­ renschichten 30 und 31 oftmals nicht standhalten. Dies führt dazu, daß der Sauerstoff durch die Sauerstoffbarrierenschicht 31 hindurchdringt (s. Pfeile in Fig. 1b) und mit dem Titanmate­ rial der Ti-Schicht 30 oxidiert, so daß sich eine dünne, iso­ lierende TiO-Schicht ausbildet. Da Titan sehr oxidationsfreu­ dig ist, können schon relativ geringe Mengen an Sauerstoff für die Ausbildung dieser TiO-Schicht ausreichend sein. Das Bauelement ist damit unbrauchbar, da der elektrische Kontakt der unteren Elektrodenschicht 31 mit dem Drain-Gebiet 21 des MOS-Transistors 2 unterbrochen ist.
Des Weiteren ist aus Liedtke, R. et al.: "Recrystallization of Oxygen Ion Implantation Ba0.7Sr0.3TiO3 Thin Films; In: J. Am. Ceram. Soc., Feb. 2000, Vol. 83, No. 2, S. 436-438 ein Verfahren bekannt, bei dem beispielsweise in eine BST-Schicht Sauerstoff-Ionen implantiert werden. Nachfolgend wird ein Wärmebehandlungsschritt in sauerstoffhaltiger Atmosphäre durchgeführt.
Aus der WO 00/31792 A1 ist ein Verfahren bekannt, bei dem Sauer­ stoff-Ionen in eine ferroelektrische Schicht ausschließlich mittels Ionenimplantation und ohne einen nachfolgenden Wärme­ behandlungsschritt eingebracht werden. Dadurch ist zum einen die Verteilung der Sauerstoffionen in der ferroelektrischen Schicht relativ inhomogen und die Schädigung der ferroelek­ trischen Schicht ist durch das Einbringen der Ionen aus­ schließlich mittels Implantation relativ groß.
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren zur Herstellung einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht anzugeben, wel­ ches unter verträglichen Prozeßbedingungen, insbesondere kur­ zen Behandlungszeiten und niedrigen Temperaturen durchgeführt werden kann und mit dem eine relativ geringe Schädigung der metalloxidhaltigen Schicht erreicht werden kann.
Diese Aufgabe wird durch die Merkmale des Patentanspruchs 1 gelöst.
Ein wesentlicher Gedanke der vorliegenden Erfindung besteht darin, Sauerstoff in eine metalloxidhaltige Schicht oder in eine an diese angrenzende Hilfsschicht zu im­ plantieren und anschließend die Sauerstoffatome in der Schicht oder in der Hilfsschicht in einem Wärmebehandlungsschritt in im wesentlichen inerter Atmosphäre zu aktivieren. Da der Sauerstoff bereits in der Schicht oder in der Hilfsschicht vorhanden ist, müssen die Sauerstoffatome bei der nachfolgenden Wärmebehandlung nur kurze Distanzen zurück­ legen, um sich in das Kristallgitter der Schicht einzubauen. Somit kann zum einen die Dauer der Wärmebehandlung ver­ gleichsweise kurz gehalten werden und zum anderen die Schädi­ gung durch die Implantation vermindert werden.
Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens ist, daß der Wärmebehandlungsschritt in inerter Atmosphäre durchgeführt werden kann, da der Sauerstoff bereits in der Schicht oder in der Hilfsschicht vorhanden ist und nicht erst aus einer sauer­ stoffhaltigen Atmosphäre zugeführt werden muß.
Insbesondere beschreibt die vorliegende Erfindung ein Verfah­ ren zum Herstellen einer ferroelektrischen oder paraelektri­ schen metalloxidhaltigen Schicht, bei dem die metalloxidhal­ tige Schicht auf einem Substrat aufgebracht wird und die ge­ gebenenfalls einzusetzende Hilfsschicht auf der metalloxid­ haltigen Schicht aufgebracht wird.
Denkbar ist somit ebenso, daß auf der metalloxidhaltigen Schicht die Hilfsschicht aufgebracht wird und nur in diese Sauerstoffionen implantiert werden. Dies kann wünschenswert sein, um eventuelle durch Schädigungen der metalloxidhaltigen Schicht durch die Implantation zu vermeiden und auf die Hilfsschicht zu beschränken, die nach Durchführung der Wärme­ behandlung wieder abgetragen werden kann.
Vorzugsweise für die Zwecke der Herstellung eines Speicher­ kondensators für eine DRAM-Speicherzelle wird die metalloxid­ haltige Schicht durch ein ferroelektrisches oder ein para­ elektrisches Material gebildet. Im erstgenannten Fall enthält die metalloxidhaltige Schicht vorzugsweise eines der Materia­ lien SrBi2(Ta, Nb)2O9 (SBT oder SBTN), Pb(Zr, Ti)O3 (PZT) oder Bi4Ti3O12 (BTO). Im zweitgenannten Fall enthält die me­ talloxidhaltige Schicht beispielsweise das Material (BaSr)­ TiO3 (BST).
Die metalloxidhaltige Schicht kann mittels metallorganischer Abscheidung (MOD), metallorganischer Gasphasenabscheidung (MOCVD) oder durch einen Sputterprozeß abgeschieden werden.
Für den Fall der Herstellung eines Speicherkondensators kann als Elektrodenmaterial ein Platinmetall, ein leitfähiges Oxid eines Platinmetalls oder ein anderes leitfähiges Oxid verwen­ det werden. Generell führt das Vorhandensein einer Edelmetal­ lelektrode unterhalb der metalloxidhaltigen Schicht zu einem abrupten Abfall des Implantationsprofils an der Grenzfläche beider Schichten, da die Sauerstoffionen bei der Implantation nur unwesentlich in die Edelmetallelektrode eindringen, so daß sie fast ausschließlich in der metalloxidhaltigen Schicht verteilt sind.
Mit der erfindungsgemäßen Ionenimplantation ist es möglich, die Sauerstoffkonzentration in der metalloxidhaltigen Schicht präzise einzustellen. In den meisten Fällen wird es ausrei­ chend sein, einen einzigen Implantationsschritt mit vorgege­ bener Ionendosis an Sauerstoffionen durchzuführen und dabei die Ionenenergie derart zu wählen, daß die Häufigkeitsvertei­ lung der implantierten Ionen etwa in der halben Tiefe der Schicht ein Maximum aufweist. Gegebenenfalls kann jedoch auch vorgesehen sein, daß mehrere verschiedene Ionenenergien aus­ gewählt werden, um von vornherein eine tiefenabhängig homo­ gene Verteilung der implantierten Ionen zu erreichen. Im Fal­ le von gegebenenfalls vorhandenen topographischen Variationen der Schicht kann es weiterhin erforderlich oder wünschenswert sein, die Implantation unter einem oder mehreren verschiede­ nen vorgegebenen Winkeln durchzuführen und den Wafer während der Implantation um die Zylinderachse zu rotieren.
Das erfindungsgemäße Verfahren kann in ein Verfahren zum Her­ stellen eines Speicherkondensators und weiterhin eines den Speicherkondensator enthaltenden Speicherbauelements, ins­ besondere einer DRAM-Speicherzelle, eingebunden werden. Der Wärmebehandlungsschritt kann dann auch in einem sehr späten Stadium der Bauelementherstellung, beispielsweise unmittelbar vor der Herstellung der Kontaktmetallisierungen, durchgeführt werden.
Im folgenden wird ein einziges Ausführungsbeispiel der Erfin­ dung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1A, B eine Querschnittsansicht einer konventionellen DRAM-Speicherzelle nach dem gestapelten Konzept (A) und ein Detailausschnitt zur Darstellung des Spei­ cherkondensators und seiner Kontaktierung;
Fig. 2A, B Querschnittsansichten eines erfindungsgemäß herge­ stellten Speicherkondensators nach einzelnen Ver­ fahrensschritten gemäß eines Ausführungsbeispiels der vorliegenden Erfindung.
Gemäß Fig. 2A wird wie bereits beschrieben in einen oberen Ab­ schnitt des in die Isolationsschicht 4 geformten Durchgangs­ kontakts 41 eine Ti-, TiN- oder Ti/TiN-Doppelschicht 30 abge­ schieden, so daß diese die Wände des Durchgangskontakts 41 in diesem oberen Abschnitt auskleidet und zunächst die obere Oberfläche der Isolationsschicht 4 bedeckt, bevor sie in ei­ nem späteren Verfahrensschritt zusammen mit anderen Schichten strukturiert wird. Dann wird - wie ebenfalls bereits be­ schrieben - eine Ir-, IrO- oder Ir/IrO-Doppelschicht 31 als Sauerstoffbarriere aufgebracht. Auf diese wird dann eine er­ ste untere Elektrodenschicht 32, beispielsweise aus Platin abgeschieden.
Auf die Elektrodenschicht 32 wird eine metalloxidhaltige Schicht 33, im vorliegenden Falle eine SBT-Schicht, abge­ schieden. Diese Abscheidung kann wahlweise durch ein MOD (me­ tal organic deposition)-Verfahren oder ein MOCVD (metal orga­ nic chemical vapour deposition)-Verfahren abgeschieden wer­ den.
Dann wird - wie durch die Pfeile O+ angedeutet ist - eine Im­ plantation von Sauerstoffionen in die SBT-Schicht 33 mit vor­ gegebener Ionendosis und -energie durchgeführt.
Gemäß Fig. 2B kann dann zunächst eine zweite, obere Elektro­ denschicht 34 auf die SBT-Schicht 33 abgeschieden werden. Erst im Anschluß daran wird - wie mit den Pfeilen W angedeu­ tet - der Wärmebehandlungsschritt in inerter Atmosphäre in einem konventionellen Ofen durchgeführt. Da der Sauerstoff bereits in der SBT-Schicht enthalten ist, kann die Dauer der Wärmebehandlung gegenüber dem konventionellen Prozeß verrin­ gert werden. Die Wärmebehandlung kann beispielsweise als ein sogenannter, an sich im Stand der Technik bekannter Rapid Thermal Annealing (RTA-) Prozeß durchgeführt werden. Unter Umständen kann auch eine niedrigere Temperatur verglichen mit der bei dem konventionellen Annealingprozeß erforderlichen Temperatur eingestellt werden.
Ein weiterer Vorteil wird in der Fig. 2B sichtbar. Der Wärme­ behandlungsschritt muß nicht unmittelbar im Anschluß and die Formung der SBT-Schicht durchgeführt werden. In dem dar­ gestellten Ausführungsbeispiel wird die Wärmebehandlung im Anschluß an die Bildung der zweiten oberen Elektrodenschicht durchgeführt. Sie kann aber falls gewünscht auch in einem noch späteren Stadium der Bauelementherstellung durchgeführt werden.

Claims (5)

1. Verfahren zum Herstellen einer ferroelektrischen oder pa­ raelektrischen, metalloxidhaltigen Schicht, bei welchem in eine metalloxidhaltige Schicht (33) oder in eine an diese an­ grenzende Hilfsschicht Sauerstoff implantiert wird, dadurch gekennzeichnet, dass anschließend ein Wärmebehandlungsschritt in im wesentlichen inerter Atmosphäre durchgeführt wird.
2. Verfahren nach Anspruch 1 dadurch gekennzeichnet, daß
die metalloxidhaltige Schicht (33) auf einem Substrat (32) aufgebracht wird;
die gegebenenfalls einzusetzende Hilfsschicht auf die me­ talloxidhaltige Schicht (33) aufgebracht wird.
3. Verfahren zur Herstellung eines Speicherkondensators, bei welchem
nach Anspruch 2 eine ferroelektrische oder paraelektrische, metalloxidhaltige Schicht (33) hergestellt wird, wobei eine erste Elektrode (32) als Substrat dient, auf dem die metal­ loxidhaltige Schicht (33) aufgebracht wird;
auf die metalloxidhaltige Schicht (33) eine zweite Elek­ trode (34) aufgebracht wird,
wobei der Wärmebehandlungsschritt wahlweise vor oder nach dem Aufbringen der zweiten Elektrode (34) durchgeführt wird.
4. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß das Substrat (32) bzw. die Elektroden (32, 34) durch ein Platinmetall, d. h. Pt, Pd, Ir, Rh, Ru oder Os, ein leit­ fähiges Oxid eines Platinmetalls oder ein anderes leit­ fähiges Oxid gebildet werden.
5. Verfahren zum Herstellen eines Speicherbauelements, ins­ besondere einer DRAM-Speicherzelle, bei welchem
auf einem Substrat (1) ein Schalttransistor (2) geformt wird,
auf dem Schalttransistor (2) eine erste Isolationsschicht (4) aufgebracht wird, und
auf der Isolationsschicht (4) ein Speicherkondensator (3) nach einem der Ansprüche 3 oder 4 geformt wird.
DE10053171A 2000-10-26 2000-10-26 Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus Expired - Fee Related DE10053171C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10053171A DE10053171C2 (de) 2000-10-26 2000-10-26 Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
US10/012,166 US20020061604A1 (en) 2000-10-26 2001-10-26 Method for fabricating a ferroelectric or paraelectric metal oxide-containing layer and a memory component therefrom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10053171A DE10053171C2 (de) 2000-10-26 2000-10-26 Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus

Publications (2)

Publication Number Publication Date
DE10053171A1 DE10053171A1 (de) 2002-05-16
DE10053171C2 true DE10053171C2 (de) 2003-02-06

Family

ID=7661181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10053171A Expired - Fee Related DE10053171C2 (de) 2000-10-26 2000-10-26 Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus

Country Status (2)

Country Link
US (1) US20020061604A1 (de)
DE (1) DE10053171C2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083493A (ja) * 2000-09-05 2002-03-22 Toshiba Corp 半導体記憶装置
KR100450669B1 (ko) * 2002-01-30 2004-10-01 삼성전자주식회사 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법
JP2003289134A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6444519B1 (en) * 2002-04-09 2002-09-03 Macronix International Co., Ltd. Method for forming a capacitor in a mixed mode circuit device by ion implantation
US8003511B2 (en) * 2008-12-19 2011-08-23 Unity Semiconductor Corporation Memory cell formation using ion implant isolated conductive metal oxide
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US7846807B2 (en) * 2008-06-19 2010-12-07 Hermes-Epitek Corp. Method for forming memristor material and electrode structure with memristance
US8796751B2 (en) 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11545506B2 (en) 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000031792A1 (en) * 1998-11-25 2000-06-02 Advanced Technology Materials, Inc. Oxidative top electrode deposition process, and microelectronic device structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000031792A1 (en) * 1998-11-25 2000-06-02 Advanced Technology Materials, Inc. Oxidative top electrode deposition process, and microelectronic device structure

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HÖNLEIN, W.: Neue Dielektrika für Gbit-Speicher- chips. In: Phys. Bl., 1999, Vol. 55, No. 2, S. 51-53 *
LIEDTKE R., HOFFMANN S., WASER R.: Recrystalliza- tion of Oxygen Ion Implanted Ba0,7 Sr0,3 TiO3 Thin Films. In: J.Am.Ceram.Soc., Feb. 2000, Vol. 83, No. 2, S. 436-438 *

Also Published As

Publication number Publication date
DE10053171A1 (de) 2002-05-16
US20020061604A1 (en) 2002-05-23

Similar Documents

Publication Publication Date Title
EP0931355B1 (de) Halbleiteranordnung mit geschützter barriere für eine stapelzelle
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE10131627B4 (de) Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
DE10227346A1 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE19829300A1 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
DE19904781A1 (de) Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
DE10053171C2 (de) Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE10131492A1 (de) Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
EP1111083B1 (de) Verfahren zur Herstellung einer strukturierten Metallschicht
DE10022655C2 (de) Verfahren zur Herstellung von Kondensatorstrukturen
DE10152636B4 (de) Chain-FeRAM-Speichereinrichtung
EP1202332B1 (de) Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung
DE10001118A1 (de) Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle
DE10009762B4 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
DE102020134634B4 (de) Ferroelektrischer direktzugriffsspeicher (feram) mit gestapeltem ferroelektrischem film und verfahren zum ausbilden desselben
DE102004042071B3 (de) Verfahren zum Herstellen einer Speichervorrichtung
DE19640448C1 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Kondensator
DE10120516A1 (de) Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung
DE10105673C2 (de) Verfahren zur Herstellung eines nach dem Stackprinzip aufgebauten integrierten ferroelektrischen Halbleiterspeichers oder eines DRAM-Halbleiters mit Hoch-epsilon-Material
DE10131624A1 (de) Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee