[go: up one dir, main page]

JP2008199030A - 金属酸化膜パターン形成方法及びこれを利用した半導体素子の形成方法 - Google Patents

金属酸化膜パターン形成方法及びこれを利用した半導体素子の形成方法 Download PDF

Info

Publication number
JP2008199030A
JP2008199030A JP2008033224A JP2008033224A JP2008199030A JP 2008199030 A JP2008199030 A JP 2008199030A JP 2008033224 A JP2008033224 A JP 2008033224A JP 2008033224 A JP2008033224 A JP 2008033224A JP 2008199030 A JP2008199030 A JP 2008199030A
Authority
JP
Japan
Prior art keywords
metal oxide
oxide film
pattern
film pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008033224A
Other languages
English (en)
Inventor
Min-Joon Park
▲みん▼俊 朴
Chang-Jin Kang
昌珍 姜
Touken Kin
東賢 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008199030A publication Critical patent/JP2008199030A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/031Manufacture or treatment of data-storage electrodes
    • H10D64/037Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H10P50/267
    • H10P50/283
    • H10P50/285
    • H10P70/23

Landscapes

  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract


【課題】 金属酸化膜パターン形成方法及びこれを利用した半導体素子の形成方法を提供する。
【解決手段】 誘電膜として機能する金属酸化膜パターン形成方法において、基板上に下部に行くほど線幅が増加する予備金属酸化膜パターンを形成する。前記予備金属酸化膜パターンを0.1%乃至10%ハロゲン元素を含むガス及び不活性ガスを含むソースガスを利用してプラズマ処理して下部線幅が減少された金属酸化膜パターンを形成する。このようにハロゲン元素を含むガス及び不活性ガスを含むソースガスを利用してプラズマ処理することにより、下部線幅が減少された金属酸化膜パターンを獲得することができ、これにより、半導体素子の集積度を向上させることができる。又、前記金属酸化膜パターンの側壁に残留するエッチング残留物も共に除去することにより、半導体素子の信頼度を向上させることができる。
【選択図】 図3

Description

本発明は、金属酸化膜パターン形成方法及びこれを利用した半導体素子の形成方法に関する。より詳細には、金属酸化膜をブロッキング絶縁膜として使用する電荷トラップフラッシュメモリ素子を形成する方法及び金属酸化膜を強誘電体膜として使用する強誘電体メモリ素子を形成する方法に関する。
半導体メモリ素子は、揮発性メモリ素子と不揮発性メモリ素子とを含む。一般的に揮発性メモリ素子は、DRAMやSRAMのように電源供給が中断された場合に保存されたデータが消去されるメモリ素子で、不揮発性メモリ素子は、EPROM、EEPROM、及びフラッシュメモリのように電源供給が中断されても保存されたデータが消去されないメモリ素子である。
特に、フラッシュメモリ素子を詳細にみると、前記フラッシュメモリ素子の種類には大きくフローティングゲート内に自由電荷を保存するか、削除する方法でプログラミング又は消去を行うフローティングゲートタイプと、電子を保存してプログラミングして正孔を保存して消去を行うトラップタイプとがある。
トラップタイプのフラッシュメモリ素子を形成する方法は、まず、基板上にトンネル絶縁膜、電荷トラップ膜、ブロッキング絶縁膜、及び導電膜を積層した後、前記トンネル絶縁膜、電荷トラップ膜、ブロッキング絶縁膜、及び導電膜をパターニングして、トンネル絶縁膜パターン、電荷トラップ膜パターン、ブロッキング絶縁膜パターン、及び導電膜パターンを形成する。これによって、トンネル絶縁膜パターン、電荷トラップ膜パターン、ブロッキング絶縁膜パターン、及び導電膜パターンを含むトラップタイプのフラッシュメモリ素子を形成する。
この際、前記ブロッキング絶縁膜パターンは、フラッシュメモリ素子の集積度が向上されるほど、高誘電率を有する物質に代替されるが、前記高誘電率を有する物質としては、Al23、HfO2、ZrO2、TaO2、HfAlO、ZrSiO、HfSiO、又はLaAlOが挙げられる。前記トラップタイプのフラッシュメモリ素子は、前記パターニング工程によって下部に行くほど線幅が増加することになる。
特に、前記高誘電率物質を含むブロッキング絶縁膜パターンの線幅が導電膜パターンの線幅より広い。これにより、フラッシュメモリ素子の集積度が向上されるほどメモリセル間の空間が狭くなるという問題が発生する。
又、前記ブロッキング絶縁膜パターン側壁と基板の上部には、前記ブロッキング絶縁膜をエッチングする間、導電膜パターンの一部がエッチングされポリマー形態にエッチング残余物が形成される。前記エッチング残余物は伝導性を有し、非伝導性であるブロッキング絶縁膜パターン側壁に形成されたエッチング残余物は、以後不揮発性メモリ素子の信頼性を低下させる。
一方、近来には不揮発性メモリ素子の研究が活発であり、新しいメモリ素子が開発されている。特に、強誘電性物質を利用した半導体メモリ素子の研究が活発に行われている。強誘電性物質とは、誘電分極が加えられる電界によって履歴曲線を形成する非線形誘電体を言う。このような強誘電性物質を利用したFRAM(ferroelectric RAM)は、強誘電性物質の二重安定的な分極状態を利用した不揮発性メモリ素子である。FRAM素子は、DRAM素子で誘電膜を強誘電膜に代替した構造を有し、電源が継続印加されなくても記録された情報を維持する特性を有する。又、前記FRAM素子は、速い動作速度、低電圧動作、及び高い耐久性によって次世帯不揮発性半導体メモリ素子として脚光を浴びている。現在、強誘電性物質としては、PZT(Lead Zirconate Titanate、Pb(Zr、Ti)O3)、SBT(Strontium Bismuth Titanate、SrBi2Ti29)、BST(Barium Strontium Titanate、Ba(Sr、Ti)O3)等が活発に研究されている。
前記FRAM素子はトランジスタとキャパシタを含み、前記FRAM素子のキャパシタは、下部電極、強誘電体パターン、及び上部電極が積層された構造を有する。前記FRAM素子のキャパシタを形成する方法は、下部導電膜、強誘電体薄膜、及び上部導電膜を順次に積層した後、前記下部導電膜、強誘電体薄膜、及び上部導電膜をパターニングするものであり、これにより、下部電極、強誘電体パターン、及び上部電極を含むキャパシタを形成することができる。
前記FRAM素子のキャパシタで上部導電膜及び強誘電体薄膜をエッチングして上部電極及び強誘電体パターンに形成する間、前記強誘電体パターン側壁にはエッチング残余物が形成される可能性があり、前記エッチング残余物は電気伝導性を有する。従って、誘電膜として機能する強誘電体パターンの側壁に形成されたエッチング残留物によって電気が通じることになって、以後形成されるFRAM素子の信頼性を低下させる虞がある。
本発明の一目的は、下部線幅が減少され、側壁に形成されたエッチング残留物が除去された金属酸化膜パターンの形成方法を提供することにある。
本発明の他の目的は、前記金属酸化膜パターンの形成方法を利用して半導体メモリ素子の形成方法を提供することにある。
前記一目的を達成するための本発明の一側面によると、金属酸化膜パターンの形成方法において、基板上に下部に行くほど線幅が増加する予備金属酸化膜パターンを形成する。前記予備金属酸化膜パターンを、0.1%乃至10%のハロゲン元素を含むガス及び不活性ガスを含むソースガスを利用してプラズマ処理して下部線幅が減少された金属酸化膜パターンを形成する。
本発明の一態様によると、前記予備金属酸化膜パターンは、Al23、HfO2、ZrO2、TaO2、HfAlO、ZrSiO、HfSiO、及びLaAlOからなる群から選択された少なくとも1つを含むことができる。
本発明の他の態様によると、前記予備金属酸化膜パターンは、BST、PZT、及びSBTからなる群から選択された少なくとも1つを含むことができる。
本発明の更に他の態様によると、前記ハロゲン元素を含むガスは、CF4、HBr、及びCl2からなる群から選択された少なくとも1つを含むことができる。
本発明の更に他の態様によると、前記ソースガスは、水素(H2)、窒素(N2)、及び酸素(O2)からなる群から選択された少なくとも1つを含むことができる。
本発明の更に他の態様によると、前記プラズマ処理は、1mTorr乃至100mTorr圧力下で0℃乃至300℃温度と、0バイアス乃至500バイアス(bias)で行われることができる。
前記他の目的を達成するための本発明の一側面によると、半導体素子の形成方法において、基板上に金属酸化膜と導電膜を形成する。前記金属酸化膜及び導電膜をパターニングして、前記基板上に下部に行くほど線幅が増加して予備金属酸化膜パターンと、導電膜パターンを形成する。前記予備金属酸化膜パターンを、0.1%乃至10%のハロゲン元素を含むガス及び不活性ガスを含むソースガスを利用してプラズマ処理して下部線幅が減少された金属酸化膜パターンを形成する。
本発明の一態様によると、前記金属酸化膜は、Al23、HfO2、ZrO2、TaO2、HfAlO、ZrSiO、HfSiO、及びLaAlOからなる群から選択された少なくとも1つを含むことができ、前記予備金属酸化膜を形成する前、基板上に電荷トラップ膜及びブロッキング絶縁膜を更に形成することができ、前記導電膜は、不純物がドーピングされたポリシリコン、金属、金属シリサイド、及び金属窒化物を含むことができる。
本発明の他の態様によると、前記金属酸化膜は、BST、PZT、SBTのうち選択された1つ又はこれらの組合を含むことができる。前記基板上に第2導電膜を更に形成することができ、前記導電膜及び第2導電膜はプラチナ(Pt)、イリジウム(Ir)、パラジウム(Pd)、及びルテニウム(Ru)からなる群から選択された少なくとも1つを含むことができる。
本発明の更に他の態様によると、前記金属酸化膜パターン及び導電膜パターンを形成する工程と、前記金属酸化膜パターンを形成する工程はインシツ(in−situ)で行うことができる。
前記のような本発明によると、前記金属酸化膜パターンが不揮発性メモリ素子のブロッキング絶縁膜パターンに適用される場合、前記ハロゲン元素を含むガスと不活性ガスを含むソースガスを利用したプラズマ処理を通じてブロッキング絶縁膜パターン下部線幅を減少させることができる。そして、同時にブロッキング絶縁膜パターン側壁に形成されたエッチング残留物を除去して、不揮発性メモリ素子の信頼性を向上させることができる。
一方、金属酸化膜パターンが強誘電体メモリ素子の誘電膜に適用される場合、前記ハロゲン元素を含むソースガスを利用したプラズマ処理を通じて強誘電膜パターン下部線幅を減少させることができる。そして同時に、強誘電膜パターン側壁に形成されたエッチング残留物を除去して、強誘電体メモリ素子の信頼性を向上させることができる。
以下、本発明の一実施例による金属酸化膜パターンの形成方法について詳細に説明する。
図1乃至図3は、本発明の一実施例による金属酸化膜パターンの形成方法を説明するための概略的な工程断面図である。
図1に示すように、基板100上に金属酸化膜102を形成する。
前記基板100は、シリコン又はゲルマニウムを含む半導体基板100又はSOI基板100でも良い。
前記金属酸化膜102は、高誘電率を有する物質又は強誘電体物質を含む。前記高誘電率を有する物質の例としては、Al23、HfO2、ZrO2、TaO2、HfAlO、ZrSiO、HfSiO、及びLaAlOが挙げられる。前記言及された物質は、単独又はそれらを組み合わせて使用することができる。前記金属酸化膜102は、化学気相蒸着又は原子層積層工程を通じて形成することができる。
前記強誘電体物質の例としては、PZT(Pb(Zr、Ti)O3)、SBT(SrBi2Ti29)、及びBST(Ba(Sr、Ti)O3)が挙げられる。前記言及された物質は単独又はそれらを組み合わせて使用することができる。前記金属酸化膜102は、有機金属化学気相蒸着工程、ゾル−ゲル工程、又は原子層積層工程を通じて形成することができる。
図2に示すように、前記金属酸化膜102上に、前記金属酸化膜102を部分的に露出させるマスクパターン104を形成する。前記マスクパターン104は窒化物を含むことができ、前記窒化物の例としては、シリコン窒化物及びシリコン酸窒化物が挙げられる。
その後、前記マスクパターン104をエッチングマスクとして使用して前記金属酸化膜102をエッチングして予備金属酸化膜パターン106を形成する。前記エッチング工程は異方性ドライエッチング、例えば、プラズマエッチングを使用することができる。
前記プラズマエッチング工程をより詳細に説明すると、まず、前記金属酸化膜102及びマスクパターン104が形成された基板100をプラズマ工程チャンバー内にローディングさせる。そして、前記工程チャンバー内にハロゲン元素を含むガス及び不活性ガスを含む第1ソースガスを提供する。この際、ハロゲン元素を含むガスの例としては、CF4、HBr、及びCl2等が挙げられ、前記ハロゲン元素を含むガスは、全体反応ガスのうち、10%以上含まれている。前記不活性ガスの例としては、窒素(N2)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)等が挙げられる。
そして、前記プラズマ工程チャンバーの条件は通常の金属酸化膜エッチング条件と同様でよい。
前記エッチング工程によって形成された予備金属酸化膜パターン106は、図2に図示したように、下部に行くほど広い線幅を有する。前記のように下部に行くほど線幅が増加すると、予備金属酸化膜パターン106が占める面積が増加し、これは半導体メモリ素子の集積度向上に悪い影響を及ぼす虞がある。
一方、前記予備金属酸化膜パターン106の側壁にエッチング残余物が形成される可能性があり、前記エッチング残余物はポリマー形態に電気伝導性を有する。
次に、図3に示すように、前記予備金属酸化膜パターン106及びマスクパターン104が形成された基板100にプラズマ工程を行って、下部線幅が減少した金属酸化膜パターン110を形成する。
前記プラズマ工程をより詳細に説明すると、前記予備金属酸化膜パターン106及びマスクパターン104が形成された基板100を工程チャンバー内にローディングさせる。この際、前記予備金属酸化膜パターン106が形成された工程チャンバーと同じチャンバーで前記プラズマ工程を行うことができる(in−situ)。
そして、前記工程チャンバー内にハロゲン元素を含むガス及び不活性ガスを含む第2ソースガスを提供する。この際、前記ハロゲン元素を含むガスの例としては、CF4、HBr、及びCl2等が挙げられ、前記ハロゲン元素を含むガスは、全体反応ガスのうち、0.1%乃至10.0%が含まれている。前記不活性ガスは、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クロム(Kr)、ゼノン(Xe)、及びラドン(Rn)が挙げられ、言及されたガスは単独又は組み合わせて使用することができる。又、前記第2ソースガスは、水素(H2)、窒素(N2)、及び酸素(O2)を更に含むことができる。
そして、前記プラズマ工程チャンバー内部を1mTorr乃至100mTorr圧力、0℃乃至300℃の温度に維持する。又、前記プラズマ工程チャンバーに0W乃至500Wのバイアスを印加する。
前記のような工程条件によって、前記プラズマ工程チャンバー内では前記第2ソースガスを利用して前記予備金属酸化膜パターン106の一部をエッチングする。より詳細に説明すると、前記予備金属酸化膜パターン106の側壁に不活性ガスが異方性にスパッタリングされることによりエッチングが行われ、前記異方性エッチングの特性上、上部より広い線幅を有する下部がより多くエッチングされる。即ち、予備金属酸化膜パターン106から下部の線幅が減少された金属酸化膜パターン110を形成することができる。
そして、前記0.1%乃至10.0%のハロゲン元素を含むガスは前記予備金属酸化膜パターン106のエッチング反応をより活発にする。この際、前記ハロゲン元素を含むガスが第2ソースガスの10.0%を超過すると、前記金属酸化膜パターン110が過エッチングされる問題点がある。
前記のような方法で金属酸化膜パターン110を形成することにより下部線幅を減少させることができ、側壁に形成されたエッチング残留物108も共に除去することができる。又、インシツ工程でプラズマ工程が行われることにより、移動中に発生する可能性がある汚染を防止することができ、工程時間も短縮することができる。
以下、図1乃至図3に図示された金属酸化膜パターンの形成方法を利用してフラッシュメモリ素子を形成する方法を説明する。
図4乃至図9は、図1乃至図3に図示された金属酸化膜パターンの形成方法を利用してフラッシュメモリ素子を形成する方法を説明するための概略的な工程斜視図である。
図4に示すように、基板200上に素子分離パターン202を形成してアクティブ領域を限定する。
基板200は、シリコン又はゲルマニウムを含む半導体基板又はSOI基板を使用することができ、本実施例ではシリコンを含む半導体基板を使用する。
前記素子分離パターン202を形成する工程についてより詳細に説明すると、まず、前記基板200上にパッド酸化膜(図示せず)を形成し、第1マスクパターン(図示せず)を形成する。前記パッド酸化膜はシリコン酸化膜であって、熱酸化又は化学気相蒸着工程によって形成することができる。前記第1マスクパターンはシリコン窒化膜であって、化学気相蒸着工程によって形成することができる。その後、前記第1マスクパターンをエッチングマスクとして使用して、前記パッド酸化膜及び基板200をエッチングしてパッド酸化膜パターン(図示せず)及びトレンチ(図示せず)を形成する。特に、前記トレンチは第1方向に延長され形成される。
続いて、前記トレンチを埋め立てる素子分離膜(図示せず)を形成し、前記第1マスクパターンの上部面が露出されるように前記素子分離膜上部を研磨して素子分離パターン202を形成する。前記形成された素子分離パターン202は前記第1方向に延長され、前記素子分離パターン202によって前記アクティブ領域も前記第1方向に延長され限定される。前記素子分離パターン202を形成した後、前記第1マスクパターン及びパッド酸化膜パターンを除去する。
一方、前記第1マスクパターン及びパッド酸化膜パターンを除去せず、前記パッド酸化膜パターンをトンネル絶縁膜パターンとして、第1マスクパターンを電荷トラップ膜パターンとして使用することができる。しかし、前記第1マスクパターン及びトンネル絶縁膜パターンは、前記エッチング工程によって損傷される虞があるので、除去することが好ましい。
図5を参照すると、前記素子分離パターン202によって露出された基板200上にトンネル絶縁膜パターン204及び電荷トラップ膜パターン206を順次に形成する。
より詳細に説明すると、前記トンネル絶縁膜パターン204は酸化物を含むことができ、酸化物の例としてはシリコン酸化物が挙げられる。又、前記トンネル絶縁膜パターン204は、熱酸化又は化学気相蒸着工程によって形成することができる。
例えば、熱酸化工程を行うことにより、前記トンネル絶縁膜パターン204を形成する工程を説明すると、前記基板200のシリコンが熱酸化され露出された基板200にのみ選択的にシリコン酸化膜を形成することができ、前記シリコン酸化膜がトンネル絶縁膜パターン204として機能する。ここで、前記トンネル絶縁膜パターン204は、所定のエッチング工程を実行せずに形成することができる。
そして、前記素子分離パターン202によって限定される開口を完全に埋め立てるように電荷トラップ膜を形成する。前記電荷トラップ膜は、シリコン窒化物又はシリコンリッチ酸化物を含むことができ、化学気相蒸着工程等によって形成することができる。
その後、前記素子分離パターン202の上部面が露出されるように電荷トラップ膜の上部面を研磨して電荷トラップ膜パターン206を形成する。
前記のような工程によって形成されたトンネル絶縁膜パターン204及び電荷トラップ膜パターン206はアクティブ領域に形成され、前記素子分離パターン202の延長方向と同一方向である第1方向に延長されたバーの形状を有する。
図6に示すように、前記素子分離パターン202及び電荷トラップ膜パターン206上にブロッキング絶縁膜208を形成する。
前記ブロッキング絶縁膜208は酸化物を含み、シリコン酸化物又は金属酸化物を含むことができる。前記金属酸化物の例としては、Al23、HfO2、ZrO2、TaO2、HfAlO、ZrSiO、HfSiO、及びLaAlOが挙げられ、化学気相蒸着又は原子層積層工程によって形成することができる。
特に、前記ブロッキング絶縁膜208は、図1で説明した金属酸化膜形成工程と同じ工程を行うことにより形成することができる。
図7を参照すると、前記ブロッキング絶縁膜208上に導電膜214を形成する。
前記導電膜214は、不純物がドーピングされたポリシリコン、金属、又は金属窒化物を含むことができ、前記導電膜214は化学気相蒸着工程又は物理気相蒸着工程を行って形成することができる。前記言及された物質は単独又は積層して使用することができる。
本実施例では前記導電膜214は、タンタル窒化膜(TaN)210及びタングステン膜(W)212が積層された構造を有する。
図8を参照すると、前記導電膜214上に第2マスクパターン216を形成する。前記第2マスクパターン216は窒化物を含み、前記窒化物の例としてはシリコン窒化物(SiN)が挙げられる。前記第2マスクパターン216は、前記第1方向と垂直な第2方向に延長されたバーの形状を有する。
続けて、前記第2マスクパターン216をエッチングマスクとして使用し前記導電膜214及びブロッキング絶縁膜208をエッチングして、導電膜パターン224及び予備ブロッキング絶縁膜パターン218を形成する。前記エッチング工程としてプラズマエッチングが挙げられる。後に行われるプラズマエッチングと区分するために、前記プラズマエッチングを第1プラズマエッチングと言う。
第1プラズマエッチングをより詳細に説明すると、まず、前記第2マスクパターン216、導電膜214、及びブロッキング絶縁膜208が形成された基板200を第1プラズマ工程チャンバー内にローディングさせる。そして、前記第1プラズマ工程チャンバー内にハロゲン元素を含むガス及び不活性ガスを含む第1ソースガスを提供する。この際、ハロゲン元素を含むガスの例としては、CF4、HBr、及びCl2等が挙げられ、前記ハロゲン元素を含むガスは、全体反応ガスのうち10%以上含まれている。前記不活性ガスの例としては、窒素(N2)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)等が挙げられる。
前記第1プラズマ工程チャンバー内では、前記第1ソースガスを利用して前記導電膜214及びブロッキング絶縁膜208をエッチングする。
前記のような工程雰囲気で前記第1ソースガスを利用して第1プラズマ工程が行われる間、まず、導電膜214がエッチングされ垂直な側壁プロファイルを有する導電膜パターン224が形成される。続けて、前記第2マスクパターン216及び前記導電膜パターン224をエッチングマスクとして使用し前記ブロッキング絶縁膜208をエッチングすると、下部に行くほど線幅が増加して側壁が傾いた予備ブロッキング絶縁膜パターン218が形成される。
そして、前記ブロッキング絶縁膜208をエッチングする間、前記導電膜パターン224の一部がエッチングされ、前記予備ブロッキング絶縁膜パターン218の側壁に残留する虞がある。前記残留物をエッチング残留物という。前記エッチング残留物はポリマーであり得り、電気伝導性を有する。従って、予備ブロッキング絶縁膜パターン218の側壁に残留する前記エッチング残余物は必ず除去されなければならない。
図9を参照すると、前記予備ブロッキング絶縁膜パターン218で第2プラズマエッチング工程を行って、下部線幅が減少されたブロッキング絶縁膜パターン226を形成する。
前記第2プラズマ工程をより詳細に説明すると、前記予備ブロッキング絶縁膜パターン218が形成された基板200を第2プラズマ工程チャンバー内にローディングさせる。この際、前記第2プラズマ工程は、前記第1プラズマ工程が行われた第1プラズマ工程チャンバーで行うことができる(in−situ)。
そして、前記第2プラズマ工程チャンバー内にハロゲン元素を含むガス及び不活性ガスを含む第2ソースガスを提供する。この際、ハロゲン元素を含むガスの例としては、CF4、HBr、及びCl2等が挙げられ、前記ハロゲン元素を含むガスは、全体反応ガスのうち、0.1%乃至10.0%が含まれている。前記不活性ガスは、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クロム(Kr)、ゼノン(Xe)、及びラドン(Rn)が挙げられ、言及されたガスは単独又は組み合わせて使用することができる。又、前記第2ソースガスは、水素(H2)、窒素(N2)、及び酸素(O2)を更に含むことができる。
そして、前記第2プラズマ工程チャンバー内部を1mTorr乃至100mTorr圧力、0℃乃至300℃の温度に維持する。又、前記第2プラズマ工程チャンバーに0W乃至500Wのバイアスを印加する。
前記のような工程条件によって、前記第2プラズマ工程チャンバー内では前記第2ソースガスを利用して前記予備ブロッキング絶縁膜パターン218の一部をエッチングしてブロッキング絶縁膜パターン226を形成する。又、前記予備ブロッキング絶縁膜パターン218の側壁に残留するエッチング残留物も除去される。前記エッチング工程についての詳細な説明は、図3で説明したことと同様なので省略する。
前記工程で第1方向に延長されたトンネル絶縁膜パターン及び電荷トラップ膜上に前記第1方向と垂直な第2方向に延長する導電膜パターン224及びブロッキング絶縁膜パターン226を形成することができる。
この際、前記ブロッキング絶縁膜パターン226は、前記予備ブロッキング絶縁膜パターン218より小さい下部線幅を有し、半導体素子の集積度を向上させることができる。そして、前記予備ブロッキング絶縁膜側壁に形成されたエッチング残留物も共に除去することにより、半導体素子の信頼性も向上させることができる。又、前記第1プラズマ工程及び第2プラズマ工程がインシツ工程でプラズマ工程が行われることにより、移動中に発生する可能性がある汚染を防止することができ、工程時間も短縮することができる。
一方、詳細に図示されていないが、前記ブロッキング絶縁膜パターン226、導電膜パターン224、及び第2マスクパターン216をエッチングマスクとして使用して前記電荷トラップ膜パターン206をエッチングすることができる。前記エッチング工程によって前記電荷トラップ膜パターン206は六角面体形状を有し、隣り合う電荷トラップ膜パターン206と隔離され、電荷トラップ膜パターン206の内部に保存された電子又は正孔が移動することを抑制することができる。
そして、前記電荷トラップ膜パターン206によって限定された基板200の表面に不純物をイオン注入してソース/ドレインを形成する。この際、前記トンネル絶縁膜パターン204は、前記イオン注入工程に対して基板200を保護する保護膜として機能する。
これにより、基板200上にトンネル絶縁膜パターン204、電荷トラップ膜パターン206、ブロッキング絶縁膜パターン226、導電膜パターン224、及びソース/ドレインを含む電荷トラップタイプのフラッシュメモリ素子を形成することができる。
ブロッキング絶縁膜パターンは、ハロゲン元素及び/又は不活性気体を含むソースガスを使用するプラズマエッチング工程を通じて形成することができる。前記プラズマエッチング工程が行われた後、ブロッキング絶縁膜パターンの線幅を減少させることができる。前記エッチング工程途中、前記金属酸化膜の側壁の残留物が除去され半導体素子の信頼性を向上させることができる。
本発明の一実施例において、予備ブロッキング絶縁膜パターン、第1導電膜パターン、及びブロッキング絶縁膜パターンはインシツ工程で行うことができる。
本発明の一実施例において、1つ以上の導電膜を予備ブロッキング絶縁膜パターン形成前に形成することができる。他の実施例において、第2導電膜は、予備ブロッキング絶縁膜パターン形成前に形成することができる。前記第2導電膜は、プラチナ(Pt)、イリジウム(Ir)、パラジウム(Pd)、ルテニウム(Ru)を含むことができ、これらの組み合わせでも良い。
以下、図1乃至図3に図示された金属酸化膜パターンの形成方法を利用して強誘電体メモリ素子を形成する方法を説明する。
図10乃至図20は、図1乃至図3に図示された金属酸化膜パターンの形成方法を利用して強誘電体メモリ素子を形成する方法を説明するための概略的な工程断面図である。
図10に示すように、基板300に素子分離パターン302を形成してアクティブ領域を限定する。
前記基板300は、シリコン又はゲルマニウムを含む基板又はSOI基板を利用することができる。
前記素子分離パターン302はシャロートレンチ素子分離工程によって形成することができる。前記素子分離パターン302を形成する工程は、図4で説明したことと同様なので、説明は省略する。
次に、図11を参照する。前記基板300上にゲート絶縁膜(図示せず)及び第1導電膜(図示せず)を順次に形成する。
前記ゲート絶縁膜は酸化物、例えば、シリコン酸化物である。前記ゲート絶縁膜は、熱酸化又は化学気相蒸着工程によって形成されることができる。
前記第1導電膜は不純物がドーピングされたシリコン、金属、金属シリサイド、及び金属窒化物を含むことができ、前記物質を単独で又は積層して形成することができる。前記第1導電膜は、化学気相蒸着工程又は物理気相蒸着工程によって形成することができる。
その後、前記第1導電膜上に前記第1導電膜を部分的に露出させる第1マスクパターン303を形成する。前記第1マスクパターン303は窒化物を含み、例えば、シリコン窒化物でも良い。
前記第1マスクパターン303をエッチングマスクとして使用し前記第1導電膜及びゲート絶縁膜をエッチングして第1導電膜パターン306及びゲート絶縁膜パターン304を含むゲートを形成する。
図12に示すように、前記ゲートによって露出された基板300に不純物を注入してソース/ドレイン308を形成する。
その後、前記ゲート側壁にスペーサ310を形成する。前記スペーサ310は窒化物を含み、例えば、シリコン窒化物でも良い。
図示されていないが、前記スペーサ310によって露出された基板300を二次不純物注入してLDD(Lightly Doped Drain)構造のソース/ドレイン308を形成してもよい。
これにより、基板300上にゲート及びソース/ドレイン308を含むトランジスタ312を形成する。
次に、図13を参照する。前記トランジスタ312を埋め立てる第1層間絶縁膜(図示せず)を形成する。前記第1層間絶縁膜は酸化物を含み、前記酸化物はギャップ埋め立て特性に優れることが好ましい。前記酸化物の例としては、USG(Undoped Silicate Glass)、O3−TEOS USG(O3−Tetra Ethyl Ortho Silicate Undoped Silicate Glass)、又は高密度プラズマ(High Density Plasma;HDP)酸化物等が挙げられる。
続けて、前記第1層間絶縁膜はパターニングしてソース/ドレイン308を露出させる第1コンタクトホール(図示せず)、及び第2コンタクトホール(図示せず)を含む第1層間絶縁膜パターン314を形成する。
前記第1コンタクトホール及び第2コンタクトホールを埋め立てるように前記第1層間絶縁膜パターン314上に第2導電膜(図示せず)を形成する。前記第1層間絶縁膜パターン314の上部面が露出されるように前記第2導電膜上部を研磨して、前記第1層間絶縁膜パターン314内にソース/ドレイン308と電気的に接する第1コンタクト316a及び第2コンタクト316bを形成する。
前記第1コンタクト316aは、以後ビットラインをソースに電気的に接続し、第2コンタクト316bは、以後キャパシタをドレインと電気的に接続することができる。
図14を参照すると、前記第1層間絶縁膜パターン314、第1コンタクト316a、及び第2コンタクト316b上に第2層間絶縁膜(図示せず)を形成する。詳細に図示されていないが、前記第2層間絶縁膜をパターニングして前記第1コンタクト316aを露出させる開口を含む第2層間絶縁膜パターン318を形成する。前記開口を埋め立てる第3導電膜(図示せず)を形成し、前記第2層間絶縁膜パターン318の上部面が露出されるように前記第3導電膜上部を研磨してビットライン(図示せず)を形成する。
その後、前記第2層間絶縁膜パターン318及びビットライン上に第3層間絶縁膜(図示せず)を形成する。前記第3層間絶縁膜をパターニングして前記第2コンタクト316bを露出させる第3コンタクトホール(図示せず)を含む第3層間絶縁膜パターン320を形成する。前記第3コンタクトホールを埋め立てる第4導電膜(図示せず)を形成し、前記第2層間絶縁膜パターン318及び第3層間絶縁膜パターン320の上部面が露出されるように前記第4導電膜上部を研磨してコンタクトパッド322を形成する。
図15に示すように、前記コンタクトパッド322及び第3層間絶縁膜パターン320上にキャパシタ用下部電極膜324を形成する。
前記下部電極膜324は金属及び金属窒化物を含むことができ、これらが積層された構造を有することができる。前記下部電極膜324は、化学気相蒸着工程、スパッタリング工程、パルスレーザー蒸着工程、又は原子層積層工程で形成することができる。
図16に示すように、前記下部電極膜324上に強誘電体膜326を形成する。
前記強誘電体膜326は、PZT(Pb(Zr、Ti)O3)、SBT(SrBi2Ti29)、 BST(Ba(Sr、Ti)O3)、BLT(Bismuth Lanthanum Titanate、Bi(La、Ti)O3)、PLZT(Lead Lanthanum Zirconium Titanate、Pb(La、Zr)TiO3)、又は 等の強誘電体を使用して形成される。又は、カルシウム(Ca)、ランタン(La)、マンガン(Mn)、乃至ビスマス(Bi)等の金属がドーピングされたPZT、SBT、BLT、PLZT、又はBST等の強誘電体を使用して形成してもよい。前記強誘電体膜326は、チタニウム酸化物(TiOX)、タンタル酸化物(TaOX)、アルミニウム酸化物(AlOX)、亜鉛酸化物(ZnOX)、又はハフニウム酸化物(HfOX)等の金属酸化物を使用して形成することもできる。
一方、前記強誘電体膜326は、有機金属化学気相蒸着等によって形成することができる。
図17に示すように、前記強誘電体膜326上に上部電極膜328を形成する。
前記上部電極膜328は、イリジウム、白金、ルテニウム、パラジウム、金、白金−マンガン(Pt−Mn)合金、イリジウム−ルテニウム(Ir−Ru)合金、イリジウム酸化物(IrOX)、ストロンチウムルテニウム酸化物(SrRuO3:SRO)、ストロンチウムチタニウム酸化物(STO)、ランタンニッケル酸化物(LaNiO3:LNO)、又はカルシウムルテニウム酸化物(CaRuO3:CRO)等を含むことができる。
前記上部電極膜328は、スパッタリング工程、化学気相蒸着工程、原子層積層工程、又はパルスレーザー蒸着工程を利用して形成することができる。
図18に示すように、前記上部電極膜328上に第2マスクパターン330を形成する。
前記第2マスクパターン330は窒化物を含むことができ、例えば、シリコン窒化物を含むことができる。
前記第2マスクパターン330をエッチングマスクとして使用して前記上部電極膜328及び強誘電体膜326を順次にエッチングして上部電極パターン332及び予備強誘電体パターン334を形成する。
この際、前記エッチング工程としてプラズマパターンエッチングが挙げられ、後続に行われるプラズマエッチングと区分するために前記プラズマエッチング工程を第1プラズマエッチング工程と言う。
第1プラズマエッチングをより詳細に説明すると、まず、前記第2マスクパターン330、上部電極膜328、及び強誘電体膜326が形成された基板300を第1プラズマ工程チャンバー内にローディングさせる。そして、前記第1プラズマ工程チャンバー内にハロゲン元素を含むガス及び不活性ガスを含む第1ソースガスを提供する。この際、ハロゲン元素を含むガスの例としては、CF4、HBr、及びCl2等が挙げられ、前記ハロゲン元素を含むガスは、全体反応ガスのうち、10%以上含まれている。前記不活性ガスの例としては、窒素(N2)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)などが挙げられる。
前記第1プラズマ工程チャンバー内では、前記第1ソースガスを利用して前記上部電極膜328及び強誘電体膜326をエッチングする。
前記のような工程雰囲気で前記第1ソースガスを利用して第1プラズマ工程が行われる間、まず、上部電極膜328がエッチングされ垂直な側壁プロファイルを有する上部電極パターン332が形成される。継続して、前記第2マスクパターン330及び前記上部電極パターン332をエッチングマスクとして使用して前記強誘電体膜326をエッチングすると、下部に行くほど線幅が増加して側壁が傾いた予備強誘電体パターン334が形成される。
そして、前記強誘電体膜326をエッチングする間、前記上部電極パターン332の一部がエッチングされ前記予備強誘電体パターン334の側壁に残留する虞がある。前記残留物をエッチング残留物という。前記エッチング残留物はポリマーであり得り、電気伝導性を有する。従って、前記予備強誘電体パターン334の側壁に残留する前記エッチング残余物は必ず除去しなければならない。
図19に示すように、前記予備強誘電体パターン334で第2プラズマエッチング工程を行って、下部線幅が減少された強誘電体パターン336を形成する。
前記第2プラズマ工程をより詳細に説明すると、前記予備強誘電体パターン334が形成された基板300を第2プラズマ工程チャンバー内にローディングさせる。この際、前記第2プラズマ工程は、前記第1プラズマ工程が行われた第1プラズマ工程チャンバーで行うことができる(in−situ)。
そして、前記第2プラズマ工程チャンバー内にハロゲン元素を含むガス及び不活性ガスを含む第2ソースガスを提供する。この際、ハロゲン元素を含むガスの例としては、CF4、HBr、及びCl2等が挙げられ、前記ハロゲン元素を含むガスは全体反応ガスのうち、0.1%乃至10.0%が含まれている。前記不活性ガスは、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クロム(Kr)、ゼノン(Xe)、及びラドン(Rn)等が挙げられ、言及されたガスは単独又は組合され使用されることができる。又、前記第2ソースガスは、水素(H2)、窒素(N2)、及び酸素(O2)を更に含むことができる。
そして、前記第2プラズマ工程チャンバー内部を1mTorr乃至100mTorr圧力、0℃乃至300℃の温度に維持する。又、前記第2プラズマ工程チャンバーに0W乃至500Wのバイアスを印加する。
前記のような工程条件により、前記第2プラズマ工程チャンバー内では前記第2ソースガスを利用して前記予備強誘電体パターン334の一部をエッチングして、前記予備強誘電体パターン334より下部線幅が減少した強誘電体パターン336を形成する。この際、前記予備強誘電体パターン334側壁に形成されたエッチング残留物も除去される。前記エッチング工程についての詳細な説明は図3で説明したことと同様なので省略する。
図20に示すように、前記第2マスクパターン330、上部電極パターン332、及び強誘電体パターン336をエッチングマスクとして使用して前記下部電極膜324をエッチングして下部電極パターン338を形成する。
これにより、前記下部電極パターン338、強誘電体パターン336、及び上部電極パターン332を含む強誘電体メモリ素子のキャパシタを形成することができる。
前述したように、本発明の好ましい実施例によると、0.1%乃至10%のハロゲン元素を含むソースガスを利用してプラズマエッチング工程を行うことにより、改善されたプロファイルを有する金属酸化膜パターンを形成することができる。又、前記金属酸化膜パターンの側壁に残留するエッチング残留物を共に除去することにより、以後金属酸化膜パターンを誘電膜として使用する半導体素子の信頼性を向上させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
本発明の一実施例による金属酸化膜パターンの形成方法を説明するための概略的な工程断面図である。 本発明の一実施例による金属酸化膜パターンの形成方法を説明するための概略的な工程断面図である。 本発明の一実施例による金属酸化膜パターンの形成方法を説明するための概略的な工程断面図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した不揮発性メモリ素子を形成する方法を説明するための工程斜視図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した不揮発性メモリ素子を形成する方法を説明するための工程斜視図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した不揮発性メモリ素子を形成する方法を説明するための工程斜視図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した不揮発性メモリ素子を形成する方法を説明するための工程斜視図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した不揮発性メモリ素子を形成する方法を説明するための工程斜視図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した不揮発性メモリ素子を形成する方法を説明するための工程斜視図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した強誘電体メモリ素子を形成する方法を説明するための工程断面図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した強誘電体メモリ素子を形成する方法を説明するための工程断面図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した強誘電体メモリ素子を形成する方法を説明するための工程断面図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した強誘電体メモリ素子を形成する方法を説明するための工程断面図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した強誘電体メモリ素子を形成する方法を説明するための工程断面図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した強誘電体メモリ素子を形成する方法を説明するための工程断面図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した強誘電体メモリ素子を形成する方法を説明するための工程断面図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した強誘電体メモリ素子を形成する方法を説明するための工程断面図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した強誘電体メモリ素子を形成する方法を説明するための工程断面図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した強誘電体メモリ素子を形成する方法を説明するための工程断面図である。 図1乃至図3に図示された金属酸化膜パターン形成方法を利用した強誘電体メモリ素子を形成する方法を説明するための工程断面図である。
符号の説明
100:基板、102:金属酸化膜、104:マスクパターン、106:予備金属酸化膜パターン、108:エッチング残留物、110:金属酸化膜パターン

Claims (20)

  1. 基板上に金属酸化膜を形成する段階と、
    前記金属酸化膜をエッチングして下部に行くほど線幅が増加する予備金属酸化膜パターンを形成する段階と、
    前記予備金属酸化膜パターンをエッチングして前記予備金属酸化膜パターンの下部線幅が減少されるように金属酸化膜パターンを形成する段階と、を含む金属酸化膜パターン形成方法。
  2. 前記予備金属酸化膜パターンをエッチングする段階は、ソースガスを含むプラズマエッチング工程を含むことを特徴とする請求項1記載の金属酸化膜パターン形成方法。
  3. 前記ソースガスは、ハロゲン元素を含むガス及び/又は不活性ガス又はこれらの組合を含むことを特徴とする請求項2記載の金属酸化膜パターン形成方法。
  4. 前記ハロゲン元素を含むガスは、前記ソースガスの0.1乃至10%であることを特徴とする請求項3記載の金属酸化膜パターン形成方法。
  5. 前記ハロゲン元素を含むガスは、CF4、HBr、及びCl2からなる群から選択された少なくとも1つを含むことを特徴とする請求項3記載の金属酸化膜パターン形成方法。
  6. 前記不活性ガスは、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)、ラドン(Rn)からなる群から選択された少なくとも1つを含むことを特徴とする請求項3記載の金属酸化膜パターン形成方法。
  7. 前記ソースガスは、水素(H2)、窒素(N2)、及び酸素(O2)からなる群から選択された少なくとも1つを含むことを特徴とする請求項3記載の金属酸化膜パターン形成方法。
  8. 前記金属酸化膜は、1つ以上の高誘電体物質又は1つ以上の強誘電体物質を含むことを特徴とする請求項1記載の金属酸化膜パターン形成方法。
  9. 前記予備金属酸化膜パターンは、Al23、HfO2、ZrO2、TaO2、HfAlO、ZrSiO、HfSiO、およびLaAlOからなる群から選択された少なくとも1つを含むことを特徴とする請求項8記載の金属酸化膜パターン形成方法。
  10. 前記予備金属酸化膜パターンは、 PZT(Lead Zirconate Titanate、Pb(Zr、Ti)O3)、SBT(Strontium Bismuth Titanate、SrBi2Ti29)、BST(Barium Strontium Titanate、Ba(Sr、Ti)O3)からなる群から選択された少なくとも1つを含むことを特徴とする請求項8記載の金属酸化膜パターン形成方法。
  11. 前記予備金属酸化膜パターンをエッチングする工程は、1乃至100mTorr圧力下で0乃至300℃温度と、0乃至500Wのバイアスで行われることを特徴とする請求項1記載の金属酸化膜パターン形成方法。
  12. 基板上に金属酸化膜及び第1導電膜を形成する段階と、
    前記金属酸化膜をエッチングして、前記基板上に下部に行くほど線幅が増加する予備金属酸化膜パターンを形成する段階と、 前記第1導電膜をエッチングして第1導電膜パターンを形成する段階と、
    前記予備金属酸化膜パターンをエッチングして前記予備金属酸化膜パターンの下部線幅が減少されるように金属酸化膜パターンを形成する段階と、を含む半導体素子の形成方法。
  13. 前記予備金属酸化膜を形成する前、基板上にトンネル絶縁膜及び電荷トラップ膜を形成する段階を更に含むことを特徴とする請求項12記載の半導体素子の形成方法。
  14. 前記導電膜は、不純物がドーピングされたポリシリコン、金属、金属シリサイド、及び金属窒化物からなる群から選択された少なくとも1つを含むことを特徴とする請求項12記載の半導体素子の形成方法。
  15. 前記予備金属酸化膜パターンは、PZT(Pb(Zr、Ti)O3)、SBT(SrBi2Ti29)、BST(Ba(Sr、Ti)O3)からなる群から選択された少なくとも1つを含むことを特徴とする請求項12記載の半導体素子の形成方法。
  16. 前記金属酸化膜をエッチングして予備金属酸化膜を形成する前に第2導電膜を形成する段階を更に含むことを特徴とする請求項12記載の半導体素子の形成方法。
  17. 前記導電膜は、白金(Pt)、イリジウム(Ir)、パラジウム(Pd)、及びルテニウム(Ru)からなる群から選択された少なくとも1つを含むことを特徴とする請求項12記載の半導体素子の形成方法。
  18. 前記金属酸化膜パターンは、ブロッキング絶縁膜又は誘電膜として使用されることを特徴とする請求項12記載の半導体素子の形成方法。
  19. 前記予備金属酸化膜パターンをエッチングする段階は、0.1乃至10%のハロゲン元素を含むガス及び不活性ガスを含むソースガスを利用してプラズマ処理する工程を含むことを特徴とする請求項12記載の半導体素子の形成方法。
  20. 前記予備金属酸化膜パターン及び導電膜パターンを形成する工程及び前記金属酸化膜パターンを形成する工程は、インシツ(in−situ)で行われることを特徴とする請求項12記載の半導体素子の形成方法。
JP2008033224A 2007-02-15 2008-02-14 金属酸化膜パターン形成方法及びこれを利用した半導体素子の形成方法 Pending JP2008199030A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070015742A KR20080076173A (ko) 2007-02-15 2007-02-15 금속 산화막 패턴 형성 방법 및 이를 이용한 반도체 소자의형성 방법

Publications (1)

Publication Number Publication Date
JP2008199030A true JP2008199030A (ja) 2008-08-28

Family

ID=39707023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008033224A Pending JP2008199030A (ja) 2007-02-15 2008-02-14 金属酸化膜パターン形成方法及びこれを利用した半導体素子の形成方法

Country Status (5)

Country Link
US (1) US20080199975A1 (ja)
JP (1) JP2008199030A (ja)
KR (1) KR20080076173A (ja)
CN (1) CN101303977A (ja)
DE (1) DE102008009476A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012001978A1 (ja) * 2010-07-01 2012-01-05 パナソニック株式会社 不揮発性記憶素子及びその製造方法
WO2012140887A1 (ja) * 2011-04-14 2012-10-18 パナソニック株式会社 不揮発性記憶素子およびその製造方法
WO2015141626A1 (ja) * 2014-03-17 2015-09-24 株式会社 東芝 半導体装置、半導体装置の製造方法、および、強誘電体膜
JP2015191922A (ja) * 2014-03-27 2015-11-02 株式会社東芝 半導体装置の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921062B2 (en) 2002-07-23 2005-07-26 Advanced Technology Materials, Inc. Vaporizer delivery ampoule
US20080241805A1 (en) 2006-08-31 2008-10-02 Q-Track Corporation System and method for simulated dosimetry using a real time locating system
WO2011089647A1 (ja) * 2010-01-22 2011-07-28 株式会社 東芝 半導体装置及びその製造方法
WO2012005957A2 (en) 2010-07-07 2012-01-12 Advanced Technology Materials, Inc. Doping of zro2 for dram applications
CN102267811B (zh) * 2011-04-11 2013-07-31 山东女子学院 用于制备薄膜的化学式为SrBi2Ti2O9的铋层状结构铁电陶瓷材料的制备方法
GB201110585D0 (en) 2011-06-22 2011-08-03 Acal Energy Ltd Cathode electrode modification
US9443736B2 (en) 2012-05-25 2016-09-13 Entegris, Inc. Silylene compositions and methods of use thereof
US10475575B2 (en) 2012-12-03 2019-11-12 Entegris, Inc. In-situ oxidized NiO as electrode surface for high k MIM device
US10186570B2 (en) 2013-02-08 2019-01-22 Entegris, Inc. ALD processes for low leakage current and low equivalent oxide thickness BiTaO films
CN104143553A (zh) * 2013-05-07 2014-11-12 旺宏电子股份有限公司 记忆元件及其制造方法
JP7066585B2 (ja) * 2018-09-19 2022-05-13 キオクシア株式会社 記憶装置
US12237172B2 (en) * 2022-05-17 2025-02-25 Tokyo Electron Limited Etch process for oxide of alkaline earth metal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368517B1 (en) * 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
US7374696B2 (en) * 2003-02-14 2008-05-20 Applied Materials, Inc. Method and apparatus for removing a halogen-containing residue
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012001978A1 (ja) * 2010-07-01 2012-01-05 パナソニック株式会社 不揮発性記憶素子及びその製造方法
JP5436669B2 (ja) * 2010-07-01 2014-03-05 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US8785238B2 (en) 2010-07-01 2014-07-22 Panasonic Corporation Nonvolatile memory element and method for manufacturing same
WO2012140887A1 (ja) * 2011-04-14 2012-10-18 パナソニック株式会社 不揮発性記憶素子およびその製造方法
JPWO2012140887A1 (ja) * 2011-04-14 2014-07-28 パナソニック株式会社 不揮発性記憶素子およびその製造方法
US8921200B2 (en) 2011-04-14 2014-12-30 Panasonic Corporation Nonvolatile storage element and method of manufacturing thereof
WO2015141626A1 (ja) * 2014-03-17 2015-09-24 株式会社 東芝 半導体装置、半導体装置の製造方法、および、強誘電体膜
JPWO2015141626A1 (ja) * 2014-03-17 2017-04-06 株式会社東芝 半導体装置及び半導体装置の製造方法
US10096619B2 (en) 2014-03-17 2018-10-09 Toshiba Memory Corporation Semiconductor device, manufacturing method for semiconductor device, and ferroelectric layer
JP2015191922A (ja) * 2014-03-27 2015-11-02 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
DE102008009476A1 (de) 2008-09-25
CN101303977A (zh) 2008-11-12
KR20080076173A (ko) 2008-08-20
US20080199975A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
JP2008199030A (ja) 金属酸化膜パターン形成方法及びこれを利用した半導体素子の形成方法
JP5109394B2 (ja) 半導体装置及びその製造方法
KR100729231B1 (ko) 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
JP2006270095A (ja) 強誘電体構造物、これの製造方法、これを含む半導体装置及びそれの製造方法
CN104821320A (zh) 半导体器件及其制造方法
KR100725451B1 (ko) 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법
JP5168273B2 (ja) 半導体装置とその製造方法
JP4445091B2 (ja) 強誘電体記憶素子
US20110140238A1 (en) Semiconductor device and manufacturing method thereof
KR20070043563A (ko) 반도체 장치와 그 제조 방법
US6987308B2 (en) Ferroelectric capacitors with metal oxide for inhibiting fatigue
JP2001237395A (ja) 半導体記憶装置
JP3833580B2 (ja) 半導体装置の製造方法
US7501675B2 (en) Semiconductor device and method of manufacturing the same
JP5245383B2 (ja) 半導体装置の製造方法
JP5018772B2 (ja) 半導体装置の製造方法
JP4579236B2 (ja) 半導体装置の製造方法
KR100885797B1 (ko) 비휘발성 메모리 및 그의 소자의 제조 방법
US7601585B2 (en) Method of manufacturing a ferroelectric semiconductor device utilizing an oxide reduction film
JP2009105388A (ja) 半導体装置及びその製造方法
KR100846365B1 (ko) 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법
JP2004172330A (ja) 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2011018709A (ja) 半導体記憶装置及びその製造方法
JP2011129719A (ja) 半導体装置およびその製造方法
KR20070101423A (ko) 하부전극의 제조방법 및 이를 이용한 강유전체 커패시터의제조 방법