DE102006058010A1

DE102006058010A1 - Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren

Info

Publication number: DE102006058010A1
Application number: DE102006058010A
Authority: DE
Inventors: Horst Theuss; Gottfried Beer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2006-12-08
Filing date: 2006-12-08
Publication date: 2008-06-26
Anticipated expiration: 2026-12-09
Also published as: US20080136009A1; DE102006058010B4; US7952185B2; US20110210450A1; US8912638B2; DE102006058010B9

Abstract

Ein Bauelement (25) umfasst einen in Gussmasse aufgenommenen Chip (11), auf welchem eine Hohlraumstruktur (4, 5) angeordnet ist.

Description

Die Erfindung bezieht sich auf Halbleiterbauelemente mit Hohlraumstrukturen.
Viele Chips, insbesondere solche mit elektromechanischen Systemen, benötigen zur Funktionssicherung einen Hohlraum. Zur Erzeugung eines solchen Hohlraums sind verschiedene Techniken bekannt. Es ist möglich, die Wände des Hohlraums durch Strukturierung einer Schicht zu erzeugen, den Wafer anschließend in einzelne Chips aufzutrennen und dann den Hohlraum durch Aufbringen eines Deckels auf die Hohlraumwände zu verschließen. Eine andere Möglichkeit besteht darin, zur Herstellung der Hohlraums einen weiteren Wafer zu verwenden, in dessen Oberfläche Vertiefungen eingebracht sind, die beim Zusammenfügen der beiden Wafer Hohlräume über der aktiven Oberfläche des ersten Wafers bilden.
Vor diesem Hintergrund ist gemäß einem ersten Aspekt ein Verfahren zur Herstellung von Bauelementen vorgesehen, bei welchem Hohlraumstrukturen auf einem Wafer hergestellt werden. Der Wafer wird in mindestens zwei Chips getrennt. Die zwei Chips werden mit Vergussmasse bedeckt. Durch Trennen der Vergussmasse werden mindestens zwei Chips separiert.
Gemäß einem zweiten Aspekt ist eine Vorrichtung vorgesehen, die mehrere gemeinsam in Gussmasse aufgenommene Chips aufweist, auf welchen Hohlraumstrukturen angeordnet sind.
Gemäß einem dritten Aspekt ist ein Bauelement vorgesehen, das einen in Gussmasse aufgenommenen Chip aufweist, auf welchem eine Hohlraumstruktur angeordnet ist.
Die Erfindung wird nachfolgend in beispielhafter Weise unter Bezugnahme auf die Zeichnungen näher erläutert. In diesen zeigt:
1 eine schematische Schnittdarstellung eines Wafers mit über der aktiven Fläche des Wafers angeordneten Hohlraumstrukturen;
2 eine schematische Schnittdarstellung der in 1 gezeigten Anordnung nach der Erzeugung von Kontaktelementen;
3 eine schematische Schnittdarstellung der in 2 gezeigten Anordnung nach der Trennung des Wafers in einzelne Chips mit darauf angeordneten Hohlraumstrukturen;
4 eine schematische Schnittdarstellung von zwei in 3 gezeigten Chips, die auf einem Träger platziert sind;
5 eine schematische Schnittdarstellung der in 4 dargestellten Anordnung nach einem Verguss mit Gussmasse zur Herstellung einer Gussscheibe;
6 eine schematische Schnittdarstellung des in 5 gezeigten Teilbereichs der Gussscheibe nach einer Entfernung des Trägers;
7 eine schematische Schnittdarstellung des in 6 gezeigten Teilbereichs der Gussscheibe nach der Erzeugung einer Umverdrahtungsstruktur in Dünnfilm-Technik;
8 eine schematische Schnittdarstellung der in 7 gezeigten Anordnung nach dem Anbrin gen von Lotkugeln an Außenanschlussflächen der Verdrahtungsstruktur und einem Trennen der Gussscheibe in einzelne Chip-Packages;
9–14 schematische Schnittdarstellungen weiterer Ausführungsbeispiele von Chip-Packages;
15A–15B schematische Schnittdarstellungen zur Erläuterung eines Herstellungsverfahrens für Hohlraumstrukturen; und
16 ein Flussdiagramm zur Erläuterung eines Herstellungsverfahrens eines Chip-Packages.
Im Folgenden werden Bauelemente mit einem in Gussmasse eingebetteten Chip beschrieben. Dabei können die Chips von unterschiedlichster Art sein und beispielsweise elektrische oder elektromechanische Funktionselemente im Bereich ihrer aktiven Fläche enthalten. Die Chips können als sogenannte MEMS (Micro-Electro-Mechanical Systems) ausgeführt sein, wobei mikromechanische Strukturen wie beispielsweise Brücken, Membranen oder Zungenstrukturen vorgesehen sein können. Die Chips können als Sensoren oder Aktoren ausgeführt sein, beispielsweise BAW-Filter (Bulk Acoustic Wave), Drucksensoren, Beschleunigungssensoren, Rotationssensoren, Mikrofone und vieles mehr. Chips, in welche solche Funktionselemente eingebettet sind, umfassen in der Regel elektronische Schaltungen, die zur Ansteuerung der Funktionselemente dienen oder Signale, die von den Funktionselementen erzeugt werden, weiterverarbeiten. Die im Hohlraum untergebrachten Funktionselemente können wie der Chip aus Halbleiter-Material bestehen, aber auch aus anderen Materialien, wie z. B. Isolatoren, Kunststoffen oder Metallen, hergestellt sein.
Wie im Folgenden anhand von Beispielen noch näher erläutert, können Multichip-Bauelemente mit mehreren Funktionselementen, beispielsweise die Kombination von zwei BAW-Filtern mit glei cher oder geringfügig gegeneinander verstimmter Resonanzfrequenz, vorgesehen sein. Es können in einem Bauelement neben dem Chip mit darauf angebrachter Hohlraumstruktur auch andere Chips und/oder passive elektronische Baueteile integriert sein. Beispielsweise können in einem Multichip-Bauelement ein Chip mit Hohlraumstruktur zur Realisierung der MEMS-Funktionalität (beispielsweise ein BAW-Filter) und ein Chip ohne Hohlraumstruktur zur Signalerzeugung/Signalauswertung (beispielsweise ein LNA (Low Noise Amplifier)) vorgesehen sein. Neben der im Folgenden noch näher beschriebenen Realisierung der Hohlraumstruktur aus einem Polymer kann die Hohlraumstruktur auch aus anderen Materialien, beispielsweise einem Halbleiter-Material oder einem Isolator, z. B. Glas, bestehen.
1 zeigt einen Halbleiter-Wafer 1, an dessen aktiver Oberfläche 2 gegen Umwelteinflüsse zu schützende Strukturen, beispielsweise elektromechanische Funktionselemente 3, ausgebildet sind. Die Funktionselemente 3 befinden sich jeweils in Hohlräumen 4, die in einer verhältnismäßig dicken (z. B. etwa 60 μm) Schicht 6 ausgebildet sind, welche zuvor auf die aktive Oberfläche 2 des bereits prozessierten Halbleiter-Wafers 1 aufgebracht wurde.
Die Hohlräume 4 werden im Wafer-Verbund hergestellt. Dies kann beispielsweise dadurch erfolgen, dass für die Schicht 6 ein Polymer-Material verwendet und fototechnisch strukturiert wird. Die Erzeugung der Hohlräume 4 in einer Polymer-Schicht 6 wird später anhand der 15A bis 15E in beispielhafter Weise erläutert. In 16 ist die Hohlraumherstellung mit dem Schritt S1 bezeichnet.
Ferner können in der Schicht 6 auf fotolithografisch Freibereiche 8 hergestellt werden, in welchen Wafer-Metallisierungen 7 erzeugt werden, die mit einem oder mehreren elektromechanischen Funktionselementen 3 in elektrisch leitender Verbindung (nicht dargestellt) stehen und somit Anschlussberei che für den Betrieb der elektromechanischen Funktionselemente 3 bilden.
2 zeigt das Auffüllen der Freibereiche 8 oberhalb der Wafer-Metallisierungen 7 mit einem Kontaktelement 9. Das Kontaktelement 9 erstreckt sich von der Wafer-Metallisierung 7 bis zur Oberseite 10 der Schicht 6 und kann, wie in 2 dargestellt, etwas über die Oberseite 10 der Schicht 6 hinausragen und den oberen Rand der Schicht 6 umgreifen. Das Kontaktelement 9 kann beispielsweise durch einen galvanischen Prozess ("electroplating") in einer galvanischen Zelle mit Stromfluss oder durch eine stromlose, selektive Abscheidung ("electroless metallization") eines geeigneten Metalls, z. B. Nickel, aus einem Bad auf der Wafer-Metallisierung 7 erzeugt werden. Beide Prozesse werden ebenfalls im Wafer-Verbund durchgeführt. Alternativ ist es auch möglich, auf die Erzeugung der Kontaktelemente 9 zu dem in 2 dargestellten Zeitpunkt zu verzichten und entsprechende Kontaktstrukturen erst später, nach Erzeugung einer Umverdrahtungsstruktur (siehe z. B. 7), zu erzeugen.
Gemäß 3 wird der Wafer 1 mit der darauf angeordneten strukturierten Schicht 6 in einzelne Chips 11 aufgetrennt. Dabei entstehen Hohlraumgehäuse 5. Die Vereinzelung in Chips 11 kann auf einer Folie 12 erfolgen, welche zuvor an der Rückseite des Wafers 1 angebracht wurde. In 16 ist dieser Verfahrensschritt mit S2 bezeichnet.
Es wird darauf hingewiesen, dass die Strukturierung der Außenwände des Hohlraumgehäuses 5 nicht notwendigerweise durch die Vereinzelung in Chips 11 erfolgen muss, sondern genauso wie die Erzeugung der Freibereiche 8 fotolithographisch im Wafer-Verbund durchgeführt werden kann. Dadurch kann eine beliebige Umfangsform der Hohlraumgehäuse 5 erreicht werden, und insbesondere können die Hohlraumgehäuse 5 so dimensioniert werden, dass sie nur über einem Teilbereich der Chipfläche angeordnet sind. Beispielsweise kann eine Strukturie rung der Schicht 6 entlang der für die Chip-Vereinzelung vorgesehenen Trennungslinien vorgenommen werden. Dies bewirkt, dass die Schicht 6 bei der Chip-Vereinzelung mechanisch nicht beansprucht wird. Zwischen dem äußeren Rand des Chips 11 und der Konturlinie des Hohlraumgehäuses 5 kann in diesem Fall ein rahmenartig umlaufender Freiraum vorhanden sein.
Die Herstellung der Hohlräumgehäuse 5 und Wafer-Metallisierungen 7 durch geeignetes Strukturieren einer Schicht 6 stellt ein kostengünstiges Verfahren dar, da im Wesentlichen lediglich Schichtabscheidungs- und Fotolithografietechniken eingesetzt werden müssen und die Erzeugung der Hohlräume 4 im Wafer-Verbund erfolgt. Die Hohlraumgehäuse 5 können jedoch auch in anderer Weise erzeugt werden, z. B. indem ein zweiter Wafer (z. B. aus Glas oder einem Halbleiter-Material) mit geeigneten Vertiefungen versehen wird und so mit dem Halbleiter-Wafer 1 zusammengefügt wird, dass die Vertiefungen die Hohlräume 4 bilden. In diesem Fall können Wafer-Metallisierungen 7 z. B. durch ein Freiätzen entsprechender Bereiche in dem als Abdeckung eingesetzten zweiten Wafer realisiert werden.
Gemäß 4 werden die Chips 11 dann auf einem Träger 13 platziert. Der Träger 13 kann aus einem Trägermaterial 14 (beispielsweise Metall, Silizium, Glas oder ein Polymer) und einer darüber verlaufenden Klebeschicht 15 aufgebaut sein. Die Chips 11 werden unter Abstand zueinander mit der Oberseite 10 des Hohlraumgehäuses 5 auf die Klebeschicht 15 des Trägers 13 aufgebracht. Anschließend werden die auf dem Träger 13 angeordneten Chips 11 mit Hohlraumgehäuse 5 mit einer Gussmass ("mold compound") vergossen (auch als „overmolding" bezeichnet), siehe 5 und Schritt S3 in 16. Nach dem Aushärten des so gebildeten Gusskörpers, der im folgenden als Gussscheibe 16 bezeichnet wird (im Englischen auch als "reconstituted Wafer" oder "artificial Wafer" bezeichnet), wird die Gussscheibe 16 von dem Träger 13 gelöst, siehe 6. Dies kann beispielsweise durch Zuführen von Energie (z. B. Erwärmung) erfolgen, falls eine durch Energiezufuhr lösbare die Klebeschicht 15 verwendet wird.
Es wird darauf hingewiesen, dass durch den Verguss-Schritt der Deckenbereich des Hohlraumgehäuses 5 nicht mechanisch belastet wird, da die Oberseite 10 des Hohlraumgehäuses 5 nicht mit Gussmasse umgossen wird. Dadurch kann verhindert werden, dass das Hohlraumgehäuse 5 durch den Verguss-Schritt zusammengedrückt wird, was bei einem Umspritzen des gesamten Hohlraumgehäuses 5 z. B. bei einem aus Polymer-Material bestehenden Hohlraumgehäuse 5 sehr leicht auftreten kann. Die freien (d. h. nicht abgestützten) Seitenwandbereiche des Hohlraumgehäuses 5 sind kürzer als der freie (d. h. nicht abgestützte) Deckenbereich des Hohlraumgehäuses 5 und können darüber hinaus stärker ausgeführt sein, sodass im von Gussmasse umgegebenen Seitenwandbereich keine Beschädigung durch den Vergussvorgang auftritt.
Vor dem Vereinzeln der Gussscheibe 16 in Chip-Packages können weitere Prozess-Schritte im „Gussscheiben-Verbund" durchgeführt werden. Solche Prozesse sind besonders kostengünstig durchführbar, da die noch gemeinsamen in der Gussscheibe 16 vorliegenden Chip-Packages gleichzeitig prozessiert werden können. Die Gussscheibe 16 bildet gleichsam einen künstlichen Wafer, auf welchen die aus der WLP(Wafer Level Packaging)Technologie bekannten Fertigungsschritte übertragen werden können. In der WLP-Technologie werden alle vor dem Trennen eines Wafers in Chips durchgeführten Prozesse auf Wafer-Ebene durchgeführt. In Analogie zu der WLP-Technologie kann vorliegend vorgesehen sein, dass nach der Herstellung der Gussscheibe 16 sämtliche vor dem Vereinzeln der Gussscheibe 16 in Chip-Packages durchgeführten Prozesse auf „Gussscheiben-Ebene", d. h. an der intakten Gussscheibe für alle Chip-Packages gemeinsam, ausgeführt werden.
7 zeigt, wie mittels einer auf die Gussscheibe 16 angewandeten Dünnfilm-Technologie die Kontaktelemente 9 der Chips 11 in darüber liegenden Polymer-Schichten 20, 21 umverdrahtet werden. Zunächst wird die erste Polymerschicht 20, z. B. durch Schleuderbeschichtung ("spin coating"), auf der Oberfläche der Gussscheibe 16 aufgebracht. Anschließend wird die erste Polymerschicht 20, z. B. photolithographisch strukturiert, sodass Kontaktierungsöffnungen zu den Kontaktelementen 9 geschaffen werden. Anschließend wird eine erste Metallisierungsschicht abgeschieden und photolithographisch zu Leitungsbahnen (Verdrahtungsleitungen 23) strukturiert. Anschließend wird eine zweite Polymerschicht 21 auf den Verdrahtungsleitungen 23 abgeschieden und ebenfalls strukturiert, sodass Öffnungen zu den Verdrahtungsleitungen 23 erzeugt werden. Es folgt ein weiterer Metallisierungs- und Strukturierungsschritt für Außenanschlüsse, mit denen Außenanschlussflächen 22 erzeugt werden. Durch die Öffnungen der zweiten Polymerschicht 21 sind die Außenanschlussflächen 22 mit den Verdrahtungsleitungen 22 und somit mit den Kontaktelementen 9 elektrisch verbunden.
Durch die verwendete Dünnschichttechnik können die Polymer-Schichten 20, 21 und Metallisierungsschichten sehr dünn und die Strukturierung sehr fein sein. Typischerweise sind die Polymer-Schichten 5 bis 20 Mikrometer und die Metallisierungsschichten 2 bis 15 Mikrometer dick. Die Polymer-Schichten 20, 21 bestehen z. B. aus Polyimid und werden durch ein Abscheidungsverfahren, z. B. Schleuderbeschichtung ("spin coating"), auf derjenigen Oberfläche der Gussscheibe 16 abgelagert, die gebietsweise durch die Oberseiten 10 der Hohlraumgehäuse 5 gebildet ist. Die Kontaktierung der Chips 11 mittels Dünnschichttechnik ist in 16 als Schritt S4 veranschaulicht.
Sofern anders als in 2 dargestellt die Kontaktelemente 9 nicht bereits in die Freibereiche 8 eingebracht wurden, kann die Kontaktierung der Wafer-Metallisierungen 7 mit den Verdrahtungsleitungen 23 auch noch nachträglich vorgenommen werden. Zu diesem Zweck können die Polymer-Schichten 20, 21 an den richtigen Stellen fototechnisch geöffnet und nachträglich mit einer Kontaktelement-Metallisierung gefüllt werden.
Für die Umverdrahtung stehen auch Bereiche des Chip-Packages außerhalb der Chip-Kontur zur Verfügung, d. h. die Außenanschlussflächen 22 können teil- oder ganzflächig außerhalb der Konturlinie („footprint") des Chips 11 liegen.
Anschließend können Lotdepots bzw. Lotkugeln 24 an den Außenanschlussflächen 22 angebracht werden. Dieser als „ball attach" bezeichnete Vorgang erfolgt ebenfalls vorzugsweise an der intakten Gussscheibe 16 und kann z. B. über Schablonen vorgenommen werden, die Lotmaterial an den richtigen Stellen auf die Außenanschlussflächen 22 applizieren.
Gegebenenfalls nach Vornahme weiterer Prozess-Schritte wird die Gussscheibe 16 in einzelne Chip-Packages 25 aufgetrennt, siehe 8 und Schritt S5 in 16. Die Chip-Packages 25 können rückseitig und an ihren Seitenwandbereichen 26 aus Gussmasse bestehen. Wie bereits erwähnt, können die Außenanschlussflächen 22 über die Chip-Kontur hinausragen oder vollständig außerhalb dieser liegen, wobei durch die Breite des Seitenwandbereichs 26 die für die Umverdrahtung erreichbare Dimensionsvergrößerung der für die Package-Kontaktierung zur Verfügung stehenden Fläche bestimmt wird. Eine aus der Chip-Kontur herausführende Umverdrahtung wird auch als „fan-out” bezeichnet, das Chip-Package 25 kann infolgedessen als „fan-out wafer level package" bezeichnet werden.
9 zeigt ein Chip-Package 25.1, das sich von dem in 8 gezeigten Chip-Package 25 im Wesentlichen dadurch unterscheidet, dass eine größere Anzahl von Außenanschlussflächen 22 vorgesehen sind, wobei eine erste Reihe von Außenanschlussflächen 22 unterhalb des Chips 11 und eine zweite Reihe von Außenanschlussflächen 22 seitlich außerhalb des Chips 11 angeordnet sind.
10 zeigt ein Chip-Package 25.2, das sich von dem in 8 gezeigten Chip-Package 25 im Wesentlichen dadurch unterscheidet, dass auf dem Chip 11 mehrere Hohlraumgehäuse 5 bzw. ein Hohlraumgehäuse 5 mit mehreren Hohlräumen 4 angeordnet ist.
Eine weitere Variante besteht darin, einen Durchgang 30 vorzusehen, welcher durch die Polymer-Schichten 20, 21 sowie den Deckenbereich des Hohlraumgehäuses 5 hindurchläuft und somit den Hohlraum 4 mit der Umgebung verbindet. Der Durchgang 30 kann beispielsweise durch Fotostrukturierung erzeugt werden. Diese in 11 dargestellte Variante eines Chip-Packages 25.2 ist beispielsweise für Drucksensoren geeignet.
12 zeigt ein Chip-Package 25.3 ohne Umverdrahtungsstruktur. Bei dieser Ausführungsform kann keine Vergrößerung der Anschlussgeometrie erreicht werden. Die Lotkugeln 24 werden direkt an den Endflächen der Kontaktelemente 9 angebracht, wobei die Anbringung in der bereits beschriebenen Weise an der noch intakten Gussscheibe 16 erfolgen kann. Eine weitere in 13 dargestellte Ausgestaltung verzichtet auch auf das Anbringen von Lotkugeln an den Endflächen der Kontaktelemente 9. Das in 13 dargestellte Chip-Package 25.4 kann mittels eines Reflow-Prozesses direkt an einer Platine bzw. PCB (Printed Circuit Board) befestigt werden, auf welcher zuvor z. B. durch einen geeigneten Lotpastendruck an den richtigen Stellen Lotmaterial aufgebracht wurde.
Als weitere Ausgestaltung sind SiP(System-in-Package)-Module realisierbar, welche in einem Chip-Package 25.5 mehrere Chips 11 oder einen einzigen Chip 11 und weitere passive bzw. diskrete Bauelemente enthalten können. 14 zeigt ein Beispiel für ein solches SiP-Modul. Die beiden Chips 11 sind elektrisch über eine gemeinsame Umverdrahtungsstruktur, die gegebenenfalls auch gemeinsame Außenanschlussflächen 22 aufweisen kann, elektrisch miteinander gekoppelt. Es ist auch möglich, dass die Chips 11 keine elektrisch gekoppelte Um verdrahtungsstruktur aufweisen und z. B. über andere Mechanismen (mechanisch, magnetisch usw.) miteinander wechselwirken. Ferner kann auch vorgesehen sein, dass lediglich einer der Chips 11 ein Hohlraumgehäuse 5 aufweist, während ein oder mehrere andere Chips (nicht dargestellt) in herkömmlicher Weise ohne Hohlraumgehäuse 5 ausgeführt und von der Gussmasse gehäust sind.
Die 15A bis 15E veranschaulichen in beispielhafter Weise ein Verfahren zur Herstellung der Hohlraumgehäuse 5. Obgleich die 15A bis 15E lediglich die Herstellung eines Hohlraumgehäuses 5 auf einem Chip 11 zeigen, wird die nachfolgend erläuterte Technik im Wafer-Verbund, d. h. zur gleichzeitigen Herstellung sämtlicher Hohlraumgehäuse 5 auf dem Wafer 1, eingesetzt.
Wie im Zusammenhang mit 1 beschrieben, wird zunächst eine dicke Polymer-Schicht 6, beispielsweise SU8, über dem Wafer 1 abgelagert. Mittels einer ersten Fotomaske 40 werden diejenigen Bereiche der Polymer-Schicht 6 mit Licht einer bestimmten Wellenlänge belichtet, die später die Wandbereiche des Hohlraumgehäuses 5 bilden sollen, siehe 15A. Mittels einer zweiten Fotomaske 41 wird mittels Licht (ggf. einer anderen Wellenlänge) ein Bereich der Polymer-Schicht 6 beleuchtet, der den Deckenbereich des Hohlraumgehäuses 5 bilden soll. Dabei wird ein Lochabschnitt 42 maskiert, siehe 15B.
Durch die Belichtungen wird in der Polymer-Schicht 6 eine Vernetzung der belichteten Bereiche mit gezielt einstellbarer, unterschiedlicher Tiefe hervorgerufen. Die unterschiedliche Tiefe kann beispielsweise durch Verwendung unterschiedlicher Wellenlängen des bei der Belichtung verwendeten Lichts bewerkstelligt werden. Die vernetzten Bereiche 43 sind in 15C dargestellt.
In 15D wird eine Freientwicklung bzw. Freiätzung des Hohlraums 4 durch ein Ultraschall-unterstütztes Sprüh-Entwicklungsverfahren vorgenommen. Dabei wird die Polymer-Schicht 6 bis auf die vernetzten Bereich 43 entfernt. Innerhalb der vernetzten Bereiche 43 erfolgt die Materialentfernung durch das Deckenloch 44, siehe 15D.
Gegebenenfalls kann das Deckenloch 44 mit einer weiteren Polymer-Schicht 45 verschlossen werden. Die in 15E dargestellte Struktur 5 repräsentiert ein Beispiel für das in den vorhergehenden Ausführungsbeispielen beschriebene Hohlraumgehäuse 5 (in diesem Fall auch mit fototechnisch strukturierten Außenwänden).
Für alle Ausführungsbeispiele gilt, dass ein hohes Maß an Flexibilität in Bezug auf Anordnungen und Geometrien von Hohlraumgehäusen 5 und Außenanschlussflächen 22 ermöglicht wird. Durch die Herstellung der Hohlraumgehäuse 5 auf Wafer-Ebene ist eine Herstellung in kostengünstiger Weise möglich. Eine weitere Kostenreduzierung wird durch den Einsatz kostengünstiger „Fotolack-Hohlraumgehäuse" aus einem Polymer erreicht, wobei trotz deren geringer mechanischer Belastbarkeit durch Aussparung des Deckenbereichs 10 beim Verguss ein Prozesssicheres Packaging erzielbar ist. Durch die Mehrlagen-Dünnschichttechnik kann ein "fan-out design" auf der Kontaktierungsebene erreicht werden, mit welchem Package-Anschlüsse außerhalb der Chipfläche realisierbar sind, wodurch sowohl eine Erhöhung der Kontaktierungssicherheit durch Vergrößerung des Pitch-Abstandes zwischen Außenanschlussflächen als auch eine Erhöhung der Anzahl der Außenanschlussflächen erreichbar ist. Damit eröffnen sich insbesondere auch neue Möglichkeiten für die Herstellung von SiP-Modulen vielfältigster Typen und Auslegungen.

Claims

Verfahren zur Herstellung von Bauelementen, umfassend: Herstellung von Hohlraumstrukturen (4, 5) auf einem Wafer (1); Trennen des Wafers (1) zu mindestens zwei Chips (11); Bedecken der mindestens zwei Chips (11) mit Vergussmasse; und Separieren der mindestens zwei Chips (11) durch Trennen der Vergussmasse.
Verfahren nach Anspruch 1, wobei die Hohlraumstrukturen (4, 5) auf der aktiven Fläche des Wafers (1) aufgebracht werden.
Verfahren nach Anspruch 1 oder 2, wobei vor dem Bedecken der mindestens zwei Chips (11) mit Vergussmasse die mindestens zwei Chips (11) auf einen gemeinsamen Träger (12) platziert werden.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die der aktiven Fläche gegenüberliegende Fläche der mindestens zwei Chips (11) mit Vergussmasse überdeckt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei auf dem Wafer (1) ein Prozess-Schritt zur Ausbildung von Kontaktelementen (9) durchgeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Überdecken der mindestens zwei Chips (11) mit Vergussmasse der gemeinsame Träger (12) von den mindestens zwei Chips (11) entfernt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem überdecken der mindestens zwei Chips (11) mit Vergussmasse eine erste gemeinsame dielektrische Schicht (20) auf die mindestens zwei Chips (11) aufgebracht wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Überdecken der mindestens zwei Chips (11) mit Vergussmasse eine erste gemeinsame elektrisch leitende Schicht (23) auf die mindestens zwei Chips (11) aufgebracht wird.
Verfahren nach Anspruch 8, wobei nach dem Überdecken der mindestens zwei Chips (11) mit Vergussmasse mindestens eine zweite gemeinsame dielektrische Schicht (21) auf die erste elektrisch leitende Schicht (23) aufgebracht.
Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Überdecken der mindestens zwei Chips (11) mit Vergussmasse mindestens eine zweite gemeinsame elektrisch leitende Schicht (22) auf die mindestens zweite gemeinsame dielektrische Schicht (21) aufgebracht wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei mindestens eine der ersten gemeinsamen dielektrischen Schicht (20), der mindestens zweiten gemeinsamen dielektrischen Schicht (21), der ersten gemeinsamen elektrisch leitenden Schicht (23) und der mindestens zweiten gemeinsamen elektrisch leitenden Schicht (22) durch ein photolithographisches Verfahren strukturiert.
Verfahren nach einem der vorhergehenden Ansprüche, wobei auf eine der gemeinsamen elektrisch leitenden Schichten (22) Lotdepots (24) aufgebracht werden.
Vorrichtung, umfassend mehrere gemeinsam in einer Gussmasse aufgenommene Chips (11), auf welchen Hohlraumstrukturen (4, 5) angeordnet sind.
Vorrichtung nach Anspruch 13, wobei die Hohlraumstrukturen über den aktiven Flächen der Chips (11) angeordneten sind.
Vorrichtung nach Anspruch 13 oder 14, wobei auf einer Oberfläche der Gussmasse (16) eine oder mehrere dielektrische Schichten (20, 21) mit Leiterbahnen (23) und Außenkontaktelementen (22) angeordnet sind.
Vorrichtung nach Anspruch 15, wobei an den Außenkontaktelementen (22) Lotdepots (24) angebracht sind.
Vorrichtung nach Anspruch 13 bis 16, wobei die Oberfläche der Gussmasse bereichsweise durch Oberseiten (10) der Hohlraumstrukturen (4, 5) gebildet ist.
Vorrichtung nach Anspruch 13 bis 17, wobei sich zur Kontaktierung der aktiven Fläche des Chips (11) Kontaktelemente (9) vom Chip (11) zur Oberseite (10) der Hohlraumstruktur (4, 5) erstrecken.
Vorrichtung nach Anspruch 18, wobei die Kontaktelemente (9) mit Lotdepots (24) versehen sind.
Vorrichtung nach Anspruch 13 bis 19, wobei die Hohlraumstrukturen (4, 5) aus einem Polymer bestehen.
Vorrichtung nach Anspruch 13 bis 20, wobei auf einem Chip (11) mehrere Hohlraumstrukturen (4, 5) angeordnet sind.
Vorrichtung nach Anspruch 13 bis 21, wobei eine Hohlraumstruktur (4, 5) ein Durchgangsloch (30) zur Anbindung des Hohlraums (4) an die Umgebung aufweist.
Bauelement, umfassend: einen in Gussmasse aufgenommenen Chip (11), auf welchem eine Hohlraumstruktur (4, 5) angeordnet ist, und eine erste elektrisch leitende Schicht (23), die zumindest bereichsweise auf die Gussmasse aufgebracht ist.
Bauelement nach Anspruch 23, wobei die Hohlraumstruktur (4, 5) über einer aktiven Fläche des Chips (11) angeordnet ist.
Bauelement nach Anspruch 23 oder 24, wobei die Hohlraumstruktur (4, 5) zwischen dem Chip (11) und einem Abschnitt der ersten elektrisch leitenden Schicht (23) angeordnet ist.
Bauelement nach Anspruch 23 bis 25, wobei die Oberseite (10) der Hohlraumstruktur (4, 5) von Gussmasse unbedeckt ist.
Bauelement nach Anspruch 23 bis 26, wobei die der aktiven Oberfläche des Chips (11) gegenüberliegende Chipoberfläche, die Seitenflächen des Chips (11) und die Seitenflächen der Hohlraumstruktur (4, 5) von Gussmasse umgeben sind.
Bauelement nach Anspruch 23 bis 27, wobei die Hohlraumstruktur (4, 5) aus einem Polymer besteht.
Bauelement nach Anspruch 23 bis 28, das eine die erste elektrisch leitende Schicht (23), mindestens eine dielektrische Schicht (20, 21) und eine zweite elektrisch leitende Schicht (22) enthaltende Umverdrahtungsstruktur (20, 21, 22; 23) aufweist.
Bauelement nach Anspruch 29, wobei sich die Umverdrahtungsstruktur (20, 21, 22; 23) über die Kontur des Chips (11) hinaus nach außen erstreckt.
Bauelement nach Anspruch 29 oder 30, wobei die Hohlraumstruktur (4, 5) zwischen einer aktiven Fläche des Chips (11) und der Umverdrahtungsstruktur (20, 21, 22; 23) angeordnet ist.
Bauelement nach Anspruch 23 bis 31, wobei über der aktiven Fläche des Chips (11) mehrere Hohlraumstrukturen (4, 5) angeordnet sind.
Bauelement nach Anspruch 23 bis 32, welches mehrere in Gussmasse aufgenommene Chips (11) enthält.
Bauelement nach Anspruch 32, wobei die mehreren Chips (11) über eine Umverdrahtungsstruktur (20, 21, 22; 23) elektrisch miteinander verbunden sind.
Bauelement, umfassend: einen in Gussmasse aufgenommenen Chip (11), auf welchem eine Hohlraumstruktur (4, 5) aus einem Polymermaterial angeordnet ist.
Bauelement nach Anspruch 35, wobei das Polymermaterial ein Photolack ist.
Bauelement nach Anspruch 35 oder 36, wobei die Oberseite (10) der Hohlraumstruktur (4, 5) von Gussmasse unbedeckt ist.