[go: up one dir, main page]

DE102007029829A1 - Halbleiterbauelement mit einem ohmschen Kontakt - Google Patents

Halbleiterbauelement mit einem ohmschen Kontakt Download PDF

Info

Publication number
DE102007029829A1
DE102007029829A1 DE102007029829A DE102007029829A DE102007029829A1 DE 102007029829 A1 DE102007029829 A1 DE 102007029829A1 DE 102007029829 A DE102007029829 A DE 102007029829A DE 102007029829 A DE102007029829 A DE 102007029829A DE 102007029829 A1 DE102007029829 A1 DE 102007029829A1
Authority
DE
Germany
Prior art keywords
metal layer
metal
layer
semiconductor body
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007029829A
Other languages
English (en)
Inventor
Jochen Dr. Hilsenbeck
Michael Dr. Treu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102007029829A priority Critical patent/DE102007029829A1/de
Publication of DE102007029829A1 publication Critical patent/DE102007029829A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor
    • H10D64/0115
    • H10D64/0112
    • H10W20/039
    • H10W20/058

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Halbleiterbauelement mit einem ohmschen Kontakt weist einen Halbleiterkörper mit darin befindlichen Halbleiterbauelementstrukturen und eine elektrische Kontaktstruktur auf einer Oberfläche des Halbleiterkörpers auf. Die elektrische Kontaktstruktur umfasst eine strukturierte erste Metallschicht aus einem ersten Metall und eine zweite Metallschicht aus einem zweiten Metall auf der ersten Metallschicht. Die erste Metallschicht bildet an der Grenzfläche zum Halbleiterkörper einen ohmschen Kontakt aus und die zweite Metallschicht ist derart, dass die erste Metallschicht umschlossen ist.

Description

  • Ausführungsbeispiele der Erfindung beziehen sich auf ein Halbleiterbauelement mit einem ohmschen Kontakt und ein Verfahren zum Herstellen eines ohmschen Kontaktes an einem Halbleiterkörper.
  • Elektronische Bauelemente benötigen elektrische Zuleitungen mit geringen Verlusten. Die Widerstände der elektrischen Zuleitungen setzen sich im Einzelnen zusammen aus den Widerständen des:
    • 1. Bonddraht,
    • 2. Übergang Bonddraht-Metallisierung auf dem Chip,
    • 3. Metallisierung auf dem Chip und
    • 4. Metall-Halbleiterkontakt, auch ohmscher Kontakt genannt.
  • Der Kontaktwiderstand des ohmschen Kontaktes wird hauptsächlich beeinflusst durch die Dotierung des Halbleiters, die Sauberkeit der Halbleiteroberfläche, der Kontaktmetallisierung und der Legiertemperatur zur Ausbildung einer intermetallischen Phase zwischen Metallisierung und Halbleitermaterial.
  • Neben einem geringen Kontaktwiderstand sollte der ohmsche Kontakt auch eine geringe Morphologie aufweisen. Dies ist vor allem dann wichtig, wenn die Strukturen und Abstände des elektronischen Bauelements sehr klein sind (μm-Bereich). Deshalb sollte eine Oberflächenwelligkeit bzw. Kantenrauhigkeit der Metallisierung gering sein. Eine größere Welligkeit ist z. B. von Nachteil, wenn bei der Fotolithographie kleiner Strukturen nur sehr dünne Lacke verwendet werden. Eine hohe Kantenrauhigkeit führt zwangsweise zu größeren Abständen der Strukturen.
  • Vor allem bei „Wide-Band-Gap" Halbleitermaterialien wie z. B. Silizium-Carbid, bei denen hohe Legiertemperaturen für die Ausbildung des ohmschen Kontaktes notwendig sind, ist es schwierig, einen geringen Kontaktwiderstand und eine glatte Morphologie gleichzeitig zu erzielen.
  • Aufgabe der vorliegenden Erfindung ist es, einen ohmschen Kontakt auf einem Halbleiterbauelement mit niedrigem Kontaktwiderstand und glatter Morphologie und ein Verfahren zum Herstellen eines solchen ohmschen Kontaktes bereitzustellen.
  • Gelöst wird diese Aufgabe durch die Merkmale der unabhängigen Ansprüche 1 und 12.
  • In einer Ausführungsform weist ein Halbleiterbauelement einen Halbleiterkörper und eine elektrische Kontaktstruktur auf einer Oberfläche des Halbleiterkörpers auf, wobei die elektrische Kontaktstruktur eine erste Metallschicht aus einem ersten Metall und eine zweite Metallschicht aus einem zweiten Metall auf der ersten Metallschicht umfasst, und wobei die erste Metallschicht an der Grenzfläche zum Halbleiterkörper einen ohmschen Kontakt ausbildet und die zweite Metallschicht derart ist, dass die erste Metallschicht umschlossen ist.
  • In einer Ausführungsform des Verfahrens zum Herstellen eines ohmschen Kontaktes an einem Halbleiterkörper wird ein Halbleiterkörper bereitgestellt, auf dem Halbleiterkörper eine erste Metallschicht aus einem ersten Metall aufgebracht, auf der ersten Metallschicht eine zweite Metallschicht aus einem zweiten Metall derart aufgebracht, dass die erste Metallschicht umschlossen wird und ein ohmscher Kontakt zwischen der ersten Metallschicht und dem Halbleiterkörper ausgebildet.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Ausführungsbeispiele der Erfindung werden nachfolgend, Bezug nehmend auf die beiliegenden Figuren, näher erläutert. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann auch in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.
  • Es zeigen:
  • 1: Schematische Querschnittsansicht eines Halbleiterbauelements mit einer elektrischen Kontaktstruktur mit zwei Metallschichten.
  • 2: Schematische Querschnittsansichten A bis D zur Darstellung des Verfahrens zum Herstellen eines ohmschen Kontaktes auf einem Halbleiterkörper mit zwei Metallschichten.
  • 3: Schematische Querschnittsansicht eines Halbleiterbauelements mit einer elektrischen Kontaktstruktur mit drei Metallschichten.
  • Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird.
  • In 1 ist ein Halbleiterbauelement 10 mit einem ohmschen Kontakt dargestellt. Das Halbleiterbauelement 10 weist einen Halbleiterkörper 11 auf. Der Halbleiterkörper 11 kann aus jedem Halbleitermaterial gebildet sein. Insbesondere werden Halbleitermaterialien mit hohem Bandabstand (wide-band-gap), d. h. einem Abstand der Energieniveaus zwischen Leitungsband und Valenzband, der höher als bei herkömmlichem Silizium ist, verwendet. Dieser Bandabstand beträgt bei Silizium normalerweise 1,1 eV. Wichtige Halbleitermaterialien mit hohem Bandabstand sind z. B. Silizium-Carbid und Gallium-Arsenid.
  • In dem Halbleiterkörper 11 sind Halbleiterbauelementstrukturen 12 ausgebildet. Diese Halbleiterbauelementstrukturen 12 sind beispielsweise Dotierstoffgebiete, gefüllte Grabenstrukturen oder andere spezifische Strukturen, die für Einzelhalbleiterbauteile oder integrierte Schaltungen in Frage kommen. Insbesondere sind Strukturen für z. B. Transistoren, Dioden und Sensoren vorgesehen.
  • Auf einer Oberfläche 14 des Halbleiterkörpers 11 befindet sich eine elektrische Kontaktstruktur 13. Die elektrische Kontaktstruktur 13 umfasst eine erste Metallschicht 15 und eine zweite Metallschicht 16, die die erste Metallschicht 15 derart bedeckt, dass die erste Metallschicht umschlossen ist. Dabei bedeckt die zweite Metallschicht 16 die Oberfläche und die seitlichen Flanken der ersten Metallschicht 15, was zusammen mit dem Halbleiterkörper zu einer vollständigen Einkapselung der ersten Metallschicht 15 führt.
  • Die erste Metallschicht 15 besteht aus einem ersten Metall, dass eine intermetallische Phase mit dem Halbleiterkörper 11 bei einer bestimmten Legiertemperatur T1 ausbildet. Beispielsweise kommen hierfür Metalle die Nickel, Nickel mit Aluminium oder Titan mit Aluminium aufweisen in Frage.
  • Die intermetallische Phase ist wichtig für die Ausbildung eines guten ohmschen Kontaktes. Die erste Metallschicht 15 bildet dabei diesen ohmschen Kontakt zusammen mit dem Halbleiterkörper 11 an der Grenzfläche zwischen der ersten Metallschicht 15 und dem Halbleiterkörper 11 unter Einwirkung von hohen Temperaturen aus. Eine geeignete Dicke d1 für die erste Metallschicht 15 weist dabei ungefähr 50–100 nm auf.
  • Typische Werte für die Legiertemperatur T1 zur Ausbildung des ohmschen Kontakt am Beispiel von Titan und Aluminium auf einem Silizium-Carbid-Halbleiterkörper sind T1 ≈ 900°C bis 1000°C. Zur Ausbildung eines guten ohmschen Kontaktes wird diese Temperatur T1 für ca. 30 sec bis 2 min gehalten.
  • Um den Einfluss dieser Legiertemperatur T1 auf die Morphologie der Kontaktstruktur 13 so gering wie möglich zu halten wird die zweite Metallschicht 16 aus einem zweiten Metall derart über die erste Metallschicht 15 angebracht, dass die erste Metallschicht 15 umschlossen, insbesondere vollständig eingekapselt ist. Das zweite Metall ist so ausgewählt, dass es keine intermetallische Phase mit dem ersten Metall bei der Legiertemperatur T1 ausbildet. Ausserdem wird das zweite Metall derart gewählt, dass die morphologische Struktur der zweiten Metallschicht bei der Legiertemperatur T1 nicht verändert wird. Das zweite Metall weist eine Schmelztemperatur T2 auf, die höher als die Legiertemperatur T1 ist. Die zweite Metallschicht 16 weist eine höhere Dicke d2 auf als die erste Metallschicht 15, um eine ausreichende Kantenbedeckung der ersten Metallschicht 15 zu gewährleisten. Beispielhaft ist d2 ≈ 1,5 × d1.
  • Als zweites Metall kann beispielweise ein Wolframsilicidnitrit zum Einsatz kommen. Dieses Metall weist eine hohe thermische Stabilität auf und übersteht somit nachfolgende Temperschritte ohne signifikante Veränderung.
  • Dadurch, dass die zweite Metallschicht 16 die erste Metallschicht 15 umschließt, wird bei der Ausbildung des ohmschen Kontaktes, bei der in der Regel das erste Metall bei der Legiertemperatur T1 geschmolzen wird, ein Zerfließen der ersten Metallschicht 15 verhindert und somit eine glatte Oberflächenmorphologie und ein niedriger Kontaktwiderstand erreicht.
  • In einer Alternativen Ausführungsform, wie in 3 dargestellt, kann auf die zweite Metallschicht 16 noch mindestens eine weitere Metallschicht 17 aufgebracht werden, wobei die weitere Metallschicht 17 im Vergleich zur zweiten Metallschicht 16 chemisch inert gegenüber nachfolgenden Ätzprozessen ist. In diesem Fall genügt für die Gesamtdicke der zweiten Metallschicht 16 plus der mindestens einen weiteren Metallschicht 17 die Bedingung, dass die Gesamtdicke größer als die Dicke d1 der ersten Metallschicht 15 ist, um eine ausreichende Kantenbedeckung der ersten Metallschicht 15 zu gewährleisten. Typische Werte für die Gesamtdicke aus zweiter und weiteren Metallschichten liegen also bei ca. 50 bis 60 nm, wenn die erste Metallschicht eine Dicke d1 von ca. 40 nm aufweist.
  • In den 2a bis 2d ist ein möglicher Prozessablauf zur Herstellung eines ohmschen Kontaktes an einem Halbleiterkörper 11 in ausgewählten Schritten dargestellt.
  • 2a zeigt einen bereitgestellten Halbleiterkörper 11 mit darin ausgebildeten Halbleiterbauelementstrukturen 12. Die Halbleiterbauelementstrukturen 12 können beispielsweise durch Implantation und/oder Diffusion von Dotierstoffen in den Halbleiterkörper 11 eingebracht werden. Die Halbleiterbauelementstrukturen 12 müssen nicht notwendigerweise bereits vor Beginn des Verfahrens zur Herstellung des ohmschen Kontaktes in dem Halbleiterkörper 11 eingebracht sein, sondern können auch zum späteren Zeitpunkt eingebracht werden. Auf dem Halbleiterkörper 11 wird eine Maske 18 auf eine Oberfläche 14 des Halbleiterkörpers 11 aufgebracht. Die Maske 18 weist eine Öffnung 19 auf. Die Öffnung 19 in der Maske 18 wird derart hergestellt, dass die Maske 18 eine Hinterschneidung aufweist. Dabei weist die Öffnung 19 an der Oberfläche 14 des Halbleiterkörpers 11 eine untere Öffnungsbreite 31 auf, die breiter ist als eine obere Öffnungsbreite B2 an der vom Halbleiterkörper 11 beabstandeten Oberseite der Maske 18. Dies wird beispielsweise dadurch erreicht, dass die Maske durch eine ca. 100 nm dicke erste Schicht 20 und eine darüber angeordnete zweite Schicht 21 hergestellt wird. Die erste Schicht 20 wird z. B. durch thermische Oxidation des Halbleiterkörpers 11 an der Oberfläche 14 des Halbleiterkörpers 11 hergestellt. Alternativ kann die erste Schicht 20 auch durch Abscheiden von beispielsweise einer Oxidschicht auf der Oberfläche 14 des Halbleiterkörpers 11 hergestellt werden.
  • Die zweite Schicht kann aus einem Fotolack hergestellt werden. Die Hinterschneidung der Maske 18 wird dadurch erreicht, dass die Maske 18 unterätzt wird, indem die erste Schicht 20 unter der zweiten Schicht 21 teilweise entfernt wird. Dies erfolgt beispielsweise durch ein Einbringen einer Öffnung durch die erste und zweite Schicht hindurch bis zur Oberfläche 14 des Halbleiterkörpers 11 mit anschließender selektiver Ätzung der ersten Schicht 20, wobei ca. 0,5 μm bis 1 μm vom Rand der ersten Schicht aus unter der zweiten Schicht entfernt wird.
  • 2b zeigt den Schritt des Aufbringens einer ersten Metallschicht 15 aus einem ersten Metall auf dem Halbleiterkörper 11. Das Aufbringen der ersten Metallschicht 15 auf dem Halbleiterkörper 11 erfolgt in diesem Beispiel strukturiert über die vorher aufgebrachte Maske 18 mittels einer gerichteten Abscheidung der ersten Metallschicht 15 mit Hilfe z. B. einer Elektronenstrahlbedampfung (mit Pfeilen dargestellt), wobei die Breite und Lage der somit hergestellten ersten Metallschicht 15 auf der Oberfläche 14 des Halbleiterkörpers 11 die Breite und Lage der oberen Öffnungsbreite B2 der Maske 18 annimmt.
  • Alternativ kann in einer nicht dargestellten Ausführungsform die erste Metallschicht 15 aber auch zunächst ganzflächig auf der Oberfläche 14 des Halbleiterkörpers 11 aufgebracht werden und anschließend mittels Lithographie und Ätzung strukturiert werden.
  • Für die erste Metallschicht 15 wird ein erstes Metall verwendet, das eine intermetallische Phase mit dem Halbleiterkörper 11 bei einer bestimmten Legiertemperatur T1 eingehen kann. Dafür kommen beispielsweise Metalle in Frage, die Nickel, Titan mit Aluminium oder Nickel mit Aluminium enthalten.
  • In 2c ist der Schritt dargestellt, bei dem eine zweite Metallschicht 16 derart auf der ersten Metallschicht 15 aufgebracht wird, dass die erste Metallschicht 15 umschlossen, insbesondere vollständig eingekapselt wird. Dies wird mit einer ungerichteten Abscheidung der zweiten Metallschicht 16, z. B. durch Sputtern, erreicht (mit Pfeilen dargestellt). Die zweite Metallschicht 16 scheidet sich dabei derart auf der ersten Metallschicht 15 in der Öffnung 19 der Maske 18 ab, dass die Breite der zweiten Metallschicht 16 breiter ist als die erste Metallschicht 15.
  • Insbesondere wenn die zweite Metallschicht 16 dicker als die erste Metallschicht 15 hergestellt wird, ist die erste Metallschicht 15 von der zweiten Metallschicht 16 an der Oberfläche und an den Flanken bedeckt, so dass die erste Metallschicht durch die zweite Metallschicht und dem Halbleiterkörper 11 umschlossen ist.
  • Die zweite Metallschicht 16 wird aus einem zweiten Metall hergestellt, das keine intermetallische Phase mit dem ersten Metall bei der Legiertemperatur T1 eingehen kann.
  • In einem (nicht dargestellten) weiteren Schritt kann, wie im Beispiel zur 3 gezeigt, auch noch zusätzlich auf die zweite Metallschicht mindestens eine weitere Metallschicht 17 abgeschieden werden, die bezüglich nachfolgender Ätzschritte des Herstellungsprozesses chemisch inert ist.
  • In 2d ist der fertiggestellte ohmsche Kontakt an dem Halbleiterkörper 11 dargestellt. Das Ausbilden des ohmschen Kontaktes zwischen der ersten Metallschicht 15 und dem Halbleiterkörper 11 erfolgt dadurch, dass die erste Metallschicht 15 bis zu einer Legiertemperatur T1 z. B. durch Rapid Thermal Processing (RTP) erwärmt wird, bis sich eine intermetallische Phase zwischen Metallschicht 15 und dem Halbleiterkörper 11 ausbildet.
  • Die Maske 18 wird nach dem Aufbringen der zweiten Metallschicht 16 entfernt. Dadurch bleibt nur die strukturierte Kontaktstruktur 13 an der Oberfläche 14 des Halbleiterkörpers 11 zurück.
  • In nicht dargestellter Weise können noch nachfolgende Prozessschritte bis zur endgültigen Fertigstellung des gewünschten Halbleiterbauelements folgen.
  • Die in den Ausführungsbeispielen beschriebene Kontaktstruktur 13 mit zwei Metallisierungsschichten ermöglicht einen niederohmigen elektrischen Kontakt durch die erste Metallschicht 15 bei einer gleichzeitig glatten Morphologie der zweiten Metallschicht 16.
  • 10
    Halbleiterbauelement
    11
    Halbleiterkörper
    12
    Halbleiterbauelementstrukturen
    13
    Elktr. Kontaktstruktur
    14
    Oberfläche
    15
    erste Metallschicht
    16
    zweite Metallschicht
    17
    weitere Metallschicht
    18
    Maske
    19
    Öffnung
    20
    erste Schicht
    21
    zweite Schicht

Claims (35)

  1. Halbleiterbauelement (10), aufweisend einen Halbleiterkörper (11) und eine elektrische Kontaktstruktur (13) auf einer Oberfläche (14) des Halbleiterkörpers (11), wobei die elektrische Kontaktstruktur umfasst: eine erste Metallschicht (15) aus einem ersten Metall, die an der Grenzfläche zum Halbleiterkörper einen ohmschen Kontakt ausbildet und eine zweite Metallschicht (16) aus einem zweiten Metall auf der ersten Metallschicht (15) derart, dass die erste Metallschicht (15) umschlossen ist.
  2. Halbleiterbauelement (10) nach Anspruch 1, bei dem der Halbleiterkörper (11) aus einem Halbleitermaterial besteht, das einen Bandabstand zwischen dem Leitungsband und dem Valenzband von größer 1,1 eV aufweist.
  3. Halbleiterbauelement (10) nach einem der Ansprüche 1 oder 2, bei dem das erste Metall derart ist, dass es eine intermetallische Phase mit dem Halbleiterkörper (11) bei einer bestimmten Legiertemperatur T1 ausbilden kann.
  4. Halbleiterbauelement (10) nach einem der vorher genannten Ansprüche, bei dem das erste Metall Nickel, Nickel mit Aluminium oder Titan mit Aluminium enthält.
  5. Halbleiterbauelement (10) nach einem der vorhergenannten Ansprüche, bei dem die erste Metallschicht (15) eine Dicke d1 mit d1 < 100 nm aufweist.
  6. Halbleiterbauelement (10) nach Anspruch 3, bei dem das zweite Metall derart ist, dass es keine intermetallische Phase mit dem ersten Metall bei der Legiertemperatur T1 ausbildet.
  7. Halbleiterbauelement nach einem der vorhergenannten Ansprüche, bei dem die zweite Metallschicht (16) ihre morphologische Struktur bei der Legiertemperatur T1 nicht ändert.
  8. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem die zweite Metallschicht (16) eine größere Dicke d2 als die Dicke d1 der ersten Metallschicht (15) aufweist.
  9. Halbleiterbauelement (10) nach Anspruch 8 bei dem die Dicke d2 ca. 1,5 × d1 beträgt.
  10. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem das zweite Metall ein Wolfram-Silizitnitrit ist.
  11. Halbleiterbauelement (10) nach einem der vorhergehenden Ansprüche, bei dem auf der zweiten Metallschicht (16) mindestens eine weitere Metallschicht (17) aufgebracht ist, wobei die weitere Metallschicht (17) im Vergleich zur zweiten Metallschicht chemisch inerter ist.
  12. Verfahren zum Herstellen eines ohmschen Kontaktes an einem Halbleiterkörper (11), wobei das Verfahren folgende Merkmale aufweist: – Bereitstellen eines Halbleiterkörpers (11), – Aufbringen einer ersten Metallschicht (15) aus einem ersten Metall auf dem Halbleiterkörper (11), – Aufbringen einer zweiten Metallschicht (16) aus einem zweiten Metall auf der ersten Metallschicht (15) derart, dass die erste Metallschicht (15) umschlossen wird, – Ausbilden des ohmschen Kontaktes zwischen der ersten Metallschicht (15) und dem Halbleiterkörper (11).
  13. Verfahren nach Anspruch 12, bei dem in dem Halbleiterkörper (11) Halbleiterbauelementstrukturen (12) ausgebildet werden.
  14. Verfahren nach Anspruch 13, bei dem die Halbleiterbauelementstrukturen (12) durch Implantation und/oder Diffusion von Dotierstoffen ausgebildet werden.
  15. Verfahren nach Anspruch 12 bis 14, bei dem das Aufbringen der ersten Metallschicht (15) ganzflächig auf der Oberfläche (14) des Halbleiterkörpers (11) erfolgt und anschließend mittels Lithographie und Ätzung die erste Metallschicht (15) strukturiert wird.
  16. Verfahren nach Anspruch 12 bis 14, bei dem das Aufbringen der ersten Metallschicht (15) strukturiert mittels einer vorher aufgebrachten Maske (18) erfolgt.
  17. Verfahren nach Anspruch 16, wobei die Maske (18) eine Hinterschneidung in der Art aufweist, dass eine Öffnung (19) in der Maske (18) an der Oberfläche (14) des Halbleiterkörpers (11) eine untere Öffnungsbreite (B1) aufweist, die breiter ist als eine obere Öffnungsbreite (B2) an der von dem Halbleiterkörper (11) beanstandeten Oberseite der Maske (18).
  18. Verfahren nach Anspruch 17, wobei das Aufbringen der ersten Metallschicht (15) durch eine gerichtete Abscheidung derart erfolgt, dass die Breite und Lage der ersten Metallschicht (15) auf der Oberfläche (14) des Halbleiterkörpers (11) der Breite und Lage der oberen Öffnungsbreite (B2) entspricht.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei die Maske (18) durch eine erste Schicht (20) und eine darüber angeordnete zweite Schicht (21) hergestellt wird.
  20. Verfahren nach Anspruch 19, wobei die erste Schicht (20) durch thermische Oxidation des Halbleiterkörpers (11) an der Oberfläche (14) des Halbleiterkörpers (11) hergestellt wird.
  21. Verfahren nach Anspruch 19, wobei die erste Schicht (20) durch Abscheiden einer Oxidschicht auf der Oberfläche (14) des Halbleiterkörpers (11) hergestellt wird.
  22. Verfahren nach einem der Ansprüche 19 bis 21, wobei die zweite Schicht (21) aus einem Fotolack hergestellt wird.
  23. Verfahren nach einem der Ansprüche 19 bis 22, wobei die Maske (18) unterätzt wird, in dem die erste Schicht (20) unter der zweiten Schicht (21) teilweise entfernt wird.
  24. Verfahren nach Anspruch 23, wobei 0,5 μm bis 1 μm, vom Rand der ersten Schicht (20) aus, unter der zweiten Schicht (21) entfernt wird.
  25. Verfahren nach einem der Ansprüche 19 bis 24, wobei die erste Schicht (20) mit einer Dicke D von ca. 100 nm hergestellt wird.
  26. Verfahren nach einem der Ansprüche 12 bis 25, wobei die erste Metallschicht (15) mittels Elektronenstrahlbedampfung hergestellt wird.
  27. Verfahren nach einem der Ansprüche 12 bis 26, bei dem die erste Metallschicht (15) aus einem ersten Metall hergestellt wird, dass eine intermetallische Phase mit dem Halbleiterkörper (11) bei einer bestimmten Legiertemperatur T1 eingehen kann.
  28. Verfahren nach einem der Ansprüche 12 bis 26, bei dem die erste Metallschicht (15) aus einem ersten Metall hergestellt wird, das Nickel, Titan mit Aluminium oder Nickel mit Aluminium enthält.
  29. Verfahren nach einem der Ansprüche 17 bis 28, bei dem die zweite Metallschicht (16) durch eine ungerichtete Abscheidung derart erfolgt, dass in der Öffnung (19) die Breite der zweiten Metallschicht (16) breiter als die erste Metallschicht ist.
  30. Verfahren nach einem der Ansprüche 16 bis 28, bei dem die Maske (18) nach dem Aufbringen der zweiten Metallschicht (16) entfernt wird.
  31. Verfahren nach Anspruch 27, bei dem die zweite Metallschicht (16) aus einem zweiten Metall hergestellt wird, das keine intermetallische Phase mit dem ersten Metall bei der Legiertemperatur T1 eingehen kann.
  32. Verfahren nach einem der Ansprüche 12 bis 31, bei dem die zweite Metallschicht (16) gesputtert wird.
  33. Verfahren nach einem der Ansprüche 12 bis 32, bei dem die zweite Metallschicht (16) dicker als die erste Metallschicht (15) hergestellt wird.
  34. Verfahren nach einem der Ansprüche 12 bis 33, wobei bei dem Ausbilden des ohmschen Kontaktes die erste Metallschicht (15) bis zu der Legiertemperatur T1 erwärmt wird, bei der sich eine intermetallische Phase zwischen der ersten Metallschicht (15) und dem Halbleiterkörper (11) ausbildet.
  35. Verfahren nach einem der Ansprüche 12 bis 34, bei dem zusätzlich auf die zweite Metallschicht (16) mindestens eine weitere Metallschicht (17) abgeschieden wird, die bezüglich nachfolgender Ätzschritte des Herstellungsprozesses chemisch inert ist.
DE102007029829A 2007-06-28 2007-06-28 Halbleiterbauelement mit einem ohmschen Kontakt Ceased DE102007029829A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007029829A DE102007029829A1 (de) 2007-06-28 2007-06-28 Halbleiterbauelement mit einem ohmschen Kontakt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007029829A DE102007029829A1 (de) 2007-06-28 2007-06-28 Halbleiterbauelement mit einem ohmschen Kontakt

Publications (1)

Publication Number Publication Date
DE102007029829A1 true DE102007029829A1 (de) 2009-01-02

Family

ID=40075927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007029829A Ceased DE102007029829A1 (de) 2007-06-28 2007-06-28 Halbleiterbauelement mit einem ohmschen Kontakt

Country Status (1)

Country Link
DE (1) DE102007029829A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20120646A1 (it) * 2012-07-23 2014-01-24 St Microelectronics Srl Metodo di formazione di regioni di interfaccia di contatto elettrico di un dispositivo elettronico
JP2014086438A (ja) * 2012-10-19 2014-05-12 Toyota Motor Corp 半導体装置及び半導体装置の製造方法
WO2015078919A1 (de) * 2013-11-28 2015-06-04 Osram Opto Semiconductors Gmbh Verfahren zur herstellung optoelektronischer bauelemente für die kapselung von schichten

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10005368A1 (de) * 2000-02-07 2001-08-16 Daimler Chrysler Ag Bildung legierter ohmscher Kontakte auf Halbleitermaterialien
US20040016929A1 (en) * 2001-09-06 2004-01-29 Osamu Nakatsuka Electrode for p-type sic
EP1450394A1 (de) * 2002-07-11 2004-08-25 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement und verfahren zu seiner herstellung
DE10261364B4 (de) * 2002-12-30 2004-12-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung
US20050258459A1 (en) * 2004-05-18 2005-11-24 Kiuchul Hwang Method for fabricating semiconductor devices having a substrate which includes group III-nitride material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10005368A1 (de) * 2000-02-07 2001-08-16 Daimler Chrysler Ag Bildung legierter ohmscher Kontakte auf Halbleitermaterialien
US20040016929A1 (en) * 2001-09-06 2004-01-29 Osamu Nakatsuka Electrode for p-type sic
EP1450394A1 (de) * 2002-07-11 2004-08-25 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement und verfahren zu seiner herstellung
DE10261364B4 (de) * 2002-12-30 2004-12-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung
US20050258459A1 (en) * 2004-05-18 2005-11-24 Kiuchul Hwang Method for fabricating semiconductor devices having a substrate which includes group III-nitride material

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Merkel, U. [u.a.]: Ohmic behaviour of Au/WSiN/ (Au , Ge, Ni)-n-GaAs systems. In: Thin Solid Films, IS SN 0040-6090, 1992, Vol. 217, S. 108-112
Merkel, U. [u.a.]: Ohmic behaviour of Au/WSiN/ (Au, Ge, Ni)-n-GaAs systems. In: Thin Solid Films, ISSN 0040-6090, 1992, Vol.217, S. 108-112; *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20120646A1 (it) * 2012-07-23 2014-01-24 St Microelectronics Srl Metodo di formazione di regioni di interfaccia di contatto elettrico di un dispositivo elettronico
US9159611B2 (en) 2012-07-23 2015-10-13 Stmicroelectronics S.R.L. Method of forming electric contact interface regions of an electronic device
JP2014086438A (ja) * 2012-10-19 2014-05-12 Toyota Motor Corp 半導体装置及び半導体装置の製造方法
WO2014060804A3 (en) * 2012-10-19 2014-06-12 Toyota Motor Co Ltd Semiconductor device and manufacturing method of semiconductor device
CN104885194A (zh) * 2012-10-19 2015-09-02 丰田自动车株式会社 半导体装置及半导体装置的制造方法
TWI562369B (en) * 2012-10-19 2016-12-11 Toyota Motor Co Ltd Semiconductor device and manufacturing method of semiconductor device
US9607836B2 (en) 2012-10-19 2017-03-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of semiconductor device
CN104885194B (zh) * 2012-10-19 2017-06-27 丰田自动车株式会社 半导体装置及半导体装置的制造方法
WO2015078919A1 (de) * 2013-11-28 2015-06-04 Osram Opto Semiconductors Gmbh Verfahren zur herstellung optoelektronischer bauelemente für die kapselung von schichten

Similar Documents

Publication Publication Date Title
DE2319883C3 (de) Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung
EP0012955B1 (de) Ätzmittel zum Ätzen von Siliciumoxiden auf einer Unterlage und Ätzverfahren
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE1539078A1 (de) Oberflaechensperrschicht-Diode
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE2640525A1 (de) Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch dieses verfahren hergestellt ist
DE112007000697T5 (de) Leistungshalbleitervorrichtung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
AT503190A2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102019121154A1 (de) Metall-filament-durchkontaktierungen für verbindungsstruktur
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102015108510A1 (de) Bearbeiten von dicken Metallpads
DE102007029829A1 (de) Halbleiterbauelement mit einem ohmschen Kontakt
DE3027954A1 (de) Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben
EP1616355B1 (de) Bipolartransistor und verfahren zur herstellung desselben
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE2516393A1 (de) Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen
DE102013113767A1 (de) Halbleitervorrichtung mit einer Identifikationskennzeichnung
DE3301666A1 (de) Verfahren zur herstellung einer mehrschichtigen kontaktmetallisierung
DE112016006717T5 (de) Leistungs-halbleitereinheit
DE112022004353T5 (de) Metall-isolator-metall (mim) kondensatormodul
EP1323183B1 (de) Verfahren zum herstellen eines mikroelektronischen schaltkreises
DE102006053930B4 (de) Herstellungsverfahren für eine Transistor-Gatestruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection