[go: up one dir, main page]

DE3122437A1 - Verfahren zum herstellen eines mos-bauelements - Google Patents

Verfahren zum herstellen eines mos-bauelements

Info

Publication number
DE3122437A1
DE3122437A1 DE19813122437 DE3122437A DE3122437A1 DE 3122437 A1 DE3122437 A1 DE 3122437A1 DE 19813122437 DE19813122437 DE 19813122437 DE 3122437 A DE3122437 A DE 3122437A DE 3122437 A1 DE3122437 A1 DE 3122437A1
Authority
DE
Germany
Prior art keywords
layer
crystal silicon
conductive layer
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813122437
Other languages
English (en)
Inventor
Paul 11780 St. James N.Y. Richman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Standard Microsystems LLC
Original Assignee
Standard Microsystems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Microsystems LLC filed Critical Standard Microsystems LLC
Publication of DE3122437A1 publication Critical patent/DE3122437A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

Dipl.=lag. Hans-Jürgen Mttller « «5 *
DipL-Chem. Dr. Gerhard Schupfner DIpL-Ing. Hans-Peter Gauger Ueöe-Grshn-Str. 38 - D 8000 MOnchtn 80
Standard Microsystems Corporation 35 Marcus Boulevard Hauppauge, New York 11787 V.St.A.
Verfahren zum Herstellen eines MOS-Bauelements
Verfahren zum Herstellen eines MOS-Bauelements
Die Erfindung bezieht sich auf MOS-Bauelemente, insbesondere auf Silizlumgatter-MOS-Bauelemente.
Siliziumgatter-MOS-Bauelemente, bei denen eine dotierte Mehrkristall-Siliziumschicht als Gatterelektrode dient, werden in großem Umfang in einer Vielzahl von MOS-integrierten Schaltungen wie Festwertspeichern und Direktzugriffsspeichern eingesetzt. Bisher ist die Geschwindigkeit von Siliziumgatter-MOS-Bauelementen u. a. durch den relativ hohen Flächenwiderstand des Mehrkristall-Siliziums, der typischerweise· im Bereich von 15-4-0,0./Q liegt, begrenzt. Da die Arbeitsgeschwindigkeit einer MOS-Schaltung von RC-Zeitkonstanten innerhalb der Schaltung abhängt, begrenzt der relativ hohe Flächenwiderstandspegel der herkömmlichen Siliziumgatter-Bauelemente die Operationsgeschwindigkeit von diese Bauelemente aufweisenden integrierten Schaltungen.
Zwar ist der Halbleiterindustrie seit langem bekannt, daß es wünschenswert ist, den Flächenwiderstand von Siliziumgatter-MOS-Bauelementen zu verringern, um die Operationsgeschwindigkeit dieser Bauelemente zu vergrößern; bisher wurde jedoch
noch keine erfolgreiche und praktisch durchführbare Möglichkeit zur Verminderung des Flächenwiderstands, wodurch die RC-Zeitkonstante verringert und die Operationsgeschwindigkeit erhöht wird, gefunden.
Bei dem Versuch, den Flächenwiderstand des für die Gatterelektroden in MOS-Bauelementen verwendeten Werkstoffs zu verringern, wurden hochschmelzende Metalle oder hochschmelzende Suizide wie Molybdän, Titandisilizid, Tantaldisilizid und Molybdändisilizid für den Einsatz· in den Gattergefügen von MOS-integrierten Schaltungen in Betracht gezogen. Diese Erwägungen betreffende Aufsätze wurden bei dem IEEE Reliability Physics Symposium im April 1980 unter dem Titel "Generic MOS Reliability·of the. Hich Conductivity TaSi?/n+ Poly-si Gate Structure" von A. T.. Sinha u. a. sowie bei dem IEEE International Electron Devices Meeting vom Dezember 1979 unter dem Titel "Refractory Silicides for Low Resistivity Gates and Interconnects" von S.P. Murarka vorgelegt. Durch den Einsatz der in diesen Aufsätzen vorgeschlagenen Werkstoffe wird zwar im Vergleich zu stark dotierten Mehrkristall-Silizium eine Verminderung des Flächenwiderstands erzielt; es ist aber häufig schwierig, die Abscheidung und das Ätzen mit hoher Genauigkeit durchzuführen, und diese Werkstoffe verschlechtern in vielen Fällen die elektrischen Eigenschaften der MOS-integrierten Schaltungen, die diese Werkstoffe in ihren Gattergefügen enthalten, indem zusätzliche nachteilige Mechanismen wie Instabilitäten in die Bauelemente eingeführt werden.
Aufgabe der Erfindung ist die Schaffung eines Siliziumgatter-MOS-Bauelements, das mit höheren Geschwindigkeiten als bisher arbeiten kann und das ohne zusätzliche fotolithografische Schritte herstellbar ist; dabei soll ein verbesserter leitender Gatterwerkstoff geschaffen werden, der unter Einsatz von Aufbring- und Atzverfahren herstellbar ist, deren Eigenschaften dem MOS-Techniker bekannt und verständlich sind» Ganz ellgemein soll ein MOS-Bauelement geschaffen
werden,.das die Vorteile der herkömmlichen Siliziumgatter-Technologie bietet, während gleichzeitig eine erhebliche Verminderung des Flächenwiderstands und eine damit einhergehende Erhöhung der Operationsgeschwindigkeit des Bauelements erzielt werden.
Gemäß der Erfindung wird eine leitfähige Schicht aus einem Metall oder einer Metallegierung zwischen zwei Schichten angeordnet zur Bildung einer Verbund-Gatterelektrode eines MOS-Bauelements. Wenn der Werkstoff der Zwischenschicht ein Metall ist, wird das "Sandwich"-Gefiige erwärmt, so daß das Metall in der Zwischenschicht mit der darüber liegenden und der darunterliegenden Mehrkristall-Siliziumschicht reagiert und ein Silizid des Metalls gebildet wird. Das Gatterelektrodengef iige, das auf· diese Weise hergestellt wird, wobei zwischen zwei Mehrkristall-Siliziumschichten ein leitfähiges Metallsilizid angeordnet ist, hat einen erheblich verminderten .Flächenwiderstand.
Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigen:
Fig.,1 einen Querschnitt durch ein MOS-Bauelement während einer Zwischenphase seiner Herstellung gemäß der Erfindung;
Fig. 2 einen Querschnitt durch das MOS-Bauelement von Fig. 1 in einer späteren Herstellungsphase; und
Fig. 3 einen Querschnitt durch das Bauelement in einer noch späteren Herstellungsphase.
Fig. 1 zeigt ein MOS-Bauelement nach Beendigung einer frühen Herstellungsphase. Eine" dünne Isolierschicht 10 (mit einer Dicke von typischerweise 1000 Ä) aus Siliziumdiox'id ist in herkömmlicher Weise auf einem Siliziumsubstrat 12 gebildet, das aus Gründen der Veranschaulichung p-leitfähig ist.
22Α37
- y-
.9.
Auf die Oxid-Dünnschicht IO ist eine hochdotierte Mehrkristall-Siliziumschicht 14 aufgebracht. Die Dicke dieser hochdotierten Schicht liegt typischerweise zwischen 500 und 2500 A, und typischerweise ist sie mit n-leitfähigen Verunreinigungen wie Arsen oder Antimon dotiert. Anschließend ist auf die Mehrkristall-Siliziumschicht 14. eine Dünnschicht 16 aufgebracht, die vorteilhafterweise eine Dicke zwischen 500 und 1500 A aufweist und aus einem Metall wie Titan, Tantal, Wolfram, Platin oder Molybdän besteht. Das für die Schicht 16 gewählte Material ist bevorzugt ein Metall, das die Eigenschaft hat, sich bei hohen Temperaturen mit Mehrkristall-Silizium zu verbinden, so daß ein leitendes Silizid entsteht. Das Material der Schicht 16 kann auch eine Metallegierung oder -verbindung sein, z. B. Titandisilizid, die vergleichbare Eigenschaften aufweist, aber nicht weiter mit dem Mehrkristall-Silizium zur Bildung des Suizids des Metalls in Reaktion zu treten braucht. Bei dem hier erläuterten Ausführungsbeispiel ist das für die Schicht 16 gewählte Material Titan, das durch Elektronenstrahl-Verdampfung auf die Mehrkristall-Si-liziumschicht 14 aufgebracht sein kann.
Unmittelbar nach dem Aufbringen der Titanschicht 16 wird eine zweite Mehrkristall-Siliziumschicht 18, die mit einer n-leitfähigen Verunreinigung wie Arsen,·Antimon oder Phosphor dotiert,sein kann, auf die Titanschicht 16 in herkömmlicher Weise mit einer Dicke von 2000 K aufgebracht, wonach eine Maskierungsschicht 20 aus Siliziumnitrid mit einer Dicke von 1500 S durch ein Plasma-Abscheidungsverfahren bei unter 500 0C liegenden Temperaturen auf die Mehrkristall-Siliziumschicht aufgebracht wird.
Anschließend an die Aufbringung der Nitridschicht 20 wird eine Schicht aus einem Fotolack (nicht gezeigt) auf die Mehr Schichtstruktur aufgebracht und danach belichtet und entwickelt, so daß ein erwünschtes Muster erhalten wird,
22437
wobei herkömmliche fötölithografische Verfahren zum Einsatz kommen.· Dann wird unter Verwendung des ein Muster aufweisenden Fotolacks als Maske die darunterliegende Siliziumnitridschicht 20 mit herkömmlichen chemischen oder Plasma7Ätzverfahren geätzt, und der verbleibende Fotolack wird abgezogen. Dann werden unter.Verwendung der ein Muster aufweisenden Siliziumnitridschicht als Maske die darunterliegenden Schichten aus Mehrkristall-Silizium, Titan, Mehrkristall-Silizium und Siliziumdioxid weggeätzt, und zwar jeweils eine oder mehrere gleichzeitig unter Einsatz herkömmlicher chemischer oder Plasma-Ätzverfahren oder durch Ionen-Ätzen, bis zum Siliziumsubstrat 12. Das nach Ausführung dieser Schritte erhaltene Gefiige ist in Fig. 1 gezeigt. Wenn Ionen-Ätzen angewandt wird, kann es erwünscht sein', das Gefüge vor der Durchführung des Ionen-Ätzens hohen Temperaturen auszusetzen (was die Bildung des Suizids bewirken würde.).
Das Gefüge' nach Fig. 1 wird dann einem Diffusions- oder Implantierungsschritt unterworfen, in dem das Mehrschichtgefüge von Fig. 1 als Maske wirkt, um ein selbstjustiertes Gattergefüge zu erhalten, wodurch beabstandete n+-leitfähige Source- und Drain-Zonen 22 und 24 in der Oberfläche des Substrats 12 gebildet werden (vgl. Fig. 2). Während dieses Schritts oder vorher wird das Gefüge typischerweise Temperaturen von mehr als 700 C in inerter Umgebung, z. B. in Trockenstickstoff, ausgesetzt, und zwar ausreichend lang, so daß das Metall der Zwischenschicht 16, im vorliegenden Fall Titan, mit dem Mehrkristall-Silizium unmittelbar über und unter ihm in Reaktion treten kann zur Bildung·eines Suizids des Metalls, in diesem Fall Titandisilizid 26 (vgl. Fig. 2).
Wenn als Ausgangsmaterial für die' Schicht 16 Titandisilizid oder ein.anderes leitfähiges Disilizid oder eine Metalllegierung verwendet wird, tritt zwischen diesem Material und
den Mehrkristall-Siliziumschichten keine weitere bedeutende Reaktion ein, obwohl das resultierende Gefüge vergleich bar wäre insofern', als es die Schicht aus leitfähigem Silizid mit je einer darunter und darüber befindlichen Mehrkristall-Siliziumschicht aufweisen würde.
Die Titandisilizidschicht 26 in der resultierenden Sandwich-Gatterelektrode ist insofern von Vorteil, als sie sich ähnlich einem hochschmelzenden Metall verhält, hochleitfähig ist und mit einer dem Mehrkristall-Silizium vergleichbaren Geschwindigkeit oxidiert.
Dann wird' mit dem Gefüge nach Fig. 2 ein örtlicher Oxidationsschritt durchgeführt, bei dem die Siliziumnitridschicht 20 als Maske verwendet wird. Dabei wird das Siliziumsubstrat 12 oxidiert, so daß eine dicke Oxidschicht 28 mit einer Dicke von ca. 10 000 % gebildet wird, die sich unter der leitenden Verbund-Gatterelektrode erstreckt und diese umschließt. Die Seitenwände des leitfähigen Verbundmaterials werden während dieses'Vorgangs ebenfalls oxidiert.
Anschließend wird die Siliziumnitridschicht 20 entfernt, so daß das Gefüge nach Fig. 3 erhalten wird. Dieses umfaßt eine Dreischicht-Verbundelektrode aus den beiden Mehrkristall-Siliziumschichten und der Titandisilizid-Zwischen schicht. Bevorzugt wird anschließend in der freiliegenden Oberfläche (Mehrkristall-Siliziumoberfläche) der Verbundschicht eine weitere Diffusion durchgeführt, und es kann mit der Oberfläche der Mehrkristall-Siliziumschicht ein zusätzlicher Oxidationsschritt durchgeführt werden, so daß eine dünne Oxidschicht (nicht gezeigt) entsteht, die eine elektrische Isolation zwischen der Mehrkristall-Siliziumschicht und einer später gebildeten, darüberllegenden metallischen Verbindungsschicht (nicht gezeigt) bildet. Alternativ kann eine ähnliche, jedoch dickere Oxid
22437
schicht chemisch aufgebracht werden, um diese elektrische Isolation vorzusehen. Dann wird das erhaltene MOS-Gefüg.e gemäß herkömmlichen Fertigungsverfahren fertiggestellt.
Das entsprechend dem vorstehend erläuterten Verfahren hergestellte MOS-Bauelement bildet eine Verbund-Gatterelektrode mit niedrigem Flächenwiderstand, die einer herkömmlichen Mehr kristallsilizium-Gatterelektrode im übrigen im wesentlichen äquivalent ist. Die Verbund-Gatterelektrode weist eine zwischen Mehrkristall-Siliziumschichten eingeschlossene hochleitfähige Metallsilizidschicht auf. Sie unterscheidet sich jedoch von dem herkömmlichen Siliziumgatter-MOS-Bauelement dadurch, daß sie einen äußerst niedrigen Flächenwiderstandswert in der.Größenordnung von 0,5-5,0-Ω_ /D hat gegenüber herkömmlichen dotierten Mehrkristallsilizium-Gattergefügen, bei denen der Flächenwi^ der.stand des dotierten Mehrkristall-Siliziums typischerweise zwischen 15 und A-O -!*_/□ liegt. Durch den mit dem angegebenen. MOS-Bauelement erzielten verringerten Flächenwiderstand wir.d die Geschwindigkeit des MOS-Bauelements' wesentlich erhöht, und es ist somit äußerst vorteilhaft auf vielen Anwendungsgebieten für MOS-Bauelemente einsetzbar, z. B. als Direktzugriffsspeicher, bei denen die Operationsgeschwindigkeit von besonderer Bedeutung ist.
Außerdem ist die Gatter-Isoliergrenzschicht zwischen der ersten Mehrkristall-Siliziumschicht 14 und der Oxidschicht 10 eine Mehrkristall-Silizium-SiOp-Grenzschicht, und sämtliche mit dem leitfähigen Gatter hergestellten Kontakte erfolgen zu der oberen Mehrkristall-Siliziumschicht 18. Da die Kennlinien der Mehrkristallsilizium-SiOp-Gatter-Isoliergrenzschicht und der Aluminiumanschlüsse an die darüberliegende Mehrkristall-Siliziumschicht dem MOS-
;..: „L3T22437
Fertigungsingenieur bekannt sind, kann die verbesserte Gatterelektroden-Struktur ohne weiteres von den Herstellern von MOS-Bauelementen eingesetzt werden, ohne daß hierzu weitere Überlegungen erforderlich wären.
In der vorstehenden Erläuterung wurde zwar beispielsweise auf Titan als Ausgangsmaterial für die leitfähige Schicht zwischen den beiden Mehrkristall-Siliziumschichten Bezug genommen; selbstverständlich können andere Metalle und Legierungen eingesetzt werden, die die vorgenannten Bedingungen erfüllen.
Leerseit

Claims (13)

  1. Patentansprüche
    1/ Verfahren zum Herstellen eines MOS-Bauelements, gekennzeichnet durch folgende Verfahrensschritte:
    - Vorsehen eines Substrats,
    - Ausbilden einer dünnen Isolierschicht auf einer Substratoberfläche,
    - Abscheiden einer ersten Mehrkristall-Siliziumschicht, auf der Isolierschicht,
    - Abscheiden einer elektrisch leitfähigen Schicht auf der ersten Mehrkristall-Siliziumschicht, wobei die elektrisch leitende Schicht aus einem Werkstoff besteht, der bei Erwärmung auf eine erhöhte Temperatur mit Mehrkristall-Silizium zur Bildung eines leitfähigen Silizids reagiert,
    - Aufbringen einer zweiten Mehrkristall-Siliziumschicht auf die leitfähige Schicht, und
    - Erwärmen des Gefüges, so daß Mehrkristall-Silizium
    in der ersten und in der zweiten Mehrkristall-Siliziumschicht mit dem:Werkstoff der leitfähigen Schicht zur. Bildung eines Silizids des Werkstoffs der leitfähigen Schicht reagiert.
  2. 2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    - daß die leitfähige Schicht aus einem Metall gebildet wird.
  3. 3. Verfahren nach Anspruch 2,
    dadurch gekennzeichnet,
    - daß. die leitfähige Schicht ein Metall ist, das Titan, Tantal, Wolfram, Platin oder Molybdän ist.
  4. 4·. Verfahren nach Anspruch 1, .
    dadurch gekennzeichnet,
    - daß das Substrat oxidiert wird, so daß eine dicke Oxidschicht gebildet wird, die die leitfähige Schicht und die.erste und die zweite Mehrkristall-Silizium-•schicht umgibt.
  5. 5.. Verfahren zum Herstellen eines MOS-Bauelements, gekennzeichnet durch, folgende Verfahrensschritte:
    - Vorsehen eines Siliziumsubstrats,
    - Ausbilden einer' dünnen Oxidschicht auf dem Substrat,
    - Aufbringen einer ersten dotierten Mehrkrista.ll-.. Siliziumschicht auf die dünne Oxidschicht,
    - Aufbringen.einer elektrisch leitfähigen Schicht auf die erste Mehrkristall-Siliziumschicht,
    - Aufbringen einer zweiten dotierten Mehrkristall-Siliziumschicht:auf die leitfähige Schicht, und
    - selektives Entfernen von Teilen der Oxidschicht, der ' leitfähigen Schicht sowie der ersten und der zweiten ■·Mehrkristall-Siliziumschicht,
    wodurch ein Dreischicht-Verbundgattergefüge gebildet . wird, in dem die leitfähige Schicht zwischen der ersten und der zweiten Mehrkristall-Siliziumschicht liegt.
  6. 6. Verfahren nach Anspruch 5,
    dadurch gekennzeichnet,
    - daß die leitfähige Schicht aus einem Metall gebildet wird
  7. 7. Verfahren nach Anspruch 5, · dadurch gekennzeichnet,
    - daß die leitfähige Schicht aus einem-Metall gebildet . wird; das.Titan, Tantal, Wolfram, Platin oder
    Molybdän ist. '■
  8. 8. Verfahren nach Anspruch 6,
    gekennzeichnet durch
    - Erwärmen des Gattergefüges in inerter Umgebung, so daß das Metall mit dem Mehrkristall-Silizium der ersten und der zweiten Mehrkristall-Siliziunischicht reagiert und ein Silizid des Metalls gebildet wird.
  9. 9. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet,
    - daß als leitfähige Schicht ein Metall verwendet wird, das Titan, Tantal, Wolfram, Platin oder Molybdän ist.
  10. 10. Verfahren nach Anspruch 5, ■ dadurch gekennzeichnet,
    - daß die leitfähige Schicht aus einem Metallsilizid gebildet wird.
  11. 11. Verfahren nach Anspruch 5,
    gekennzeichnet durch
    - Oxidieren.des Substrats zur Bildung einer dicken Oxidschicht , die die leitfähige Schicht sowie die erste und die zweite Mehrkristall-Siliziumschicht umgibt.
  12. 12. MOS-Transistor-Bauelement,
    gekennzeichnet durch
    - ein Substrat (12),
    - eine Source- und eine Drain-Zone. (22 und .24·), die voneinander beabstandet in einer Substratoberfläche gebildet sind,
    - eine über der Substratoberfläche liegende Oxidschicht (28), die zwischen der Source- und der Drain-Zone (22 und 24) verläuft, und
    - ein Gatterelektrodengefüge, das über der Oxidschicht (28) liegt und umfaßt:
    - eine erste dotierte Mehrkristall-Siliziumschicht (14) über der Oxidschicht (28),
    - eine elektrisch leitfähige Schicht (26) über der ersten Mehrkristall-Siliziumschicht (14) und in Kontakt mit dieser, und
    - eine zweite Mehrkristall-Siliziumschicht (18) über der leitfähigen Schicht (26) und in Kontakt mit dieser.
  13. 13. MOS-Bauelement nach Anspruch 12, dadurch gekennzeichnet,
    - daß die leitfähige Schicht (26) ein Silizid eines •Metalls ist, das Titan, Tantal, Wolfram, Platin oder Molybdän ist.
DE19813122437 1980-06-06 1981-06-05 Verfahren zum herstellen eines mos-bauelements Withdrawn DE3122437A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15717680A 1980-06-06 1980-06-06

Publications (1)

Publication Number Publication Date
DE3122437A1 true DE3122437A1 (de) 1982-06-03

Family

ID=22562636

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813122437 Withdrawn DE3122437A1 (de) 1980-06-06 1981-06-05 Verfahren zum herstellen eines mos-bauelements

Country Status (4)

Country Link
JP (1) JPS5713771A (de)
DE (1) DE3122437A1 (de)
FR (1) FR2484140A1 (de)
GB (1) GB2077993A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
DE3304651A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Dynamische halbleiterspeicherzelle mit wahlfreiem zugriff (dram) und verfahren zu ihrer herstellung
DE3446643A1 (de) * 1983-12-20 1985-06-27 Mitsubishi Denki K.K., Tokio/Tokyo Verfahren zur herstellung von halbleiterelementen

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389257A (en) * 1981-07-30 1983-06-21 International Business Machines Corporation Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
DE3230077A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
JPS59195870A (ja) * 1983-04-21 1984-11-07 Toshiba Corp 半導体装置
JPS60182133A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 半導体装置の製造方法
JPS61214427A (ja) * 1985-03-19 1986-09-24 Nippon Gakki Seizo Kk 半導体装置の電極形成法
DE3676781D1 (de) * 1985-09-13 1991-02-14 Siemens Ag Integrierte bipolar- und komplementaere mos-transistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung.
JPS6362356A (ja) * 1986-09-03 1988-03-18 Mitsubishi Electric Corp 半導体装置
KR900008868B1 (ko) * 1987-09-30 1990-12-11 삼성전자 주식회사 저항성 접촉을 갖는 반도체 장치의 제조방법
JPH0752774B2 (ja) * 1988-04-25 1995-06-05 日本電気株式会社 半導体装置
JP2515574Y2 (ja) * 1988-11-22 1996-10-30 株式会社三協精機製作所 煙逆流防止用ダンパ
US4978637A (en) * 1989-05-31 1990-12-18 Sgs-Thomson Microelectronics, Inc. Local interconnect process for integrated circuits
US4992391A (en) * 1989-11-29 1991-02-12 Advanced Micro Devices, Inc. Process for fabricating a control gate for a floating gate FET
JPH06283612A (ja) * 1993-03-26 1994-10-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US6284584B1 (en) 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
KR100294637B1 (ko) * 1998-06-29 2001-10-19 박종섭 모스펫의폴리사이드게이트형성방법
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
KR100291512B1 (ko) * 1998-11-26 2001-11-05 박종섭 반도체 소자의 게이트 전극 형성방법
JP2002134634A (ja) * 2000-10-25 2002-05-10 Nec Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
DE3304651A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Dynamische halbleiterspeicherzelle mit wahlfreiem zugriff (dram) und verfahren zu ihrer herstellung
DE3446643A1 (de) * 1983-12-20 1985-06-27 Mitsubishi Denki K.K., Tokio/Tokyo Verfahren zur herstellung von halbleiterelementen

Also Published As

Publication number Publication date
GB2077993A (en) 1981-12-23
FR2484140A1 (fr) 1981-12-11
JPS5713771A (en) 1982-01-23

Similar Documents

Publication Publication Date Title
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE69332136T2 (de) Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung
EP0600063B2 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE3780856T2 (de) Metallkontakt mit niedrigem widerstand fuer siliziumanordnungen.
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
EP0012955B1 (de) Ätzmittel zum Ätzen von Siliciumoxiden auf einer Unterlage und Ätzverfahren
DE3031708A1 (de) Verfahren zum herstellen von feldeffekttransistoren
DE2951734A1 (de) Halbleiterbauelement, insbesondere integrierte halbleiterschaltung, sowie herstellungsverfahren hierfuer
EP0123309A2 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE3625860A1 (de) Halbleitervorrichtung mit einem kontakt und vorrichtung zur herstellung derselben
DE3446643C2 (de)
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3850599T2 (de) Halbleiteranordnung mit einer Elektrode, die eine gemischte Struktur aufweist.
DE3650170T2 (de) Halbleiteranordnung mit Verbindungselektroden.
DE19726308B4 (de) Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie Halbleiterbauelement
DE4329260B4 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee