DE102007029756A1

DE102007029756A1 - Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben

Info

Publication number: DE102007029756A1
Application number: DE102007029756A
Authority: DE
Inventors: Ralf Lerner
Original assignee: X Fab Semiconductor Foundries GmbH
Current assignee: X Fab Semiconductor Foundries GmbH
Priority date: 2007-06-27
Filing date: 2007-06-27
Publication date: 2009-01-02
Also published as: US8247884B2; WO2009000921A2; US20100308432A1; WO2009000921A3

Abstract

Es wird eine Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben angegeben, die sowohl als tiefer Kontakt zum Trägerwafer einer dicken SOI-Scheibe als auch als Grabenisolation verwendet werden kann. Dabei kommen für beide Strukturen die gleichen Verfahrensschritte zum Einsatz.

Description

Die Erfindung betrifft eine Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben, die sowohl als tiefer Kontakt zum Trägerwafer einer dicken SOI-Scheibe als auch als Grabenisolation verwendet werden kann. Dabei kommen für beide Strukturen die gleichen Verfahrensschritte zu Einsatz.
In SOI(Silicon On Insulator)-Scheiben ist normalerweise die Trägerscheibe („Handlewafer") von der elektrisch aktiven Scheibe („Devicewafer") elektrisch isoliert. Ohne einen elektrischen Kontakt zur Trägerscheibe „floated" die Trägerscheibe gegenüber der aktiven Scheibe, d. h. sie kann auf schwankendem bzw. undefiniertem elektrischen Potenzial liegen und dadurch die elektrische Funktion der integrierten Schaltungen auf der Oberseite der Aktivscheibe negativ beeinflussen. Beispiele sind der sog. „floating body effect" oder der „back gate effect”.
Um die Trägerscheibe auf ein festes elektrisches Potenzial legen zu können, ist ein elektrischer Kontakt wünschenswert.
Dies kann beispielsweise von der Scheibenrückseite aus erfolgen. Die Realisierung erfordert aber eine elektrisch leitfähige Rückseitenkontaktierung d. h. sowohl der Scheiben- als auch der Montageprozess (Assembly) werden deutlich aufwändiger.
Aus diesem Grund ist es vorteilhaft, diesen Kontakt von der Vorderseite aus zu realisieren.
Um den Vorteil der dielektrischen Isolation der SOI-Scheibe ausnützen zu können – v. a. für integrierte Smart Power Schaltkreise, bei denen unterschiedliche Teile des Schaltkreises auf z. T. stark unterschiedlichen Potentialen liegen (z. B. Masse und 600 V) – werden aber auch Isolationsstrukturen benötigt, die unterschiedliche Bereiche des Schaltkreises voneinander elektrisch isolieren. Dabei kommt häufig eine Grabenisolation zum Einsatz v. a. bei Technologien die dicke (z. B. 50 μm) SOI-Scheiben verwenden.
In der Patentschrift US 5,314,841 ist eine Methode beschrieben, bei der ein Graben durch die aktive Scheibe und durch das vergrabene Oxid geätzt wird. Die geöffnete Fläche in der Trägerscheibe wird bei der Source/Drain-Implantation aufdotiert und durch die normale Metallisierung kontaktiert.
Eine ähnliche Struktur wird in der Schrift US 5,945,712 angegeben. Das dünne aktive Silizium und das vergrabene Oxid (als Isolationsschicht bezeichnet) werden durchgeätzt und bei der normalen IC-Metallisierung mit kontaktiert.
Ähnliches liest man in der Schrift US 6,300,666 . Auch dort wird das dünne aktive Silizium und das vergrabene Oxid durchgeätzt. Das freigelegte Gebiet im Trägerwafer wird durch eine Implantation aufdotiert. Durch die normale IC-Metallisierung wird die Trägerscheibe mittels der normalen Silicidierung/Metallisierung elektrisch angeschlossen.
Diese Methoden können nur bei sehr flachen Isolationsgräben („Shallow trench isolation” in Dünnschicht SOI-Techniken) angewandt werden. Bei Tiefen: Breiten-Verhältnissen von 10:1 und größer kann auf diese Art keine Kontaktierung der Trägerscheibe erreicht werden. Nachteilig bei den bislang beschriebenen Strukturen und Methoden ist auch die Metallisierung im Graben, dadurch sind keine weiteren Hochtemperaturprozesse oberhalb 400°C möglich. Der wesentliche Punkt ist jedoch das mit diesen Strukturen und Methoden eine gleichzeitige Herstellung einer Grabenisolation und eines Kontaktes zur Trägerscheibe nicht möglich ist.
In der Schrift US 6,794,716 B2 wird ein Verfahren bzw. eine Struktur beschrieben, wobei ein Graben, welcher bis unter das vergrabene Oxid reicht, mit „Metall" und Wolfram aufgefüllt wird und auf diese Weise eine Kontaktregion im Trägerwafer mit einem Teil der aktiven Schicht („Body" eines Transistors) leitend verbunden wird.
Folgendes Verfahren ist in der Schrift US 6,649,964 ausgeführt: In eine SOI-Scheibe werden Gräben mit unterschiedlicher Breite geätzt. Die Gräben sind dabei tiefer als das vergrabene Oxid und „durchstoßen" dieses gewissermaßen. Anschließend wird eine Halbleiterschicht, Polysilizium oder amorphes Silizium, abgeschieden und durch eine schräge Implantation dotiert. Durch eine anisotrope Ätzung wird ein sog. Spacer aus dotiertem Silizium an der Grabenseitenwand erzeugt, der von der Oberfläche der SOI-Scheibe bis in den Trägerwafer reicht. In einigen Gräben wird danach eine Metallisierung eingebracht und strukturiert d. h. es ist neben der Strukturierung der Gräben mindestens eine weitere Fotolackmaske nötig. Mittels einer Abscheidung von Siliziumdioxid werden die Gräben verfüllt und mittels eines CMP-Prozesses wird die Scheibe eingeebnet. Dieses Verfahren hat die folgenden Nachteile: Es werden mindestens zwei Strukturierungsschritte benötigt. Aufgrund der durchgeführten Metallisierung können im Anschluss an dieses Verfahren keine Hochtemperaturprozesse durchgeführt werden.
Durch den dotierten Spacer ist die Trägerscheibe dauernd leitend mit der Aktivscheibe verbunden. Eine von der aktiven Siliziumscheibe isolierte Kontaktierung der Trägerscheibe ist damit nicht möglich. In der beschriebenen Struktur sind alle Gebiete der aktiven Schicht mit der Trägerscheibe verbunden und damit kurzgeschlossen.
In der Schrift US 6,521,947 werden Strukturen bzw. wird ein Verfahren beschrieben, bei dem zunächst flache Isolationsgräben („Shallow Trench Isolation") geätzt werden. Als Resultat entstehen voneinander isolierte, mit Nitrid abgedeckte Siliziuminseln. Anschließend wird eine Oxidschicht abgeschieden. In Gebieten abseits der Siliziuminseln wird durch eine reine Oxidätzung ein Graben erzeugt, der durch die abgeschiedene Oxidschicht und durch das vergrabene Oxid der SOI-Scheibe reicht. Der durch das Oxid reichende und auf dem Substrat endende Graben wird danach mit Polysilizium verfüllt. Auf diese Weise ist eine Struktur erzeugt worden, bei der sowohl Isolationsgräben als auch Kontakte zur Trägerscheibe enthalten sind. Diese Struktur hat jedoch den Nachteil, dass zur Erzeugung derselben ein Verfahren angewendet muss, bei dem für die Isolationsgräben und den Kontakt 2 unterschiedliche Strukturierungen und zwei unterschiedliche Ätzschritte verwendet werden müssen. Dies bedeutet einerseits Aufwand, zum anderen bedeutet dies aber, dass diese Struktur in dieser Form nicht für tiefe Isolationsgräben, typische Tiefe 50 μm, angewendet werden kann.
In der Schrift DE 10 2005 010944 wird ein Verfahren beschrieben, bei dem gleichzeitig tiefe Isolationsgräben und tiefe Kontaktgräben erzeugt werden können. Dabei werden zunächst Gräben mit unterschiedlicher Breite geätzt. In einem anschließenden Verfüllschritt werden schmale Gräben komplett ausgefüllt, breite teilweise. Die teilweise Ausfüllung in den breiten Gräben dient danach als Maske zur Ätzung der vergrabenen Oxidschicht. Durch ein Ausfüllung mit leitfähigem Material z. B. dotiertem Polysilizium kann die Trägerscheibe elektrisch von der Scheibenoberfläche aus kontaktiert werden. Nachteilig bei diesem Verfahren ist jedoch dass im Vergleich zur Herstellung von Isolationsgräben weitere Prozessschritte anfallen: Ätzen der vergrabenen Schicht, zweites Ausfüllen mit leitfähigem Polysilizium.
Zweck der Erfindung ist es, eine Struktur zur Kontaktierung der Trägerscheibe in grabenisolierten SOI-Scheiben anzugeben, die mit geringem Aufwand herstellbar ist, universell eingesetzt werden kann, die eine Verbesserung der Ausbeute und der Zuverlässigkeit beinhaltet.
Der Erfindung liegt die Aufgabe zugrunde, in der Technologie vorhandene Prozessschritte zur Trägerscheibenkontaktierung zu nutzen, d. h. ohne zusätzlichen Verfahrensaufwand auszukommen.
Gelöst wird diese Aufgabe mit den im Anspruch 1 angegebenen Merkmalen.
Vorteilhafte Ausgestaltungen des Gegenstandes des Anspruchs 1 sind in den Unteransprüchen angegeben.
Der Gegenstand des Anspruchs 1 weist die Vorteile auf, dass es möglich ist, ohne weitere Prozessschritte d. h. ohne zusätzlichen Aufwand im Herstellungsprozess einen elektrischen Kontakt zur Trägerscheibe zu realisieren, der es bei Bedarf ermöglicht, die Trägerscheibe von der Vorderseite aus auf ein definiertes Potential zu legen. Auf eine zusätzliche Kontaktierung der Rückseite beim Montagevorgang des Chip über das Gehäuse kann damit verzichtet werden.
Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der schematischen Zeichnung erläutert. Es zeigen
1 den Querschnitt eines Isolationsgrabens,
2 den Grabenquerschnitt mit der erfindungsgemäßen Struktur des Trägerscheibenkontaktes,
3a den Grabenquerschnitt mit der erfindungsgemäßen Struktur des Trägerscheibenkontaktes über die durch die Sägekante (30) oberflächengestörte vergrabene isolierte Schicht (2) hinweg,
3b die Draufsicht auf einen gesägten IC mit umlaufendem Isolationsgraben und allseitiger Sägekante,
4 die Draufsicht als Ausschnitt des erfindungsgemäß ausgebildeten Trägerscheibenkontaktes an der Oberseite eines IC und
5 den Grabenquerschnitt mit der erfindungsgemäßen Struktur des Trägerscheibenkontaktes und der dazugehörigen Kontaktbrücke.
1 zeigt eine SOI-Scheibe, bei der die Trägerscheibe (1) von der aktiven Scheibe (3) durch ein vergrabenes Oxid (2) elektrisch isoliert ist. Im unteren Bereich der aktiven Scheibe (3) befindet sich eine vergrabene, hoch dotierte Schicht (6) der gleichen Dotierungsart wie die aktive Scheibe (3). Nach dem Ätzen des Isolationsgrabens werden die Seitenwände dotiert und ergeben die hoch dotierte Seitenwanddotierung (7) im gleichen Leitungstyp wie die aktive Siliziumscheibe (3). Der Isolationsgraben besteht aus einer isolierenden Schicht (4) z. B. Siliziumdioxid an den Seitenwänden des Grabens und einer Verfüllschicht (5), die z. B. Polysilizium sein kann.
Die üblicherweise hochdotierte und in normalen MOS-Prozessen vorhandene Source/Drain-Implantation wird dazu genutzt, außerhalb des äußersten Isolationsgrabens das Gebiet der Seitenwanddotierung (7) an der Oberfläche um eine hochdotierte Kontaktregion (20) zu erweitern, wie das in 2 gezeigt ist. Damit lässt sich mit den weiteren (nicht im Detail gezeigten) Prozessschritten Kontaktherstellung und Metallisierung ein elektrischer Kontakt (21) zur vergrabenen, hoch dotierten Schicht (6) erzeugen.
Beim Vereinzeln der IC's durch den Sägeprozess entstehen Kanten (30), an der Seite der späteren Siliziumchips, die eine gewisse Oberflächenrauhigkeit haben (siehe 3). Die mechanische Zerstörung der atomaren SiO2-Struktur an der Schnittoberfläche, bzw. an der Seitenfläche des IC's bewirkt eine starke Reduzierung der Isolationseigenschaften des Siliziumdioxids. Dadurch entsteht eine gering leitfähige Verbindung zwischen dem hochdotierten Kontaktgebiet (20) auf der Vorderseite der IC's und der Trägerscheibe (1).
Wird der gesamte IC mit einem umlaufenden Isolationsgraben (40) umgeben erfolgt die Kontaktierung der Trägerscheibe über die raue Oberfläche der vergrabenen Isolationsschicht (2) ebenfalls über den gesamten Umfang. Die relativ hochohmige Verbindung zwischen der Trägerscheibe (1) und der vergrabenen dotierten Schicht (6) kann dadurch etwas kompensiert werden und es entsteht ein Kontakt mit höherer Leitfähigkeit.
Bringt man außerhalb des umlaufenden Isolationsgrabens (40), z. B. in einer Ecke, wie in 4 gezeigt, einen Kontakt, bestehend aus einer hochdotierten Kontaktregion (20), dem elektrischen Kontakt (21) und einer Metallleitbahn (50) an, kann die Trägerscheibe (1) von der IC-Vorderseite aus angeschlossen werden. Dabei kann die Leitbahn (50) zu einem der Bondpads des IC's führen aber auch durch den IC selbst angesteuert werden.
In 5 ist eine mögliche Ausführungsvariante gezeigt. Ein vereinzelter IC wird üblicherweise durch eine Befestigungsschicht (60) auf eine Trägerplatte (62) des Gehäuses geklebt oder gelötet. Eine weitere Reduzierung des elektrischen Widerstandes zwischen der Trägerscheibe (1) und dem Vorderseitenkontakt (20) kann erreicht werden, indem eine leitfähige Befestigungsschicht (60), z. B. leitfähiger Kleber oder Lot über die vergrabene Isolationsschicht (6) gezogen wird. Damit kann über den Pfad: Leitfähige Befestigungsschicht (60), vergrabene hochdotierte Schicht (6), Seitenwanddotierung (7), Kontaktregion (20) und Metallisierungsanschluss (21) die Trägerscheibe (1) sehr niederohmig von der Vorderseite aus angeschlossen werden.
Des Weiteren kann damit die Trägerplatte (62) des Gehäuses von der Vorderseite des IC's aus angeschlossen werden.

1: Trägerscheibe der SOI-Scheibe, „Handlewafer"
2: Vergrabene isolierende Schicht z. B. SiO2; „Buried Oxide"
3: Aktive Siliziumschicht „Devicewafer"
4: isolierende Schicht z. B. SiO2 an der Grabenseitenwand
5: Füllschicht z. B. Polysilizium
6: vergrabene hochdotierte Schicht
7: Seitenwanddotierung des Isolationsgrabens
20: hochdotiertes Gebiet durch Source/Drain-Implantation
21: Metallisierungsanschluss
30: Sägekante
40: umlaufender Isolationsgraben
50: Metallleitbahn
60: leitfähiger Kleber oder Lot
62: Trägerplatte

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- US 5314841 [0007]
- US 5945712 [0008]
- US 6300666 [0009]
- US 6794716 B2 [0011]
- US 6649964 [0012]
- US 6521947 [0014]
- DE 102005010944 [0015]

Claims

Halbleiterstruktur zur Herstellung eines Trägerscheibenkontaktes in einer grabenisolierten SOI-Scheibe, bei der die Trägerscheibe (1) von der aktiven Scheibe (3) durch ein vergrabenes Oxid (2) elektrisch isoliert ist und im unteren Bereich der aktiven Scheibe (3) sich eine vergrabene, hoch dotierte durch die gesamte Scheibe durchgehende Schicht (6) der gleichen Dotierungsart wie die aktive Scheibe (3) befindet und der Graben hoch dotierte Seitenwandgebiete (7) mit gleichem Leitungstyp wie die aktive Siliziumscheibe (3) besitzt, auf denen sich die isolierenden Schichten (4) an den Seitenwänden des Grabens und eine Verfüllschicht (5) befinden, wobei sich außerhalb des zum Rand des Chip hin liegenden Teils des Isolationsgrabens das Gebiet der Seitenwanddotierung (7) an der Oberfläche um eine hochdotierte Kontaktregion (20) erweitert, auf der sich ein metallener elektrischer Kontakt (21) befindet, über den ein elektrischer Kontakt zur vergrabenen, hoch dotierten Schicht (6) gegeben ist und wobei nach dem mechanischen Vereinzeln des Chip eine elektrische Brücke zwischen der Trägerscheibe (1) und der aktiven Scheibe (3) vorhanden ist.
Halbleiterstruktur nach Anspruch 1, dadurch gekennzeichnet, dass die isolierenden Schichten (4) an den Seitenwänden des Grabens aus Siliziumdioxid bestehen.
Halbleiterstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Verfüllschicht (5) aus Polysilizium besteht.
Halbleiterstruktur nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die hochdotierte Kontaktregion (20) mit der üblicherweise in normalen MOS-Prozessen vorhandenen Source/Drain-Implantation dotiert ist.
Halbleiterstruktur nach Anspruch 1 oder einem anderen der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trägerscheibe sehr niederohmig von der Vorderseite aus durch eine bis über die vergrabene Isolationsschicht (6) gezogene leitfähige Befestigungsschicht (60) angeschlossen ist.
Halbleiterstruktur nach Anspruch 5, dadurch gekennzeichnet, dass die Trägerplatte (62) des Gehäuses von der Vorderseite des IC's aus angeschlossen ist.