-
Gebiet der Erfindung
-
Die
Erfindung betrifft das Gebiet Speichermodule und der der Integration
und Ansteuerung von Halbleiterbausteinen auf Speichermodulen. Die
Erfindung betrifft insbesondere die Integration und Ansteuerung
möglichst
vieler Halbleiterbausteine auf einem oder auf wenigen Speichermodulen,
die parallel ansteuerbar und betreibbar sind.
-
Technologischer Hintergrund
der Erfindung
-
Motherboards
oder andere übergeordnete elektronische
Einheiten besitzen Steckplätze
(Slots), in die jeweils ein Speichermodul mit seiner Kontaktleiste
einsteckbar ist. Die Kontaktleiste besitzt eine Vielzahl von Kontaktanschlüssen, die
auf einer oder vorzugsweise auf beiden Hauptflächen einer Leiterplatte des
Speichermoduls angeordnet sind. Insbesondere zweiseitig mit Speicherbausteinen
bestückte und
zweiseitig mit der Kontaktleiste versehene Speichermodule (DIMM;
Dual Inline Memory Modul) ermöglichen
es, eine besonders hohe Anzahl von Speicherbausteinen, beispielsweise
gehäuste
Halbleiterbausteinen wie etwa DRAMs (Dynamic Random Access Memory),
zu betreiben. Die DRAMs oder andere flüchtige (wie auch nicht-flüchtige)
Halbleiterbausteine können
beispielsweise in Form von gehäusten
Speicherbausteinen auf den Hauptflächen der Leiterplatte des Speichermoduls
angeordnet sein. Die Chipgehäuse
der Speicherbausteine können
beispielsweise BGAs (Ball Grid Arrays) sein, die jeweils eine Vielzahl
von exter nen Kontaktanschlüssen
(typischerweise mehrere Hunderte) aufweisen.
-
Eine
mögliche
Bauweise von Speichermodulen sieht vor, dass die für die Speicherbausteine
bestimmten Datenwerte, das heißt
sowohl die in die Speicherbausteine einzuspeichernden Datenwerte als
auch die aus den Halbleiterbausteinen ausgelesenen oder auszulesenden
Datenwerte, über
Leiterbahnen übermittelt
werden, die den betreffenden Speicherbaustein mit der Kontaktleiste
(das heißt
mit dem jeweiligen Kontaktanschluss der Kontaktleiste) verbinden.
Dabei sind die Speicherbausteine parallel zueinander unmittelbar
an die Kontaktleiste angeschlossen. Die Steuersignale und Adresssignale
hingegen werden nicht unmittelbar von der Kontaktleiste an den jeweiligen
Speicherbaustein geleitet, sondern werden über einen zwischengeschalteten
weiteren Baustein, einen Registerbaustein übermittelt. Bei diesen sogenannten "Registered DIMM" verlaufen die Leitungspfade
für die
Steuer- und Adresssignale somit über
an die Kontaktleiste angeschlossene Leiterbahnen, über einen
Registerbaustein und dann über dem
Registerbaustein nachgeschaltete Leiterbahnen bis hin zum jeweiligen
Halbleiterbaustein. Die Steuer- und Adresssignale werden auch als "CA-Bus" oder "CA-Daten" (Control Address)
zusammengefasst; diese Daten werden über den Registerbaustein gepuffert,
wodurch Störungen
vermieden werden, die sonst zumindest bei hohen Übertragungsfrequenzen aufgrund
des hohen Kapazitätswertes
entstehen, der sich aus der großen
Anzahl parallel angeschlossener Halbleiterbausteine bzw. parallel
zueinander vorzuspannender Leiterbahnen ergibt.
-
Bei
einer anderen Bauweise, dem so genannten Fully Buffered DIMM (FBD)
könnten
auch die zu speichernden und auszulesenden bzw. ausgelesenen Datenwerte
gepuffert werden, und zwar über einen
Pufferbaustein, der zum Puffern und anschließenden Weiterleiten sowohl
der Datenwerte, der Steuersignale und der Adresssignale dient. Solch
ein Advanced Memory Buffer (AMB) verteilt somit auch die einzuschreibenden
Datenwerte auf die jeweiligen Speicherbausteine; die Speicherbausteine
sind somit nicht mehr durch jeweils eigene Datenleitungen unmittelbar
an die Kontaktleiste angeschlossen. Stattdessen führen sowohl
die Datenleitungen als auch die Steuer- und Adressleitungen von
der Kontaktleiste (durch die Leiterplatte hindurch) zunächst zum Pufferbaustein.
An den Pufferbaustein sind die Speicherbausteine jeweils durch eigene
Steuerleitungen, Adressleitungen und Datenleitungen angeschlossen,
und zwar vorzugsweise parallel zueinander.
-
Hierbei
tritt das Problem auf, dass die Anzahl von Speicherbausteinen, die
auf einem Speichermodul integrierbar und sinnvoll ansteuerbar ist,
begrenzt ist. Ein Pufferbaustein kann beispielsweise nur Speicherbausteine
von zwei Speicherbänken ("Ranks") ansteuern. Werden
beispielsweise pro Rank neun Halbleiterbausteine angesteuert, so
können
maximal achtzehn Speicherbausteine an den Pufferbaustein angeschlossen,
das heißt
auf dem jeweiligen Speichermodul betrieben werden. Um eine höhere Anzahl
von Halbleiterspeicherbausteinen zu betreiben, werden üblicherweise
weitere Steckplätze des
Motherboards bzw. der übergeordneten
elektronischen Einheit genutzt, in welche zusätzliche Speichermodule eingesteckt
werden. Beispielsweise können
in vier Steckplätze
eines Motherboard vier Speichermodule eingesteckt werden, wobei
auf jedem Speichermodul jeweils achtzehn Speicherbausteine (entsprechend
zwei Speicherbänken)
betrieben werden. Bei einer Ansteuerung der Pufferbausteine der Speichermodule
werden beispielsweise gemäß festgelegten
Datenprotokollen geschaffene Datenframes, das heißt Datenpakete
verwendet, wobei der je weilige Pufferbaustein und damit das jeweilige
Speichermodul anhand der Datenframes erkennt, welche Daten jeweils
für das
betreffende Speichermodul bestimmt sind und welche nicht.
-
Dennoch
besteht herkömmlich
die Beschränkung
auf eine vorgegebene Maximalzahl von Speicherbausteinen, die pro
Steckplatz betreibbar sind.
-
Kurzbeschreibung der Erfindung
-
Speichermodul,
das Folgendes aufweist:
- – eine elektronische Leiterplatte
mit zumindest einer Kontaktleiste,
- – eine
Mehrzahl integrierter Speicherbausteine,
- – zumindest
einen ersten und einen zweiten Pufferbaustein und
- – eine
Mehrzahl von Leiterbahnen, die von der Kontaktleiste ausgehen und
auf oder in der Leiterplatte angeordnet sind,
- – wobei
die Leiterbahnen Datenleitungen, Steuerleitungen und Adressleitungen
umfassen und
- – wobei
die Leiterbahnen von der Kontaktleiste bis zu den Pufferbausteinen
oder bis zu einem der Pufferbausteine führen.
-
Speichermodul,
das Folgendes aufweist:
- – eine elektronische Leiterplatte
mit zumindest einer Kontaktleiste, wobei die Kontaktleiste eine Vielzahl
von Kontaktanschlüssen
aufweist,
- – eine
Mehrzahl integrierter Speicherbausteine und
- – eine
Mehrzahl von Leiterbahnen, die jeweils mindestens einen Speicherbaustein
mit der Kontaktleiste verbinden.
-
Speichermodul,
das Folgendes aufweist:
- – eine elektronische Leiterplatte
mit zumindest einer Kontaktleiste,
- – eine
Mehrzahl von Speicherbausteinen,
- – einen
Pufferbaustein,
- – erste
Leiterbahnen, die den Pufferbaustein mit der Kontaktleiste verbinden,
- – zwei
Registerbausteine,
- – zweite
Leiterbahnen, die jeweils einen der beiden Registerbausteine mit
dem Pufferbaustein verbinden,
- – dritte
Leiterbahnen, die die Speicherbausteine mit jeweils einem der beiden
Registerbausteine verbinden, und
- – vierte
Leiterbahnen, die die Speicherbausteine jeweils mit dem Pufferbaustein
verbinden.
-
Verfahren
zum Betreiben eines Speichermoduls, das Folgendes aufweist:
- – eine
elektronische Leiterplatte, die eine Kontaktleiste aufweist,
- – eine
Mehrzahl integrierter Speicherbausteine,
- – zumindest
einen ersten und einen zweiten Pufferbaustein und
- – eine
Mehrzahl von Leiterbahnen, die von der Kontaktleiste ausgehen und
die auf oder in der Leiterplatte angeordnet sind, wobei die Leiterbahnen
Datenleitungen, Steuerleitungen und Adressleitungen umfassen und
wobei die Leiterbahnen von der Kontaktleiste bis zu den Pufferbausteinen oder
bis zu einem der Pufferbausteine führen,
wobei auf die
Speicherbausteine des Speichermoduls mit Hilfe von Signalen zugegriffen
wird, die über jeweils
mindestens einen der beiden Pufferbausteine geleitet werden.
-
Kurze Beschreibung der Figuren
-
Die
Erfindung wird nachstehend mit Bezug auf die Figuren beschrieben.
Es zeigen:
-
Die 1 und 2 eine
erste Ausführungsform
eines erfindungsgemäßen Speichermoduls,
-
die 3 und 4 zwei
weitere Ausführungsformen
erfindungsgemäßer Speichermodule,
-
die 5 und 7 noch
eine weitere Ausführungsform
eines erfindungsgemäßen Speichermoduls,
-
6 eine
Querschnittsansicht des Speichermoduls der 5 und 7,
-
8 zwei
weitere Ausführungsformen
von Speichermodulen,
-
die 9 und 10 ein
weiteres Ausführungsform
eines erfindungsgemäßen Speichermoduls,
-
11 eine
weitere Ausführungsform
eines erfindungsgemäßen Speichermoduls,
-
12 noch
eine weitere Ausführungsform eines
erfindungsgemäßen Speichermoduls,
-
13 eine
Weiterbildung der erfindungsgemäßen Speichermodule
mit gestapelten Speicherbausteinen und
-
14 eine
Weiterbildung der erfindungsgemäßen Speichermodule
mit einer Schalteinheit zur pufferinternen Umverdrahtung.
-
Detaillierte Beschreibung
einiger Ausführungsbeispiele
-
1 zeigt
eine Ausführungsform
eines erfindungsgemäßen Speichermoduls 1,
wobei die Draufsicht auf eine erste Hauptfläche A einer Leiterplatte 2 des
Speichermoduls 1 dargestellt ist. Die Leiterplatte 2 besitzt
eine Kontaktleiste 3 mit einer Vielzahl von Kontaktanschlüssen 4.
Die Kontaktleiste ist vorzugsweise nicht nur auf der ersten Hauptfläche A angeordnet,
sondern umfasst auch weitere Kontaktanschlüsse auf der zweiten Hauptfläche B (2). Auf
der ersten Hauptfläche
A gemäß 1 ist
eine Mehrzahl von Speicherbausteinen 10 angeordnet, die
beispielsweise flüchtige
Speicherbausteine wie etwa DRAMs sein können. Sie sind insbesondere
gehäuste
Halbleiterbausteine, die beispielsweise ein Ball Grid Array (BGA)
aufweisen.
-
Erfindungsgemäß sind auf
der Leiterplatte 2 des Speichermoduls 1 zwei Pufferbausteine
vorgesehen, nämlich
ein erster Pufferbaustein 11, der auf der ersten Hauptfläche A der
Leiterplatte 2 angeordnet ist, und ein zweiter Pufferbaustein 12,
der (gemäß dem Ausführungsbeispiel
der 1 und 2) auf der zweiten Hauptfläche B (2)
angeordnet ist. Während
die für
zukünftige
Speichermodule vorgesehene, protokollbasierte und mit Datenframes durchgeführte Ansteuerung
mehrerer Speichermodule an verschiedenen Steckplätzen bislang davon ausgeht,
dass pro Steckplatz genau ein Speichermodul angeschlossen ist und
daher auch nur genau ein Pufferbaustein pro Speichermodul bzw. pro
Steckplatz vorgesehen ist, ist das erfindungsgemäße Speichermodul mit zwei solcher
Pufferbausteine ausgestattet und ermöglicht daher die Ansteuerung
einer größeren Anzahl
von Speicherbausteinen, die nach bisherigen Überlegungen nicht auf einem
Speichermodul gleichzeitig betreibbar sind. Mit Hilfe des erfindungsgemäßen Speichermoduls,
das zwei (oder auch mehr) Pufferbausteine umfassen kann, kann die
doppelte oder eine noch größere Anzahl
von Speicherbausteinen auf der Leiterplatte vorgesehen und betrieben
werden. So kann in der Folge die Größe der Leiterplatte zunehmen
werden, um eine höhere
Anzahl von Halbleiterchips aufzunehmen. Die erfindungsgemäß überwundene
technische Beschränkung
besteht jedoch nicht in der bisher verfügbaren Größe der Leiterplatte, sondern
in der Ansteuerung einer entsprechend größeren Anzahl von Speicherbausteine
gleichzeitig parallel zueinander. Auf dem erfindungsgemäßen Speichermodul
werden die an zwei Pufferbausteine angeschlossenen Speicherbausteine
so angesteuert und betrieben, als ob sie auf getrennten Speichermodulen
angeordnet wären. Dabei
erkennt jeder Pufferbaustein 11, 12 anhand der
jeweiligen Datenframes, ob die jeweils empfangenen Daten für einen
diesen Pufferbaustein bestimmt sind oder nicht. Die übrigen Daten
werden von dem Pufferbaustein weitergeleitet, und zwar unabhängig davon,
ob sie für
den zweiten, auf demselben erfindungsgemäßen Speichermodul bestimmten
Pufferbaustein bestimmt sind oder für einen Pufferbaustein eines
beliebigen anderen Speichermoduls, das an einem anderen Steckplatz
eingesteckt ist.
-
Die
in den 1 und 2 vorderseitig und rückseitig
angeordneten Pufferbausteine 11, 12 sind jeweils
an eine Mehrzahl von Leiterbahnen 25 angeschlossen. Die
jeweiligen Leiterbahnen 25 umfassen jeweils Datenleitungen 26,
Steuerleitungen 27 und Adressleitungen 28. Die
Datenleitungen 26 können insbesondere
erste Datenleitungen 29 (für an den jeweiligen Pufferbaustein 11 bzw. 12 zu übermittelnde Datenwerte)
sowie zweite Datenleitungen 30 (für von den Pufferbausteinen
an die Kontaktleiste 3 weitergeleitete, ausgelesene oder
auszulesende Datenwerte) umfassen. Sämtliche dieser verschiedenen Lei terbahnen 25, 26, 27, 28, 29, 30 sind üblicherweise
in größerer Stückzahl vorgesehen;
in den 1 und 2 ist lediglich eine unbestimmte
Mehrzahl der entsprechenden Leiterbahnen angedeutet. Mit Hilfe von
ersten Leiterbahnen 25a, die beispielsweise auf der ersten
Hauptfläche
A verlaufen oder zumindest zu ihr hinführen, ist der erste Pufferbaustein 11 an
die Kontaktleiste 3 angeschlossen. Mit Hilfe zweiter Leiterbahnen 25b (2)
ist der zweite Pufferbaustein 12 an die Kontaktleiste 3 auf
der Rückseite des
Speichermoduls angeschlossen. Gemäß dem Ausführungsbeispiel der 1 und 2 befinden sich
beide Pufferbausteine 11, 12 entlang jeweils desselben
Abschnitts 3a der Kontaktleiste 3. Dies ermöglicht eine
verdrahtungstechnisch praktische Ansteuerung beider Pufferbausteine 11, 12 von
der Kontaktleiste aus. Auf eine Weiterbildung dieser und anderer
Ausführungsformen,
bei der durch pufferbausteininterne Umverdrahtung einige der Kontaktanschlüsse 4 der
Kontaktleiste gemeinsam von beiden Pufferbausteinen 11, 12 genutzt
werden können, werden
noch an späterer
Stelle mit Bezug auf 14 erläutert.
-
An
jeden der Pufferbausteine 11, 12 ist jeweils eine
entsprechende Anzahl von (beispielsweise achtzehn) Speicherbausteinen 10 angeschlossen. Dabei
sind die Speicherbausteine 10 jeweils einzeln über weitere
Leiterbahnen 35 an den jeweiligen Pufferbaustein angeschlossen;
in 2 sind einige der weiteren Leiterbahnen 35 stellvertretend
für die übrigen dargestellt.
Insbesondere ist jeder Halbleiterbaustein 10 über eigene
weitere Leiterbahnen 35, die jeweils Datenleitungen 26 (wiederum
sowohl erste 29 und zweite Datenleitungen 30),
Steuerleitungen 27 und Adressleitungen 28 umfassen,
an den jeweiligen Pufferbaustein 11 bzw. 12 angeschlossen,
und zwar vorzugsweise parallel zueinander.
-
Vorzugsweise
sind die Speicherbausteine 10 auf jeder Hauptfläche A, B
in zwei verschiedenen Abständen
von der Kontaktleiste 3 bzw. von einem ersten Rand 21,
entlang derer sich die Kontaktleiste 3 erstreckt, angeordnet.
So ist in 1 eine erste Reihe R1 von Speicherbausteinen 10 dargestellt,
die in einem ersten, kleineren Abstand a von dem ersten Rand 21 angeordnet
sind. Ferner ist eine zweite Reihe R2 von weiteren Halbleiterbausteinen 10 vorgesehen,
die in einem zweiten, größeren Abstand
b von dem ersten Rand 21 angeordnet sind. In 1 können achtzehn
Speicherbausteine, entsprechend zwei ranks bzw. Speicherbänken, auf
derselben Hauptfläche
A vorgesehen sein, gleiches gilt für die rückseitige Hauptfläche B (2).
Vorzugsweise ist auf beiden Hauptflächen A, B der Leiterplatte 2 der
jeweilige Pufferbaustein 11, 12 jeweils innerhalb
der ersten Reihe R1 von Speicherbausteinen 10 angeordnet. Dies
erleichtert die Verdrahtung bzw. Verschaltung der Pufferbausteine 11, 12 mit
den Kontaktanschlüssen 4 der
Kontaktleiste 3. Im Übrigen
ist anhand der durch Pfeile markierten ersten x und zweiten Richtung
y angedeutet, dass die in 2 dargestellte Rückansicht
spiegelbildlich bezüglich
der y-Achse gegenüber 1 dargestellt
ist. Diese Darstellungsweise wird teils auch in einigen der nachfolgenden
Figuren gewählt.
-
3 zeigt
weitere Ausführungsformen
erfindungsgemäßer Speichermodule,
mit denen sich eine größere Anzahl
von Speicherbausteinen pro Modulsteckplatz ansteuern läßt. 3 zeigt
eine weitere Ausführungsform
eines erfindungsgemäßen Speichermoduls 1 sowie
ein Ausführungsbeispiel
eines weiteren Speichermoduls 50, das mit Hilfe des erstgenannten
Speichermoduls 1 betreibbar ist. Das Speichermodul 1 (unten
in 3 dargestellt) besitzt außer der Kontaktleiste 3 auch
noch eine weitere Kontaktleiste 13, in welche eine Kontaktleiste 23 des weiteren
Speichermoduls 50 einsteckbar ist. Hierzu ist die weitere
Kontaktleiste 13 des Speichermoduls 1 in geeigneter
Weise gestaltet; beispielsweise kann die weitere Kontaktleiste 13 so
ausgebildet sein, dass sie die Kontaktleiste 23 des weiteren
Speichermoduls 50 umgreift oder umschließt. Ebenso
kann die Kontaktleiste 23 die weitere Kontaktleiste 13 des
ersten Speichermoduls 1 umgreifen. Das oben in 3 dargestellte
weitere Speichermodul 50 ist somit in das Speichermodul 1 einsteckbar
und von diesem aus betreibbar.
-
4 zeigt
jeweils die Rückseite
der in 3 dargestellten Speichermodule. Die Speichermodule 1, 50 sind
auf der jeweiligen zweiten Hauptfläche B analog zur ersten Hauptfläche A ausgebildet;
die Ansichten sind jeweils zueinander gespiegelt, wie anhand der
in den 3 und 4 dargestellten ersten Richtung
x und zweiten Richtung y erkennbar. Das Speichermodul 1 weist
jeweils auf beiden Hauptflächen
A, B einen eigenen Pufferbaustein 11, 12 auf,
der wie in den 1 und 2 durch
Leiterbahnen 25 an die Kontaktleiste 3 angeschlossen ist.
Zusätzlich
ist jedoch die weitere Kontaktleiste 13 vorgesehen, vorzugsweise
auf beiden Hauptflächen A,
B des Speichermoduls 1. Ferner sind zusätzlich Verbindungsleitungen 45 vorgesehen,
die von dem jeweiligen Pufferbaustein 11, 12 ausgehend
zur weiteren Kontaktleiste 13 führen. Es sind in den 3 und 4 lediglich
einige der Verbindungsleitungen 45 stellvertretend für die übrigen dargestellt.
Die Anzahl der Verbindungsleitungen hängt davon ab, wie viele Speicherbausteine 10 beispielsweise
auf dem weiteren Speichermodul 50 pro Hauptfläche oder
pro Pufferbaustein 11 bzw. 12 des Speichermoduls 1 vorzusehen
sind. Die Verbindungsleitungen 45 dienen dazu, die Speicherbausteine 10 des
weiteren Speichermoduls 50 über den jeweiligen Pufferbaustein 11, 12 des
Speichermoduls 1 zu betreiben. Daher umfassen die Verbindungsleitungen 45 für jeden Speicherbaustein 10 des
weiteren Speichermoduls 50 jeweils eigene Datenleitungen 26 (einschließlich erster
und zweiter Datenleitungen 29, 30 für eingehende
und ausgehende Datensignale), Steuerleitungen 27 und Adressleitungen 28.
-
Auf
dem weiteren Speichermodul 50 ist daher kein eigener Pufferbaustein
vorgesehen. Stattdessen sind die Halbleiterbausteine bzw. die Speicherbausteine 10 über entsprechende
Leiterbahnen 55 unmittelbar an die Kontaktleiste 23 des weiteren
Speichermoduls 50 angeschlossen. Die Leiterbahnen 55 weisen
ebenso wie die Verbindungsleitungen 45 auf dem Speichermodul 1 jeweils
Datenleitungen 26 (einschließlich erster und zweiter Datenleitungen 29, 30),
Steuerleitungen 27 und Adressleitungen 28 auf.
Das weitere Speichermodul 50 wäre selbständig, das heißt ohne
Zwischenschaltung eines anderen Speichermoduls mit zumindest einem
Pufferbaustein, nicht betreibbar. Die Speicherbausteine 10 des
weiteren Speichermoduls 50 sind auch nicht über Registerbausteine
verschaltet, die zwischen die Speicherbausteine 10 und
die Kontaktleiste 23 geschaltet wären. Stattdessen empfangen
die Speicherbausteine 10 des weiteren Speichermoduls 50 sämtliche
Daten-, Steuer- und Adresssignale mittelbar von den jeweiligen Pufferbaustein 11 bzw. 12 des
Speichermoduls 1.
-
An
dieser Stelle wird angemerkt, dass in der gesamten Anmeldung die
jeweils genannten Leiterbahnen, insbesondere Datenleitungen 26,
Steuerleitungen 27 und Adressleitungen 28 sowie
die übrigen Leiterbahnen
als Leitungspaare ausgebildet sein können, bei denen jeweils ein
zeitlich verändertes Referenzpotenzial
zwischen beiden zueinander komplementären Einzelleitungen des Leitungspaares
das jeweilige übermittelte
Datenbit angibt. Ebenso können
allen Leiterbahnen, beispiels weise den Datenleitungen 26 (sowohl
den ersten als auch den zweiten Datenleitungen 29, 30),
den Steuerleitungen 27 und den Adressleitungen 28 jeweils
eigene Taktsignalleitungen beigefügt sein, die eine zeitlich
abgestimmte Übertragung
der jeweiligen Signale ermöglichen.
-
An
das Speichermodul 1 der 3 und 4 kann
vorzugsweise genau ein einziges weiteres Speichermodul 50 angeschlossen
werden. Alternativ kann auch eine Mehrzahl nachgeschalteter Speichermodule
angeschlossen werden, beispielsweise ein weiteres Speichermodul 1 gemäß den 3 und 4 und
an dieses dann ein Speichermodul 50. Somit ermöglicht das
Speichermodul der 3 und 4, mehrere
gleichartige oder unterschiedliche Speichermodule einander nachzuschalten
und so auf demselben Steckplatz einer übergeordneten elektronischen
Einheit, beispielsweise eines Motherboards zu beitreiben.
-
Die 5 und 7 zeigen
eine weitere Ausführungsform
eines erfindungsgemäßen Speichermoduls.
In 5 ist die Draufsicht auf eine erste Hauptfläche A dieses
Speichermoduls 1 dargestellt; 7 zeigt
die Draufsicht auf die zweite Hauptfläche B desselben Speichermoduls 1.
Gemäß 5 sind ein
erster 11 und ein zweiter Pufferbaustein 12 auf derselben
Hauptfläche
A der Leiterplatte 2 angeordnet, und zwar wiederum entlang
desselben oder im wesentlichen desselben Abschnitts 3a der
Kontaktleiste 3. Allerdings sind die beiden Pufferbausteine 11, 12 in
Richtung y senkrecht zur Kontaktleiste in zwei verschiedenen Abständen von
der Kontaktleiste angeordnet. Sie können beispielsweise in eine
erste Reihe R1 und eine zweite Reihe R2 von Halbleiterbausteinen 10 eingegliedert
sein. Bei der in 5 dargestellten Ausführungsform
besteht eine Besonderheit darin, dass der zweite Pufferbaustein 12 dem ersten
Pufferbaustein 11 insoweit nachge schaltet ist, als die
für den
zweiten Pufferbaustein 12 bestimmten Signale (vorzugsweise
sowohl die Eingangssignale als auch die Ausgangssignale) über den
ersten Pufferbaustein 11 geleitet werden. Selbstverständlich können die
für den
zweiten Pufferbaustein 12 bestimmten Signale auch über Zuleitungen übermittelt werden,
die nicht über
den ersten Pufferbaustein 11 führen. Die in 5 dargestellte
Verschaltung erleichtert jedoch das Verdrahtungslayout insbesondere
dann, wenn bei Verwendung eines protokollbasierten Schemas von Datenframes
die Datenframes für mehrere
Pufferbausteine an jeden der Pufferbausteine geleitet werden und
der jeweilige Pufferbaustein die für ihn bestimmten Datenframes
auswählt
und verarbeitet, die übrigen
hingegen zu den übrigen
Pufferbausteinen weiterleitet.
-
Gemäß 5 sind
zwischen die beiden Pufferbausteine 11, 12 zwischengeschaltete
Leiterbahnen 40 vorgesehen, die von dem ersten Pufferbaustein 11 zum
zweiten Pufferbaustein 12 führen und vorzugsweise Datenleitungen 26 (einschließlich erster 29 und
zweiter Datenleitungen 30 für einzuspeichernde Datenwerte
sowie auszulesende bzw. ausgelesene Datenwerte, Steuerleitungen 27 und Adressleitungen 28).
Die geeignete Anzahl der jeweiligen Leiterbahnen wird in geeigneter
Weise gewählt und
ist in 5 lediglich angedeutet. Zur Kontaktleiste 3 hin
sind Leiterbahnen 25 vorgesehen, und zwar Leiterbahnen 25a und 25a', die den ersten
Pufferbaustein 12 mit der Kontaktleiste 3 verbinden.
Hiervon sind die Leiterbahnen 25a zur Ansteuerung des ersten
Pufferbausteins 11 bestimmt, wohingegen weitere Leiterbahnen 25' zwar zum ersten
Pufferbaustein 11 führen,
jedoch zum Betreiben des zweiten Pufferbausteins 12 bestimmt
sind. Hierzu werden die jeweiligen Leitungspfade durch den ersten
Pufferbaustein 11 hindurch fortgesetzt, wie durch die gestrichelten Linien
im Bereich des ersten Puffer bausteins 11 in 5 angedeutet.
Von dort aus führen
die Leitungspfade weiter über
die zwischengeschalteten Leiterbahnen 40 bis hin zum zweiten
Pufferbaustein 12.
-
An
jeden der beiden Pufferbausteine 11, 12 ist eine
Mehrzahl von Speicherbausteinen 10, vorzugsweise von Halbleiterbausteinen
mit einem flüchtigen
Schreib-Lese-Speicher 19 angeschlossen. Hierzu sind jeweils
weitere Leiterbahnen 35 vorgesehen, durch die die Speicherbausteine 10 jeweils
parallel zueinander an den jeweiligen Pufferbaustein angeschlossen
sind. Die weiteren Leiterbahnen 35 sind der Übersichtlichkeit
halber in 5 und 7 nur für einige
der Speicherbausteine 10 dargestellt. Auf der zweiten Hauptfläche B der
Leiterplatte 2 (7) ist kein Pufferbaustein vorgesehen.
Stattdessen ist in demjenigen Bereich der Hauptfläche, in
dem sich auf der gegenüberliegenden
Vorderseite die Pufferbausteine befinden, die zur Verfügung stehende
Fläche mit
weiteren Speicherbausteinen 10 besetzt. Auf diese Weise
kann beispielsweise eine Anzahl von Speicherbausteinen, die zwei
Speicherbänken
bzw. ranks entspricht, an jedem Pufferbaustein angeschlossen sein.
Hierzu sind innerhalb der Leiterplatte 2 nicht dargestellte
Durchkontaktierungen vorgesehen, mit Hilfe derer die auf der zweiten
Hauptfläche
B vorgesehenen Speicherbausteine mit den vorderseitig montierten
Pufferbausteinen verschaltet sind. In den 5 und 7 sind
die weiteren Leiterbahnen 35, die zum Verschalten der Speicherbausteine
mit den Pufferbausteinen dienen, der Übersichtlichkeit halber nur
für einige
der Speicherbausteine 10 dargestellt. Im Übrigen zeigen
die 5 und 7 eine Ausführungsform, bei der die Speicherbausteine 10 einer
ersten Reihe R1 von Speicherbausteinen an den ersten Pufferbaustein 11 angeschlossen
sind, wohingegen diejenigen Speicherbausteine 10 der zweiten
Reihe R2 an den zweiten Pufferbaustein 12 angeschlossen
sind.
-
6 zeigt
eine Querschnittsansicht durch die Mitte des in den 5 und 7 dargestellten Speichermoduls
entlang der Richtung y in Höhe
der beiden Pufferbausteine 11 und 12. 6 zeigt
somit schematisch die Leitungspfade, über welche der zweite Pufferbaustein 12 von
der Kontaktleiste 3 her angesteuert wird. Wie in 6 erkennbar,
führen
die Leitungspfade über
die Leiterbahnen 25a' bis
zum ersten Pufferbaustein 11 und durch diesen Pufferbaustein 11 hindurch.
Von dort verlaufen die Leitungspfade weiter durch die zwischengeschalteten Leiterbahnen 40 bis
zum zweiten Pufferbaustein 12. Auf diese Weise können sowohl
die Eingangssignale ES als auch die Ausgangssignale AS des zweiten Pufferbausteins 12 durch
den ersten Pufferbaustein durchgeleitet werden (oder wahlweise auch
nur einige der übermittelten
Signale). Dadurch kann die Anzahl von Kontaktanschlüssen 4,
die in der Kontaktleiste 3 zum Betreiben beider Pufferbausteine
und ihrer nachgeschalteten Speicherbausteine erforderlich sind,
verringert werden.
-
8 zeigt
eine weitere Ausführungsform erfindungsgemäßer Speichermodule,
die gegenüber dem
Ausführungsbeispiel
der 5 und 7 insoweit abgewandelt sind,
dass wiederum zwei einander nachzuschaltende Speichermodule 1, 100 vorgeschlagen
werden, bei denen ein erstes Speichermodul 1 mit seiner
ersten Kontaktleiste 3 unmittelbar an den Steckplatz 1 der übergeordneten
elektronischen Einheit einsteckbar ist und das nachgeschaltete Speichermodul 100 (bei
Bedarf oder dauerhaft) in eine weitere Kontaktleiste 13 des
ersten Speichermoduls 1 selbst einsteckbar ist. Auf diese
Weise ist der auf dem nachgeschalteten Speichermodul 100 angeordnete
Pufferbaustein 12 samt der ihm nachgeschalteten Speicherbausteine 10 über Lei tungspfade,
die über
das Speichermodul 1 und insbesondere über dessen ersten und einzigen
Pufferbaustein 11 führen,
betreibbar.
-
Erfindungsgemäß sind an
dem Speichermodul 1 Verbindungsleitungen 45 vorgesehen,
die zur weiteren Kontaktleiste 13 der Leiterplatte 2 des
Speichermoduls 1 führen.
Mit Hilfe dieser Verbindungsleitungen 5, die vorzugsweise
wiederum Datenleitungen 26; 29, 30, Steuerleitungen 27 und
Adressleitungen 28 umfassen (und wiederum jeweils eigene
Taktsignalleitungen) können,
sind ein oder mehrere nachgeschaltete Speichermodule von demselben
Steckplatz aus betreibbar. Auf beiden Speichermodulen 1, 100 der 8 sind
die jeweiligen Speicherbausteine über weitere Leiterbahnen 35,
die wiederum Datenleitungen, Steuerleitungen und Adressleitungen
umfassen, an den jeweiligen Pufferbaustein 11, 12 angeschlossen.
Die weitere Kontaktleiste 13 kann wie anhand der 3 und 4 beschrieben
mit der der Kontaktleiste 23 verbunden werden.
-
Die
zweiten Hauptflächen
der in 8 dargestellten Speichermodule 1 und 100 sind
nicht bildlich dargestellt. Jedoch ist auf der zweiten Hauptfläche des
jeweiligen Speichermoduls 1, 100 kein weiterer
Pufferbaustein vorgesehen. Stattdessen ist auf der zweiten Hauptfläche beider
Speichermodule 1, 100 jeweils eine weitere Anzahl
von Speicherbausteinen 10 vorgesehen, wobei die auf beiden
Hauptflächen
A, B zusammen angeordneten Speicherbausteine 10 jeweils über den
Pufferbaustein 11 bzw. 12 des jeweiligen Speichermoduls 1 bzw. 100 ansteuerbar
sind. Bei dem nachgeschalteten Speichermodul 100 der 8 sind
die Speicherbausteine 10 jedoch nicht mit der Kontaktleiste 23 verschaltet,
sondern mit dem Pufferbaustein 12, der selbst über die
Leiterbahnen 25 mit der Kontaktleiste 23 verschaltet
ist. Insbesondere werden die Datensignale aus schließlich über den
Pufferbaustein 12 zwischen den Speicherbausteinen und der
Kontaktleiste 23 übermittelt,
wie bei den übrigen
erfindungsgemäßen Speichermodulen
auch.
-
Die 9 und 10 zeigen
eine weitere Ausführungsform
eines erfindungsgemäßen Speichermoduls 60.
In 9 ist die Draufsicht auf die erste Hauptfläche A der
Leiterplatte 2 des Speichermoduls 60 dargestellt.
Gemäß 9 sind
beide Pufferbausteine 11, 12 nebeneinander auf
derselben Hauptfläche
A angeordnet, und zwar entlang zweier verschiedener Abschnitte 3a, 3b der
Kontaktleiste 3. Dementsprechend sind Leiterbahnen 25 vorgesehen,
durch die die Pufferbausteine 11, 12 mit der Kontaktleiste 3 verbunden
sind, wobei erste Leiterbahnen 25a zwischen der Kontaktleiste
und dem ersten Pufferbaustein 11 verlaufen und zweite Leiterbahnen 25b zwischen
der Kontaktleiste 3 und dem zweiten Pufferbaustein 12 verlaufen.
Zusätzlich
sind zwischen die beiden Pufferbausteine 11, 12 zwischengeschaltete
Leiterbahnen 40 vorgesehen, die beispielsweise Datenleitungen 26; 29, 30,
Steuerleitungen 27 und Adressleitungen 28 umfassen
können.
Alternativ brauchen jeweils nur einige dieser verschiedenen Arten
von Leitungen zwischen beiden Pufferbausteinen (als zwischengeschaltete
Leiterbahnen 40) und/oder zwischen dem jeweiligen Puferbaustein
und der Kontaktleiste (als erste und/oder zweite Leiterbahnen 25a, 25b)
vorgesehen zu sein. Die Auswahl und Anzahl der an die Pufferbausteine 11, 12 angeschlossenen
Leiterbahnen 25a, 40, 25b kann so beschaffen sein,
dass beispielsweise zwischen der Kontaktleiste und dem ersten Pufferbaustein
die jeweiligen Signale (etwa zu speichernde Datenwerte, Steuerbefehle und/oder
Adressbefehle) ausschließlich
in Richtung von der Kontaktleiste zum ersten Pufferbaustein 11 hin
weitergeleitet werden, wohingegen die zweiten Leiterbahnen 25b ausschließlich Signale
(etwa auszulesende Datenwerte) in Richtung von dem zweiten Pufferbaustein 12 hin
zur Kontaktleiste 3 übermitteln. Es
kann ferner vorgesehen sein, dass die zwischengeschalteten Leiterbahnen 40 ausschließlich einen Signaltransport
von dem ersten Pufferbaustein 11 hin zum zweiten Pufferbaustein 12 bewirken.
Durch eine Konfiguration, bei der sämtliche Datenframes von der Kontaktleiste
aus über
die ersten Leiterbahnen 25a, den ersten Pufferbaustein 11,
die zwischengeschalteten Leiterbahnen 40, den zweiten Pufferbaustein 12 und
die zweiten Leiterbahnen 25b wieder zurück zu anderen Kontaktanschlüssen der
Kontaktleiste 3 führen,
können
Kontaktanschlüsse
eingespart werden. Insbesondere können Kontaktanschlüsse für Ausgangssignale
des ersten Pufferbausteins 11 sowie Eingangsanschlüsse für Eingangssignale
des zweiten Pufferbausteins 12 entfallen. Stattdessen können Ausgangssignale
AS des ersten Pufferbausteins 11 über die zwischengeschalteten
Leiterbahnen 40, den zweiten Pufferbaustein 12 und
nachfolgend über
die zweiten Leiterbahnen 25b zur Kontaktleiste 3 geleitet
werden. Ferner können
Eingangssignale ES, die für
den zweiten Pufferbaustein 12 bestimmt sind, von der Kontaktleiste
aus über
die ersten Leiterbahnen 25a, den ersten Pufferbaustein 11 und die
zwischengeschalteten Leiterbahnen 40 an den zweiten Pufferbaustein 12 übermittelt
werden.
-
Vorzugsweise
steuert jeder der beiden Pufferbausteine die Hälfte der auf der Leiterplatte 2 angebrachten
Speicherbausteine 10 an. Dabei werden auch die gemäß 10 auf
der zweiten Hauptfläche B
der Leiterplatte 2 angeordneten Speicherbausteine 10 von
den vorderseitig montierten Pufferbausteinen 11, 12 angesteuert.
Hierzu ist exemplarisch in der linken Hälfte der 10 ein
vereinfachter Leiterbahnverlauf zwischen Kontaktanschlüssen des
zweiten Pufferbausteins 12 und den jeweiligen rückseitig
angeordneten Speicherbausteinen 10 dargestellt. Auf detaillierte
Verläufe
der Leiter bahn wurde aus Gründen
der Übersichtlichkeit
verzichtet. Die Darstellung der 10 ist
bezüglich
der Mitte der Leiterplatte 2 gespiegelt gegenüber der
Darstellung in 9, wie anhand der jeweiligen
durch Pfeilrichtungen angedeuteten Richtungen x und y erkennbar
ist. Die Zuordnung der Halbleiterbausteine 10 zu dem jeweiligen
Pufferbaustein kann so beschaffen sein, dass beispielsweise der
erste Pufferbaustein 11 die in der einen Hälfte der
Leiterplatte angeordneten Halbleiterbausteine ansteuert (das heißt beispielsweise
links in 9 und rechts in 10)
und der zweite Pufferbaustein 12 die übrigen Speicherbausteine 10 ansteuert.
Wiederum können
die Speicherbausteine in zwei Reihen mit jeweils unterschiedlichem
Abstand von einem ersten Rand 21 angeordnet sein. Selbstverständlich kommen
auch beliebige andere Anordnungen und Verteilungen der Speicherbausteine
auf den Hauptflächen
der Leiterplatte 2 in Frage. Ferner können sämtliche Speicherbausteine,
wie überhaupt in
allen Ausführungsformen
diese Anmeldung, gestapelt vorliegen, wobei jeweils ein unterster
Speicherbaustein unmittelbar auf oder an der Leiterplatte 2 montiert
ist und jeweils mindestens einen, vorzugsweise auch mehrere (beispielsweise
drei) weitere Speicherbausteine trägt. Die in 9 und 10 dargestellte
Anordnung der beiden Pufferbausteine und der Speicherbausteine ist
nur exemplarisch; beliebige andere Anordnungen der beiden Pufferbausteine
innerhalb der ersten Hauptfläche
A sind ebenso denkbar.
-
11 zeigt
eine weitere Ausführungsform, bei
der die Halbleiterbausteine des Speichermoduls aus 9 und 10 auf
zwei separate Speichermodule verteilt ist. Oben in 11 ist
ein unselbständig
zu betreibendes weiteres Speichermodul 50 dargestellt,
das ähnlich
wie das obere Speichermodul aus 3 und 4 mit
Hilfe von Pufferbausteinen eines anderen Speichermoduls 1 betreibbar
ist, und zwar durch zwei Pufferbausteine 11, 12 des
unteren Speichermoduls 1 aus 11. Hierzu
weist das Speichermodul 1 eine weitere Kontaktleiste 13 auf, das
an einem zweiten Rand 22, vorzugsweise gegenüberliegend
zum ersten Rand 21 und damit zur ersten Kontaktleiste 3,
angeordnet ist. Das weitere Speichermodul 50 besitzt eine
Kontaktleiste 23, die mechanisch und elektrisch mit der
weiteren Kontaktleiste 13 des Speichermoduls 1 verbindbar
ist. Von den Pufferbausteinen 11, 12 führen Verbindungsleitungen 45 zur
weiteren Kontaktleiste 13, die wiederum vorzugsweise Datenleitungen
als auch Steuer- und Adressleitungen umfassen. Sie dienen dazu,
die Speicherbausteine 10 des weiteren Speichermoduls 50 direkt
anzusteuern und zu betreiben. Somit brauchen auf dem Speichermodul 1 nur
in einer ersten Reihe R1 Speichermodule 10 vorgesehen zu
sein; das weitere Speichermodul 50 mit zusätzlichen Speicherbausteinen 10 kann
bei Bedarf angeschlossen bzw. in das Speichermodul 1 eingesteckt
sein. Es kann ebenso dauerhaft an dem Speichermodul 1 belassen
werden.
-
12 zeigt
ein weiteres Ausführungsbeispiel
eines erfindungsgemäßen Speichermoduls 60, das
anstelle eines zweiten Pufferbausteins ein Paar von Registerbausteinen 70 aufweist,
die mit dem Pufferbaustein 50 des Speichermoduls 60 verschaltet sind.
Bei dem Ausführungsbeispiel
gemäß 12 sind
die zur Ansteuerung der Halbleiterbausteine 10 dienenden
Leiterbahnen zwischen dem Pufferbausteine 15 und dem jeweiligen
Registerbaustein 70 aufgeteilt. Der Pufferbaustein 50 ist
vorzugsweise in der Mitte der Leiterplatte 2 nahe zur Kontaktleiste 3 angeordnet
und besitzt erste Leiterbahnen 56, die den Pufferbaustein 15 mit
Kontaktanschlüssen 4 der Kontaktleiste 3 verschalten.
Die ersten Leiterbahnen 56 umfassen auch hier Datenleitungen 26; 29, 30, Steuerleitungen 27 und Adressleitungen 28,
so dass sämtliche
für die
Speicherbausteine 10 bestimmten oder von ihnen empfangenen
Signale über
den Pufferbaustein 15 geleitet werden. Zwischen dem Pufferbaustein 15 und
den Registerbausteinen 70 sind zweite Leiterbahnen 57 vorgesehen,
die vorzugsweise Steuerleitungen 27 und Adressleitungen 28 umfassen.
Der CA-Bus (Control Adress) wird also hier von dem Pufferbaustein 15 ausgehend über einen Registerbaustein
geführt.
Vorzugsweise sind mindestens zwei Registerbausteine 70 vorgesehen,
so dass das erfindungsgemäße Speichermodul
eine größere Anzahl
von Speicherbausteinen 10 ansteuern kann. Dabei sind die
Speicherbausteine 10 über vierte
Leiterbahnen 59, die vorzugsweise Datenleitungen 26,
und zwar erste Datenleitungen 29 für einzuspeichernde Daten und
zweite Datenleitungen 30 für auszulesende bzw. ausgelesene
Daten, an den Pufferbaustein 15 umittelbar angeschlossen.
Die Steuer- und Adresssignale erhalten die Speicherbausteine 10 jedoch über dritte
Leiterbahnen 58, die von den Registerbausteinen 70 unmittelbar
zu dem jeweiligen Speicherbaustein führen. Die dritten Leiterbahnen 59 umfassen
vorzugsweise Steuerleitungen 27 und Adressleitungen 28.
-
Von
der Kontaktleiste ausgehend werden den Speicherbausteinen 10 die
Datensignale somit über
die ersten Leiterbahnen 56, den Pufferbaustein 15 und
die vierten Leiterbahnen 59 übermittelt, wohingegen die
Steuer- und Adresssignale den Speicherbausteinen über die
ersten Leisterbahnen 56, den Pufferbaustein 50,
die zweiten Leiterbahnen 57, die Registerbausteine 70 und
die dritten Leiterbahnen 58 übermittelt werden. Erfindungsgemäß sind ferner
mindestens zwei Registerbausteine vorgesehen, wobei ein erster Registerbaustein 71 eine erste
Gruppe I von Halbleiterbausteinen bzw. Speicherbausteinen 10 mit
Steuer- und Adresssignalen versorgt, wohingegen ein zweiter Registerbaustein 72 eine
zweite Gruppe II von Speicher bausteinen versorgt. Dadurch, dass
eine Mehrzahl von Registerbausteinen 70; 71, 72 einen
Pufferbaustein angeschlossen ist, kann mit Hilfe eines einzigen
Pufferbausteins 15 eine größere Anzahl von Speicherbausteinen 10 als
herkömmlich
angesteuert werden, weil die kapazitive Last der sich zu den jeweiligen Speicherbausteinen 10 verzweigenden
Steuer- und Adressleitungen weitestgehend von den Registerbausteinen 70, 72 getragen
wird und zudem auf mehrere Registerbausteine 71, 72 verteilt
ist. Somit brauchen von dem Pufferbaustein 15 ausgehend
nur noch die Datensignale über
entsprechende Datenleitungen 26; 29, 30 zu
den jeweiligen Speicherbausteinen 10 übermittelt oder von ihnen empfangen
zu werden.
-
In 12 ist
nur die Vorderseite des Speichermoduls 60 nicht dargestellt.
Auf der Rückseite, zweiten
Hauptfläche
B, sind jedoch keine Pufferbausteine oder Registerbausteine vorhanden.
Daher kann die zweite Hauptfläche
B verwendet werden, um dort zusätzliche
Speicherbausteine 10 anzuordnen. Beispielsweise können auf
diese Weise Speicherbausteine von vier Speicherbänken bzw. ranks auf einem einzigen
Speichermodul 60 angeordnet werden. Dabei leitet jeder
Registerbaustein 71 bzw. 72 die Steuer- und Adresssignale
an Speicherbausteine von jeweils zwei Speicherbänken weiter, das heißt an die
jeweilige Gruppe I, II von Speicherbausteinen 10.
-
13 zeigt
eine weitere Ausführungsform des
erfindungsgemäßen Speichermoduls,
wobei lediglich ein Ausschnitt der Leiterplatte 2 dargestellt
ist. Gemäß der Weiterbildung
sind die Speicherbausteine 10 in Stapeln von Speicherbausteinen 10 angeordnet,
wobei jeweils ein Speicherbaustein 10 unmittelbar an der
Leiterplatte 2 montiert ist und mindestens einen weiteren
Speicherbaustein 10 trägt.
Gemäß 3 können beispielsweise
vier Speicherbausteine 10 übereinander gestapelt sein
und auf jeweils demselben Flächenbereich
der jeweiligen Hauptfläche
A (ebenso auch auf der zweiten Hauptfläche B) angeordnet sein.
-
14 zeigt
eine Weiterbildung bezüglich der
pufferinternen Verschaltung seiner Eingangs- und Ausgangsanschlüsse. Diese
Weiterbildung ist mit sämtlichen
in den Figuren, den Patentansprüchen
und der Beschreibung genannten Ausführungsformen kombinierbar.
Sie ist insbesondere bei denjenigen Ausführungsformen vorteilhaft, bei
denen zwei Pufferbausteine 11, 12 nahe beieinander
auf der Leiterplatte montiert sind. Beispielsweise dann, wenn die
beiden Pufferbausteine auf entgegengesetzten Hauptflächen der
Leiterplatte entlang im Wesentlichen desselben Abschnitts der Kontaktleiste
angeordnet sind, ist es zweckmäßig, zum
Anschließen beider
Pufferbausteine an die Kontaktleiste dieselben oder teilweise dieselben
Leiterbahnen zu verwenden. Da die Pufferbausteine jedoch zweckmäßigerweise
untereinander baugleich sind und auf entgegengesetzten Hauptflächen angeordnet
sind, werden in der Regel die Eingangsanschlüsse des einen Pufferbausteins
in die Nähe
der Ausgangsanschlüsse
des anderen Pufferbausteins angeordnet sein, was eine platzsparendere
Verschaltung erschwert. Gemäß der vorliegenden
Weiterbildung lassen sich jedoch pufferintern die Zuleitungen zu
den äußeren Kontaktanschlüssen des
Speicherbausteins bzw. seines Chipgehäuses chipintern umverdrahten,
wobei dieses Umverdrahten bzw. Scramblen reversibel und in Abhängigkeit
von einem Parameter, beispielsweise einem elektrischen Potential
oder einer vorgebbaren Spannung V vorgenommen wird. Hierzu ist gemäß 14 eine
Schalteinrichtung 5 vorgesehen, die mit den Eingangsanschlüssen 6 und
den Ausgangsanschlüssen 7 des
Speicherbausteins 10 verschaltet ist. Außerdem führen von
der Schalteinrichtung 5 aus Eingangssignalleitungen 8 sowie
Ausgangssignalleitungen 9 zum Speicherchip, beispielsweise
zum flüchtigen
Schreib-Lese-Speicher 19 des Speicherbausteins 10.
Die Eingangs- und Ausgangsanschlüsse 6, 7 sind
beispielsweise äußere Kontaktanschlüsse eines
BGA-Gehäuses.
Allerdings ist bei einem herkömmlichen
Speicherbaustein eine feste, nicht mehr änderbare Verschaltung der Eingangsanschlüsse 6 mit
den Eingangssignalleitungen 8 vorgesehen; dasselbe gilt
für die
Verschaltung der Ausgangssignalleitungen 9 mit den Ausgangsanschlüssen 7.
Auch bei dem hier vorgestellten, weitergebildeten Speicherbausteine
ist eine solche Zuordnung einstellbar; wie innerhalb des Schaltelements 5 durch die
gestrichelt gezeichneten Verbindungsleitungen dargestellt, die in 14 vertikal
verlaufen. Diese Verschaltung ist jedoch veränderbar; alternativ lässt sich
das Schaltelement 5 so schalten, dass anstelle der gestrichelten
Linie die strichpunktierten Linien (diagonal verlaufend in 14)
die jeweils anderen Anschlüsse
mit der jeweiligen Signalleitung verbinden. Auf diese Weise werden
die Einganganschlüsse 6 mit
dem Ausgangssignalleitungen 9 und die Ausgangsanschlüsse 7 mit
den Eingangssignalleitungen 8 verbunden. Hierdurch wird
die Funktion der Eingangsanschlüsse
und der Ausgangsanschlüsse
vertauscht. Auf diese Weise programmiert, kann beispielsweise der
zweite Pufferbaustein 12 rückseitig, entgegengesetzt zum
ersten Pufferbaustein 11 auf der entgegengesetzten Hauptfläche der
Leiterplatte angeordnet werden und dennoch (zumindest teilweise)
an dieselben Kontaktanschlüsse
der Kontaktleiste angeschlossen werden wie der erste Pufferbaustein 11.
Auch dann, wenn beide Pufferbausteine nebeneinander auf derselben
Hauptfläche
angeordnet sind, und zwar in beispielsweise gleicher Orientierung,
bringt die Vertauschung von Eingangs- und Ausgangsanschlüssen an
einem der Pufferbausteine den Vorteil, dass zumindest in der Mitte
zwischen beiden Pufferbausteinen diesel ben Leitungswege von der
Kontaktleiste bis zu Anschlüssen
beider Pufferbausteine verwendet werden können.
-
Der
Betrieb der hier beschriebenen erfindungsgemäßen Speicherbausteine unterscheidet sich
von dem Betrieb herkömmlicher
Speicherbausteine dadurch, dass die für die Speicherbausteine 10 übermittelten
Signale über
jeweils einen der beiden Pufferbausteine geleitet werden. So ist
beispielsweise gemäß 1 der
erste Pufferbaustein 11 zwischen die Kontaktleiste 3 und
die auf der ersten Hauptfläche
A angeordneten Speicherbausteine 10 zwischengeschaltet,
wohingegen auf der zweiten Hauptfläche B der zweite Pufferbaustein 12 zwischen die
dort angeordneten Speicherbaustelle 10 und die Kontaktleiste 3 zwischengeschaltet
ist. Vorzugsweise werden über
den Pufferbaustein insbesondere die Datensignale DQ übermittelt,
beispielsweise mit Hilfe der Datenleitungen 26 bzw. 29 und 30.
Von dem jeweiligen Pufferbaustein 11, 12 aus werden
diese über die
weiteren Leitungen 35 bis zu jedem einzelnen Speicherbaustein
oder von ihm zurück übermittelt. Auch
bei weiteren Ausführungsformen,
beispielsweise derjenigen gemäß 12,
werden etwa die Datenwerte über
den Pufferbaustein 15 und die vierten Leiterbahnen 59 übermittelt.
Zusätzlich
kann vorgesehen sein, dass auch die Steuersignale CS und die Adresssignale
AS über
den Pufferbaustein geleitet werden bzw. über einen von zwei vorgesehenen
Pufferbausteinen. So umfassen in den 1 und 2 die
weiteren Leiterbahnen 35 ebenso die Steuerleitungen 27 wie
auch Adressleitungen 28. Entsprechende Leitungen sind auch
zwischen der Kontaktleiste und dem jeweiligen Pufferbausteinen 11, 12, 15 vorgesehen.
Die Steuer- und Adresssignale können optional,
zusätzlich
zu dem Pufferbaustein 50, auch noch über eine jeweiligen Registerbaustein 70 geleitet
werden, bevor sie den jeweiligen Speicherbaustein 10 erreichen.
-
Ferner
kann vorgesehen sein, dass wie in 9 dargestellt,
Eingangssignale für
den zweiten Pufferbaustein 12 sowie Ausgangssignale des
ersten Pufferbausteins 11 über zwischengeschaltete Leiterbahnen 40 zwischen
beiden Pufferbausteinen 11, 12 übermittelt
werden. Dieses Eingangssignal ES bzw. Ausgangssignal AS können wiederum
Datensignale DQ, Steuersignale CS und/oder Adresssignale AS umfassen.
Ebenso können
wie in 5 dargestellt sämtliche Eingangssignale ES
und Ausgangssignale AS des zweiten Pufferbausteins 12 zusätzlich auch über den
ersten Pufferbaustein 11 geleitet werden. Schließlich kann
vorgesehen sein, dass solche Signale von einem oder beiden Pufferbausteinen
aus weitergeleitet werden zu einer weiteren Kontaktleiste des Speichermoduls,
um ein oder mehrere nachgeschaltete Speichermodule über dieselben
Pufferbaustein anzusteuen und zu betreiben. Weitere Ausführungsbeispiele
ergeben sich bei Anwendungen der Kenntnisse und Fähigkeiten
des Fachmanns.
-
- 1
- Speichermodul
- 2
- Leiterplatte
- 3
- Kontaktleiste
- 3a,
3b
- Abschnitt
der Kontaktleiste
- 4
- Kontaktanschluss
- 5
- Schalteinrichtung
- 6
- Eingangsanschluss
- 7
- Ausgangsanschluss
- 8
- Eingangssignalleitung
- 9
- Ausgangssignalleitung
- 10
- Speicherbaustein
- 11
- erster
Pufferbaustein
- 12
- zweiter
Pufferbausein
- 13
- weitere
Kontaktleiste
- 15
- Pufferbaustein
- 19
- flüchtiger
Schreib-Lese-Speicher
- 21
- erster
Rand
- 22
- zweiter
Rand
- 23
- Kontaktleiste
- 25
- Leiterbahn
- 25a;
25a'
- erste
Leiterbahn
- 25b
- zweite
Leiterbahn
- 26
- Datenleitung
- 27
- Steuerleitung
- 28
- Adressleitung
- 29
- erste
Datenleitung
- 30
- zweite
Datenleitung
- 35
- weitere
Leiterbahn
- 40
- zwischengeschaltete
Leiterbahn
- 45
- Verbindungsleitung
- 50
- weiteres
Speichermodul
- 55
- Leiterbahn
- 56
- erste
Leiterbahn
- 57
- zweite
Leiterbahn
- 58
- dritte
Leiterbahn
- 59
- vierte
Leiterbahn
- 60
- Speichermodul
- 70
- Registerbaustein
- 71
- erster
Registerbaustein
- 72
- zweiter
Registerbaustein
- 100
- nachgeschaltetes
Speichermodul
- a,
b
- Abstand
- A,
B
- Hauptfläche
- AS
- Ausgangssignal
- ES
- Eingangssignal
- I
- erste
Gruppe
- II
- zweite
Gruppe
- R1
- erste
Reihe
- R2
- zweite
Reihe
- RD
- auszulesende
Daten
- WD
- einzuschreibende
Daten
- x
- erste
Richtung
- y
- zweite
Richtung