DE10233865B4

DE10233865B4 - Speichermodul

Info

Publication number: DE10233865B4
Application number: DE10233865.5A
Authority: DE
Inventors: Kayoko Shibata; Yoji Nishio
Original assignee: Longitude Licensing Ltd
Current assignee: Longitude Licensing Ltd
Priority date: 2001-07-26
Filing date: 2002-07-25
Publication date: 2019-06-06
Anticipated expiration: 2022-07-26
Also published as: DE10233865A1; CN1400609A; US20030037216A1; JP2003045172A; US6661092B2; KR20030010528A; TW578041B; CN1260737C; JP3808335B2; KR100465010B1

Abstract

Speichermodul mit:
einer Befehls/Adress-Registervorrichtung (40) zum Erzeugen eines internen Signals gemäß einem externen Befehls/Adress-Signal, wobei die Befehls/Adress-Registervorrichtung einen Ausgangstransistor hat;
einer Anzahl von Speichervorrichtungen (30₁-30₁₈), die in erste und zweite Gruppen unterteilt ist;
Verdrahtungen, welche die Befehls/Adress-Registervorrichtung (40) und die Speichervorrichtungen verbinden; und
ein Substrat (20), auf welchem die Befehls/Adress-Registervorrichtung (40) und die mehreren Speichervorrichtungen (30₁-30₁₈) montiert sind;
wobei die Verdrahtung aufweist:
einen ersten Verdrahtungsabschnitt (L1a, L1b, Via), der sich von der Befehls/Adress-Registervorrichtung bis zu einem ersten Verzweigungspunkt (P1) erstreckt;
einen zweiten Verdrahtungsabschnitt (L5a, Via), der sich von dem ersten Verzweigungspunkt (P1) bis zu einem zweiten Verzweigungspunkt (P2) erstreckt;
einen dritten Verdrahtungsabschnitt (L5b, Via), der sich von dem ersten Verzweigungspunkt (P1) bis zu einem dritten Verzweigungspunkt (P3) erstreckt;
einen vierten Verdrahtungsabschnitt, der am zweiten Verzweigungspunkt (P2) abzweigt und sich bis zu den Speichervorrichtungen der ersten Gruppe (30₁-30₁₀) erstreckt; und
einen fünften Verdrahtungsabschnitt, der am dritten Verzweigungspunkt (P3) abzweigt und sich bis zu den Speichervorrichtungen der zweiten Gruppe (30₁₁-30₁₈) erstreckt; und wobei
die Befehls/Adress-Registervorrichtung (40) aufweist:
eine Impedanzeinstellvorrichtung (42) zum Einstellen einer Ausgangsimpedanz der Befehls/Adress-Registervorrichtung von einem Verbindungspunkt zwischen der Befehls/Adress-Registervorrichtung und dem ersten Verdrahtungsabschnitt aus gesehen, dergestalt, dass die Ausgangsimpedanz innerhalb eines Betriebsspannungsbereiches des internen Signals im Wesentlichen konstant wird; und
einer Anstiegszeit/Abfallzeit-Einstellvorrichtung zum Einstellen der Anstiegszeit und der Abfallzeit des internen Signals auf spezifische Werte
dadurch gekennzeichnet, dass die Ausgangsimpedanz auf einen kleineren Wert gesetzt ist als die Leitungsimpedanz der ersten bis fünften Verdrahtungsabschnitte, basierend auf der Anzahl der Speichervorrichtungen der ersten und der zweiten Gruppen.

Description

Hintergrund der Erfindung
Die vorliegende Erfindung betrifft im allgemeinen ein Speichermodul mit einer Anzahl von Speichervorrichtungen, die auf einem einzigen Substrat montiert sind. Insbesondere betrifft es ein Speichermodul mit einem Register (registriertes Speichermodul) sowie ein Speichermodul mit einem Puffer (gepuffertes Speichermodul).
Ein registriertes Speichermodul ist eine spezifische Art von Speichermodul, das ein Befehls- und Adress-(C/A)-Register hat, welches gemeinsam von mehreren Speichervorrichtungen, die auf einem Substrat montiert sind, benutzt wird. Das C/A-Register hält (speichert temporär) ein Befehlssignal oder ein Adressignal, das an das Speichermodul geschickt worden ist, und gibt die gehaltenen (temporär gespeicherten) Befehls- und Adressignale als interne Signale an die relevanten Speichervorrichtungen.
Im allgemeinen verwendet ein PC mehr als eine Speichervorrichtung, auf welcher mehrere Speichervorrichtungen montiert sind. Wenn daher C/A-Signale direkt von einer zentralen Prozessoreinheit (CPU) oder einem Chip-Satz (Speichersteuerung) an alle Speichervorrichtungen direkt geleitet werden sollen, wäre es notwendig, große kapazitive Lasten zum Übertragen dieser C/A-Signale zu treiben. In dieser Situation ist auf jedem Speichermodul ein C/A-Register vorgesehen, um die kapazitiven Lasten zu senken. Bei dieser Anordnung werden die Speichervorrichtungen, die auf einem Speichermodul montiert sind, durch das C/A-Register getrieben, welches auf demselben Speichermodul montiert ist, und von der CPU oder dem Chip-Satz aus betrachtet ist das C/A-Register die einzige Last, die auf dem Speichermodul montiert ist.
Herkömmlicherweise wurden verschiedene Vorschläge in Verbindung mit der Topologie eines Busses gemacht, der das C/A-Register und die Mehrfachspeicher-Vorrichtungen verbindet. Bekannte Beispiele der Topologie dieses Busses (im Nachfolgenden als „interner C/A-Bus“ bezeichnet) umfassen eine Topologie mit einem Einschicht-Layout, eine Topologie mit einem 2-Schichten-Layout, wobei die zwei Arten von Topologien im Nachfolgenden in dieser Beschreibung als die Einzel-T-Verzweigungs-Topologie bzw. die Dual-T-Verzweigungs-Topologie bezeichnet werden. Ein Beispiel für die Dual-T-Verzweigungs-Topologie ist in der technischen Information mit dem Titel „DDR SDRAM Registered DIMM Design Specification-Revision 1,0“ eingefuhrt worden, die auf der Website http://www.chips.ibm.com/products/memory zur Verfügung steht. Ein Vorteil der Dual-T-Verzweigungs-Topologie besteht darin, daß sie es möglich macht, die Differenz der Verzögerungslängen bei der Signalübertragung vom C/A-Register zu den einzelnen Vorrichtungen verglichen mit der Einzel-T- Verzweigungs-Topologie zu verringern, insbesondere dann, wenn eine große Anzahl von Vorrichtungen auf dem Speichermodul montiert sind.
In der Speichervorrichtungsindustrie gab es in den zurückliegenden Jahren einen großen Bedarf an Verbesserungen in der Datenübertragungsrate, und dies macht es notwendig, die Frequenz der Befehls- und Adressignale zu erhöhen.
Eine bislang bekannte Technik zum Erzielen eines Hochfrequenzbetriebes ist das Begrenzen von Bus-Leitungen. Diese Technik hat jedoch einen Nachteil, daß sie zu einem erhöhten Stromverbrauch führt.
Die US 5 955 889 A beschreibt ein Speichermodul bei dem die Widerstände der Impedanzschaltungen untereinander gleich sind und größer sind als der des Busses.
Die EP 0834814 A2 beschreibt ein Signaltransfersystem mit einem Halbleiter für schnelle Datenübertragung, bei dem der Wert des Ausgangsimpedanz des Ausgangstreibers gleich der Impedanz des Busses - gesehen von einem ersten Knoten aus - gewählt ist.
Zusammenfassung der Erfindung
Es ist eine Aufgabe der Erfindung, ein registriertes Speichermodul zu schaffen, welches basierend auf einer unbegrenzten Bus-Struktur eine Dual-T-Verzweigungstechnologie verwendet, um ein verbessertes Hochfrequenz-Betriebsvermögen zu schaffen. Diese Aufgabe wird mit den Merkmalen der Patentansprüche gelöst.
In einem Versuch die vorstehend beschriebenen Probleme des Standes der Technik zu überwinden, hat der Erfinder der vorliegenden Erfindung Betriebstests von derzeit zur Verfügung stehenden Speichermodulprodukten unter Verwendung einer Technik der Leistungssimulation durchgeführt. Im einzelnen wurden derzeit erhältliche Speichermodulprodukte, die ein C/A-Register eingebaut haben und für einen Betrieb bei 67 MHz gestaltet sind, durch Simulation bei 150 MHz getestet. Selbst wenn die physikalische Größe eines Metalloxidhalbleiter-(MOS)-Transistors, der als ein Ausgangstransistor des C/A-Register dient, auf verschiedene Arten und Weisen variiert wurde, war es unmöglich, zufriedenstellende Signalformen zu erzielen, wenn die Bus-Leitungen nicht begrenzt waren. Es ist allgemein bekannt, daß Bus-Leitungen begrenzt sein sollten, um zufriedenstellende Signalformen zu erzielen. Diese Begrenzungstechnik führt jedoch zu einem weiteren Problem, daß sie ein Ansteigen des Stromverbrauchs verursacht. Somit hat der Erfinder ein Verfahren zum Erzielen zufriedenstellender Signalformen ohne Verwendung von Begrenzungswiderständen studiert.
Wenn diese Art von Signalform-Simulationstest durchgeführt wird, werden im allgemeinen Signalformen durch Substituieren einer Impedanz entsprechend eines Signalformeingangs einer bestimmten Topologie für einen Widerstand untersucht. Die Substitutionsimpedanz, die bei einem derartigen Test verwendet wird, ist die Impedanz an einem Punkt der Topologie entsprechend dem Ausgangstransistor des C/A-Registers für den Fall eines beispielweise registrierten Speichermoduls. Genauer gesagt, ist sie die Ausgangsimpedanz des C/A-Registers vom Eingangsanschluß eines C/A-Busses aus gesehen. Um die Brauchbarkeit verschiedener Topologien zu untersuchen, wurden Simulationstests unter der Annahme der Ausgangsimpedanz, die durch die vorstehend beschriebene Anordnung des Widerstandes erzeugt worden war, durchgeführt. Als Ergebnis der Tests war der Erfinder selbst wenn die Frequenz bis auf 150 MHz erhöht worden war, bei der Erzielung zufriedenstellender Signalformen erfolgreich, indem er statt einer Einzel-T-Verzweigungs-Topologie eine unbegrenzte Dual-T-Verzweigungs-Topologie verwendete.
Der Erfinder hat ferner zusätzliche Simulationstests durch Ersetzen der durch den Widerstand simulierten Ausgangsimpedanz durch einen MOS-Transistor durchgeführt. Es war mit dieser Anordnung jedoch unmöglich, zufriedenstellende Signalformen zu erzielen.
Nach sorgfältiger Untersuchung hat der Erfinder festgestellt, daß eine Hauptursache für die vorstehend genannten Probleme auf der Tatsache beruht, daß der Transistor keinen konstanten Einschaltwiderstand hat, d.h. der Transistor war nicht in seinem linearen Bereich betrieben worden. Unter der Voraussetzung, daß die Ursache der Probleme die Nichtkonstanz der Ausgangsimpedanz des C/A-Registers vom Eingangsanschluß seines C/A-Busses aus gesehen war, hat im einzelnen der Erfinder angenommen, daß die Probleme gelöst werden könnten, wenn der C/A-Bus unter Bedingungen betrieben würde, in welchen die Ausgangsimpedanz des C/A-Registers im wesentlichen konstant gehalten würde. Basierend auf dieser Annahme wurde an den Ausgangsanschluß eines Ausgangs-MOS-Transistors ein Widerstand in Reihe geschaltet, um die Ausgangsimpedanz im wesentlichen konstant zu machen, und es wurde erneut ein Simulationstest durchgeführt. Es war jedoch wiederum unmöglich, erfolgreiche Ergebnisse zu erzielen.
Es wurde eine weitere Untersuchung durchgeführt, aus welcher der Erfinder erkannte, daß der Gradient der führenden und nachlaufenden Flanken einer Ausgangsimpulssignalform oder die Anstiegszeit tR und die Abfallszeit tF der Impuls-Signalform eng auf das Erzielen zufriedenstellender Signalformen bezogen sind.
Der Erfinder hat ferner das Verhalten der Speichermodule untersucht und auch entdeckt, daß die Ausgangsimpulssignalform auf die Anzahl der Speichervorrichtungen, die auf den Modulen montiert sind, bezogen ist.
Basierend auf den vorstehenden Untersuchungen und deren Ergebnissen schafft die Erfindung die folgenden Speichermodule als Mittel zum Überwinden der Probleme des Standes der Technik.
Ein erstes Speichermodul gemäß nachfolgender Beschreibung hat eine Befehls-/Registervorrichtung zum Erzeugen eines internen Signals gemäß einem externen Befehls-Adress-Signal, wobei die Befehls-Adress-Registervorrichtung einen Ausgangstransistor hat, eine Anzahl von Speichervorrichtungen, die in erste und zweite Gruppen unterteilt sind, Verdrahtungen, die die Befehls-Adress-Registervorrichtung und die Speichervorrichtungen verbinden, und ein Substrat, auf welchem die Befehls-Adress-Registervorrichtung und die mehreren Speichervorrichtungen montiert sind. In diesem Speichermodul haben die Verdrahtungen einen ersten Verdrahtungsabschnitt, der sich von der Befehls-Adress-Registervorrichtung zu einem ersten Verzweigungspunkt erstreckt, einen zweiten Verdrahtungsabschnitt, der sich von dem ersten Verzweigungspunkt bis zu einem zweiten Verzweigungspunkt erstreckt, einen dritten Verdrahtungsabschnitt, der sich von dem ersten Verzweigungspunkt bis zu einem dritten Verzweigungspunkt erstreckt, einen vierten Verdrahtungsabschnitt, der sich vom zweiten Verzweigungspunkt abzweigt und sich bis zu den Speichervorrichtungen der ersten Gruppe sich erstreckt, und einen fünften Verdrahtungsabschnitt, der sich vom dritten Verzweigungspunkt abzweigt und bis zu den , Speichervorrichtungen der zweiten Gruppe erstreckt, und die Befehls-Adress-Registervorrichtung hat eine Impedanzeinstellvorrichtung zum Einstellen der Ausgangsimpedanz der Befehls-Adress-Registervorrichtung von einem Verbindungspunkt zwischen der Befehls-/Adress-Registervorrichtung und dem ersten Verdrahtungsabschnitt aus betrachtet, dergestalt, daß die Ausgangsimpedanz der Befehls-Adress-Registervorrichtung innerhalb eines Betriebsspannungsbereiches des internen Signals im wesentlichen konstant wird, und eine Anstiegszeit-Abfallzeit-Einstellvorrichtung zum Einstellen der Anstiegszeit und der Abfallszeit des internen Signals auf spezifische Werte.
Ein zweites Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen ersten Speichermoduls ist, ist dadurch gekennzeichnet, daß weder die Mehrfachspeichervorrichtungen noch die Verdrahtung enden.
Ein drittes Speichermodul gemäß der Erfindung das eine Variation des vorstehend beschriebenen ersten Speichermoduls ist, ist dadurch gekennzeichnet, daß die Befehls-Adress-Registervorrichtung ein Befehls-Adress-Register ist, das den vorstehend erwähnten Ausgangstransistor hat und einen Registerausgangsanschluß hat, wobei die Befehls-Adress-Registervorrichtung an den Registerausgangsanschluß einen Widerstand angeschlossen hat, wobei der Widerstand als eine Impedanzeinstellung dient.
Ein viertes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen ersten Speichermoduls ist, ist dadurch gekennzeichnet, daß die Befehls-Adress-Registervorrichtung ein Befehls-Adress-Register ist, das einen Widerstand eingebaut hat, der als die Impedanzeinstellung dient.
Ein fünftes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen ersten Speichermoduls ist, ist dadurch gekennzeichnet, daß die Impedanzeinstellvorrichtung erste und zweite Widerstände aufweist und die Befehls-Adress-Registervorrichtung ein Befehls-Adress-Register ist, das einen Registerausgangsanschluß hat und den zweiten Widerstand an den Registerausgangsanschluß angeschlossen hat, wobei das Befehls-Adress-Register den Ausgangstransistor und den ersten Widerstand hat, der zwischen den Ausgangsanschluß des Ausgangstransistors und den Registerausgangsanschluß geschaltet ist.
Ein sechstes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen fünften Speichermoduls ist, ist dadurch gekennzeichnet, daß der Widerstand des ersten Widerstandes auf einen Wert gesetzt ist, der unter Berücksichtigung der potentiell gewählten Zahlen von Speichervorrichtungen der kleinste ist, und der Widerstandswert des zweiten Widerstandes auf einen Wert gesetzt ist, der dem Widerstandswert des ersten Widerstandes zu addieren ist, um die Ausgangsimpedanz der Befehls-Adress-Registervorrichtung genau einzustellen.
Ein siebtes Speichermodul gemäß der Erfindung, das eine Variation eines der vorstehend beschriebenen ersten bis sechsten Speichermodule sein kann, ist dadurch gekennzeichnet, daß das Befehls-Adress-Register einen Kondensator enthält, der zur Anstiegszeit/Abfallzeit-Einstellung dient.
Ein achtes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen ersten Speichermoduls ist, ist dadurch gekennzeichnet, daß die Impedanzeinstellung die Ausgangsimpedanz der Befehls-Adress-Registervorrichtung gemäß der Anzahl von auf dem Substrat montierten Speichervorrichtungen einstellt.
Ein neuntes Speichermodul gemäß der Erfindung, das eine Variation entweder der vorstehend beschriebenen dritten oder vierten Speichermodule sein kann, ist dadurch gekennzeichnet, daß der Widerstandswert des Widerstandes größer als der Einschaltzustandswiderstand des Ausgangstransistors ist.
Ein zehntes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen fünften Speichermoduls ist, ist dadurch gekennzeichnet, daß der Kombinationswiderstand aus erstem und zweitem Widerstand größer als der Einschaltzustandswiderstand des Ausgangstransistors ist.
Ein elftes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen ersten Speichermoduls ist, ist dadurch gekennzeichnet, daß die spezifischen Werte des Anstiegszeitpunktes und des Abfallzeitpunktes ungeachtet der potentiell gewählten Anzahl von Speichervorrichtungen konstant bleiben.
Ein zwölftes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen elften Speichermoduls ist, ist dadurch gekennzeichnet, daß die Frequenz des internen Signals wenigstens 100 MHz ist.
Ein dreizehntes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen zwölften Speichermoduls ist, ist dadurch gekennzeichnet, daß die Anstiegszeit und die Abfallszeit in einem Bereich von 0,9 ns bis 2,0 ns fallen.
Ein vierzehntes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen ersten Speichermoduls ist, ist dadurch gekennzeichnet, daß die Anzahl der Speichervorrichtungen der ersten Gruppe größer als die Anzahl der Speichervorrichtungen der zweiten Gruppe ist, und zwar um eine spezifische Anzahl, und daß alle Speichervorrichtungen miteinander im wesentlichen die gleiche Eingangskapazitanz haben, das Speichermodul ferner die vorstehend beschriebene spezifische Anzahl von Blindkondensatoren hat, die zusammen mit den Speichervorrichtungen der zweiten Gruppe an den fünften Verdrahtungsabschnitt angeschlossen sind, wobei jeder der Blindkondensatoren im wesentlichen die gleiche Eingangskapazitanz wie die einzelnen Speichervorrichtungen hat, wobei die kombinierte Impedanz der Speichervorrichtungen der ersten Gruppe vom zweiten Verzweigungspunkt aus betrachtet, gleich der kombinierten Impedanz der Speichervorrichtungen der zweiten Gruppe und der Blindkondensatoren, vom dritten Verzweigungspunkt aus betrachtet hat.
Ein fünfzehntes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen vierzehnten Speichermoduls ist, ist dadurch gekennzeichnet, daß die zweiten und dritten Verdrahtungsabschnitte eine gleiche Leitungsimpedanz haben und die vierten und fünften Verdrahtungsabschnitte eine gleiche Leitungsimpedanz haben.
Ein sechzehntes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen, vierzehnten Speichermoduls ist, ist dadurch gekennzeichnet, daß der vierte Verdrahtungsabschnitt eine lokale Topologie bildet, in welcher Knoten der Speichervorrichtungen der ersten Gruppe symmetrisch zu einer ersten imaginären Linie, welche durch den zweiten Verzweigungspunkt geht, angeordnet sind, und der fünfte Verdrahtungsabschnitt eine lokale Topologie bildet, in welcher die Knoten der Speichervorrichtungen der zweiten Gruppe und der vorstehend erwähnten spezifischen Anzahl von Blindkondensatoren symmetrisch zu einer zweiten, imaginären Linie angeordnet sind, die durch den dritten Verzweigungspunkt geht.
Ein siebzehntes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen ersten Speichermoduls ist, ist dadurch gekennzeichnet, daß die Anzahl der Speichervorrichtungen der ersten Gruppe um eine spezifische Anzahl größer als die Anzahl der Speichervorrichtungen der zweiten Gruppe ist und daß alle Speichervorrichtungen im wesentlichen die gleiche Eingangskapazitanz haben und die Leitungslängen der zweiten bis fünften Verdrahtungsabschnitte so bestimmt sind, daß die kombinierte Impedanz der Speichervorrichtungen der ersten Gruppe von dem ersten Verzweigungspunkt aus betrachtet gleich der kombinierten Impedanz der Speichervorrichtungen der zweiten Gruppe vom ersten Verzweigungspunkt aus betrachtet, ist.
Ein achzehntes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen ersten Speichermoduls ist, ist dadurch gekennzeichnet, daß die Anzahl der Speichervorrichtungen der ersten Gruppe 8 oder 10 ist, während die Anzahl der Speichervorrichtungen der zweiten Gruppe 8 ist, und daß die Leitungsimpedanz der ersten bis fünften Verdrahtungsabschnitte im wesentlichen in einen Bereich von 50 bis 65 Ohm fällt, während die Ausgangsimpedanz der Befehls-Adress-Registervorrichtung 20 Ohm ± 20% beträgt.
Ein neunzehntes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen ersten Speichermoduls ist, ist dadurch gekennzeichnet, daß die Anzahl der Speichervorrichtungen der ersten Gruppe vier oder fünf ist, während die Anzahl der Speichervorrichtungen der zweiten Gruppe vier ist, und daß die Leitungsimpedanz der ersten bis fünften Verdrahtungsabschnitte im wesentlichen in einen Bereich von 50 bis 65 Ohm fällt, während die Ausgangsimpedanz der Befehls-/Adress-Registervorrichtung 25 Ohm ± 20% beträgt.
Ein zwanzigstes Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen ersten Speichermoduls ist, ist dadurch gekennzeichnet, daß die Anzahl der Speichervorrichtungen der ersten Gruppe 2 oder 3 ist, während die Anzahl der Speichervorrichtungen der zweiten Gruppe 2 ist, und daß die Leitungsimpedanz der ersten bis fünften Verdrahtungsabschnitte im wesentlichen in einen Bereich von 50 bis 65 Ohm fällt, während die Ausgangsimpedanz der Befehls-/Adress-Registervorrichtung 3 Ohm ± 20 beträgt.
Ein 21. Speichermodul gemäß der Erfindung, das eine Variation des vorstehend beschriebenen ersten Speichermoduls ist, ist dadurch gekennzeichnet, daß das Speichermodul anstatt der Befehls-Adress-Registervorrichtung eine Puffervorrichtung, die die Impedanzeinstellung und die Anstiegszeit-Abfallzeit-Einstellung enthält, aufweist.
Wie aus dem Vorstehenden zu ersehen ist, schafft die Erfindung ein registriertes oder gepuffertes Speichermodul, welches die Dual-T-Verzweigungstopologie basierend auf der unbegrenzten Bus-Struktur verwendet, das ein Hochfrequenz-Betriebsvermögen hat, in dem eine Impedanzeinstellung zum Einstellen der Ausgangsimpedanz eines C/A-Registers oder Puffers von einem Eingangsanschluß eines internen C/A-Bus aus betrachtet, und eine Anstiegszeit/Abfallszeit-Einstellung zum Einstellen der Anstiegszeit und der Abfallszeit eines internen Signalausgangs von dem C/A-Widerstand oder Puffer an den internen C/A-Bus aufweist.
Diese und weitere Aufgaben, Merkmale und Vorteile der Erfindung gehen aus der folgenden detaillierten Beschreibung anhand der begleitenden Figuren im einzelnen hervor.
Figurenliste

1 ist ein allgemeines Konfigurationsbild eines Speichermoduls gemäß einer ersten Ausführungsform der Erfindung;
2 ist ein vereinfachtes Äquivalent-Schaltbild jedes in der 1 gezeigten Durchgangskontaktloches;
3 ist ein vereinfachtes Äquivalent-Schaltbild eines Eingangsteils jeder in der 1 gezeigten DRAM-Vorrichtung;
4 ist ein Schaltbild der allgemeinen Schaltungskonfiguration eines in der 1 gezeigten C/A-Registers;
5 ist eine graphische Darstellung zur Erläuterung der Ausgangsimpedanz des C/A-Registers, von einem Eingangsanschluß eines ersten Verdrahtungsabschnittes aus gesehen, insbesondere dann, wenn ein n-Kanal-MOS-(nMOS)-Transistor eines Komplementär-MOS-(CMOS)-Inverters, der eine Ausgangsstufe des C/A-Registers bildet, in einem Ein-Zustand ist;
6 ist eine graphische Darstellung zur Erläuterung der Ausgangsimpedanz des C/A-Registers vom Eingangsanschluß des ersten Verdrahtungsabschnittes aus betrachtet, insbesondere dann, wenn ein p-Kanal-MOS-(pMOS)-Transistor des CMOS-Inverters, der die Ausgangsstufe des C/A-Registers bildet, in einem Ein-Zustand ist;
7 ist ein allgemeines Konfigurationsbild eines Speichermoduls gemäß einer zweiten Ausführungsform der Erfindung;
8 ist ein allgemeines Konfigurationsbild eines Speichermoduls gemäß einer dritten Ausführungsform der Erfindung;
9 ist eine graphische Darstellung der Beziehung zwischen der tR/tF-Einstellung und den Signalformen; und
10 ist ein allgemeines Konfigurationsbild eines Speichermoduls gemäß einer vierten Ausführungsform der Erfindung.

Beschreibung der bevorzugten Ausführungsform:
Speichermodule gemäß den spezifischen Ausführungsformen der Erfindung werden nun im einzelnen unter Bezugnahme auf die Figuren beschrieben. Die im folgenden als Beispiel beschriebenen Speichermodule sind von einem Typ, der bei Referenztaktfrequenzen von 200 bis 400 MHz arbeitet und sowohl mit einem C/A-Register, das bei 100 bis 200 MHz arbeitet, als auch mit dynamischen Direktzugriffsspeichern (DRAMs) als Speichervorrichtungen versehen ist. Dies bedeutet jedoch nicht, daß die Anwendbarkeit der Erfindung bei anderen Arten von Speichermodulen ausgeschlossen sein muß. Zusätzlich ist klar zu ersehen, daß, obwohl in den folgenden Ausführungsformen typische Werte für Widerstände und andere Parameter angegeben sind, Variationen von ungefähr ± 20% bei diesen Werten angesichts der großindustriellen Produktivität zulässig sind.
(Erste Ausführungsform)
In der 1 ist ein Speichermodul 10 gemäß einer ersten Ausführungsform der Erfindung gezeigt, mit 18 DRAM-Vorrichtungen 30₁ -30₁₈ und einem C/A-Register 40, die auf einem Substrat 20 montiert sind. Alle DRAM-Vorrichtungen 30₁ -30₁₈ haben die gleichen Charakteristika, welche eine Fehlerüberprüfungs- und Korrektur-(ECC)-Funktion kennzeichnen. Bei dieser Ausführungsform sind die DRAM-Vorrichtungen 30₁ -30₁₈ in zwei Gruppen unterteilt, die erste Gruppe enthält die DRAM-Vorrichtungen 30₁ bis 30₁₀ , und die zweite Gruppe enthält die DRAM-Vorrichtungen 30₁₁ bis 30₁₈ . Es ist zu ersehen, daß die Anzahl der DRAM-Vorrichtungen der ersten Gruppe um die Differenz von 2 größer als die der zweiten Gruppe ist. Obwohl das Speichermodul 10 zusätzlich zu den Befehls- und Adress-Leitungen mit Stromversorgungs- und Datenleitungen versehen ist, wird die folgende Erörterung der Klarheit halber primär auf die Befehls- und Adress-Leitungen konzentriert.
Ein Ausgangsanschluß P₀ des C/A-Registers 40 ist an die einzelnen DRAM-Vorrichtungen 30₁ bis 30₁₈ durch die Signalleitungen L1a und L1b, L5a, L5b, L8a, L8b, L9 und die Durchgangskontaktlöcher Via verbunden, wodurch eine Dual-D-Verzweigungstopologie dieser Ausführungsform konfiguriert ist. Die Dual-T-Verzweigungstopologie dieser Ausführungsform ist im allgemeinen für erste bis fünfte Verdrahtungsabschnitte gebildet. Von diesen Verdrahtungsabschnitten hat der erste Verdrahtungsabschnitt die Signalleitungen L1a, L1b und ein Durchgangskontaktloch Via, welches sich vom Ausgangsanschluß P₀ des C/A-Registers 40 zu einem ersten Verzweigungspunkt P₁ erstreckt. Der zweite Verdrahtungsabschnitt umfaßt die Signalleitung L5a und ein Durchgangskontaktloch Via, welche sich von dem ersten Verzweigungspunkt P₁ bis zu einem zweiten Verzweigungspunkt P₂ erstreckt. Der dritte Verdrahtungsabschnitt umfaßt die Signalleitung L5b und ein Durchgangskontaktloch Via, welches sich von dem ersten Verzweigungspunkt P₁ bis zu einem dritten Verzweigungspunkt P₃ erstreckt. Der vierte Verdrahtungsabschnitt zweigt von dem zweiten Verzweigungspunkt P2 ab, einzelne, verzweigte Leitungen erstrecken sich bis zu den DRAM-Vorrichtungen 30₁ -30₁₀ der ersten Gruppe. Ähnlich zweigt der fünfte Verdrahtungsabschnitt von dem dritten Verzweigungspunkt P₃ ab, einzelne, verzweigte Leitungen erstrecken sich bis zu den DRAM-Vorrichtungen 30₁₁ -30₁₈ der zweiten Gruppe.
Genauer gesagt sind die Leitungen L1a, L1b, L5a, L5b, L8a, L8b und L9, 1,0 mm, 15,0 mm, 40,0 mm, 40,0 mm, 12,0 mm, 12,0 mm bzw. 1,0 mm lang, erzeugen in dem dargestellten Beispiel zusammen eine Leitungsimpedanz von 63 Ohm. Ein allgemeines Äquivalentschaltbild jedes Kontaktdurchgangsloches Via gemäß der vorliegenden Ausführungsform ist in der 2 gezeigt.
In dieser Ausführungsform sind zwei Blindkondensatoren 50, 51 an den fünften Verdrahtungsabschnitt angeschlossen, so wie dies die DRAM-Vorrichtungen 30₁₁ , 30₁₈ der zweiten Gruppe sind. Diese Blindkondensatoren 50, 51 haben jeweils im wesentlichen die gleiche Kapazitanz wie die Eingangskapazitanz jeder der DRAM-Vorrichtungen 30₁ -30₁₈ . Das heißt, daß die Blindkondensatoren 50, 51 als äquivalente Eingangskapazitanz jeder DRAM-Vorrichtung dienen, wobei in der 3 ein Eingangsteil deren Äquivalenzschaltbildes gezeigt ist. Das Äquivalenzschaltbild jeder der DRAM-Vorrichtungen 30₁ , 30₁₈ , das in der 3 gezeigt ist, beträgt 2,8 pF. Demgemäß ist die Kapazitanz jedes Blindkondensators 50, 51 bei dieser Ausführungsform 2,0 pF. Mit dem Vorsehen dieser Blindkondensatoren 50, 51 sind die kombinierte Impedanz der DRAM-Vorrichtungen 30₁ -30₁₀ vom zweiten Verzweigungspunkt P₂ aus betrachtet, und die kombinierte Impedanz der DRAM-Vorrichtungen 30₁₁ , 30₁₈ und der Blindkondensatoren 50, 51, vom dritten Verzweigungspunkt P₃ aus betrachtet bei dieser Ausführungsform im wesentlichen einander gleich. Das heißt, daß die Eingangsimpedanz der DRAM-Vorrichtungen 30₁ -30₁₀ an dem zweiten Verzweigungspunkt P₂ im wesentlichen gleich derjenigen der DRAM-Vorrichtungen 30₁₁ -30₁₈ am dritten Verzweigungspunkt P₃ ist.
Wie aus der Anzahl von Durchgangskontaktlöchern V_a , den Leitungslängen und deren in der 1 gezeigten Layout zu ersehen ist, hat die Bus-Topologie dieser Ausführungsform eine axiale Symmetrie zu einer imaginären Linie, welche durch den ersten Verzweigungspunkt P₁ und die Linien L1a, L1b verläuft. Insbesondere haben die Leitungen L5a, L5b die gleiche Verdrahtungslänge. Der vierte Verdrahtungsabschnitt bildet eine erste lokale Topologie, bei der Knoten der DRAM-Vorrichtungen 30₁ -30₁₀ und der Blindkondensatoren 50 und 51 symmetrisch zu einer imaginären Linie angeordnet sind, die durch den zweiten Verzweigungspunkt P₂ verläuft, oder der geraden Linie, welche zwischen den DRAM-Vorrichtungen 30₃₅ -30₆ hindurchgeht, während der fünfte Verdrahtungsabschnitt eine zweite lokale Topologie bildet, in welcher die DRAM-Vorrichtungen 30₁₁ , 30₁₈ und die Blindkondensatoren 50, 51 mit Bezug auf eine imaginäre Linie, welche durch den dritten Verzweigungspunkt P₃ verläuft, oder der geraden Linie, welche zwischen den Blindkondensatoren 50 und 51 hindurchgeht, symmetrisch angeordnet sind. Die erste lokale Topologie ist äquivalent der zweiten lokalen Topologie, so daß die duale T-Verzweigungstopologie gemäß der Ausführungsform eine gut ausbalancierte symmetrische Geometrie mit Bezug auf die ersten und zweiten Gruppen der DRAM-Vorrichtungen 30₁ und 30₁₀ , 30₁₁ -30₁₈ hat.
Bezugnehmend auf die 4 hat das C/A-Register 40 einen CMOS-Inverter 41, einen Widerstand 42 mit einem elektrischen Widerstand R, der mit dem Ausgangsanschluß des CMOS-Inverters 41 in Reihe geschaltet ist, und einen Kondensator 43, dessen eines Ende an den Ausgangsanschluß des CMOS-Inverters 41 und dessen anderes Ende an Masse angelegt ist. Die physikalischen Größen und demgemäß die Charakteristika der nMOS- und pMOS-Transistoren, welche dem CMOS-Inverter 41 dieser Ausführungsform bilden, sind so, daß sie einzeln in einem linearen Bereich einen Ein-Zustands-Widerstandswert von 5 Ohm erzeugen. Ein 8-Ohm-Widerstand, Kondensatoren mit 2,0 pF und 0,1 pF und eine Induktionsspule von 3,0 nH, die in der darauffolgenden Stufe des Widerstandes 42 gezeigt sind, geben zusammen eine Äuquivalentschaltung an, welche parasitäre Impedanzkomponenten repräsentiert, die durch eine Packung und andere Elemente zwischen dem Widerstand 42 und dem Ausgangsanschluß P₀ des C/A-Registers 40 erzeugt sind. Für einen Fall, bei dem das Speichermodul 10 mit dem C/A-Register 40 anstatt mit lediglich einem Puffer versehen ist, ist tatsächlich eine interne Signalerzeugungsschaltung, die beispielsweise aus einem Flip-Flop gebildet ist, in einer darauffolgenden Stufe des CMOS-Inverters 41 vorgesehen. Eine derartige interne Signalerzeugungsschaltung ist jedoch der Einfachheit halber in der vorstehenden Beschreibung dieser Ausführungsform nicht dargestellt.
Bei dieser Ausführungsform ist der Widerstandswert R des Widerstandes 42 so bestimmt, daß die Ausgangsimpedanz des C/A-Registers 40 von einem Eingangsanschluß der Leitung L1a des ersten Verdrahtungsabschnittes (oder von dem Ausgangsanschluß P₀ des C/A-Registers 40) aus gesehen, innerhalb eines Betriebsspannungsbereiches konstant wird. Anders ausgedrückt, der Widerstandswert R des Widerstandes 42 ist so bestimmt, daß am Eingangsanschluß der Leitung L1a des ersten Verdrahtungsabschnittes (dem Ausgangsanschluß P₀ des C/A-Registers 40) bei der vorliegenden Ausführungsform eine lineare Strom-Spannungs-Charakteristik erzielt wird.
Die Beziehung zwischen der Ausgangsimpedanz des C/A-Registers 40 und des Widerstandswertes R des Widerstandes 42 wird nun unter Bezugnahme auf die 5 und 6 beschrieben, wobei die 5 die Charakteristika des nMOS-Transitors des CMOS-Inverters 41 zeigt, der eine Ausgangsstufe des C/A-Registers 40 bildet, und 6 die Charakteristika des pMOS-Transistors des CMOS-Inverters 41 zeigt. In diesen Figuren sind mit I_D und V_D der Drain-Strom bzw. die Drain-Spannung des nMOS- bzw. pMOS-Transistors des CMOS-Inverters 41 bezeichnet, und V_D bezeichnet eine Spannung am Eingangsanschluß der Leitung L1a des ersten Verdrahtungsabschnittes, der mit dem Ausgangsanschluß P₀ des C/A-Registers 40 bei der ersten Ausführungsform identisch ist, und einem Punkt P4 in den später beschriebenen zweiten und dritten Ausführungsformen entspricht. Anzumerken ist, daß die 5 und 6 auch eine Repräsentation der Charakteristika der zweiten und dritten Ausführungsformen enthalten.
Im allgemeinen wird die I_D -V_D -Charakteristik eines MOS-Transistors aus einer Widerstandsregion (lineare Region) und einer Sättigungs-Region (Grenzregion) gebildet. Idealerweise bleibt der Drain-Strom I_D ungeachtet der Drain-Spannung V_D konstant. Das heißt, daß der Widerstandswert des Ein-Zustandes des Transistors mit der Drainspannung V_D variiert. Bei den in den 5 und 6 gezeigten I_D -V_D -Charakteristika reicht beispielsweise die lineare Region von 0V bis ungefähr ± 0,3 V, jenseits dieses Bereiches erstreckt sich die Sättigungsregion, in welcher der Drain-Strom I_D nur gering mit der Änderung der Drain-Spannung V_D variiert. Der Widerstandswert im Ein-Zustand der nMOS- und pMOS-Transistoren (d.h. der Widerstandswert des MOS-Transistors während des Betriebes in der linearen Region) beträgt bei dem dargestellten Beispiel 5 Ohm.
Andererseits ist der Betriebsspannungsbereich eines internen C/A-Busses bei dieser Ausführungsform oder der Spannungsbereich ihrer internen Signale 0 bis 1,8 V. Aus den 5 und 6 ist zu ersehen, daß dieser Spannungsbereich weder durch die lineare Region des nMOS-Transistors noch des pMOS-Transistors abgedeckt ist, sondern sich bis in deren Sättigungsregionen erstreckt.
Unter der Annahme, daß die Ursache des Unvermögens zum Erzielen von bevorzugten Signalformen während des Hochfrequenzbetriebes die Variationen des Widerstandswertes im Ein-Zustand der nMOS- und pMOS-Transistoren ist, hat der Erfinder der vorliegenden Erfindung den Widerstand 42 zum Ausgangsanschluß des Ausgangstransistors (CMOS-Inverter 41) wie vorstehend angegeben, in Reihe geschaltet, wodurch der Widerstandswert in der vorstehend beschriebenen Art und Weise bestimmt worden war.
Durch diese Anordnung sind die maximalen und minimalen Werte, welche die Drain-Spannung V_D des nMOS- oder pMOS-Transistors einnehmen kann, durch den Widerstand 42 erhöht bzw. gesenkt, und die Betriebsspannungsbereiche der nMOS- und pMOS-Transistoren fallen infolge ihrer in den 5 und 6 gezeigten Charakteristika in die lineare Region. Unter Bezugnahme auf das Potential V_D' am Ausgangsanschluß P₀ des C/A-Registers 40, das als eine scheinbare Drain-Spannung von der Seite der Leitung L1a die ersten Verdrahtungssektionen aus gesehen betrachtet werden kann, fällt andererseits der Betriebsspannungsbereich des internen C/A-Busses in die lineare Region der I_D /V_D -Charakteristika. Es folgt, daß der Betriebsspannungsbereich in einen Bereich fällt, in dem die Ausgangsimpedanz des C/A-Registers 40 vom Eingangsanschluß der Leitung L1a der ersten Verdrahtungssektion aus betrachtet, als konstant angesehen werden kann.
Genauer gesagt ist der Widerstandswert R des Widerstandes 42 durch die vorstehend beschriebene Bus-Topologie bestimmt, das heißt solche Parameter, wie die Anzahl der montierten DRAM-Vorrichtungen und der Leitungsimpedanz. Alternativ wird der Widerstandswert R des Widerstandes 42 basierend auf einer Beziehung zur Eingangsimpedanz der vom Ausgangsanschluß P₀ des C/A-Registers 40 gesehenen Seite der DRAM-Vorrichtungen 30₁ -30₁₈ bestimmt. Bei dieser Ausführungsform wurde durch Simulation auf der Grundlage, daß die Anzahl der montierten DRAM-Vorrichtungen 18 war, die Leitungsimpedanz 63 Ohm war und die duale T-Verzweigungstopologie als C/A-Bus-Topologie wie vorstehend beschrieben verwendet worden war, eine optimale Impedanz von 20 Ohm erzielt. Unter Berücksichtigung, daß der Widerstandswert im Ein-Zustand des CMOS-Transistors in seiner linearen Region 5 Ohm betrug, wurde der Widerstandswert R auf 15 Ohm gesetzt, so daß der Betriebsspannungsbereich des C/A-Busses in die lineare Region der I_D /V_D'-Charakteristika fallen würde und die Ausgangsimpedanz des C/A-Registers 40 an ihrem Ausgangsanschluß P₀ 20 Ohm werden würde.
Obwohl der Widerstand 42 bei dieser Ausführungsform in das C/A-Register 40 eingebaut ist, kann er mit dem C/A-Register 40 zwischen dessen Ausgangsanschluß P₀ und der Leitung L1a in Reihe eingesetzt sein.
In dem C/A-Register 40 dieser Ausführungsform dient der Kondensator 43 als eine tR/tF-Einstellvorrichtung zum Einstellen der Anstiegszeit (tR) und der Abfallzeit (tF) eines Impulssignals. Der Kondensator 43, der in einer Ausgangsstufe des CMOS-Inverters 41 vorgesehen ist, dient dazu, die Signalform des Impulssignalausgangs vom CMOS-Inverters 41 zu „dämpfen“. Im einzelnen wird die Signalform eines idealen Rechteckimpulsausgangs vom CMOS-Inverter 41 infolge der Anwesenheit des Kondensators 43 zu einem trapezförmigen Impuls verformt, der spezifische tR und tF-Werte (1 ns) hat, wie dies am Punkt P_s wie in der 4 gezeigt zu beobachten ist. Das zusätzliche Vorsehen des Kondensators 43, der die tR/tF-Einstellung durchführt, zu dem vorstehend genannten Widerstand 42 macht es möglich, eine bessere Signalform zu erhalten. Die tR/tF-Einstellung wird später im einzelnen erörtert.
Anzumerken ist, daß die vorstehend beschriebene erste Ausführungsform ebenfalls bei Speichermodulen anzuwenden ist, die keine ECC-Funktion haben, ohne daß ihre sonstige Struktur geändert wird, in welchem Fall die Anzahl der montierten DRAM-Vorrichtungen 16 wäre, wobei die ersten und zweiten Gruppen die gleiche Anzahl von DRAM-Vorrichtungen enthalten würde.
Zusätzlich ist anzumerken, daß obwohl die Leitungsimpedanz in der vorstehend beschriebenen ersten Ausführungsform 63 Ohm ist, diese irgendeinen Wert innerhalb des Bereiches von 50 bis 65 Ohm einnehmen kann.
(Zweite Ausführungsform)
Ein Speichermodul 11 gemäß einer zweiten Ausführungsform der Erfindung, das neun DRAM-Vorrichtungen trägt, kann als eine Variation der ersten Ausführungsform betrachtet werden, das ein Layout infolge der Änderung der Anzahl der DRAM-Vorrichtungen zu modifizieren ist.
Wie in der 7 gezeigt, hat das Speichermodul 11 gemäß der zweiten Ausführungsform neun DRAM-Vorrichtungen 30₂₁ -30₂₉ , ein C/A-Register und einen zusätzlichen Widerstand 44 mit einem elektrischen Widerstandswert Rs auf einem Substrat 21 montiert, wobei der Widerstand 44 mit einem Ausgangsanschluß P₀ des C/A-Registers 40 in Reihe geschaltet ist. Alle DRAM-Vorrichtungen 30₂₁ -30₂₉ haben die gleichen Charakteristika, welche die ECC-Funktion kennzeichnen. Bei dieser Ausführungsform sind die DRAM-Vorrichtungen 30₂₁ -30₂₉ in zwei Gruppen unterteilt: die erste Gruppe umfaßt die DRAM-Vorrichtungen 30₂₁ bis 30₂₅ , und die zweite Gruppe enthält die DRAM-Vorrichtungen 30₂₆ bis 30₂₉ . Offensichtlich ist die Anzahl der DRAM-Vorrichtungen der ersten Gruppe größer als diejenige der zweiten Gruppe, und zwar um eine Differenz von 1.
Ein Anschlußende P4 des zusätzlichen Widerstandes 44 ist mit den einzelnen DRAM-Vorrichtungen 30₂₁ , 30₂₉ mittels der Signalleitungen L1, L5a, L5b, L8a, L8b, L9 und den Durchgangskontaktlöcher Via verbunden, wodurch eine Dual-T-Verzweigungstopologie dieser Ausführungsform konfiguriert ist. Die Dual-T-Verzweigungstopologie dieser Ausführungsform ist im allgemeinen aus ersten bis fünften Verdrahtungsabschnitten gebildet. Von diesen Verdrahtungsabschnitten hat der erste Verdrahtungsabschnitt die Signalleitungen L1 und ein Durchgangskontaktloch Via, der sich vom Ausgangsanschlußende P₄ des zusätzlichen Widerstandes 44 bis zum ersten Verzweigungspunkt P₁ erstreckt. Der zweite Verdrahtungsabschnitt umfaßt die Signalleitung L5a und ein Durchgangskontaktloch Via, der sich vom ersten Verzweigungspunkt P₁ bis zu einem zweiten Verzweigungspunkt P₂ erstreckt. Der dritte Verdrahtungsabschnitt, der die Signalleitung L5b und ein Durchgangskontaktloch Via enthält, erstreckt sich von dem ersten Verzweigungspunkt P₁ bis zu einem dritten Verzweigungspunkt P₃ . Der vierte Verdrahtungsabschnitt zweigt am zweiten Verzweigungspunkt P₂ ab, einzeln verzweigte Leitungen erstrecken sich bis zu den DRAM-Vorrichtungen 30₂₁ -30₂₅ der ersten Gruppe. Ähnlich zweigt der fünfte Verdrahtungsabschnitt am dritten Verzweigungspunkt P₃ ab, einzeln verzweigte Leitungen erstrecken sich bis zu den DRAM-Vorrichtungen 30₂₆ -30₂₉ der zweiten Gruppe.
Genauer gesagt sind die Leitungen L1, L5a, L5b, L8a, L8b und L9 15,0 mm, 40,0 mm, 40,0 mm, 12,0 mm, 12,0 mm bzw. 1,0 mm lang, erzeugen in dem dargestellten Beispiel zusammen eine Leitungsimpedanz von 63 Ohm. Die Durchgangskontaktlöcher Via, die DRAM-Vorrichtungen 30₂₁ -30₂₉ und das C/A-Register 40 dieser Ausführungsform haben die gleichen Charakteristika wie die Durchgangskontaktlöcher Via, die DRAM-Vorrichtungen 30₁ -30₁₈ und das C/A-Register der ersten Ausführungsform (siehe 2 bis 4).
Bei dieser Ausführungsform ist ein Blindkondensator 52, der eine äquivalente Eingangskapazitanz von 2,0 pF hat, an den fünften Verdrahtungsabschnitt wie die DRAM-Vorrichtungen 30₂₆ -30₂₉ der zweiten Gruppe angeschlossen, um die Differenz bezüglich der Anzahl der DRAM-Vorrichtungen zwischen den ersten und zweiten Gruppen auszugleichen. Mit dem Vorsehen des Blindkondensators 52 sind die kombinierte Impedanz der DRAM-Vorrichtungen 30₂₁ -30₂₅ vom zweiten Verzweigungspunkt P₂ aus betrachtet und die kombinierte Impedanz der DRAM-Vorrichtungen 30₂₆ -30₂₉ und des Blindkondensators 52, vom dritten Verzweigungspunkt P₃ aus betrachtet, bei dieser Ausführungsform im wesentlichen einander gleich.
Wie aus der Anzahl der Durchgangskontaktlöcher Via, der Leitungslängen und deren in der 7 gezeigten Layouts zu ersehen ist, hat die Bus-Topologie dieser Ausführungsform ebenfalls eine axiale Symmetrie zu einer imaginären Linie, die durch den ersten Verzweigungspunkt P₁ und die Leitung L1 läuft. Insbesondere haben die Leitungen L5a, L5b die gleiche Verdrahtungslänge, und die vierten und fünften Verdrahtungsabschnitte bilden erste und zweite lokale Topologien, bei welchen die miteinander verbundenen Knoten zu imaginären Linien symmetrisch angeordnet sind, die durch die zweiten bzw. dritten Verzweigungspunkte P₂ bzw. P₃ verlaufen. Die erste lokale Topologie ist der zweiten lokalen Topologie äquivalent, so daß die Dual-T-Verzweigungstopologie gemäß der Ausführungsform mit Bezug auf die ersten und zweiten Gruppen der DRAM-Vorrichtungen 30₂₁ -30₂₅ , 30₂₆ -30₂₉ wie im Fall der ersten Ausführungsform eine gut ausbalancierte symmetrische Geometrie hat.
Das C/A-Register 40 dieser Ausführungsform ist wie vorstehend angegeben identisch mit dem C/A-Register der vorstehenden ersten Ausführungsform. Im einzelnen hat das C/A-Register 40 dieser Ausführungsform ebenfalls einen CMOS-Inverter 41, einen Widerstand 42 mit einem elektrischen Widerstandswert R, der mit der Ausgangsstufe des CMOS-Inverters 41 in Reihe geschaltet ist, und einen Kondensator 43, dessen eines Ende an die Ausgangsstufe des CMOS-Inverters 41 angeschlossen ist und dessen anderes Ende an Masse angelegt ist.
Bei dieser Ausführungsform bestimmen der zusätzliche Widerstand 44 mit dem Widerstandswert Rs, der mit dem Ausgangsanschluß P₀ des C/A-Registers 40 in Reihe geschaltet ist, und der Widerstand 42 mit dem Widerstandswert R, der in das C/A-Register 40 eingebaut ist, zusammen die Ausgangsimpedanz des C/A-Registers 40 vom Punkt P4 aus betrachtet, wobei bei der Bestimmung der Ausgangsimpedanz das gleiche Prinzip wie bei der vorstehend beschriebenen ersten Ausführungsform verwendet wird (siehe 5 und 6). Im einzelnen ist der Wert des kombinierten Widerstandswertes aus Widerstand 42 und Widerstand 44 (R+Rs) so ausgewählt, daß sie zusammen mit dem Ausgangstransistor des C/A-Registers 40 für eine spezifische Amplitude von Impulsen eine konstante Ausgangsimpedanz bilden. Anders ausgedrückt, der Wert des kombinierten Widerstandswertes (R+Rs) ist so bestimmt, daß bei der vorliegenden Ausführungsform am Eingangsanschluß der Leitung L1 des ersten Verdrahtungsabschnittes (Punkt P4) eine lineare Strom-Spannungs-Charakteristik erzielt wird.
Der kombinierte Widerstandswert des Widerstandes 42 und des Widerstandes 44 (R+Rs) dieser Ausführungsform ist im wesentlichen auf die gleiche Art und Weise wie der Widerstand R des Widerstandes 42 der ersten Ausführungsform bestimmt worden. Der Widerstandswert Rs des Widerstandes 44 wird durch Subtrahieren des Widerstandswertes R des Widerstandes 42 vom Wert des kombinierten Widerstandswertes (R+Rs) erzielt, der so bestimmt worden ist, daß die vorstehend erwähnten Bedingungen erfüllt sind. Im einzelnen wurde unter der Voraussetzung, daß die Anzahl der montierten DRAM-Vorrichtungen neun war, die Leitungsimpedanz 63 Ohm betrug und die Dual-T-Verzweigungstopologie als C/A-Bustopologie verwendet wurde, wie vorstehend beschrieben, durch Simulation eine optimale Impedanz von 25 Ohm erzielt. Unter Berücksichtigung, daß der Widerstandswert des Ein-Zustandes des CMOS-Transistors in seinem linearen Bereich 5 Ohm betrug und der Widerstandswert R des Widerstandes 42 15 Ohm betrug, wurde der Widerstandswert Rs auf 5 Ohm gesetzt, so daß der Betriebsspannungsbereich des C/A-Busses in die lineare Region der I_D V_D -Charakteristika (siehe 5 und 6) fallen würde, und die Ausgangsimpedanz des C/A-Registers 40 vom Punkt P₄ aus betrachtet 25 Ohm werden würde. Gemäß der Erfindung kann der Widerstand 44 wie der Widerstand 42 bei der ersten Ausführungsform in das T/A-Register 40 eingebaut sein.
Anzumerken ist, daß die vorstehend beschriebene zweite Ausführungsform auch bei Speichermodulen anzuwenden ist, die keine ECC-Funktion haben, ohne daß ansonsten deren Struktur verändert werden muß, in welchem Fall die Anzahl der montierten DRAM-Vorrichtungen 8 sein würde, so daß die ersten und zweiten Gruppen die gleiche Anzahl von DRAM-Vorrichtungen enthalten.
Obwohl die Leitungsimpedanz wie in der vorstehenden zweiten Ausführungsform beschrieben 63 Ohm betrug, kann sie zusätzlich irgendeinen Wert einnehmen, so daß dieser in einem Bereich von 50 bis 65 Ohm fällt.
(Dritte Ausführungsform)
Ein Speichermodul 12 gemäß einer dritten Ausführungsform der Erfindung trägt vier DRAM-Vorrichtungen und kann als eine Variation der ersten Ausführungsform betrachtet werden, da sein Layout infolge der Änderung der Anzahl der DRAM-Vorrichtungen modifiziert ist.
Wie in der 8 gezeigt, hat das Speichermodul 12 gemäß der dritten Ausführungsform vier DRAM-Vorrichtungen 30₃₁ -30₃₄ , ein C/A-Register 40 und einen zusätzlichen Widerstand 45 mit einem elektrischen Widerstandswert Rs auf einem Substrat 22 montiert, wobei der Widerstand 45 mit einem Ausgangsanschluß P₀ des C/A-Registers 40 in Reihe geschaltet ist. Alle der DRAM-Vorrichtungen 30₃₁ - 30₃₄ haben die gleichen Charakteristika. Bei dieser Ausführungsform sind die DRAM-Vorrichtungen 30₃₁ -30₃₄ in zwei Gruppen unterteilt, die erste Gruppe und die zweite Gruppe, die jeweils die gleiche Anzahl von DRAM-Vorrichtungen enthalten.
Das Anschußende P4 eines zusätzlichen Widerstandes 45 ist an die einzelnen DRAM-Vorrichtungen 30₃₁ -30₃₄ mittels der Signalleitungen L1, L5a, L5b, L8a, L8b, L9 und der Durchgangskontaktlöcher Via angeschlossen, wodurch bei dieser Ausführungsform eine Dual-T-Verzweigungstopologie konfiguriert ist. Die Dual-T-Verzweigungstopologie der Ausführungsform ist im allgemeinen aus ersten bis dritten Verdrahtungsabschnitten gebildet. Von diesen Verdrahtungsabschnitten erstreckt sich der erste Verdrahtungsabschnitt, der die Signalleitungen L1 und ein Durchgangskontaktloch Via umfaßt, vom Ausgangsanschlußende P4 des zusätzlichen Widerstandes 45 bis zu einem ersten Verzweigungspunkt P₁ . Der zweite Verdrahtungsabschnitt, der die Signalleitung L5a und ein Durchgangskontaktloch Via umfaßt, erstreckt sich von dem ersten Verzweigungspunkt P₁ bis zu einem zweiten Verzweigungspunkt P₂ . Der dritte Verdrahtungsabschnitt, der die Signalleitung L5b und ein Durchgangskontaktloch Via enthält, erstreckt sich von dem ersten Verdrahtungspunkt P₁ bis zu einem dritten Verdrahtungspunkt P₃ . Der vierte Verdrahtungsabschnitt verzweigt sich von dem zweiten Verzweigungspunkt P₂ aus in zwei Pfade, einer (der die Leitungen L8a, L9 und ein Durchgangskontaktloch Via umfaßt) erstreckt sich bis zu der DRAM-Vorrichtung 30₃₁ , und der andere (der die Leitungen L8b, L9 und ein Durchgangskontaktloch Via umfaßt), erstreckt sich bis zu der DRAM-Vorrichtung 30₃₂ . Ähnlich verzweigt sich der fünfte Verdrahtungsabschnitt ausgehend von dem dritten Verzweigungspunkt P₃ in zwei Pfade, einer (der die Leitungen L8b, L9 und ein Durchgangskontaktloch Via umfaßt) erstreckt sich bis zu der DRAM-Vorrichtung 30₃₃ , und der andere (der die Leitungen L8a, L9 und ein Durchgangskontaktloch Via umfaßt) erstreckt sich bis zu der DRAM-Vorrichtung 30₃₄ .
Genauer gesagt, sind die Leitungen L1, L5a, L5b, L8a, L8b und L9 15,0 mm, 40,0 mm, 40,0 mm, 12,0 mm, 12,0 mm bzw. 1,0 mm lang, erzeugen zusammen bei dem dargestellten Beispiel eine Leitungsimpedanz von 63 Ohm. Die Durchgangskontaktlöcher Via, die DRAM-Vorrichtungen 30₃₁ bis 30₃₄ und das C/A-Register 40 dieser Ausführungsform haben die gleichen Charakteristika wie die Durchgangslöcher Via, die DRAM-Vorrichtungen 30₁ -30₁₈ und das C/A-Register der ersten Ausführungsform (siehe 2 bis 4).
Wie aus der Anzahl der Durchgangskontaktlöcher Via, der Leitungslängen und deren Layout, wie in der 8 gezeigt, zu ersehen ist, hat die Bus-Topologie dieser Ausführungsform ebenfalls eine axiale Symmetrie zu einer imaginären Linie, die durch den ersten Verzweigungspunkt P₁ in die Leitung L1 verläuft. Insbesondere haben die Leitungen L5a, L5b die gleiche Verdrahtungslänge, und die vierten und fünften Verdrahtungsabschnitte bilden erste und zweite lokale Topologien, bei denen die geschalteten Knoten symmetrisch zu imaginären Linien angeordnet sind, die durch die zweiten bzw. dritten Verzweigungspunkte P₂ bzw. P₃ verlaufen. Die erste lokale Topologie ist äquivalent der zweiten lokalen Topologie, so daß Dual-T-Verzweigungstopologie gemäß der Ausführungsform eine gut ausbalancierte symmetrische Geometrie bezogen auf die ersten und zweiten Gruppen der DRAM-Vorrichtungen 30₃₁ -30₃₂ , 30₃₃ -30₃₄ hat, wie dies bei der ersten Ausführungsform der Fall ist.
Das C/A-Register 40 dieser Ausführungsform ist wie vorstehend angegeben identisch mit dem C/A-Register der vorstehenden ersten Ausführungsform. Im einzelnen hat das C/A-Register 40 dieser Ausführungsform ebenfalls einen CMOS-Inverter 41, einen Widerstand 42 mit einem elektrischen Widerstandswert R, der an die Ausgangsstufe des CMOS-Inverters 41 angeschlossen ist, und einen Kondensator 43, dessen eines Ende an die Ausgangsstufe des CMOS-Inverters 41 und dessen anderes Ende an Masse angeschlossen ist.
In dieser Ausführungsform ist der zusätzliche Widerstand 45 mit dem Widerstandswert Rs, der mit dem Ausgangsanschluß P₀ des C/A-Registers 40 in Reihe geschaltet ist, auf die gleiche Art und Weise wie bei der vorstehend beschriebenen zweiten Ausführungsform ausgewählt (siehe 5 und 6). Bei dieser Ausführungsform wurde insbesondere eine optimale Impedanz von 30 Ohm durch Simulation unter der Voraussetzung, daß die Anzahl der montierten DRAM-Vorrichtungen 4 war, die Leitungsimpedanz 62 Ohm betrug und die Dual-T-Verzweigungstopologie als C/A-Bustopologie wie vorstehend beschrieben verwendet worden war, erzielt. Unter Berücksichtigung, daß der Widerstandswert des Ein-Zustandes des CMOS-Transistors in seiner linearen Region 5 Ohm betrug und der Widerstandswert R des Widerstandes 42 15 Ohm betrug, wurde der Widerstandswert Rs auf 10 Ohm gesetzt, so daß der Betriebsspannungsbereich des C/A-Busses in die lineare Region der I_D -V_D'-Charakteristik fallen würde und die Ausgangsimpedanz des C/A-Registers 40, vom Punkt P4 aus betrachtet, 30 Ohm werden würde. Gemäß der Erfindung kann der Widerstand 45 wie der Widerstand 42 der ersten Ausführungsform in das C/A-Register 40 eingebaut sein. Obwohl das vorstehend beschriebene Speichermodul 12 gemäß der dritten Ausführungsform nicht die ECC-Funktion eingebaut hat, ist das Konzept dieser Ausführungsform auch bei Speichermodulen, die die ECC-Funktion haben, anwendbar. Im einzelnen kann die Ausführungsform so modifiziert sein, daß drei DRAM-Vorrichtungen zu der ersten Gruppe gehören, während zwei DRAM-Vorrichtungen zu der zweiten Gruppe gehören, ohne daß ansonsten die Struktur geändert wird. Zusätzlich kann, obwohl die Leitungsimpedanz in der vorstehend beschriebenen dritten Ausführungsform 63 Ohm ist, diese irgendeinen Wert im Bereich von 50 bis 65 Ohm einnehmen.
[Einstellung der Anstiegszeit und der Abfallzeit]
Unter nunmehriger Bezugnahme auf die 9 wird die früher erwähnte tR/tF-Einstellung im folgenden beschrieben. 9 zeigt die Ergebnisse unserer Untersuchungen zur Bestimmung eines geeigneten Grades für die tR/tF-Einsteilung, welche zufriedenstellende Impulssignalformen mit unterschiedlichen Anzahlen von DRAM-Vorrichtungen, die auf dem Speichermodul montiert sind, schaffen würde. Jeder in der 9 mit Ron bezeichnete Widerstandswert ist die Ausgangsimpedanz des C/A-Registers 40 vom Punkt P0 in der 1 aus gesehen und vom Punkt P4, wie in den 7 und 8 angegeben, aus gesehen. Wie aus der 9 klar zu ersehen ist, werden zufriedenstellende Signalformen erzielt, wenn die Anstiegszeit und die Abfallzeit ungeachtet der Anzahl von DRAM-Vorrichtungen, die auf dem Speichermodul montiert sind, 0,9 ns, 1,0 ns und 2,0 ns ist. Von diesem Standpunkt aus wurde die Anstiegszeit und die Abfallzeit bei den vorstehenden Ausführungsformen auf 1,0 ns gesetzt. Mit dieser Anordnung würden die tatsächlichen Werte der Anstiegszeit und der Abfallzeit infolge der Herstellungsvariationen leicht differieren, sollten jedoch in einem Bereich von 0,9 ns bis 2,0 ns fallen, was ungeachtet der Anzahl von montierten DRAM-Vorrichtungen zum Erzeugen von zufriedenstellenden Impulssignalformen geeignet ist.
(Vierte Ausführungsform)
Ein Speichermodul 14 gemäß einer vierten Ausführungsform der Erfindung ist eine Variation der ersten Ausführungsform und ist im wesentlichen identisch dem Speichermodul 10 der ersten Ausführungsform mit Ausnahme, daß die Balance der Impedanz ohne die Verwendung von Blindkondensatoren eingestellt ist. Im einzelnen unterscheiden sich erste bis fünfte Verdrahtungsabschnitte voneinander bezüglich der Leitungslänge, um die Balance der Impedanz bei dieser Ausführungsform zu erzielen.
Genauer gesagt und wie in der 10 gezeigt, sind die Leitungen L1a, L1b, L5a, L5b, L7a, L7b, L8a, L8b und L9 1,0 mm, 15,0 mm, 40,0 mm, 52,0 mm, 6,0 mm, 6,0 mm, 12,0 mm, 12,0 mm bzw. 1,0 mm lang. Hieraus ist zu ersehen, daß zwischen den Längen der Leitungen L5a und L5b eine Differenz von 12,0 mm ist. Beim Betrachten der Pfade von einem zweiten Verzweigungspunkt P₂ zu den DRAM-Vorrichtungen 30₃ , 30₄ , 30₇ und 30₈ der Pfade von einem dritten Verzweigungspunkt P₃ zu den DRAM-Vorrichtungen 30₁₃ , 30₁₄ , 30₁₅ und 30₁₆ ist zu bemerken, daß zwischen den Leitungen L8a, L8b und den Leitungen L7a, L7b eine Differenz in der Leitungslänge von 6,0 mm vorhanden ist. Diese Differenz der Leitungslänge macht die Eingangsimpedanz der ersten Gruppe von DRAM-Vorrichtungen (30₁ -30₁₀ ) von einem ersten Verzweigungspunkt P₁ aus betrachtet im wesentlichen gleich der Eingangsimpedanz der zweiten Gruppe der DRAM-Vorrichtungen (30₁₁ -30₁₈ ) von dem ersten Verzweigungspunkt P₁ aus betrachtet.
Die vorstehend beschriebene Lösung zum Ausgleich der Impedanz gemäß der vierten Ausführungsform ist nicht nur bei der ersten Ausführungsform, sondern auch bei der zweiten und dritten Ausführungsform anzuwenden.
Die Speichermodule 10-13 der insoweit beschriebenen ersten bis vierten Ausführungsformen wurden durch Simulation getestet. Die Testergebnisse haben gezeigt, daß es möglich ist, für unterschiedliche Anzahlen von auf dem Modul montierten DRAM-Vorrichtungen eine geeignete Ausgangsimpedanz zu erzielen, indem ein Einstellwiderstand mit einem elektrischen Widerstandswert, der basierend auf der Anzahl der montierten DRAM-Vorrichtungen bestimmt worden ist, beispielsweise an dem Ausgangsanschluß des eingebauten Ausgangstransistors des Registers 40 angeschlossen wird, und daß zufriedenstellende Impulssignalformen erzielbar sind, indem die vorstehende tR/tF-Einstellung selbst dann durchgeführt wird, wenn eine Betriebsfrequenz von 150 MHz ohne die Verwendung eines Anschlußwiderstandes verwendet wird. Um ein Vergleichsbeispiel zu schaffen, wurde auch ein Speichermodul, das eine einzelne T-Verzweigungstopologie verwendete, bei der eine Topologie wie die vorstehend beschriebene erste lokale Topologie, die sich vom zweiten Verzweigungspunkt aus verzweigt, von dem ersten Verzweigungspunkt aus verzweigt und zu allen DRAM-Vorrichtungen sich erstreckt, ebenfalls durch Simulation getestet. Es war jedoch unmöglich, bei diesem Vergleichsbeispiel zufriedenstellende Impulssignalformen zu erzielen.
Obwohl die Erfindung insoweit beispielhaft unter Bezugnahme auf die Speichermodule gemäß der spezifischen Ausführungsformen beschrieben worden ist, ist der Umfang der Erfindung nicht auf diese Ausführungsformen begrenzt In den vorstehend beschriebenen ersten bis dritten Ausführungsformen ist der Widerstandswert R des Widerstandes 42, der im C/A-Register 40 eingebaut ist, unter der Annahme bestimmt, daß die Anzahl der auf dem Speichermodul montierten DRAM-Vorrichtungen 18 ist (was die größte Anzahl der DRAM-Vorrichtungen ist) und der zusätzliche Widerstand 44 oder 45 extern hinzugefügt worden ist, wenn die Anzahl der DRAM-Vorrichtungen kleiner ist. Diese Lösung wurde verwendet, um eine Mehrzweck-Anwendbarkeit des C/A-Registers 40 zu schaffen, so daß diese nicht durch die Anzahl der auf dem Speichermodul montierten DRAM-Vorrichtungen beeinflußt ist. In einer variierten Form dieser Ausführungsformen kann ein Widerstand, der einen elektrischen Widerstandswert hat, welcher basierend auf der spezifischen Anzahl der auf dem Modul montierten DRAM-Vorrichtungen bestimmt worden ist, im C/A-Register eingebaut sein, ohne daß dessen Mehrzweckanwendbarkeit berücksichtigt wird. In einer anderen variierten Form der Ausführungsformen kann der Widerstand 42 in allen vorstehenden Ausführungsformen dem C/A-Register extern zugefügt sein. In einer weiteren variierten Form der Ausführungsformen können mehrere Widerstände mit unterschiedlichen Widerstandswerten, die für die potentiell gewählten Anzahlen von DRAM-Vorrichtungen geeignet sind, in das C/A-Register eingebaut sein, wodurch es möglich wird, den Widerstand mit dem richtigen Widerstandswert in Abhängigkeit von der Anzahl der tatsächlich montierten DRAM-Vorrichtungen zu wählen.
Aus dem Vorstehenden ist zu ersehen, daß der Widerstand zum Einstellen der Ausgangsimpedanz stromauf des Eingangsanschlusses der Leitung L1a oder L1 (d.h. näher am Eingangsanschluß des Moduls) vorgesehen sein sollte. Solange wie diese Bedingung erfüllt ist, kann der Widerstand zum Einstellen der Ausgangsimpedanz an irgendeinem Ort mit Bezug auf ein herkömmliches C/A-Register vorgesehen sein. Somit entspricht das C/A-Register, das mit dem Impedanz einstellenden Widerstand gemäß dieser Erfindung versehen ist, dem C/A-Register gemäß dem Stand der Technik, und in diesem Sinn bezieht sich der Ausdruck „C/A-Registervorrichtung“ wie in dieser Beschreibung und den anhängenden Patentansprüchen verwendet, auf das C/A-Register, welches im Gegensatz zu den C/A-Register selbst den Impedanz einstellenden Widerstand enthält oder mit diesem kombiniert ist.
Obwohl die Erfindung in den vorstehenden Ausführungsformen unter Bezugnahme auf Beispiele beschrieben worden ist, welche das C/A-Register anstatt lediglich eines Puffers verwenden, ist die Erfindung nicht nur auf mit Register versehene Speichermodule, sondern auch auf gepufferte Speichermodule anwendbar. Dies ist deshalb der Fall, weil der impedanzeinstellende Widerstand in einer Endstufe des C/A-Registers vorgesehen ist, welche wie vom Erfinder angegeben, einen Pufferabschnitt bildet.

Claims

Speichermodul mit: einer Befehls/Adress-Registervorrichtung (40) zum Erzeugen eines internen Signals gemäß einem externen Befehls/Adress-Signal, wobei die Befehls/Adress-Registervorrichtung einen Ausgangstransistor hat; einer Anzahl von Speichervorrichtungen (30₁-30₁₈), die in erste und zweite Gruppen unterteilt ist; Verdrahtungen, welche die Befehls/Adress-Registervorrichtung (40) und die Speichervorrichtungen verbinden; und ein Substrat (20), auf welchem die Befehls/Adress-Registervorrichtung (40) und die mehreren Speichervorrichtungen (30₁-30₁₈) montiert sind; wobei die Verdrahtung aufweist: einen ersten Verdrahtungsabschnitt (L1a, L1b, Via), der sich von der Befehls/Adress-Registervorrichtung bis zu einem ersten Verzweigungspunkt (P1) erstreckt; einen zweiten Verdrahtungsabschnitt (L5a, Via), der sich von dem ersten Verzweigungspunkt (P1) bis zu einem zweiten Verzweigungspunkt (P2) erstreckt; einen dritten Verdrahtungsabschnitt (L5b, Via), der sich von dem ersten Verzweigungspunkt (P1) bis zu einem dritten Verzweigungspunkt (P3) erstreckt; einen vierten Verdrahtungsabschnitt, der am zweiten Verzweigungspunkt (P2) abzweigt und sich bis zu den Speichervorrichtungen der ersten Gruppe (30₁-30₁₀) erstreckt; und einen fünften Verdrahtungsabschnitt, der am dritten Verzweigungspunkt (P3) abzweigt und sich bis zu den Speichervorrichtungen der zweiten Gruppe (30₁₁-30₁₈) erstreckt; und wobei die Befehls/Adress-Registervorrichtung (40) aufweist: eine Impedanzeinstellvorrichtung (42) zum Einstellen einer Ausgangsimpedanz der Befehls/Adress-Registervorrichtung von einem Verbindungspunkt zwischen der Befehls/Adress-Registervorrichtung und dem ersten Verdrahtungsabschnitt aus gesehen, dergestalt, dass die Ausgangsimpedanz innerhalb eines Betriebsspannungsbereiches des internen Signals im Wesentlichen konstant wird; und einer Anstiegszeit/Abfallzeit-Einstellvorrichtung zum Einstellen der Anstiegszeit und der Abfallzeit des internen Signals auf spezifische Werte dadurch gekennzeichnet, dass die Ausgangsimpedanz auf einen kleineren Wert gesetzt ist als die Leitungsimpedanz der ersten bis fünften Verdrahtungsabschnitte, basierend auf der Anzahl der Speichervorrichtungen der ersten und der zweiten Gruppen.
Speichermodul gemäß Anspruch 1, wobei weder die mehreren Speichervorrichtungen (30₁-30₁₈) noch die Verdrahtungen abgeschlossen sind.
Speichermodul nach Anspruch 1, wobei die Befehls/Adress-Registervorrichtung (40) ein Befehls/Adress-Register ist, das den Ausgangstransistor enthält und einen Registerausgangsanschluß hat, wobei die Befehls/Adress-Registervorrichtung (40) einen Widerstand (42) aufweist, der mit dem Registerausgangsanschluß in Reihe geschaltet ist, wobei der Widerstand (42) als die Impedanzeinstellvorrichtung dient.
Speichermodul nach Anspruch 1, wobei die Befehls/Adress-Registervorrichtung (40) ein Befehls-Adress-Register ist das einen Widerstand (42), der als die Impedanzeinstellvorrichtung dient, eingebaut hat.
Speichermodul nach Anspruch 1, wobei die Impedanzeinstellvorrichtung erste und zweite Widerstände aufweist und die Befehls/Adress-Registervorrichtung ein Befehls-/Adressregister ist, das einen Registerausgangsanschluß hat und den zweiten Widerstand mit dem Registerausgangsanschluß verbunden hat, wobei das Befehls/Adress-Register den Ausgangstransistor und den ersten Widerstand (42) enthält, der zwischen einen Ausgangsanschluß des Ausgangstransistors und dem Registerausgangsanschluß in Reihe geschaltet ist.
Speichermodul gemäß Anspruch 5, wobei der Widerstandswert des ersten Widerstandes (42) auf einen Wert gesetzt ist der unter Berücksichtigung der potentiell gewählten Anzahlen der Speichervorrichtungen der kleinste ist und der Widerstandswert des zweiten Widerstands auf einen Wert gesetzt ist, der dem Widerstandswert des ersten Widerstandes zum exakten Einstellen der Ausgangsimpedanz addiert werden kann.
Speichermodul nach einem der Ansprüche 1 bis 6, wobei das Befehls/Adress-Register einen Kondensator (43) eingebaut hat, der als die Anstiegszeit/Abfallzeit-Einstellvorrichtung dient.
Speichermodul nach Anspruch 1, wobei die Impedanzeinstellvorrichtung die Ausgangsimpedanz gemäß der Anzahl der Speichervorrichtungen, welche auf dem Substrat (20) montiert sind, einstellt.
Speichermodul nach Anspruch 3 oder 4, wobei der Widerstandswert des Widerstandes (42) größer als der Widerstandswert des Einschaltzustandes des Ausgangstransistors ist.
Speichermodul nach Anspruch 5, wobei der kombinierte Widerstandswert der ersten und zweiten Widerstände größer als der Widerstandswert des Einschaltzustandes des Ausgangstransistors ist.
Speichermodul nach Anspruch 1, wobei die spezifischen Werte der Anstiegszeit und der Abfallzeit ungeachtet der potentiell gewählten Anzahlen der Speichervorrichtungen konstant bleiben.
Speichermodul gemäß Anspruch 11, wobei die Frequenz des internen Signals wenigstens 100 MHz ist.
Speichermodul nach Anspruch 12, wobei die Anstiegszeit und die Abfallzeit in einen Bereich von 0,9 ns bis 2,0 ns fallen.
Speichermodul nach Anspruch 1, wobei die Anzahl der Speichervorrichtungen (30₁-30₁₀) der ersten Gruppe um eine spezifische Anzahl größer als die Anzahl der Speichervorrichtungen (30₁₁-30₁₈) der zweiten Gruppe ist und alle Speichervorrichtungen im wesentlichen die gleiche Eingangskapazitanz haben, wobei das Speichermodul weiter aufweist: die spezifische Anzahl von Blindkondensatoren, die zusammen mit den Speichervorrichtungen der zweiten Gruppe an den fünften Verdrahtungsabschnitt angeschlossen sind, wobei jeder der Blindkondensatoren im wesentlichen die gleiche Eingangskapazitanz wie die einzelnen Speichervorrichtungen hat; wobei die kombinierte Impedanz der Speichervorrichtungen der ersten Gruppe, von dem zweiten Verzweigungspunkt aus betrachtet, gleich der kombinierten Impedanz der Speichervorrichtungen der zweiten Gruppe und der Blindkondensatoren, vom dritten Verzweigungspunkt aus betrachtet, ist.
Speichermodul nach Anspruch 14, wobei die zweiten und dritten Verdrahtungsabschnitte die gleiche Leitungsimpedanz haben und die vierten und fünften Verdrahtungsabschnitte die gleiche Leitungsimpedanz haben.
Speichermodul nach Anspruch 14, wobei der vierte Verdrahtungsabschnitt eine lokale Topologie bildet, bei der die Knoten der Speichervorrichtungen der ersten Gruppe symmetrisch zu einer ersten imaginären Linie angeordnet sind, die durch den zweiten Verzweigungspunkt läuft, und der fünfte Verdrahtungsabschnitt eine lokale Topologie bildet, bei der die Knoten der Speichervorrichtungen der zweiten Gruppe und die spezifische Anzahl von Blindkondensatoren symmetrisch zu einer zweiten imaginären Linie angeordnet sind, die durch den dritten Verzweigungspunkt läuft.
Speichermodul nach Anspruch 1, wobei die Anzahl der Speichervorrichtungen der ersten Gruppe um eine spezifische Anzahl größer als die Anzahl der Speichervorrichtungen der zweiten Gruppe ist und alle Speichervorrichtungen im wesentlichen die gleiche Eingangskapazitanz haben und die Leitungslängen der zweiten bis fünften Verdrahtungsabschnitte so bestimmt sind, dass die kombinierte Impedanz der Speichervorrichtungen der ersten Gruppe, von dem ersten Verzweigungspunkt aus betrachtet, gleich der kombinierten Impedanz der Speichervorrichtungen der zweiten Gruppe, von dem ersten Verzweigungspunkt aus betrachtet, ist.
Speichermodul nach Anspruch 1, wobei die Anzahl der Speichervorrichtungen der ersten Gruppe 8 oder 10 ist während die Anzahl der Speichervorrichtungen der zweiten Gruppe 8 ist, und die Leitungsimpedanz der ersten bis fünften Verdrahtungsabschnitte zusammen im wesentlichen in einen Bereich von 50 bis 65 Ohm fällt, während die Ausgangsimpedanz 20 Ohm ± 20% beträgt.
Speichermodul nach Anspruch 1, wobei die Anzahl der Speichervorrichtungen der ersten Gruppe 4 oder 5 ist, während die Anzahl der Speichervorrichtungen der zweiten Gruppe 4 ist und die Leitungsimpedanz der ersten bis fünften Verdrahtungsabschnitte zusammen im wesentlichen in einen Bereich von 50 bis 65 Ohm fällt, während die Ausgangsimpedanz 25 Ohm ± 20% beträgt.
Speichermodul nach Anspruch 1, wobei die Anzahl der Speichervorrichtungen der ersten Gruppe zwei oder drei ist, während die Anzahl der Speichervorrichtungen der zweiten Gruppe zwei ist und die Leitungsimpedanz der ersten bis fünften Verdrahtungsabschnitte zusammen im wesentlichen in einen Bereich von 50 bis 65 Ohm fällt, während die Ausgangsimpedanz 30 Ohm ± 20% beträgt.
Speichermodul nach Anspruch 1, mit einer Puffervorrichtung, die anstatt der Befehls/-Adress-Registervorrichtung die Impedanzeinstellvorrichtung und die Anstiegszeit/Abfallzeit-Einstellvorrichtung enthält.