DE102018132701A1

DE102018132701A1 - Halbleiter-Package und Herstellungsverfahren dafür

Info

Publication number: DE102018132701A1
Application number: DE102018132701.3A
Authority: DE
Inventors: Hae-jung Yu; Kyung Suk Oh
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2018-02-06
Filing date: 2018-12-18
Publication date: 2019-08-08
Anticipated expiration: 2038-12-19
Also published as: KR102491103B1; US20250132263A1; DE102018132701B4; US20230245975A1; US20210082824A1; TW201935582A; US10854551B2; US12218070B2; KR20190095027A; US11637070B2; CN110120370A; TWI833721B; US20190244905A1

Abstract

Ein Halbleiter-Package weist auf: eine Umverteilungsschicht mit einer ersten Oberfläche und einer zweiten Oberfläche, die einander entgegengesetzt sind, wobei die Umverteilungsschicht eine Mehrzahl erster Umverteilungs-Pads auf der ersten Oberfläche aufweist, einen Halbleiterchip auf der zweiten Oberfläche der Umverteilungsschicht, wobei eine aktive Oberfläche des Halbleiterchips der Umverteilungsschicht zugewandt ist, eine Mehrzahl leitender Strukturen auf der zweiten Oberfläche der Umverteilungsschicht, wobei die Mehrzahl leitender Strukturen vom Halbleiterchip beabstandet sind, und eine Mehrzahl von Außenverbindungsanschlüssen auf den und gekoppelt mit den leitenden Strukturen, wobei die Mehrzahl erster Umverteilungs-Pads ein Intervall aufweisen, das kleiner ist als ein Intervall der Mehrzahl von Außenverbindungsanschlüssen.

Description

VERWEIS AUF VERWANDTE ANMELDUNGEN
Die am 6. Februar 2018 beim koreanischen Patentamt eingereichte koreanische Patentanmeldung Nr. 10-2018-0014810 mit dem Titel: „Semiconductor Package and Method of Fabricating the Same“ wird in ihrer Gesamtheit durch Bezugnahme hierin aufgenommen.
HINTERGRUND
Gebiet
Ausführungsformen betreffen ein Halbleiter-Package (Halbleiter-Gehäuse) und insbesondere ein Halbleiter-Package, das eine Umverteilungsschicht (Umverdrahtungsschicht) aufweist, und ein Herstellungsverfahren dafür.
Beschreibung der verwandten Technik
Ein Halbleiter-Package wird bereitgestellt, um einen integrierten Halbleiterchip zu implementieren, der für die Verwendung in elektronischen Produkten geeignet ist. In der Regel wird ein Halbleiter-Package so gestaltet, dass ein Halbleiterchip auf einer gedruckten Schaltung (PCB) montiert wird und Bonddrähte oder Kontakthöcker verwendet werden, um den Halbleiterchip elektrisch mit der gedruckten Schaltung zu verbinden. Mit dem Fortschritt auf dem Gebiet der Elektronikindustrie wächst das Interesse an einer Standardisierung und Miniaturisierung von Halbleiter-Packages. Außerdem wird von verschiedenen Stellen an einer Verbesserung der Kompatibilität und einer Erhöhung von Betriebsgeschwindigkeiten von Halbleiter-Packages geforscht.
KURZFASSUNG
Gemäß Ausführungsbeispielen kann ein Halbleiter-Package aufweisen: eine Umverteilungsschicht mit einer Mehrzahl von ersten Umverteilungs-Pads auf einer ersten Oberfläche der Umverteilungsschicht, einem Halbleiterchip auf einer zweiten Oberfläche der Umverteilungsschicht, eine Mehrzahl leitender Strukturen, die auf der zweiten Oberfläche der Umverteilungsschicht bereitgestellt sind und die von dem Halbleiterchip beabstandet sind, und eine Mehrzahl von Außenverbindungsanschlüssen auf den und gekoppelt mit den leitenden Strukturen. Eine aktive Oberfläche des Halbleiterchips kann der Umverteilungsschicht zugewandt sein. Ein Intervall bzw. ein Abstand zwischen den ersten Umverteilungs-Pads kann kleiner sein als ein Intervall bzw. Abstand zwischen den Außenverbindungsanschlüssen.
Gemäß Ausführungsbeispielen kann ein Halbleiter-Package aufweisen: eine Umverteilungsschicht mit einer ersten Oberfläche und zweiten Oberfläche, die einander entgegengesetzt sind, einen Halbleiterchip auf der zweiten Oberfläche der Umverteilungsschicht, eine Mehrzahl von leitenden Strukturen auf der zweiten Oberfläche der Umverteilungsschicht, die von dem Halbleiterchip beabstandet sind, und eine erste Halbleitervorrichtung auf einer ersten Oberfläche des Halbleiterchips. Der Halbleiterchip kann ein Chip-Pad aufweisen, das der Umverteilungsschicht zugewandt ist. Die erste Halbleitervorrichtung kann ein Kontakt-Pad aufweisen, das der Umverteilungsschicht zugewandt ist.
Gemäß Ausführungsbeispielen kann ein Verfahren zum Herstellen eines Halbleiter-Package beinhalten: Bereitstellen eines vorläufigen Package mit einem Halbleiterchip, einer Mehrzahl leitender Strukturen und einem Vergussmassemuster, wobei eine Mehrzahl von Chip-Pads des ersten Halbleiterchips auf einer Oberfläche des vorläufigen Package freiliegen, wobei die leitenden Strukturen vom Halbleiterchip beabstandet sind, Ausbilden einer Umverteilungsschicht auf der Oberfläche des vorläufigen Package und Ausbilden einer Mehrzahl von Außenverbindungsanschlüssen auf einer anderen Oberfläche des vorläufigen Package, wobei die Mehrzahl von Außenverbindungsanschlüssen mit den leitenden Strukturen gekoppelt sind. Die Umverteilungsschicht kann ein Umverteilungsmuster, das mit den Chip-Pads gekoppelt ist, und eine Mehrzahl erster Umverteilungs-Pads, die mit dem Umverteilungsmuster gekoppelt sind, aufweisen. Ein Intervall bzw. ein Abstand zwischen den ersten Umverteilungs-Pads kann kleiner sein als ein Abstand zwischen den externen Anschlussklemmen.
Gemäß Ausführungsbeispielen kann ein Verfahren zum Herstellen eines Halbleiter-Package beinhalten: Ausbilden einer Umverteilungsschicht mit einer Mehrzahl von ersten Umverteilungs-Pads auf einer ersten Oberfläche der Umverteilungsschicht, Montieren eines Halbleiterchips auf einer zweiten Oberfläche der Umverteilungsschicht und Herstellen einer elektrischen Verbindung des Halbleiterchips mit der Umverteilungsschicht, Ausbilden einer Mehrzahl leitender Strukturen auf der zweiten Oberfläche der Umverteilungsschicht und Herstellen einer elektrischen Verbindung der leitenden Strukturen mit der Umverteilungsschicht, und Ausbilden einer Mehrzahl von Außenverbindungsanschlüssen auf den leitenden Strukturen. Ein Abstand zwischen den Außenverbindungsanschlüssen kann größer sein als ein Abstand zwischen den ersten Umverteilungs-Pads.
Figurenliste
Merkmale werden für einen Fachmann durch die ausführliche Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen klar werden:

1A stellt eine Draufsicht auf ein Interconnect Package gemäß Ausführungsbeispielen dar.
1B stellt eine Draufsicht auf Außenverbindungsanschlüsse einer Umverteilungsschicht gemäß Ausführungsbeispielen dar.
2A, 2C, 2D, 2E und 2F stellen Querschnittsansichten von Stadien eines Verfahrens zum Herstellen eines Interconnect Package gemäß Ausführungsbeispielen dar.
2B stellt eine vergrößerte Querschnittsansicht eine Ausschnitts III von 2A dar.
3A stellt eine Draufsicht auf ein Halbleiter-Package gemäß Ausführungsbeispielen dar.
3B stellt eine Querschnittansicht entlang einer Linie I-II von 3A dar.
4 stellt eine Querschnittsansicht eines Package-Moduls gemäß Ausführungsbeispielen dar.
5A bis 5C stellen Querschnittsansichten von Stadien eines Verfahrens zum Herstellen eines Interconnect Package gemäß Ausführungsbeispielen dar.
6 stellt eine Querschnittsansicht eines Interconnect Package gemäß Ausführungsbeispielen dar.
7A stellt eine Draufsicht auf ein Verdrahtungssubstrat gemäß Ausführungsbeispielen dar.
7B stellt eine Querschnittansicht entlang einer Linie I-II von 7A oder 1A dar
8A bis 8D stellen Querschnittsansichten von Stadien eines Verfahrens zum Herstellen eines Interconnect Package gemäß Ausführungsbeispielen dar.
9A bis 9C stellen Querschnittsansichten von Stadien eines Verfahrens zum Herstellen eines Interconnect Package gemäß Ausführungsbeispielen dar.

AUSFÜHRLICHE BESCHREIBUNG
Gleiche Bezugszahlen geben in der gesamten Beschreibung gleiche Elemente an. Im Folgenden werden ein Halbleiter-Package und ein Herstellungsverfahren dafür gemäß Ausführungsbeispielen beschrieben.
1A stellt eine Draufsicht auf ein Interconnect Package gemäß Ausführungsbeispielen dar. 1B stellt eine Draufsicht auf Außenverbindungsanschlüsse einer Umverteilungsschicht auf einer unteren Oberfläche des Interconnect Package dar. 2A, 2C, 2D, 2E und 2F stellen Querschnittsansichten entlang einer Linie I-II' von 1A dar, die Stadien in einem Verfahren zum Herstellen des Interconnect Package zeigen, wobei 2B eine vergrößerte Querschnittsansicht zeigt, die einen Ausschnitt III von 2A darstellt. In der folgenden Beschreibung wird im Hinblick auf die Einheitlichkeit der Erörterung 2E gewählt, um eine obere Oberfläche, einen oberen Abschnitt, eine untere Oberfläche und einen unteren Abschnitt zu definieren.
Wie in 2A und 2B gezeigt ist, kann ein vorläufiges Package 999 auf einem ersten Trägersubstrat 910 ausgebildet werden. Das vorläufige Package 999 kann einen Halbleiterchip 100, ein Verdrahtungssubstrat 200 und ein Vergussmassemuster 300 aufweisen. In manchen Ausführungsformen kann das erste Trägersubstrat 910 hergestellt werden. Eine Trägerhaftmittelschicht kann ferner auf dem ersten Trägersubstrat 910 bereitgestellt werden.
Das Verdrahtungssubstrat 200 kann auf dem ersten Trägersubstrat 910 bereitgestellt werden. Durch das Verdrahtungssubstrat 200 hindurch kann ein Loch 290 verlaufen. Zum Beispiel kann das Loch 290 in einer gedruckten Schaltung (PCB) ausgebildet werden, und die PCB mit dem Loch 290 kann als Verdrahtungssubstrat 200 verwendet werden. Bei Betrachtung von oben kann das Loch 290 in einem zentralen Abschnitt des Verdrahtungssubstrats 200 ausgebildet sein. Das Loch 290 kann das erste Trägersubstrat 910 freilegen.
Das Verdrahtungssubstrat 200 kann eine Basisschicht 210 und leitende Strukturen 250 durch die Basisschicht 210 hindurch aufweisen. Die Basisschicht 210 kann mehrere gestapelte Basisschichten 210 einschließen. Die Basisschichten 210 können ein nicht-leitendes Material aufweisen. Zum Beispiel können die Basisschichten 210 Keramik, ein Material auf Siliziumbasis oder ein Polymer aufweisen. Das Loch 290 kann durch die Basisschichten 210 hindurch gehen. Die leitenden Strukturen 250 können in den Basisschichten 210 bereitgestellt werden, z.B. in Regionen der Basisschichten 210 entlang eines Außenrands des Lochs 290. Wie in 2A dargestellt ist, kann beispielsweise das Verdrahtungssubstrat 200 eine Mehrzahl gestapelter Basisschichten 210 auf dem ersten Trägersubstrat 910 aufweisen, wobei das Loch 290 durch die gestapelten Basisschichten 210 hindurch geht, um das erste Trägersubstrat 910 freizulegen, und wobei die leitenden Strukturen 250 in den Basisschichten 210 und außen um das Loch 290 liegen.
Wie in 2B dargestellt ist, kann jede von den leitenden Strukturen 250 ein erstes Pad 251, ein Leitungsmuster 252, Durchkontaktierungen 253 und ein zweites Pad 254 aufweisen. Das erste Pad 251 kann auf einer ersten Oberfläche 200a des Verdrahtungssubstrats 200 bereitgestellt sein. Das Leitungsmuster 252 kann zwischen den Basisschichten 210 angeordnet sein, z.B. kann ein Leitungsmuster 252 zwischen zwei gestapelten Basisschichten 210 angeordnet sein. Die Durchkontaktierungen 253 können durch die Basisschichten 210 hindurch gehen und können mit dem Leitungsmuster 252 gekoppelt sein, z.B. kann jede Durchkontaktierung 253 jeweils durch eine Basisschicht 210 hindurchgehen und mit dem Leitungsmuster 252 gekoppelt sein. Das zweite Pad 254 kann auf einer zweiten Oberfläche 200b des Verdrahtungssubstrats 200 angeordnet sein und kann mit mindestens einer von den Durchkontaktierungen 253 gekoppelt sein. Die zweite Oberfläche 200b des Verdrahtungssubstrats 200 kann der Oberfläche 200a des Verdrahtungssubstrats 200 entgegengesetzt sein. Das zweite Pad 254 kann über die Durchkontaktierungen 253 und das Leitungsmuster 252 elektrisch mit dem ersten Pad 251 verbunden sein. Das zweite Pad 254 und das erste Pad 251 müssen entlang einer zweiten Richtung D2 nicht auf einer Linie liegen, z.B. können das zweite Pad 254 und das erste Pad 251 horizontal entlang einer ersten Richtung D1 voneinander versetzt sein. Das zweite Pad 254 und das erste Pad 251 können sich nach Anzahl, Intervall und/oder Anordnung unterscheiden.
In dieser Beschreibung bezeichnet die erste Richtung D1 eine Richtung, die parallel ist zu einer Oberfläche 100a des Halbleiterchips 100 (2A), und die zweite und die dritte Richtung D2 und D3 bezeichnen Richtungen, die senkrecht sind zur Oberfläche 100a des Halbleiterchips 100. Die dritte Richtung D3 ist der zweiten Richtung D2 entgegengesetzt.
Wie in 2A dargestellt ist, kann der Halbleiterchip 100 auf dem ersten Trägersubstrat 910 bereitgestellt werden. Der Halbleiterchip 100 kann in dem Loch 290 des Verdrahtungssubstrats 200 bereitgestellt sein, z.B. so, dass er von den Basisschichten 210 mit den leitenden Strukturen 250 umgeben ist. Die Oberfläche 100a des Halbleiterchips 100 kann eine aktive Oberfläche sein.
Der Halbleiterchip 100 kann Chip-Pads 105 auf seiner Oberfläche 100a aufweisen. Die Chip-Pads 105 können Metall, z.B. Aluminium oder Kupfer, aufweisen. Der Halbleiterchip 100 kann auf solche Weise auf dem ersten Trägersubstrat 910 angeordnet sein, dass die Chip-Pads 105 z.B. dem ersten Trägersubstrat 910 zugewandt sein und dieses berühren können. Der Halbleiterchip 100 kann ein programmierbarer Chip sein. Der Halbleiterchip 100 kann integrierte Schaltungen einschließen, z.B. kann die integrierte Schaltung Logikschaltungen einschließen. Zum Beispiel kann der Halbleiterchip 100 eine im Feld programmierbare Gatteranordnung (FPGA) oder einen Anwendungsprozessor einschließen. Der Halbleiterchip 100 kann auf dem ersten Trägersubstrat 910 vor oder nach dem Anordnen des Verdrahtungssubstrats 200 bereitgestellt werden.
Das Vergussmassemuster 300 kann auf dem Halbleiterchip 100 und dem Verdrahtungssubstrat 200 ausgebildet werden. Das Vergussmassemuster 300 kann eine Lücke zwischen dem Halbleiterchip 100 und dem Verdrahtungssubstrat 200 füllen. Das Vergussmassemuster 300 kann ein isolierendes Polymer, beispielsweise ein Polymer auf Epoxidbasis, einschließen. Zum Beispiel kann das Vergussmassemuster 300 eine isolierende Haftmittelschicht, z.B. ein Ajinomoto-Laminat (ABF)® aufweisen. Die isolierende Haftmittelschicht kann auf dem Verdrahtungssubstrat 200 und dem Halbleiterchip 100 befestigt werden, um das Vergussmassemuster 300 zu bilden.
Wie in 2C gezeigt ist, kann ein zweites Trägersubstrat 920 auf dem Vergussmassemuster 300 bereitgestellt werden. Zum Beispiel kann eine ablösbare Metallfolie als zweites Trägersubstrat 920 verwendet werden.
Wie aufeinanderfolgend in 2C und 2D gezeigt ist, kann die Struktur von 2C umgedreht werden, so dass oben unten ist, und das erste Trägersubstrat 910 kann entfernt werden, um die Oberfläche 100a des Halbleiterchips 100 und die erste Oberfläche 200a des Verdrahtungssubstrats 200 freizulegen. Das vorläufige Package 999 kann auf solche Weise umgedreht werden, so dass oben unten ist, dass die Oberfläche 100a des Halbleiterchips 100 nach oben weist, und das zweite Trägersubstrat 920 eine Unterseite der Struktur in 2D definieren kann.
Wie in 1A, 1B und 2E gezeigt ist, kann eine Umverteilungsschicht 400 auf einer oberen Oberfläche des vorläufigen Package 999 ausgebildet werden. Zum Beispiel kann die Umverteilungsschicht 400 z.B. direkt auf der Oberfläche 100a des Halbleiterchips 100 und der ersten Oberfläche 200a des Verdrahtungssubstrats 200 ausgebildet werden. Die Umverteilungsschicht 400 kann mindestens ein Isoliermuster 410 aufweisen, das Umverteilungsmuster 415 enthält.
Wie in 2E gezeigt ist, kann genauer das mindestens eine Isoliermuster 410 z.B. direkt auf der oberen Oberfläche des vorläufigen Package 999 ausgebildet werden, so dass es den Halbleiterchip 100 und das Verdrahtungssubstrat 200 bedeckt. Das Isoliermuster 410 kann ein lichtempfindliches Polymer einschließen. Das lichtempfindliche Polymer kann z.B. eines oder mehrere von lichtempfindlichem Polyimid (PSPI), Polybenzoxazol (PBO), phenolischem Polymer und Benzocyclobuten(BCB)-Polymer einschließen. Das Ausbilden des Isoliermusters 410 kann das Aufbringen einer Polymerbeschichtung, um eine Polymerschicht zu bilden, und das Mustern der Polymerschicht einschließen. Das Mustern der Polymerschicht kann das Durchführen von Belichtungs- und Entwicklungsprozessen einschließen. Durch das Isoliermuster 410 können Öffnungen 410a verlaufen, welche die Chip-Pads 105 und die leitenden Strukturen 250 freilegen.
Die Umverteilungsmuster 415 können auf dem Isoliermuster 410 ausgebildet werden, z.B. in den Öffnungen 410a durch das Isoliermuster 410 und auf einer oberen Oberfläche 410b desselben. In manchen Ausführungsformen kann eine Keimschicht auf dem Isoliermuster 410 ausgebildet werden. Ein Galvanisierungsprozess kann unter Verwendung der Keimschicht als Elektrode durchgeführt werden, und als Ergebnis davon kann eine leitende Schicht ausgebildet werden. Die leitende Schicht kann Metall, z.B. Kupfer, aufweisen. Die Keimschicht und die leitende Schicht können gemustert werden, um die Umverteilungsmuster 415 auszubilden. Die Umverteilungsmuster 415 können Durchkontaktierungsabschnitte 415a, die in den Öffnungen 410a des Isoliermusters 410 bereitgestellt sind, und Leitungsabschnitte 415b, die auf der oberen Oberfläche 410b des Isoliermusters 410 angeordnet sind, aufweisen. Wie in 2E dargestellt ist, können beispielsweise die Durchkontaktierungsabschnitte 415a der Umverteilungsmuster 415 die Öffnungen 410a des Isoliermusters 410 füllen, so dass sie mit den jeweiligen Chip-Pads 105 und den leitenden Strukturen 250 in Kontakt stehen, und die Leitungsabschnitte 415b der Umverteilungsmuster 415 können sich von jeweiligen Durchkontaktierungsabschnitten 415a, z.B. in linearer Form, entlang der oberen Oberfläche 410b des Isoliermusters 410 erstrecken.
Wie in 2E dargestellt ist, können das Ausbilden des Isoliermusters 410 und das Ausbilden der Umverteilungsmuster 415 wiederholt durchgeführt werden, z.B. können drei Isoliermuster 410 übereinander gestapelt werden, wobei Umverteilungsmuster 415 durch die einzelnen Isoliermuster 410 hindurch gehen. Die Umverteilungsmuster 415 können elektrisch mit den Chip-Pads 105 und den leitenden Strukturen 250 verbunden werden.
Wie in 1A und 2E gezeigt ist, können erste Umverteilungs-Pads 451, zweite Umverteilungs-Pads 452 und dritte Umverteilungs-Pads 453 auf einem obersten von den Isoliermustern 410 bereitgestellt werden. Die Umverteilungs-Pads 451, 452 und 453 können mit den Umverteilungsmustern 415 in darunter liegenden Isoliermustern 410 gekoppelt werden. Somit kann die Umverteilungsschicht 400 gefertigt werden. Die Umverteilungsschicht 400 kann eine Mehrzahl der Isoliermuster 410, die Umverteilungsmuster 415 innerhalb von und zwischen den Isoliermustern 410 und die Umverteilungs-Pads 451, 452 und 453 auf dem obersten der Isoliermuster 410 aufweisen. Die Anzahl der Isoliermuster 410 und der Umverteilungsmuster 415 ist jeweils nicht auf das Gezeigte beschränkt und kann auf verschiedene Weise variieren. Zum Beispiel kann die Umverteilungsschicht 400 ein einziges Umverteilungsmuster 415 aufweisen.
Die Umverteilungsschicht 400 kann auf dem Halbleiterchip 100 und dem Verdrahtungssubstrat 200 bereitgestellt werden. Wie in 1A dargestellt ist, kann die Umverteilungsschicht 400 entlang einer vierten Richtung D4 eine Breite aufweisen, die größer ist als die des Halbleiterchips 100. Wie in 1A ferner dargestellt ist, kann die Umverteilungsschicht 400 entlang der ersten Richtung D1 eine größere Länge aufweisen als der Halbleiterchip 100. Die Umverteilungsschicht 400 kann entlang der zweiten Richtung D2 eine relativ geringe Dicke aufweisen (2E). Zum Beispiel kann die Umverteilungsschicht 400 entlang der zweiten Richtung D2 dünner sein als das Verdrahtungssubstrat 200.
Wie in 2E dargestellt ist, kann die Umverteilungsschicht 400 eine erste Oberfläche 400a und eine zweite Oberfläche 400b, die einander entgegengesetzt sind, aufweisen. Die zweite Oberfläche 400b der Umverteilungsschicht 400 kann dem Halbleiterchip 100 zugewandt sein, z.B. direkt auf diesem liegen. Wenn man die Umverteilungsschicht 400 von oben betrachtet, wie in 1A dargestellt, kann sie eine erste Region R1, eine zweite Region R2 und eine dritte Region R3 aufweisen. Wie in 1A dargestellt ist, kann die erste Region R1 beispielsweise eine Region der Umverteilungsschicht 400 bezeichnen, welche die ersten Umverteilungs-Pads 451 oberhalb des Verdrahtungssubstrats 200 aufweist (z.B. links vom Halbleiterchip 100), die zweite Region R2 kann eine Region der Umverteilungsschicht 400 bezeichnen, welche die zweiten Umverteilungs-Pads 452 oberhalb des Halbleiterchips 100 aufweist, und die dritte Region R3 kann eine Region der Umverteilungsschicht 400 bezeichnen, welche die dritten Umverteilungs-Pads 453 oberhalb des Verdrahtungssubstrats 200 aufweist (z.B. rechts vom Halbleiterchip 100). Im Folgenden werden die Umverteilungs-Pads 451, 452 und 453 ausführlich beschrieben.
Wie in 1A und 2E gezeigt ist, können die ersten Umverteilungs-Pads 451 auf der ersten Oberfläche 400a der ersten Region R1 der Umverteilungsschicht 400 bereitgestellt werden. Da die Umverteilungsschicht 400 auf dem Verdrahtungssubstrat 200 bereitgestellt wird, können die ersten Umverteilungs-Pads 451 auf verschiedene Weise angeordnet werden, z.B. können die ersten Umverteilungs-Pads 451 in einem Rastermuster entlang einer Seite des Halbleiterchips 100 angeordnet werden (1A). Von oben betrachtet, wie in 1A dargestellt, kann beispielsweise mindestens eines von den ersten Umverteilungs-Pads 451 vom Halbleiterchip 100 beabstandet sein, z.B. kann eine äußerste rechte Spalte der ersten Umverteilungs-Pads 451 entlang der ersten Richtung D1 auf einer Seite des Halbleiterchips 100 angeordnet und von diesem beabstandet sein ( 1A). Wie in 2E dargestellt ist, können beispielsweise manche von den ersten Umverteilungs-Pads 451, z.B. eine erste und eine zweite rechte Spalte der ersten Umverteilungs-Pads 451 in 1A, durch die Umverteilungsmuster 415 mit den Chip-Pads 105 des Halbleiterchips 100 gekoppelt werden, und manche von den ersten Umverteilungs-Pads 451, z.B. die äußerste linke Spalte der ersten Umverteilungs-Pads 451 in 1A, können durch die Umverteilungsmuster 415 mit den leitenden Strukturen 250 gekoppelt werden.
Die ersten Umverteilungs-Pads 451 können mit einem ersten Intervall P1 entlang der ersten Richtung D1 und der vierten Richtung D4 angeordnet sein. Zum Beispiel kann das erste Intervall P1 in einem Bereich von etwa 50 µm bis etwa 200 µm liegen. Jedoch ist das erste Intervall P1 nicht auf den genannten Bereich beschränkt und kann auf verschiedene Weise geändert werden.
Die zweiten Umverteilungs-Pads 452 können auf der ersten Oberfläche 400a der zweiten Region R2 der Umverteilungsschicht 400 bereitgestellt werden. Die zweiten Umverteilungs-Pads 452 können durch die Umverteilungsmuster 415 mit den Chip-Pads 105 gekoppelt werden. Jedoch sind die Ausführungsformen nicht darauf beschränkt, z.B. können manche von den zweiten Umverteilungs-Pads 452 durch die Umverteilungsmuster 415 mit den leitenden Strukturen 250 gekoppelt werden. Die zweiten Umverteilungs-Pads 452 können mit einem zweiten Intervall P2 entlang der ersten Richtung D1 und der vierten Richtung D4 angeordnet werden. Zum Beispiel kann das zweite Intervall P2 größer sein als das erste Intervall P1.
Die dritten Umverteilungs-Pads 453 können auf der ersten Oberfläche 400a der dritten Region R3 der Umverteilungsschicht 400 bereitgestellt werden. Von oben betrachtet, wie in 1A dargestellt, kann mindestens eines von den dritten Umverteilungs-Pads 453 vom Halbleiterchip 100 beabstandet sein, z.B. können die erste und die zweite Spalte der dritten Umverteilungs-Pads 453 entlang der ersten Richtung D1 vom Halbleiterchip 100 beabstandet sein (1A). Wie ferner in 1A dargestellt ist, kann eine äußerste linke Spalte der dritten Umverteilungs-Pads 453 oberhalb des Halbleiterchips 100 liegen, so dass es einen Rand des Halbleiterchips 100 überlappt. Wie in 2F dargestellt ist, können manche von den dritten Umverteilungs-Pads 453 mit den Chip-Pads 105 gekoppelt werden, z.B. die äußerste linke Spalte der dritten Umverteilungs-Pads 453 in 1A, und manche von den dritten Umverteilungs-Pads 453 können mit den leitenden Strukturen 250 gekoppelt werden, z.B. die äußerste rechte Spalte der dritten Umverteilungs-Pads 453 in 1A.
Die dritten Umverteilungs-Pads 453 können mit einem dritten Intervall P3 entlang der ersten Richtung D1 und der vierten Richtung D4 angeordnet sein. Das dritte Intervall P3 kann vom ersten und vom zweiten Intervall P1 und P2 verschieden sein. Zum Beispiel kann das dritte Intervall P3 größer sein als sowohl das erste als auch das zweite Intervall P1 und P2. Jedoch ist die Größenbeziehung zwischen dem ersten bis dritten Intervall P1, P2 und P3 nicht auf die oben genannte beschränkt und kann auf verschiedene Weise geändert werden.
Wie in 2E und 2F gezeigt ist, kann das zweite Trägersubstrat 920 vom Vergussmassemuster 300 entfernt werden, um eine untere Oberfläche (z.B. des Vergussmassemusters 300) des vorläufigen Package 999 freizulegen.
Wie in 1A, 1B und 2F gezeigt ist, können Außenverbindungsanschlüsse 500 auf der unteren Oberfläche des vorläufigen Package 999 bereitgestellt werden, d.h. auf dem Vergussmassemuster 300, so dass sie mit den leitenden Strukturen 250 gekoppelt werden können. Die Außenverbindungsanschlüsse 500 können auf der zweiten Oberfläche 200b des Verdrahtungssubstrats 200 bereitgestellt werden. Zum Beispiel können Öffnungen im Vergussmassemuster 300 ausgebildet werden, welche die leitenden Strukturen 250 freilegen, d.h. die zweiten Pads 254 der leitenden Strukturen 250 freilegen. Die Außenverbindungsanschlüsse 500 können in den Öffnungen des Vergussmassemusters 300 ausgebildet werden, wodurch sie mit den zweiten Pads 254 der leitenden Strukturen 250 gekoppelt werden. Wie in 1B dargestellt ist, können die Außenverbindungsanschlüsse 500 beispielsweise außen um das Loch 290 ausgebildet werden, das seinerseits den Halbleiterchip 100 umgeben kann.
Wie in 1B und 2F gezeigt ist, können die Außenverbindungsanschlüsse 500 mit einem vierten Intervall P4 entlang der ersten Richtung und der vierten Richtung D1 und D4 angeordnet werden. Das vierte Intervall P4 kann einem Intervall bzw. einem Abstand zwischen den zweiten Pads 254 gleich oder ähnlich sein. Das vierte Intervall P4 kann von einem Intervall bzw. einem Abstand zwischen Anschlüssen, mit denen die Außenverbindungsanschlüsse 500 elektrisch verbunden werden, bestimmt werden. Das vierte Intervall P4 kann größer sein als ein kleinstes Intervall der Umverteilungs-Pads 451, 452 und 453. Zum Beispiel kann das vierte Intervall P4 größer sein als das kleinste vom ersten bis dritten Intervall P1, P2 und P3. Das vierte Intervall P4 kann z.B. größer sein als das erste Intervall P1. Das vierte Intervall P4 kann in einem Bereich von etwa 200 µm bis etwa 800 µm liegen. Die Außenverbindungsanschlüsse 500 können ein leitendes Material, z.B. Zinn (Sn), Blei (Pb), Indium (In) oder eine Legierung davon einschließen. Daher kann ein Interconnect Package 1000 ausgebildet werden. Das Interconnect Package 1000 kann als Fan-out Panel Level Package gefertigt werden. Die Umverteilungsschicht 400 kann eine relativ geringe Dicke aufweisen, und somit kann das Interconnect Package 1000 eine kompakte Größe erhalten.
3A stellt eine Draufsicht dar, die ein Halbleiter-Package gemäß Ausführungsbeispielen zeigt. 3B stellt eine Querschnittansicht dar, die einer Linie I-II von 3A entspricht. Beschreibungen, die eine Wiederholung des Obenstehenden sind, werden im Folgenden weggelassen. Im Folgenden wird auch auf 1B Bezug genommen.
Wie in 3A und 3B gezeigt ist, können eine erste Halbleitervorrichtung 2000, eine zweite Halbleitervorrichtung 3000 und eine dritte Halbleitervorrichtung 4000 am Interconnect Package 1000 montiert werden, und durch diesen Schritt kann ein Halbleiter-Package PKG gefertigt werden. Das Interconnect Package 1000 kann gefertigt werden wie oben unter Bezugnahme auf 2A bis 2F erörtert wurde.
Die erste Halbleitervorrichtung 2000 kann auf der ersten Oberfläche 400a der ersten Region R1 der Umverteilungsschicht 400 angeordnet werden. Die erste Halbleitervorrichtung 2000 kann ein Halbleiterchip sein. Die erste Halbleitervorrichtung 2000 kann Kontakt-Pads 2005 aufweisen, deren Intervall und Größe (z.B. eine Planfläche) relativ klein sind. Zum Beispiel können die Kontakt-Pads 2005 der ersten Halbleitervorrichtung 2000 mit einem Intervall angeordnet werden, das in einem Bereich von etwa 50 µm bis etwa 200 µm liegt.
Erste Kontakte 651 können zwischen der ersten Halbleitervorrichtung 2000 und der Umverteilungsschicht 400 ausgebildet werden, so dass sie sowohl mit den Kontakt-Pads 2005 der ersten Halbleitervorrichtung 2000 als auch den ersten Umverteilungs-Pads 451 gekoppelt werden. Die ersten Kontakte 651 können Lötkugeln, -höcker und/oder -zylinder einschließen. Die ersten Kontakte 651 können mit einem Intervall angeordnet werden, das dem Intervall der Kontakt-Pads 2005 der ersten Halbleitervorrichtung 2000 und dem ersten Intervall P1 der ersten Umverteilungs-Pads 451 gleich oder ähnlich ist. Daher kann das erste Intervall P1 der ersten Umverteilungs-Pads 451 vom Intervall der Kontakt-Pads 2005 der ersten Halbleitervorrichtung 2000 bestimmt werden. Die erste Halbleitervorrichtung 2000 kann über die Umverteilungsschicht 400 elektrisch mit dem Halbleiterchip 100 und mit den leitenden Strukturen 250 verbunden werden. In dieser Beschreibung kann der Ausdruck „elektrisch verbunden/gekoppelt mit der Umverteilungsschicht 400“ folgendes bedeuten: „elektrisch verbunden/gekoppelt mit dem (den) Umverteilungsmuster(n) 415“. Der Ausdruck „elektrisch verbunden/gekoppelt mit dem Halbleiterchip 100“ kann folgendes bedeuten: „elektrisch verbunden/gekoppelt mit den Chip-Pads 105 des Halbleiterchips 100 und mit integrierten Schaltungen im Halbleiterchip 100“.
Die zweite Halbleitervorrichtung 3000 kann auf der ersten Oberfläche 400a der zweiten Region R2 der Umverteilungsschicht 400 angeordnet werden. Die zweite Halbleitervorrichtung 3000 kann ein Halbleiterchip sein. Die zweite Halbleitervorrichtung 3000 kann Kontakt-Pads 3005 aufweisen, deren Intervall und Größe (z.B. eine Planfläche) relativ klein sind. Zweite Kontakte 652 können zwischen der zweiten Halbleitervorrichtung 3000 und der Umverteilungsschicht 400 ausgebildet werden, so dass sie sowohl mit den Kontakt-Pads 3005 der zweiten Halbleitervorrichtung 3000 als auch den zweiten Umverteilungs-Pads 452 gekoppelt werden. Die zweiten Kontakte 652 können Lötkugeln, -höcker und/oder -zylinder einschließen. Das zweite Intervall P2 der zweiten Umverteilungs-Pads 452 kann von einem Intervall der Kontakt-Pads 3005 der zweiten Halbleitervorrichtung 3000 bestimmt werden. Das zweite Intervall P2 kann relativ klein sein. Zum Beispiel kann das zweite Intervall P2 in einem Bereich von etwa 50 µm bis etwa 200 µm liegen. Die zweite Halbleitervorrichtung 3000 kann über die Umverteilungsschicht 400 elektrisch mit dem Halbleiterchip 100 und mit den leitenden Strukturen 250 verbunden werden. Außerdem kann die zweite Halbleitervorrichtung 3000 über die Umverteilungsschicht 400 elektrisch mit der ersten Halbleitervorrichtung 2000 verbunden werden.
Die dritte Halbleitervorrichtung 4000 kann auf der ersten Oberfläche 400a der dritten Region R3 der Umverteilungsschicht 400 angeordnet werden. Die dritte Halbleitervorrichtung 4000 kann ein Halbleiter-Package sein. Zum Beispiel kann die dritte Halbleitervorrichtung 4000 ein Package-Substrat 4100, einen ersten Halbleiterchip 4200 und ein Vergussmassenelement 4300 aufweisen. Zum Beispiel kann der erste Halbleiterchip 4200 auf dem Package-Substrat 4100 angeordnet werden. In einem anderen Beispiel kann der erste Halbleiterchip 4200 mehrfach bereitgestellt werden. Das Vergussmassenelement 4300 kann auf dem Package-Substrat 4100 angeordnet werden, um den ersten Halbleiterchip 4200 zu verkapseln. Die Kontakt-Pads 4005 können auf einer unteren Oberfläche des Package-Substrats 4100 bereitgestellt werden. Die Kontakt-Pads 4005 der dritten Halbleitervorrichtung 4000 können mit einem relativ großen Intervall angeordnet werden.
Dritte Kontakte 653 können zwischen der dritten Halbleitervorrichtung 4000 und der Umverteilungsschicht 400 ausgebildet werden, so dass sie sowohl mit den Kontakt-Pads 4005 der dritten Halbleitervorrichtung 4000 als auch den dritten Umverteilungs-Pads 453 gekoppelt werden. Die dritten Kontakte 653 können Lötkugeln, -höcker und/oder -zylinder einschließen. Die dritten Kontakte 653 können mit einem Intervall angeordnet werden, das dem Intervall der Kontakt-Pads 4005 der dritten Halbleitervorrichtung 4000 und dem dritten Intervall P3 der dritten Umverteilungs-Pads 453 im Wesentlichen gleich ist. Das dritte Intervall P3 kann vom Intervall der Kontakt-Pads 4005 der dritten Halbleitervorrichtung 4000 bestimmt werden. Die dritte Halbleitervorrichtung 4000 kann über die Umverteilungsschicht 400 elektrisch mit dem Halbleiterchip 100 und mit den leitenden Strukturen 250 verbunden werden. Außerdem kann die dritte Halbleitervorrichtung 4000 über die Umverteilungsschicht 400 elektrisch mit der ersten Halbleitervorrichtung 2000 und/oder der zweiten Halbleitervorrichtung 3000 verbunden werden.
Die erste Halbleitervorrichtung 2000 kann von der zweiten und der dritten Halbleitervorrichtung 3000 und 4000 verschieden sein. Die dritte Halbleitervorrichtung 4000 kann von der zweiten Halbleitervorrichtung 3000 verschieden sein. Der Ausdruck „die Halbleitervorrichtungen 2000, 3000 und 4000 unterscheiden sich voneinander“ kann bedeuten „die Halbleitervorrichtungen 2000, 3000 und 4000 unterscheiden sich in Größe und/oder Funktion und/oder Speicherkapazität“. In dieser Beschreibung kann die Größe der Halbleitervorrichtungen 2000, 3000 und 4000 jeweils eine Höhe, eine Breite und eine Länge einschließen.
Ein Anwender kann Schwierigkeiten dabei haben, Intervalle und Größen der Kontakt-Pads 2005 der ersten Halbleitervorrichtung 2000, der Kontakt-Pads 3005 der zweiten Halbleitervorrichtung 3000 und der Kontakt-Pads 4005 der dritten Halbleitervorrichtung 4000 zu kontrollieren. In manchen Ausführungsformen sind die ersten bis dritten Umverteilungs-Pads 451, 452 und 453 durch die Umverteilungsschicht 400 mit den Chip-Pads 105 des Halbleiterchips 100 und/oder mit den leitenden Strukturen 250 gekoppelt, und daher können Intervalle und Anordnungen der Umverteilungs-Pads 451, 452 und 453 frei geändert werden, ohne durch Intervalle und Anordnungen der Chip-Pads 105 und der leitenden Strukturen 250 beschränkt zu sein. Auch wenn die Kontakt-Pads 2005, 3005 und 4005 der Halbleitervorrichtungen 2000, 3000 und 4000 jeweils unterschiedliche Intervalle aufweisen, können die Intervalle der ersten bis dritten Umverteilungs-Pads 451, 452 und 453 leicht als Reaktion auf den Unterschied im Intervall zwischen den Kontakt-Pads 2005, 3005 und 4005 angepasst werden.
Das Interconnect Package 1000 kann gemäß manchen Ausführungsformen so gestaltet werden, dass die Umverteilungs-Pads 451, 452 und 453 so ausgebildet werden, dass sie jeweils Intervalle P1, P2 und P3 aufweisen, die gemäß den Regionen R1, R2 und R3 der Umverteilungsschicht 400 voneinander verschieden sind. Das Interconnect Package 1000 kann verwendet werden, um eine elektrische Verbindung zwischen dem Halbleiterchip 100 und den Halbleitervorrichtungen 2000, 3000 und 4000 zu standardisieren und zu systematisieren. Wenn ein Anwender den Halbleiterchip 100 elektrisch mit einer bestimmten Halbleitervorrichtung verbinden möchte, kann das Interconnect Package 1000 für eine elektrische Verbindung mit der bestimmten Halbleitervorrichtung verwendet werden. Der Anwender kann die bestimmte Halbleitervorrichtung an die ihr entsprechende Region (z.B. eine der Regionen R1, R2 und R3) der Umverteilungsschicht 400 montieren wollen. Die entsprechende Region kann eine Region bedeuten, die mit Exemplaren der Umverteilungs-Pads 451, 452 und 453 versehen ist, wobei diese Exemplare ein Intervall und eine Anordnung aufweisen, die denen von Kontakt-Pads der bestimmten Halbleitervorrichtung entsprechen. Wenn beispielsweise eine elektrische Verbindung zwischen der ersten Halbleitervorrichtung 2000 und dem Halbleiterchip 100 erforderlich ist, dann kann die erste Halbleitervorrichtung 2000 auf der ersten Region R1 der Umverteilungsschicht 400 platziert werden, wobei diese Konfiguration eine Koppelung der ersten Halbleitervorrichtung 2000 mit den ersten Umverteilungs-Pads 451 leicht macht.
In manchen Ausführungsformen können die Kontakt-Pads 2005, 3005 und 4005 der Halbleitervorrichtungen 2000, 3000 und 4000 auf unteren Oberflächen der Halbleitervorrichtungen 2000, 3000 und 4000 bereitgestellt werden. Die unteren Oberflächen der Halbleitervorrichtungen 2000, 3000 und 4000 können der Umverteilungsschicht 400 zugewandt sein. Die Chip-Pads 105 des Halbleiterchips 100 können auf der Oberfläche 100a des Halbleiterchips 100 bereitgestellt werden, wobei die Oberfläche 100a der Umverteilungsschicht 400 zugewandt sein kann. Zum Beispiel können der Halbleiterchip 100 und die Halbleitervorrichtungen 2000, 3000 und 4000 über die Umverteilungsschicht 400 so miteinander verbunden werden, dass sie einander zugewandt sind. Ein elektrischer Pfad zwischen dem Halbleiterchip 100 und den Halbleitervorrichtungen 2000, 3000 und 4000 kann somit verkürzt werden. Das Halbleiter-Package PKG kann eine höhere Betriebsgeschwindigkeit bekommen.
Würde die Umverteilungsschicht 400 nicht bereitgestellt oder sich nicht bis auf das Verdrahtungssubstrat 200 erstreckten, müssten die Halbleitervorrichtungen 2000, 3000 und 4000 auf begrenzte Weise auf dem Halbleiterchip 100 angeordnet werden, z.B. nur in Regionen, die den Halbleiterchip 100 überlappen. Im Gegensatz dazu kann gemäß Ausführungsformen das Interconnect Package 1000 die Umverteilungsschicht 400 aufweisen, die sich bis auf die Oberfläche 200a des Verdrahtungssubstrats 200 erstreckt, z.B. entlang der ersten und der vierten Richtung D1 und D4 um den gesamten Außenumfang des Halbleiterchips 100. Daher müssen die Halbleitervorrichtungen 2000, 3000 und 4000 nicht auf begrenzte Weise nur auf dem Halbleiterchip 100 angeordnet werden, sondern können frei platziert werden.
Von oben betrachtet kann beispielsweise nur ein Abschnitt von jeder von der ersten und der dritten Halbleitervorrichtung 2000 und 4000 den Halbleiterchip 100 überlappen. Eine Plananordnung der Halbleitervorrichtungen 2000, 3000 und 4000 muss nicht auf die gezeigte beschränkt sein, sondern kann auf verschiedene Weise geändert werden. Die Halbleitervorrichtungen 2000, 3000 und 4000 können durch die Umverteilungsschicht 400 und die leitenden Strukturen 250 elektrisch mit einer externen Vorrichtung verbunden werden. Die Halbleitervorrichtungen 2000, 3000 und 4000 können ferner einen elektrischen Pfad aufweisen, der mit der externen Vorrichtung verbunden ist, aber nicht durch den Halbleiterchip 100 verläuft. Daher können die Halbleitervorrichtungen 2000, 3000 und 4000 einen elektrischen Pfad aufweisen, der frei gestaltet werden kann. Wenn der elektrische Pfad ein Leistungs-/Erdspannungsversorgungspfad ist, kann eine Beschränkung des elektrischen Pfades weiter verringert werden.
Die zweite Halbleitervorrichtung 3000 kann entlang der zweiten Richtung D2 eine Höhe aufweisen, die größer ist als die der ersten Halbleitervorrichtung 2000. Die dritte Halbleitervorrichtung 4000 kann entlang der zweiten Richtung D2 eine Höhe aufweisen, die größer ist als die der ersten und der zweiten Halbleitervorrichtung 2000 und 3000.
Die erste bis dritte Halbleitervorrichtung 2000, 3000 und 4000 können jeweils unterschiedliche Funktionen erfüllen. Zum Beispiel kann von der ersten bis dritten Halbleitervorrichtung 2000, 3000 und 4000 eine eine integrierte Energieverwaltungsschaltung einschließen, eine andere kann eine Funkfrequenzvorrichtung einschließen, und die letzte kann eine Fingerabdruckerfassungsvorrichtung einschließen.
Das Interconnect Package 1000 kann eine gute Kompatibilität aufweisen. Wie oben erörtert, weisen die Halbleitervorrichtungen 2000, 3000 und 4000 unterschiedliche Grö-ßen, Funktionen, Speicherkapazitäten und Intervalle der Kontakt-Pads 2005, 3005 und 4005 auf, aber das Interconnect Package 1000 kann mit den Halbleitervorrichtungen 2000, 3000 und 4000 gekoppelt werden.
In manchen Ausführungsformen können verschiedene Arten von Halbleitervorrichtungen als die erste bis dritte Halbleitervorrichtung 2000, 3000 und 4000 verwendet werden. Zum Beispiel kann die dritte Halbleitervorrichtung 4000 ein Halbleiterchip sein. In einem anderen Beispiel kann mindestens eine von der ersten und der zweiten Halbleitervorrichtung 2000 und 3000 ein Halbleiter-Package sein. In einem anderen Beispiel kann eine oder können mehrere von der ersten bis dritten Halbleitervorrichtung 2000, 3000 und 4000 ein Package-on-Package, ein Multichip-Package, in dem eine Mehrzahl von Chips gestapelt sind, oder ein System-in-Package sein. Die Umverteilungs-Pads 451, 452 und 453 können auf Basis von Arten der ersten bis dritten Halbleitervorrichtung 2000, 3000 und 4000 in Bezug auf Intervall und Art angepasst werden.
In manchen Ausführungsformen kann ferner eine Vergussmassenschicht 5000 auf der ersten Oberfläche 400a der Umverteilungsschicht 400 so ausgebildet werden, dass sie die erste bis dritte Halbleitervorrichtung 2000, 3000 und 4000 abdeckt. Die Vergussmassenschicht 5000 kann ein isolierendes Polymer, beispielsweise eine Vergussmasse auf Epoxidbasis, einschließen.
4 stellt eine Querschnittsansicht dar, die ein Package-Modul gemäß Ausführungsbeispielen zeigt. Beschreibungen, die eine Wiederholung des Obenstehenden sind, werden im Folgenden weggelassen.
Wie in 3A und 4 gezeigt ist, kann ein Package-Modul 1 ein Modulsubstrat 10 und das Halbleiter-Package PKG aufweisen. Als Modulsubstrat 10 kann eine PCB verwendet werden. Das Modulsubstrat 10 kann leitende Pads 15 auf einer oberen Oberfläche aufweisen. Die leitenden Pads 15 können mit einem relativ großen Intervall angeordnet sein. Daher kann es erforderlich sein, dass Anschlüsse, die mit den leitenden Pads 15 gekoppelt werden, mit einem relativ großen Intervall angeordnet werden.
Das Halbleiter-Package PKG kann auf dem Modulsubstrat 10 montiert werden. Das Halbleiter-Package PKG kann auf solche Weise auf dem Modulsubstrat 10 angeordnet werden, dass die Außenverbindungsanschlüsse 500 des Halbleiter-Package PKG an den leitenden Pads 15 ausgerichtet werden. Die Außenverbindungsanschlüsse 500 können mit dem vierten Intervall P4 angeordnet werden. Das vierte Intervall P4 kann einem Intervall der leitenden Pads 15 im Wesentlichen gleich oder ähnlich sein. Die Außenverbindungsanschlüsse 500 können mit den leitenden Pads 15 gekoppelt werden, und somit kann das Halbleiter-Package PKG elektrisch mit dem Modulsubstrat 10 gekoppelt werden. Der Ausdruck „elektrisch mit dem Modul 10 verbunden“ kann bedeuten: „elektrisch mit elektrischen Leitungen (nicht gezeigt) im Modulsubstrat 10 verbunden“.
5A bis 5C stellen Querschnittansichten dar, die einer Linie I-II von 1A entsprechen und die ein Verfahren zum Herstellen eines Interconnect Package gemäß Ausführungsbeispielen zeigen. Beschreibungen, die eine Wiederholung des Obenstehenden sind, werden im Folgenden weggelassen.
Wie in 1A und 5A gezeigt ist, können die Isoliermuster 410 und die Umverteilungsmuster 415 auf einem dritten Trägersubstrat 930 ausgebildet werden, wodurch eine vorläufige Umverteilungsschicht 401 gebildet wird. Eines der Isoliermuster 410 kann das dritte Trägersubstrat 930 bedecken. Die Umverteilungsmuster 415 können zwischen den Isoliermustern 410 angeordnet werden. Die Isoliermuster 410 und die Umverteilungsmuster 415 können durch Prozesse ausgebildet werden, die denen, die oben unter Bezugnahme auf 2E erörtert wurden, im Wesentlichen gleich sind. Leitende Pads 416 können auf der vorläufigen Umverteilungsschicht 401 ausgebildet und mit dem Umverteilungsmuster 415 gekoppelt werden.
Wie in 1A, 1B und 5B gezeigt ist, können der Halbleiterchip 100 und das Verdrahtungssubstrat 200 auf der vorläufigen Umverteilungsschicht 401 angeordnet werden. Der Halbleiterchip 100 kann die Chip-Pads 105 einschließen, und das Verdrahtungssubstrat 200 kann die leitenden Strukturen 250 einschließen. Der Halbleiterchip 100 kann auf solche Weise auf der vorläufigen Umverteilungsschicht 401 platziert werden, dass die Oberfläche 100a des Halbleiterchips 100 der vorläufigen Umverteilungsschicht 401 zugewandt sein kann. Bei Betrachtung von oben kann der Halbleiterchip 100 in einer zentralen Region der vorläufigen Umverteilungsschicht 401 angeordnet werden.
Erste leitende Interposer 461 können zwischen dem Halbleiterchip 100 und der vorläufigen Umverteilungsschicht 401 ausgebildet werden, wodurch sie mit den Chip-Pads 105 und den leitenden Pads 416 gekoppelt werden. Der Halbleiter-Chip 100 kann somit elektrisch mit den Umverteilungsmustern 415 verbunden werden. Die ersten leitenden Interposer 461 können Lötkugeln, -höcker und/oder -zylinder einschließen. Ein erstes Unterfüllungsmuster 310 kann in einer Lücke zwischen dem Halbleiterchip 100 und der vorläufigen Umverteilungsschicht 401 ausgebildet werden und die ersten leitenden Interposer 461 verkapseln.
Das Verdrahtungssubstrat 200 kann auf solche Weise auf der vorläufigen Umverteilungsschicht 401 platziert werden, dass die erste Oberfläche 200a des Verdrahtungssubstrats 200 der zweiten Oberfläche 400b der vorläufigen Umverteilungsschicht 401 zugewandt ist. Der Halbleiterchip 100 kann in dem Loch 290 des Verdrahtungssubstrats 200 bereitgestellt werden.
Zweite leitende Interposer 462 können zwischen dem Verdrahtungssubstrat 200 und der vorläufigen Umverteilungsschicht 401 ausgebildet werden, wodurch sie mit den leitenden Strukturen 250 und den leitenden Pads 416 gekoppelt werden. Die leitenden Strukturen 250 können somit elektrisch mit den Umverteilungsmustern 415 verbunden werden. Die zweiten leitenden Interposer 462 können Lötkugeln, Höcker und/oder Zylinder einschließen. Ein zweites Unterfüllungsmuster 320 kann ferner in einer Lücke zwischen dem Verdrahtungssubstrat 200 und der vorläufigen Umverteilungsschicht 401 ausgebildet werden und die zweiten leitenden Interposer 462 verkapseln. Das erste und das zweite Unterfüllungsmuster 310 und 320 können ein Isolierharz (z.B. ein Harz auf Epoxidbasis) einschließen.
Das Vergussmassemuster 300 kann auf dem Halbleiterchip 100 und dem Verdrahtungssubstrat 200 ausgebildet werden. Das Vergussmassemuster 300 kann eine Lücke zwischen dem Halbleiterchip 100 und dem Verdrahtungssubstrat 200 füllen. Außenverbindungsanschlüsse 500 können auf der zweiten Oberfläche 200b des Verdrahtungssubstrats 200 ausgebildet werden und dadurch mit den leitenden Strukturen 250 gekoppelt werden.
Wie in 1A, 1B und 5C gezeigt ist, können der Halbleiterchip 100, das Verdrahtungssubstrat 200, das Vergussmassemuster 300 und die vorläufige Umverteilungsschicht 401 auf solche Weise umgedreht werden, dass die Oberfläche 100a des Halbleiterchips 100 nach oben gewandt sein kann. Das dritte Trägersubstrat 930 kann entfernt werden, um die vorläufige Umverteilungsschicht 401 freizulegen.
Erste Umverteilungs-Pads 451, zweite Umverteilungs-Pads 452 und dritte Umverteilungs-Pads 453 können auf der freiliegenden vorläufigen Umverteilungsschicht 401 ausgebildet werden, wodurch die Umverteilungsschicht 400 fertiggestellt wird. Die Ausbildung und Anordnung der Umverteilungs-Pads 451, 452 und 453 können den oben erörterten im Wesentlichen gleich sein. Daher kann schließlich ein Interconnect Package 1001 fertiggestellt werden.
6 stellt eine Querschnittansicht dar, die einer Linie I-II von 1A entspricht und die ein Interconnect Package gemäß Ausführungsbeispielen zeigt. Beschreibungen, die eine Wiederholung des Obenstehenden sind, werden im Folgenden weggelassen.
Wie in 1A und 6 gezeigt ist, kann ein Interconnect Package 1002 den Halbleiterchip 100, das Verdrahtungssubstrat 200, das Vergussmassemuster 300, die Umverteilungsschicht 400 und eine untere Umverteilungsschicht 700 aufweisen. Der Halbleiterchip 100, das Verdrahtungssubstrat 200, das Vergussmassemuster 300 und die Umverteilungsschicht 400 können ausgebildet werden wie in dem Beispiel von 2A bis 2F oder 5A bis 5C erörtert.
Die untere Umverteilungsschicht 700 kann auf einer unteren Oberfläche des Vergussmassemusters 300 und auf unteren Oberflächen der leitenden Strukturen 250 ausgebildet werden. In manchen Ausführungsformen können untere Löcher in dem Vergussmassemuster 300 ausgebildet werden, um die leitenden Strukturen 250 freizulegen. Die unteren Löcher können beispielsweise die zweiten Pads 254 freilegen. Die untere Umverteilungsschicht 700 kann untere Isoliermuster 710 und untere Umverteilungsmuster 715 aufweisen. Die unteren Isoliermuster 710 können auf dem Vergussmassemuster 300 gestapelt werden. Jedes von den unteren Umverteilungsmustern 715 kann einen Leitungsabschnitt und einen Durchkontaktierungsabschnitt aufweisen. Die Leitungsabschnitte können auf Oberflächen der unteren Isoliermuster 710 bereitgestellt werden. Die Durchkontaktierungsabschnitte können durch die unteren Isoliermuster 710 hindurch gehen oder können in den unteren Löchern im Vergussmassemuster 300 bereitgestellt sein. Die unteren Umverteilungsmuster 715 können mit den leitenden Strukturen 250 gekoppelt werden. Die Außenverbindungsanschlüsse 500 können auf der unteren Umverteilungsschicht 700 ausgebildet werden, wodurch sie mit den unteren Umverteilungsmustern 715 gekoppelt werden.
Die Außenverbindungsanschlüsse 500 können mit einem vierten Intervall P4' angeordnet werden. Das vierte Intervall P4' kann von einem Intervall der zweiten Pads 254 der leitenden Strukturen 250 verschieden sein. Die Außenverbindungsanschlüsse 500 können anders angeordnet werden als die zweiten Pads 254 der leitenden Strukturen 250. Zum Beispiel müssen die Außenverbindungsanschlüsse 500 in der zweiten Richtung D2 nicht an den zweiten Pads 254 der leitenden Strukturen 250 ausgerichtet werden. In manchen Ausführungsformen kann die untere Umverteilungsschicht 700 bereitgestellt werden, um eine Anordnung der Außenverbindungsanschlüsse 500 freier gestalten zu können.
7A stellt eine Draufsicht dar, die ein Verdrahtungssubstrat gemäß Ausführungsbeispielen zeigt, wobei die Draufsicht der eines Interconnect Package entspricht. 7B stellt eine Querschnittansicht dar, die der entspricht, die entlang einer Linie I-II von 7A oder 1A genommen wird. Beschreibungen, die eine Wiederholung des Obenstehenden sind, werden im Folgenden weggelassen.
Wie in 1A, 7A und 7B gezeigt ist, kann ein Interconnect Package 1003 ein Verdrahtungssubstrat 201, den Halbleiterchip 100, die Umverteilungsschicht 400 und die Außenverbindungsanschlüsse 500 und das Vergussmassemuster 300 aufweisen. Wie in 7A gezeigt ist, kann das Verdrahtungssubstrat 201 eine tetragonale Form aufweisen. Das Verdrahtungssubstrat 201 kann mehrfach bereitgestellt werden. Bei Betrachtung von oben kann der Halbleiterchip 100 von der Mehrzahl von Verdrahtungssubstraten 201 umgeben sein. Der Halbleiterchip 100 kann von den Verdrahtungssubstraten 201 beabstandet sein. Jedes Verdrahtungssubstrat 201 kann die Basisschichten 210 und die leitenden Strukturen 250 aufweisen. Der Halbleiterchip 100, die Umverteilungsschicht 400, die Außenverbindungsanschlüsse 500 und das Vergussmassemuster 300 können ausgebildet werden wie in dem Beispiel von 2A bis 2F oder 5A bis 5C erörtert.
Alternativ dazu kann die untere Umverteilungsschicht 700 von 6 ferner auf einer unteren Oberfläche des Vergussmassemusters 300 ausgebildet werden. In diesem Fall können die Außenverbindungsanschlüsse 500 auf einer unteren Oberfläche der unteren Umverteilungsschicht 700 angeordnet werden.
8A bis 8D stellen Querschnittansichten dar, die einer Linie I-II von 1A entsprechen und die ein Verfahren zum Herstellen eines Interconnect Package gemäß Ausführungsbeispielen zeigen. Beschreibungen, die eine Wiederholung des Obenstehenden sind, werden im Folgenden weggelassen. Bei der Beschreibung von 8A bis 8D wird 8D gewählt, um eine obere Oberfläche, einen oberen Abschnitt;, eine untere Oberfläche und einen unteren Abschnitt zu definieren.
Wie in 1A und 8A gezeigt ist, kann ein vorläufiges Package 998 auf dem ersten Trägersubstrat 910 ausgebildet werden. Das vorläufige Package 998 kann leitende Strukturen 250' den Halbleiterchip 100 und das Vergussmassemuster 300 aufweisen. Das Verdrahtungssubstrat 200 von 2A muss nicht bereitgestellt werden. Anstelle des Verdrahtungssubstrats 200 kann ein Metallzylinder auf dem ersten Trägersubstrat 910 bereitgestellt werden, um die leitenden Strukturen 250' auszubilden. Die leitenden Strukturen 250' können Metallzylinder einschließen.
Das Vergussmassemuster 300 kann auf dem ersten Trägersubstrat 910 und dem Halbleiterchip 100 ausgebildet werden. Das Vergussmassemuster 300 kann Lücken zwischen den leitenden Strukturen 250' und zwischen dem Halbleiterchip 100 und den leitenden Strukturen 250' füllen. Das Vergussmassemuster 300 kann untere Oberflächen 250b der leitenden Strukturen 250' freilegen. Das zweite Trägersubstrat 920 kann auf dem vorläufigen Package 998 bereitgestellt werden und das Vergussmassemuster 300 und die leitenden Strukturen 250' bedecken.
Wie in 1A und 8B gezeigt ist, können das vorläufige Package 998 und das zweite Trägersubstrat 920 auf solche Weise umgedreht werden, dass die Oberfläche 100a des Halbleiterchips 100 nach oben gewandt sein kann. Das erste Trägersubstrat 910 kann entfernt werden, um die Oberfläche 100a des Halbleiterchips 100 freizulegen.
Wie in 1A und 8C gezeigt ist, kann die Umverteilungsschicht 400 auf einer freigelegten oberen Oberfläche des vorläufigen Package 998 ausgebildet werden. Die Umverteilungsschicht 400 kann die Oberfläche 100a des Halbleiterchips 100, der leitenden Strukturen 250' und des Vergussmassemuster 300 bedecken. Das Ausbilden der Umverteilungsschicht 400 kann im Wesentlichen dem gleichen, was unter Bezugnahme auf 2E erörtert wurde. Die Umverteilungsschicht 400 kann Isoliermuster 410, Umverteilungsmuster 415 und erste bis dritte Umverteilungs-Pads 451, 452 und 453 aufweisen. Das zweite Trägersubstrat 920 kann entfernt werden, um das Vergussmassemuster 300 und die untere Oberfläche 250b der leitenden Strukturen 250' freizulegen.
Wie in 1A und 8D gezeigt ist, können die Außenverbindungsanschlüsse 500 auf einer unteren Oberfläche des vorläufigen Package 999 ausgebildet werden, so dass sie mit den leitenden Strukturen 250' gekoppelt werden. Zum Beispiel können die Außenverbindungsanschlüsse 500 auf den unteren Oberflächen der leitenden Strukturen 250' ausgebildet werden. Daher kann schließlich ein Interconnect Package 1004 fertiggestellt werden. Das Interconnect Package 1004 kann als Fan-out Panel Level Package gefertigt werden.
Alternativ dazu kann die untere Umverteilungsschicht 700 von 6 ferner auf einer unteren Oberfläche des Vergussmassemusters 300 ausgebildet werden. In diesem Fall können die Außenverbindungsanschlüsse 500 auf einer unteren Oberfläche der unteren Umverteilungsschicht 700 angeordnet werden. Die Außenverbindungsanschlüsse 500 können ein anderes Intervall oder eine andere Anordnung aufweisen als die leitenden Strukturen 250'.
9A bis 9C stellen Querschnittansichten dar, die einer Linie I-II von 1A entsprechen und die ein Verfahren zum Herstellen eines Interconnect Package gemäß Ausführungsbeispielen zeigen. Beschreibungen, die eine Wiederholung des Obenstehenden sind, werden im Folgenden weggelassen. Bei der Beschreibung von 9A bis 9C, wird 9C gewählt, um eine obere Oberfläche, einen oberen Abschnitt;, eine untere Oberfläche und einen unteren Abschnitt zu definieren.
Wie in 1A und 9A gezeigt ist, können die Isoliermuster 410 und die Umverteilungsmuster 415 auf dem dritten Trägersubstrat 930 ausgebildet werden, wodurch die vorläufige Umverteilungsschicht 401 ausgebildet werden kann. Die leitenden Pads 416 können auf der vorläufigen Umverteilungsschicht 401 ausgebildet werden. Die vorläufige Umverteilungsschicht 401 kann durch Durchführen von Prozessen ausgebildet werden, die denen, die oben unter Bezugnahme auf 5A erörtert wurden, im Wesentlichen gleich sind. Die leitenden Pads 416 können auf der vorläufigen Umverteilungsschicht 401 ausgebildet werden, wodurch sie mit den Umverteilungsmustern 415 gekoppelt werden.
Wie in 1A und 9B gezeigt ist, können der Halbleiterchip 100, die leitenden Strukturen 250', das Vergussmassemuster 300 und die Außenverbindungsanschlüsse 500 auf der vorläufigen Umverteilungsschicht 401 ausgebildet werden. Der Halbleiterchip 100 kann auf solche Weise auf der vorläufigen Umverteilungsschicht 401 platziert werden, dass die Oberfläche 100a des Halbleiterchips 100 der vorläufigen Umverteilungsschicht 401 zugewandt sein kann. Bei Betrachtung von oben kann der Halbleiterchip 100 in einer zentralen Region der vorläufigen Umverteilungsschicht 401 angeordnet werden. Erste leitende Interposer 461 können zwischen dem Halbleiterchip 100 und der vorläufigen Umverteilungsschicht 401 ausgebildet werden, wodurch sie mit den Chip-Pads 105 des Halbleiterchips 100 und auch mit den leitenden Pads 416 gekoppelt werden.
Metallzylinder können auf der vorläufigen Umverteilungsschicht 401 angeordnet werden, und durch diesen Schritt können leitende Strukturen 250' ausgebildet werden. Zweite leitende Interposer 462 können zwischen den leitenden Strukturen 250' und der vorläufigen Umverteilungsschicht 401 ausgebildet werden, wodurch sie mit den leitenden Strukturen 250' und den leitenden Pads 416 gekoppelt werden.
Das Vergussmassemuster 300 kann auf der vorläufigen Umverteilungsschicht 401 ausgebildet werden und den Halbleiterchip 100 bedecken. Das Vergussmassemuster 300 kann Seitenflächen der leitenden Strukturen 250' bedecken und untere Oberflächen 250b der leitenden Strukturen 250' freilegen. Die Außenverbindungsanschlüsse 500 können auf den freiliegenden leitenden Strukturen 250' ausgebildet werden, wodurch sie mit den leitenden Strukturen 250' gekoppelt werden.
Wie in 1A und 9C gezeigt ist, können der Halbleiterchip 100, das Vergussmassemuster 300 und die vorläufige Umverteilungsschicht 401 auf solche Weise umgedreht werden, dass die Oberfläche 100a des Halbleiterchips 100 nach oben gewandt sein kann. Das dritte Trägersubstrat 930 kann entfernt werden, um die vorläufige Umverteilungsschicht 401 freizulegen. Erste Umverteilungs-Pads 451, zweite Umverteilungs-Pads 452 und dritte Umverteilungs-Pads 453 können auf der freiliegenden vorläufigen Umverteilungsschicht 401 ausgebildet werden, und mit diesem Schritt kann eine Umverteilungsschicht 400 fertiggestellt werden. Die Ausbildung und Anordnung der Umverteilungs-Pads 451, 452 und 453 können den oben erörterten im Wesentlichen gleich sein. Daher kann schließlich ein Interconnect Package 1005 fertiggestellt werden.
Alternativ dazu kann die untere Umverteilungsschicht 700 von 6 ferner auf einer unteren Oberfläche des Vergussmassemusters 300 ausgebildet werden. In diesem Fall können die Außenverbindungsanschlüsse 500 auf einer unteren Oberfläche der unteren Umverteilungsschicht 700 angeordnet werden.
Wie in 3A und 3B gezeigt ist, kann das Halbleiter-Package PKG das Interconnect Package 1000, die erste Halbleitervorrichtung 2000, die zweite Halbleitervorrichtung 3000, die dritte Halbleitervorrichtung 4000 und die Vergussmassenschicht 5000 aufweisen. Das Interconnect Package 1000 kann hergestellt werden wie oben unter Bezugnahme auf 2A bis 2F erörtert wurde. Anders als gezeigt können das Interconnect Package 1001, das hergestellt wird wie in 5A bis 5C erörtert, das Interconnect Package 1002 von 6, das Interconnect Package 1003 von 7A und 7B, das Interconnect Package 1004, das hergestellt wird wie in 8A bis 8D erörtert, oder das Interconnect Package 1005 von 9A bis 9C verwendet werden, um die erste bis dritte Halbleitervorrichtung 2000, 3000 und 4000 auf eines der Interconnect Packages 1001, 1002, 1003, 1004 und 1005 zu montieren. Somit kann das Interconnect Package PKG gefertigt werden.
Gemäß Ausführungsformen können ein Halbleiter-Package mit einer verbesserten Zuverlässigkeit und Haltbarkeit und ein Herstellungsverfahren dafür angegeben werden. Das heißt, ein Interconnect Package kann eine Umverteilungsschicht, einen Halbleiterchip, eine leitende Struktur und ein Vergussmassemuster aufweisen. Das Interconnect Package kann eine gute Kompatibilität aufweisen. Auch wenn Halbleitervorrichtungen in ihrer Größe, Funktion, dem Intervall ihrer Kontakt-Pads und ihrer Speicherkapazität verschieden sind, kann das Interconnect Package an die Halbleitervorrichtungen gekoppelt werden. Das Interconnect Package kann die Umverteilungsschicht aufweisen, und die Halbleitervorrichtungen können montiert werden, ohne durch die Breite und Länge des Halbleiterchips beschränkt zu werden. Es kann möglich sein, einen elektrischen Pfad der Halbleitervorrichtungen freier zu gestalten.
Das Interconnect Package kann verwendet werden, um eine elektrische Verbindung zwischen den Halbleitervorrichtungen und dem Halbleiterchip zu standardisieren und zu systematisieren. Ein Halbleiter-Package kann eine kompakte Größe erhalten.
Hierin wurden Ausführungsbeispiele offenbart, und auch wenn spezifische Ausdrücke verwendet wurden, werden sie nur in einem allgemeinen und beschreibenden Sinne gebraucht und gemeint und nicht zum Zwecke der Beschränkung. Wie der Durchschnittsfachmann auf dem Gebiet der vorliegenden Patentanmeldung wissen wird, können in manchen Fällen Merkmale, Kennzeichen und/oder Elemente, die in Verbindung mit einer bestimmten Ausführungsform beschrieben werden, allein oder in Kombination mit Merkmalen, Kennzeichen und/oder Elementen verwendet werden, die in Verbindung mit anderen Ausführungsformen beschrieben werden, wenn nicht ausdrücklich etwas anderes angegeben ist. Demgemäß wird der Fachmann erkennen, dass verschiedene Änderungen an Form und an Einzelheiten vorgenommen werden können, ohne vom Gedanken und Bereich der vorliegenden Erfindung abzuweichen, wie sie in den folgenden Ansprüchen ausführt sind.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 1020180014810 [0001]

Claims

Halbleiter-Package, aufweisend: eine Umverteilungsschicht mit einer ersten Oberfläche und einer zweiten Oberfläche, die einander entgegengesetzt sind, wobei die Umverteilungsschicht eine Mehrzahl erster Umverteilungs-Pads auf der ersten Oberfläche aufweist; einen Halbleiterchip auf der zweiten Oberfläche der Umverteilungsschicht, wobei eine aktive Oberfläche des Halbleiterchips der Umverteilungsschicht zugewandt ist; eine Mehrzahl leitender Strukturen auf der zweiten Oberfläche der Umverteilungsschicht, wobei die Mehrzahl leitender Strukturen vom Halbleiterchip beabstandet sind; und eine Mehrzahl von Außenverbindungsanschlüssen auf den und gekoppelt mit den leitenden Strukturen, wobei die Mehrzahl erster Umverteilungs-Pads einen Abstand aufweisen, der kleiner ist als ein Abstand der Mehrzahl von Außenverbindungsanschlüssen.
Package nach Anspruch 1, wobei der Halbleiterchip einen programmierbaren Chip einschließt.
Package nach Anspruch 1, wobei die Umverteilungsschicht ferner eine Mehrzahl zweiter Umverteilungs-Pads auf ihrer ersten Oberfläche aufweist, wobei die Mehrzahl zweiter Umverteilungs-Pads einen Abstand aufweisen, der anders ist als der Abstand der Mehrzahl erster Umverteilungs-Pads.
Package nach Anspruch 1, wobei von oben betrachtet mindestens eines von der Mehrzahl erster Umverteilungs-Pads vom Halbleiterchip beabstandet ist.
Package nach Anspruch 1, ferner eine erste Halbleitervorrichtung auf der ersten Oberfläche der Umverteilungsschicht aufweisend, wobei die erste Halbleitervorrichtung mit der Mehrzahl erster Umverteilungs-Pads gekoppelt ist.
Package nach Anspruch 1, wobei zumindest manche von der Mehrzahl erster Umverteilungs-Pads durch die Umverteilungsschicht und die leitenden Strukturen mit den Außenverbindungsanschlüssen gekoppelt sind.
Package nach Anspruch 1, ferner eine Mehrzahl von Basisschichten auf der Umverteilungsschicht aufweisend, wobei ein Loch durch die Mehrzahl von Basisschichten hindurch geht und der Halbleiterchip innerhalb des Loches liegt.
Package nach Anspruch 7, wobei mindestens eine der leitenden Strukturen aufweist: ein erstes Pad auf der obersten von der Mehrzahl von Basisschichten; ein Leitungsmuster zwischen zwei Basisschichten von der Mehrzahl von Basisschichten; jeweils eine Durchkontaktierung, die durch jede von der Mehrzahl von Basisschichten hindurch geht, wobei die Durchkontaktierung mit dem Leitungsmuster gekoppelt ist; und ein zweites Pad auf einer untersten von der Mehrzahl von Basisschichten, wobei das zweite Pad in Bezug auf das erste Pad horizontal versetzt ist.
Halbleiter-Package, aufweisend: eine Umverteilungsschicht, die eine erste Oberfläche und eine zweite Oberfläche, die einander entgegengesetzt sind, aufweist; einen Halbleiterchip auf der zweiten Oberfläche der Umverteilungsschicht, wobei der Halbleiterchip ein Chip-Pad aufweist, das der Umverteilungsschicht zugewandt ist; eine Mehrzahl leitender Strukturen auf der zweiten Oberfläche der Umverteilungsschicht und beabstandet vom Halbleiterchip; und eine erste Halbleitervorrichtung auf der ersten Oberfläche der Umverteilungsschicht, wobei die erste Halbleitervorrichtung ein Kontakt-Pad aufweist, das der Umverteilungsschicht zugewandt ist;
Package nach Anspruch 9, ferner eine zweite Halbleitervorrichtung auf der ersten Oberfläche der Umverteilungsschicht aufweisend, wobei die zweite Halbleitervorrichtung eine Höhe aufweist, die von der Höhe der ersten Halbleitervorrichtung verschieden ist.
Package nach Anspruch 9, wobei von oben betrachtet mindestens ein Abschnitt der ersten Halbleitervorrichtung den Halbleiterchip nicht überlappt.
Package nach Anspruch 9, wobei die erste Halbleitervorrichtung ferner aufweist: ein Package-Substrat; einen ersten Halbleiterchip auf dem Package-Substrat; und ein Vergussmassenelement auf dem Package-Substrat, das den ersten Halbleiterchip bedeckt.