[go: up one dir, main page]

DE102005046737A1 - Bauteil mit Chip-Durchkontakten - Google Patents

Bauteil mit Chip-Durchkontakten Download PDF

Info

Publication number
DE102005046737A1
DE102005046737A1 DE102005046737A DE102005046737A DE102005046737A1 DE 102005046737 A1 DE102005046737 A1 DE 102005046737A1 DE 102005046737 A DE102005046737 A DE 102005046737A DE 102005046737 A DE102005046737 A DE 102005046737A DE 102005046737 A1 DE102005046737 A1 DE 102005046737A1
Authority
DE
Germany
Prior art keywords
chip
rewiring
area
semiconductor
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005046737A
Other languages
English (en)
Other versions
DE102005046737B4 (de
Inventor
Jochen Dangelmaier
Horst Dr. Theuss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005046737A priority Critical patent/DE102005046737B4/de
Priority to US11/536,336 priority patent/US7786577B2/en
Publication of DE102005046737A1 publication Critical patent/DE102005046737A1/de
Application granted granted Critical
Publication of DE102005046737B4 publication Critical patent/DE102005046737B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10P72/74
    • H10W20/49
    • H10W70/09
    • H10W70/093
    • H10W70/614
    • H10W72/0198
    • H10W90/00
    • H10P72/7424
    • H10W20/20
    • H10W70/60
    • H10W72/241
    • H10W72/9413
    • H10W72/944
    • H10W74/019
    • H10W74/142
    • H10W90/722
    • H10W90/724

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Zur Herstellung von elektronischen Bauteilen (1) wird ein Nutzen vorgesehen. Die Bauteile haben einen im Wesentlichen flächigen Halbleiterchip (3) mit Chip-Durchkontakten (29, 30, 29', 30'), die mit elektrisch leitendem Material versehen sind. Ein Umverdrahtungsbereich (4, 5) gliedert sich in eine Isolierschicht (8, 9) sowie in eine darin angeordnete erste Umverdrehung (6, 7), wobei die Umverdrahtung seitlich über den Seitenrand des flächigen Halbleiterchips (3, 3') hinaus ragt. Die Umverdrahtung (6, 7) hat Außenkontakte (26, 26') für elektrische Verbindungen nach außen. Der Nutzen stellt eine Füllschicht (2, 2') aus Kunststoff bereit, die den Halbleiterchip (3) in einem Seitenbereich zwischen der Chipvorderseite (31) und der Chiprückseite (32) umhüllt und die mit dem Umverdrahtungsbereich (4, 5) in Verbindung steht.

Description

  • Die Erfindung betrifft Nutzen zur Herstellung von elektronischen Bauteilen, wobei der Nutzen Bauteilbereiche aufweist, aus denen je ein Bauteil heraustrennbar ist.
  • Die Erfindung betrifft weiterhin Bauteile, die aus einem solchen Nutzen hergestellt sind, sowie Verfahren zur Herstellung von solchen Nutzen und Bauteilen.
  • Ein Verfahren zur Herstellung solcher Nutzen und Bauteile ist in der DE 103 205 79 A1 , in der DE 101 270 09 A1 und in der DE 101 480 43 A1 offenbart. Die damit hergestellten Bauteile sind nicht für alle Anwendungsformen brauchbar.
  • Bauteile mit Umverdrahtungen sind in der US 2002/0074637 A1, in der US 2004/0121521 A1, in der US 2002/0130404 A1, in der US 2002/0042164 A1 und in der US 2002/0003303 A1 offenbart.
  • Die DE 101 480 43 A1 zeigt ein Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kunststoffgehäuse und Komponenten eines Systemträgers. Dazu wird ein Nutzen mit höhenstrukturierten Inseln vorgesehen, bei dem in Bauteilpositionen jeweils ein Halbleiterchip auf Chipinseln angeordnet ist.
  • Die DE 101 270 09 A1 betrifft ein Kunststoffgehäuse mit mehreren Halbleiterchips sowie eine Umverdrahtungsplatte, auf der die Halbleiterchips angeordnet sind. Unter Verwendung der Umverdrahtungsplatte und einer Spritzgussform wird ein Kunststoffgehäuse für mehrere elektronische Bauteile ermöglicht.
  • In der DE 103 20 579 A1 wird ein Nutzen mit mehreren elektronischen Bauteilen gezeigt, die einen Stapel aus zwei Halbleiterchips aufweisen, wobei in einem Randbereich des einen Halbleiterchips Durchkontakte zu einer Umverdrahtungslage vorgesehen sind.
  • Die US 2002/0074637 A1 zeigt eine gestapelte Flip-Chip-Anordnung mit seitlichen Umverdrahtungen.
  • Die US 2004/0121521 A1 zeigt Umverdrahtungsleitungen von der aktiven Oberfläche eines Halbleitersubstrats zu dessen Rückseite. Das Halbleitersubstrat hat Durchkontakte mit leitendem Material.
  • Die Erfindung geht von der Aufgabe aus, die bekannten Bauteile und Verfahren zu deren Herstellung so zu verbessern, dass eine fehlerarme Herstellung von hoch integrierten Schaltungen ermöglicht wird, die sich auch unter beengten Platzverhältnissen einsetzen lassen.
  • Diese Aufgabe wird durch die Gegenstände der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den jeweiligen abhängigen Patentansprüchen.
  • Ein erfindungsgemäßer Nutzen zur Herstellung von elektronischen Bauteilen weist Bauteilbereiche auf, aus denen je ein Bauteil heraustrennbar ist. D.h. die elektronischen Bauteile werden in einem parallelisierten Batch-Prozess hergestellt, um Herstellungsaufwand zu minimieren.
  • Diese Bauteile sind insbesondere zur Befestigung auf einem Substrat vorgesehen. Man kann die Bauteile aber auch mit anderen elektronischen Komponenten wie Flip-Chips, Wirebond-Chips, SMD-Bauteile, diskrete oder passive Komponenten sowie mit fertig prozessierten Gehäusen verschiedener Form und Funktionalität sowie in elektrische als auch in materielle Verbindung bringen.
  • Die Bauteilbereiche des Nutzens weisen je einen Halbleiterchip und wenigstens einen Umverdrahtungsbereich auf. Der Halbleiterchip hat eine Chipvorderseite mit aktiven Schaltungsstrukturen – beispielsweise Analog- oder Digital-Schaltungen –, eine Chiprückseite und einen oder mehrere Chip-Durchkontakte. Die Chip-Durchkontakte erstrecken sich zwischen der Chiprückseite und der Chipvorderseite und sind mit elektrisch leitendem Material – wie Kupfer, Aluminium, Wolfram, Zinn, Gold oder eine Legierung mit diesen Materialien – versehen. Sie können auch komplett mit einem solchen Material aufgefüllt sein. Der Umverdrahtungsbereich kann an der Chiprückseite vorgesehen sein. Alternativ dazu kann der Umverdrahtungsbereich auf der Chipvorderseite vorgesehen sein. Bei einem Bauteil mit sehr hoher Packungsdichte können auch mehrere Umverdrahtungsbereiche vorgesehen sein, beispielsweise auf der Chipvorderseite und auf der Chiprückseite. Der Umverdrahtungsbereich gliedert sich in wenigstens eine Isolierschicht sowie in eine darin angeordnete Umverdrahtung und weist Außenkontakte für elektrische Verbindungen mit dem Substrat oder mit anderen elektronischen Bauteilen auf. Als Verbindungselemente können dabei Lotkugeln, wie sie in einem Ball-Grid-Array-Gehäuse eingesetzt werden. Die Verbindungselemente können aber auch in Form flacher lötbarer Strukturen ausgebildet sein, wie es in einem so genannten Land-Grid-Array-Gehäuse der Fall ist. Verwendung von Verbindungselementen der letzteren Art ist insbesondere bei starker räumlicher Einschränkung vorteilhaft.
  • Die Umverdrahtung weist horizontale Leiterbahnbereiche und wenigstens einen Durchkontakt auf, wobei die horizontalen Leiterbahnbereiche gesputtertes oder galvanisch aufgewachsenes Kupfer oder Aluminium, Gold, Zinn oder eine Legierung mit diesen Materialien aufweisen. Diese Materialien lassen sich leicht aufbringen und strukturieren und besitzen eine hohe elektrische Leitfähigkeit.
  • Dabei kontaktiert die Umverdrahtung einen oder mehrere Chip-Durchkontakte, so dass über einen Außenkontakt auf einer Seite vom Halbleiterchip beide Seiten des Halbleiterchips kon taktiert werden können. Dadurch wird eine flexible Anschlussgestaltung ermöglicht. Außerdem kann der sich im Bauteil befindende Halbleiterchip direkt über die Außenkontakte auf Funktionstüchtigkeit getestet werden, ohne dabei die elektrischen Kontakte des Halbleiterchips durch Berührung mit einer Nadelkarte zu schädigen. Ein Ausbeuteverlust, verbunden mit Einbau eines defekten Halbleiterchips in einen Modul, kann dadurch vermieden werden.
  • Zwischen der Umverdrahtung und dem Halbleiterchip können optional solche Kontaktierungselemente wie Lotbälle oder Kontakthöcker vorgesehen werden. Diese Kontaktierungselemente können zur Reduzierung von zwischen dem Halbleiterchip und der Umverdrahtung auftretenden thermomechanischen Spannungen von Vorteil sein.
  • Des Weiteren weist der Nutzen eine Füllschicht auf, die mit dem Umverdrahtungsbereich in Verbindung steht und den Halbleiterchip in einem Seitenbereich zwischen der Chipvorderseite und der Chiprückseite umhüllt. Beim Heraustrennen des Bauteils aus dem Nutzen durch Sägen verbleibt die Füllschicht als seitlicher Schutz des Halbleiterchips um den Halbleiterchip herum zwischen den oberen und unteren Umverdrahtungsbereichen. Dabei weisen die Seitenflächen der Schutzschicht Sägespuren, die beim Heraustrennen der Bauteile aus dem Nutzen durch Sägen entstanden sind. Dadurch ergibt sich ein indirekter Hinweis, ob das erfindungsgemäße Verfahren zur Herstellung des Bauteils verwendet wurde.
  • Einer oder mehrere der Außenkontakte können derart gestaltet sein, dass sie wenigstens teilweise seitlich über den Rand der Chipvorderseite bzw. Chiprückseite hinaus ragen. Dies ist vorteilhaft vor allem um die so genannte Fan-Out-Struktur zu realisieren. Bei Fan-Out-Strukturen sind Abstände zwischen den Außenkontakten größer im Vergleich zu den Abständen zwischen den Kontakten auf der Chipvorderseite des Halbleiter chips. Dadurch werden bessere Außenkontaktierungsmöglichkeiten für das elektronische Bauteil geschaffen.
  • Die Außenkontakte weisen eine zusätzliche Kupfer-Zinn- oder Nickel-Gold-Oberflächenbeschichtung auf. Alternativ können die Außenkontakte Gold- oder Zinn-Beschichtung aufweisen. Optional können die Außenkontakte mit einer zusätzlichen organischen Schicht versehen sein. Diese organische Schicht oder die so genannte Organic Surface Protection – abgekürzt OSP – schützt die Oberflächenbeschichtung der Außenkontakte vor Oxidation ohne dabei die Bearbeitbarkeit der Kontakte zu beeinträchtigen. Denn die organische Schicht verflüchtigt sich mit einer durch Löten oder Bonden verursachte Temperaturerhöhung an Außenkontakten, wodurch die zu lötende bzw. zu bondende Oberfläche der Außenkontakte frei gelegt wird.
  • Einzelne elektronische Bauteilbereiche sind erfindungsgemäß aus dem Nutzen durch Sägen heraustrennbar, so dass diese Bauteilbereiche die erfindungsgemäßen Bauteile mit Durchkontakten und mit Umverdrahtungen ergeben. Es können mehrere von solchen mit den Umverdrahtungbereichen versehenen Halbleiterchips auch zusammen mit anderen elektronischen Komponenten nach dem so genannten System-in-Package-Prinzip in ein Gehäuse zusammengefasst werden. Sie können aber auch als fertige Bauteilgehäuse aufeinander gestapelt werden, mit anderen externen Bauteilen bestückt oder in einen Halbleitermodul eingesetzt werden.
  • Die Umverdrahtungsbereiche, die sich auf der Chipvorderseite bzw. auf der Chiprückseite befinden, können ihrerseits als Substrate zur Bestückung eines oder mehrerer weiterer Gehäuse oder Halbleiterchips dienen. Dadurch ergibt sich eine große Flexibilität insbesondere bei Stapelung von Halbleitergehäusen sowie bei Aufbau von Halbleitermodulen mit einzelnen Halbleitergehäusen, mit Einzelhalbleiterbauelementen und/oder mit passiven elektrischen Komponenten.
  • Das erfindungsgemäße Verfahren zur Herstellung des erfindungsgemäßen Nutzens mit einer Vielzahl von Bauteilbereichen weist die folgenden Schritte auf.
  • In einem ersten Schritt wird ein mit Halbleiterchips bestücktes Trägersubstrat bereitgestellt, wobei die Halbleiterchips je eine Chipvorderseite mit aktiven Schaltungsstrukturen, eine Chiprückseite und einen oder mehrere Chip-Durchkontakte aufweisen, die sich zwischen der Chiprückseite und der Chipvorderseite erstrecken und die mit elektrisch leitendem Material versehen bzw. aufgefüllt sind, und mittels eines Klebers, dessen Klebekraft sich bei Erwärmung verringert, mit dem Trägersubstrat fixiert sind. Dabei können die Halbleiterchips mit ihrer Chipvorderseite auf dem Trägersubstrat geklebt sein. Alternativ dazu können die Halbleiterchips mit der Chiprückseite auf dem Trägersubstrat geklebt sein. Die wesentlichen Schritte des Verfahrens würden sich dadurch nicht ändern.
  • Durch Verwendung der thermisch aktiven Klebeschicht wird ermöglicht, dass das Substrat unter Erwärmung der Klebeschicht in einem späteren Prozessschritt leicht von dem Nutzen entfernt wird, ohne dabei den Nutzen und die im Nutzen eingebetteten Halbleiterchips einer mechanischen Belastung auszusetzen.
  • In einem zweiten Schritt wird der Raum zwischen den Halbleiterchips mit einer Füllschicht – vorzugsweise in einem so genannten Folienmold-Verfahren – aufgefüllt. Bei diesem Verfahren wird ein unmittelbarer mechanischer Kontakt zwischen den Halbleiterchips und dem Moldverkzeug durch Verwendung einer Kunststofffolie vermieden. Diese Kunststofffolie wird auf der Innenfläche des Moldwerkzeugs gelegt und sorgt einerseits dafür, die Halbleiterchips von oben abzudichten, damit die Füllschicht nicht auf die Obere Fläche von Halbleiterchips gelangt. Andererseits sorgt die Kunststofffolie dafür, dass das Moldwerkzeug die Halbleitrchips nicht beschädigt.
  • Nach dem Molden werden auf der oberen Fläche von Halbleiterchips, was der Chiprückseite entspricht, falls die Halbleiterchips mit der Chipvorderseite auf dem mit der Klebeschicht versehenen Substrat aufgelegt sind, und auf der mit der Chip-Oberfläche bündig abschließenden oberen Fläche der Kunststoffmasse Umverdrahtungsbereiche mit einzelnen Schichten der Umverdrahtungen, Durchkontakten und Isolierschichten im so genannten Build-Up-Verfahren Schicht für Schicht in Dünnschichttechnik aufgebaut. Die Dünnschichttechnik erlaubt eine vielfältige Gestaltung der Umverdrahtungsbereiche, auch wenn dabei die Außenkontakte über die Konturen des Halbleiterchips hinausragen.
  • Üblicherweise werden dabei als Isolierschichten fotosensitive Schichten verwendet, die im so genannten Spin-Coating aufgetragen und photolithographisch strukturiert werden. Die Leiterbahnbereiche werden durch Sputtern oder durch Aufdampfen abgeschieden. Alternativ können die Leiterbahnbereiche galvanisch auf einer gesputterten Zwischenschicht aufgewachsen werden. Danach werden sie ätztechnisch strukturiert. Bei diesen Aufbautechniken bleibt die Beschaffenheit der Umverdrahtung weitgehend planar, wodurch Weiterverarbeitbarkeit der Umvedrahtung sowie ihre Bestückung durch weitere elektronische Elemente erleichtert wird.
  • In der einfachsten Ausführungsform der Umverdrahtung können die Bestückungskontakte direkt auf der Chiprückseite angebracht werden, beispielsweise durch eine zunächst ganzflächige Rückseitenmetallisierung mit nachfolgender Photostrukturierung an einem Halbleiterwafer. In dieser Ausführungsform kann für Stapelung nur die Fläche des Halbleiterchips genutzt werden und kann auch kein Fan-Out realisiert werden. Vorteilhafter weise entfällt allerdings die sonst im Umverdrahtungsbereich vorgesehenen eine oder mehrere Isolierschichten.
  • In einem weiteren Schritt werden die Außenkontakte der Umverdrahtungsbreich mit einer lötbaren Oberfläche versehen. Optional können die Außenkontakte mit einer zusätzlichen organischen Schutzbeschichtung bedeckt werden.
  • In einem letzten Schritt werden die Chipvorderseiten durch Erwärmung des Trägersubstrats zur weiteren Bearbeitung freigelegt, nach dem der Gesamtaufbau in einer Handhabungsvorrichtung umgedreht worden ist.
  • In einem optionalen weiteren Schritt werden die Chipvorderseiten mit einem weiteren Umverdrahtungsbereich versehen. Da der Aufbau dieses weiteren Umverdrahtungsbereichs im Wesentlichen dem Aufbau des ersten Umverdrahtungsbereichs entspricht, wird darauf nicht näher eingegangen.
  • Zur Herstellung eines erfindungsgemäßen Bauteils werden zuerst die oben beschriebenen Prozessschritte zur Herstellung des erfindungsgemäßen Nutzens ausgeführt. In einem zusätzlichen Prozessschritt werden die Bauteile aus den vorgesehenen Bereichen des Nutzens herausgetrennt. Das Heraustrennen der Bauteile wird vorzugsweise durch Zersägen des Nutzens bewirkt, wobei die Sägeflächen Seitenflächen der elektronischen Bauteile ergeben.
  • Die Erfindung ist anhand eines Ausführungsbeispiels in der Zeichnung schematisch dargestellt und wird im Folgenden unter Bezugnahme auf die Zeichnung ausführlich beschrieben.
  • 1 zeigt einen schematischen Querschnitt durch ein erfindungsgemäßes elektronisches Bauteil,
  • 27 zeigen einzelne Teilprozessschritte zur Herstellung eines erfindungsgemäßen elektronischen Bauteils und
  • 8 zeigt einen schematischen Querschnitt durch ein weiteres erfindungsgemäßes elektronisches Bauteil.
  • 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1, das sich in einen Halbleiterchip 3, in eine Füllschicht 2 aus Kunststoff sowie in einen ersten Umverdrahtungsbereich 4 und in einen zweiten Umverdrahtungsbereich 5 gliedert.
  • Der Halbleiterchip 3 besteht im wesentlichen aus einem Halbleitermaterial wie Si oder GaAs und weist eine Chipvorderseite 31 mit hier nicht gezeigten elektrischen Schaltungen und eine Chiprückseite 32 sowie einen ersten Chip-Durchkontakt 29 und einen zweiten Chip-Durchkontakt 30 auf. Die Chip-Durchkontakte 29, 30 erstrecken sich von der Chiprückseite 32 bis zur Chipvorderseite 31 und sind mit elektrisch leitendem Material – wie Kupfer, Aluminium, Wolfram, Zinn, Gold bzw. deren Legierungen – gefüllt. Die Chipvorderseite 31 und die Chiprückseite 32 weisen außerdem Kontaktflächen auf, die hier nicht gezeigt sind.
  • Der Halbleiterchip 3 grenzt mit der Chiprückseite 32 an den ersten Umverdrahtungsbereich 4 und mit der Chipvorderseite 31 an den zweiten Umverdrahtungsbereich 5 an.
  • Seitlich ist der Halbleiterchip 3 von der Füllschicht 2 umschlossen, die mit Seitenflächen 33 des elektronischen Bauteils 1 bündig abschließt.
  • Der erste Umverdrahtungsbereich 4, der sich auf der Chiprückseite befindet, gliedert sich in eine erste Isolierschicht 8 und in eine zweite Isolierschicht 9 sowie in eine darin angeordnete erste Umverdrahtung 6 und in eine zweite Umverdrahtung 7. Die erste Umverdrahtung 6 hat einen ersten horizontalen Leiterbahnbereich 13, einen zweiten horizontalen Leiterbahnbereich 14, einen ersten und einen zweiten Durchkontakt 17, 18 sowie einen ersten oberen Außenkontakt 23. Sie sind derart ausgebildet, dass der erste obere Außenkontakt 23 über den ersten Durchkontakt 17, über den ersten horizontalen Leiterbahnbereich 13, über den zweiten Durchkontakt 18 und über den zweiten horizontalen Leiterbahnbereich 15 mit dem zweiten Chip-Durchkontakt 30 verbunden ist.
  • Die zweite Umverdrahtung 7 des ersten Umverdrahtungsbereichs 4 hat einen dritten horizontalen Leiterbahnbereich 15, einen vierten horizontalen Leiterbahnbereich 16, einen dritten und einen vierten Durchkontakt 19, 20 sowie einen zweiten oberen Außenkontakt 24. Sie sind derart ausgebildet, dass der zweite obere Außenkontakt 24 über den vierten Durchkontakt 20, über den dritten horizontalen Leiterbahnbereich 15, über den dritten Durchkontakt 19 und über den vierten horizontalen Leiterbahnbereich 16 mit dem ersten Chip-Durchkontakt 29 verbunden ist.
  • Der zweite Umverdrahtungsbereich 5 auf der Chipvorderseite 31 gliedert sich in eine dritte Isolierschicht 10, eine dritte Umverdrahtung 11 und eine vierte Umverdrahtung 12.
  • Die dritte Umverdrahtung 11 im zweiten Umverdrahtungsbereich 5 weist einen sechsten horizontalen Leiterbahnbereich 28 sowie einen fünften Durchkontakt 21 und einen ersten unteren Außenkontakt 25 auf. Der erste untere Außenkontakt 25 ist über den fünften Durchkontakt 21 und über den sechsten horizontalen Leiterbahnbereich 28 mit dem ersten Chip-Durchkontakt 29 elektrisch verbunden. Die vierte Umverdrahtung 12 weist einen fünften horizontalen Leiterbahnbereich 27, einen sechsten Durchkontakt 22 und einen zweiten unteren Außenkontakt 26 auf. Der zweite untere Außenkontakt 26 ist über den sechsten Durchkontakt 22 und den fünften horizontalen Leiterbahnbereich 27 mit dem zweiten Chip-Durchkontakt 30 elektrisch verbunden.
  • Die horizontalen Leiterbahnen 13, 14, 15, 16, 27, 28 sowie die Außenkontakte 23, 24, 25, 26 sind vorzugsweise aus gesputtertem oder galvanisch aufgewachsenen Kupfer oder Aluminium, Wolfram, Gold, Sn bzw. deren Legierungen mit diesen Materialien gebildet, wobei die Außenkontakte 23, 24, 25, 26 eine zusätzliche Oberflächenbeschichtung aufweisen, die hier nicht dargestellt ist. Diese Oberflächenbeschichtung dient zur Weiterverarbeitbarkeit der Außenkontakte 23, 24, 25, 26 und weist üblicherweise eine Zinn-Silber-, Nickel-Gold-Beschichtung sowie eine zusätzliche optionale organische Schutzschicht zur Verhinderung der Oxidation der Außenkontakte 23, 24, 25, 26 auf.
  • Die Gesamtdicke der Umverdrahtungsbereiche 4, 5 kann jeweils im Bereich von einigen bis 10 μm liegen.
  • 27 veranschaulichen die Prozessschritte zur Herstellung des erfindungsgemäßen elektronischen Bauteils 1 aus 1.
  • 2 zeigt einen ersten Teilprozessschritt zur Herstellung des erfindungsgemäßen Bauteils 1. Ein Trägersubstrat 34 ist in einem vorangegangenen Schritt mit erfindungsgemäßen Halbleiterchips 3 bestückt worden, wobei die Halbleiterchips bereits die Chip-Durchkontakte 29, 30 aufweisen. Die Halbleiterchips 3 liegen mit einem Abstand voneinander mit der Chipvorderseite 31 auf dem Trägersubstrat 34.
  • Als Trägersubstrat 34 wird ein Substrat aus Glas, Silizium oder auch aus Metall wie Nickel verwendet, wobei die Oberseite des Substrats mit einer hier nicht gezeigten thermisch aktiven Klebeschicht bedeckt ist, welche bei Erwärmung ihre Klebekraft verliert. Das Trägersubstrat 34 befindet sich auf einer hier ebenfalls nicht gezeigten flachen Handhabungsvorrichtung.
  • In 3 ist der Raum zwischen den sich auf dem Trägersubstrat 16 befindenden Halbleiterchips 3 in einem vorangegangenen Schritt mit der Füllschicht 2 im so genannten Folienmold-Verfahren gefüllt worden. Bei diesem Verfahren wird eine Gussform auf das mit den Halbleiterchips 3 bestückte Substrat aufgelegt, wobei zwischen den Chiprückseiten 32 und dem Gussformdeckel eine nachgiebige Folie platziert wird, damit ei nerseits die Halbleiterchips 3 nicht beschädigt werden und andererseits eine gute Abdichtung der Gussform an der Chiprückseite 32 erzielt wird. Die Chiprückseiten 32 schließen bündig mit der oberen Fläche der Kunststoffmasse der Füllschicht 2 ab.
  • 4 veranschaulicht, wie auf der Chiprückseite 32 bzw. auf der oberen Fläche der Kunststoffmasse 2 der aus Umverdrahtungen 6, 7, Durchkontakten 17, 18, 19, 20 und Isolierschichten 8, 9 bestehende erste Umverdrahtungsbereich 4 in dem sogenannten Build-up-Verfahren aufgebaut worden ist. Im Build-Up-Verfahren wird der Umverdrahtungsbereich 4 Schicht für Schicht in so genannter Dünnschichttechnik aufgebaut. Bei dieser Technik werden alle Schichten fotolithographisch strukturiert. Üblicherweise werden dabei als Isolierschichten 8, 9 fotosensitive Schichten im so genannten Spin-Coating aufgetragen. Die Leiterbahnbereiche 13, 14, 15, 16 werden durch Sputtern oder Aufdampfen abgeschieden und in einem Folgeschritt ätztechnisch strukturiert. Alternativ können Leiterbahnbereiche 13, 14, 15, 16 galvanisch auf einer gesputterten Zwischenschicht aufgewachsen und dann ätztechnisch strukturiert werden.
  • 5 zeigt einen weiteren Prozessschritt zur Herstellung des erfindungsgemäßen Bauteils 1, nachdem das Trägersubstrat 34 durch Erwärmung von dem Rest abgetrennt wurde. Dadurch wird die Chipvorderseite 31 zur weiteren Bearbeitung freigelegt.
  • In 6 ist auch die Chipvorderseite 31 bzw. die untere Oberfläche der Füllschicht 2 mit einem weiteren Umverdrahtungsbereich 5 versehen. Dies erfolgt analog zu dem mit Bezug auf 4 beschriebenen Verfahren. Vorher wird der gesamte Aufbau umgedreht und so auf eine Handhabungsvorrichtung gelegt.
  • 7 zeigt die durch das Zersägen des Nutzens entstandenen elektronischen Bauteile 1. Dabei ergeben die Sägflächen die Seitenflächen 33 der elektronischen Bauteile 1.
  • 8 zeigt einen Querschnitt durch ein die Erfindung aufweisendes elektronisches Bauteil. Das hier gezeigte Bauteil entspricht in wesentlichen Teilen dem elektronischen Bauteil aus 1. Gleichwirkende Teile haben deshalb dieselben Bezugsziffern, jedoch mit einem Apostroph versehen. Hier ist das Bauteil 1' mit Balls 37' und mit weiteren externen Bauteilen 39, 40 bestückt, wobei die Balls 37' an den unteren Außenkontakten 26' des zweiten Umverdrahtungsbereichs 5' an der unteren Seite des Bauteils 1' angebracht und die externen Bauteile 39, 40 auf den oberen Außenkontakten 23' des ersten Umverdrahtungsbereichs 4' an der oberen Seite des elektronischen Bauteils 1' aufgesetzt sind.
  • 1
    Elektronisches Bauteil
    2
    Füllschicht
    3
    Halbleiterchip
    4
    Erster Umverdrahtungsbereich
    5
    Zweiter Umverdrahtungsbereich
    6
    Erste Umverdrahtung
    7
    Zweite Umverdrahtung
    8
    Erste Isolierschicht
    9
    Zweite Isolierschicht
    10
    Dritte Isolierschicht
    11
    Dritte Umverdrahtung
    12
    Vierte Umverdrahtung
    13
    Erster horizontaler Leiterbahnbereich
    14
    Zweiter horizontaler Leiterbahnbereich
    15
    Dritter horizontaler Leiterbahnbereich
    16
    Vierter horizontaler Leiterbahnbereich
    17
    Erster Durchkontakt
    18
    Zweiter Durchkontakt
    19
    Dritter Durchkontakt
    20
    Vierter Durchkontakt
    21
    Fünfter Durchkontakt
    22
    Sechster Durchkontakt
    23
    Erster oberer Außenkontakt
    24
    Zweiter oberer Außenkontakt
    25
    erster unterer Außenkontakt
    26
    Zweiter unterer Außenkontakt
    27
    Fünfter horizontaler Leiterbahnbereich
    28
    Sechster horizontaler Leiterbahnbereich
    29
    Erster Chip-Durchkontakt
    30
    Zweiter Chip-Durchkontakt
    31
    Chipvorderseite
    32
    Chiprückseite
    33
    Seitenfläche
    34
    Trägersubstrat
    35
    Nutzen
    36
    Externes Bauteil
    37
    Ball
    38
    Anschlüsse
    39
    Zweites exsternes Bauteil
    40
    Drittes externes Bauteil

Claims (15)

  1. Nutzen zur Herstellung von elektronischen Bauteilen (1), wobei der Nutzen Bauteilbereiche aufweist, aus denen je ein Bauteil heraustrennbar ist, dadurch gekennzeichnet, dass die Bauteilbereiche die folgenden Merkmale aufweisen: – einen Halbleiterchip (3), der eine Chipvorderseite (31) mit aktiven Schaltungsstrukturen, eine Chiprückseite (32) und einen oder mehrere Chip-Durchkontakte (29, 30, 29', 30') aufweist, die sich zwischen der Chiprückseite 32 und der Chipvorderseite (31) erstrecken und die mit elektrisch leitendem Material versehen sind, und – wenigstens einen Umverdrahtungsbereich (4, 5), der sich in wenigstens eine Isolierschicht (8, 9, 10) sowie in eine darin angeordnete Umverdrahtung (6, 7, 11, 12) gliedert, wobei die Umverdrahtung (6, 7, 11, 12) Außenkontakte (26, 26') aufweist.
  2. Nutzen nach Anspruch 1, dadurch gekennzeichnet, dass der Nutzen eine Füllschicht (2, 2') aus Kunststoff aufweist, die den Halbleiterchip (3) in einem Seitenbereich zwischen der Chipvorderseite (31) und der Chiprückseite (32) umhüllt und die mit dem Umverdrahtungsbereich (4, 5) in Verbindung steht.
  3. Nutzen nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Halbleiterchip (3) flächig ist und einen seitlichen Rand aufweist und einer oder mehrere der Außenkontakte (26', 26) wenigstens teilweise seitlich über den Rand des Halbleiterchips (3, 3') hinaus ragt.
  4. Nutzen nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chip-Durchkontakte (29, 30, 29', 30') Kupfer, Aluminium, Wolfram, Zinn, Gold oder eine Legierung mit diesen Materialien aufweisen.
  5. Nutzen nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Umverdrahtung (6, 7, 11, 12) wenigsten einen horizontalen Leiterbahnbereich (13, 14, 15, 16, 27, 28) und wenigstens einen Durchkontakt (17, 18, 19, 20, 21, 22) aufweist.
  6. Nutzen nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die horizontalen Leiterbahnbereiche (13, 14, 15, 16, 27, 28) gesputtertes oder galvanisch aufgewachsenes Kupfer oder Aluminium, Wolfram, Zinn, Gold oder eine Legierung mit diesen Materialien aufweisen.
  7. Nutzen nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontakte (23, 24, 25, 26) eine zusätzliche Kupfer-Zinn- oder Nickel-Gold-Oberflächenbeschichtung aufweisen.
  8. Nutzen nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontakte (23, 24, 25, 26) eine organische Schutzbeschichtung aufweisen.
  9. Elektronisches Bauteil (1), das aus einem Nutzen nach einem der vorhergehenden Ansprüche herausgetrennt ist.
  10. Elektronisches Bauteil nach Anspruch 9, dadurch gekennzeichnet, dass um den Halbleiterchip (3) herum die Füllschicht (2) stehen gelassen ist.
  11. Verfahren zur Herstellung eines Nutzens mit einer Vielzahl von Bereichen für elektronische Bauteile, wobei das Verfahren die folgenden Schritte aufweist: – Vorsehen eines Trägersubstrats (34), das mit Halbleiterchips (3) bestückt ist, die je eine Chipvorderseite (31) mit aktiven Schaltungsstrukturen, eine Chiprückseite (32) und einen oder mehrere Chip-Durchkontakte (29, 30, 29', 30') aufweist, die sich zwischen der Chiprückseite 32 und der Chipvorderseite (31) erstrecken und die mit elektrisch leitendem Material versehen sind, wobei die Halbleiterchips (3) mittels eines thermisch aktiven Klebers, dessen Klebekraft sich bei Erwärmung verringert, auf dem Trägersubstrat fixiert sind, – Füllen des Raums zwischen den Halbleiterchips (3) mit einer Füllschicht (2), – Aufbringen von Umverdrahtungen (6, 7) Durchkontakten (17, 18, 19, 20) und Isolierschichten als Umverdrahtungsbereich (4) auf der dem Trägersubstrat abgewandten Seiten der Halbleiterchips (3), – Erwärmung des Trägersubstrats (34) und Freilegen der dem Trägersubstrat (34) zugewandten Seiten der Halbleiterchips (3).
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass im Anschluss an das Freilegen der dem Trägersubstrat zugewandten Seiten der Halbleiterchips (3) der Schritt des Versehens der freigelegten Seiten der Halbleiterchips mit einem Umverdrahtungsbereich (4, 5) vorgesehen ist.
  13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Außenkontakte (23, 24, 25, 26) mit einer organischen Schutzbeschichtung versehen werden.
  14. Verfahren zur Herstellung eines elektronischen Bauteils (1), wobei das Verfahren die Schritte eines oder mehrerer der Verfahren nach einem der Ansprüche 11 bis 13 sowie den Schritt des Heraustrennens der Bauteile aus dafür vorgesehenen Bereichen des Nutzens aufweist.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das Heraustrennen durch Zersägen des Nutzens erfolgt, wobei wenigstens eine Sägfläche eine Seitenfläche (33) des elektronischen Bauteils (1) ergibt.
DE102005046737A 2005-09-29 2005-09-29 Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren Expired - Fee Related DE102005046737B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005046737A DE102005046737B4 (de) 2005-09-29 2005-09-29 Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
US11/536,336 US7786577B2 (en) 2005-09-29 2006-09-28 Component with chip through-contacts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005046737A DE102005046737B4 (de) 2005-09-29 2005-09-29 Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren

Publications (2)

Publication Number Publication Date
DE102005046737A1 true DE102005046737A1 (de) 2007-04-12
DE102005046737B4 DE102005046737B4 (de) 2009-07-02

Family

ID=37886821

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005046737A Expired - Fee Related DE102005046737B4 (de) 2005-09-29 2005-09-29 Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren

Country Status (2)

Country Link
US (1) US7786577B2 (de)
DE (1) DE102005046737B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2917236B1 (fr) * 2007-06-07 2009-10-23 Commissariat Energie Atomique Procede de realisation de via dans un substrat reconstitue.
US20100155931A1 (en) * 2008-12-22 2010-06-24 Qualcomm Incorporated Embedded Through Silicon Stack 3-D Die In A Package Substrate
US8822281B2 (en) * 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US8241956B2 (en) * 2010-03-08 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming wafer level multi-row etched lead package
US8883561B2 (en) 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
KR101488608B1 (ko) 2013-07-19 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
DE102014118769B4 (de) 2014-12-16 2017-11-23 Infineon Technologies Ag Drucksensor-Modul mit einem Sensor-Chip und passiven Bauelementen innerhalb eines gemeinsamen Gehäuses
CN106057757A (zh) * 2016-07-08 2016-10-26 桂林电子科技大学 一种硅通孔结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10065896A1 (de) * 2000-11-17 2002-05-29 Infineon Technologies Ag Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung
US20030003724A1 (en) * 2001-06-27 2003-01-02 Hitachi, Ltd. Manufacturing method of the semiconductor device
US20040121521A1 (en) * 2002-07-31 2004-06-24 Jackson Timothy L. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, methods of fabrication and assemblies
DE10352946A1 (de) * 2003-11-11 2005-06-16 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
US6388325B2 (en) * 1999-11-02 2002-05-14 Alliedsignal Inc. Multi-layer interconnect
JP3503133B2 (ja) * 1999-12-10 2004-03-02 日本電気株式会社 電子デバイス集合体と電子デバイスの接続方法
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
JP2002280516A (ja) 2001-03-19 2002-09-27 Toshiba Corp 半導体モジュール
DE10127009A1 (de) * 2001-06-05 2002-12-12 Infineon Technologies Ag Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
DE10148043A1 (de) * 2001-09-28 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE10225532C1 (de) * 2002-06-10 2003-12-04 Mtu Aero Engines Gmbh Schichtsystem für die Rotor-/Statordichtung einer Strömungsmaschine
DE10308855A1 (de) * 2003-02-27 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil und Halbleiterwafer, sowie Verfahren zur Herstellung derselben
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
DE10320579A1 (de) * 2003-05-07 2004-08-26 Infineon Technologies Ag Halbleiterwafer, Nutzen und elektronisches Bauteil mit gestapelten Halbleiterchips, sowie Verfahren zur Herstellung derselben

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10065896A1 (de) * 2000-11-17 2002-05-29 Infineon Technologies Ag Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung
US20030003724A1 (en) * 2001-06-27 2003-01-02 Hitachi, Ltd. Manufacturing method of the semiconductor device
US20040121521A1 (en) * 2002-07-31 2004-06-24 Jackson Timothy L. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, methods of fabrication and assemblies
DE10352946A1 (de) * 2003-11-11 2005-06-16 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
US20070069376A1 (en) 2007-03-29
US7786577B2 (en) 2010-08-31
DE102005046737B4 (de) 2009-07-02

Similar Documents

Publication Publication Date Title
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE102009044712B4 (de) Halbleiter-Bauelement
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE102013103015B4 (de) Gitter-Gehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen eines Gitter-Gehäuses auf Wafer-Ebene vom Fan-Out-Typ
DE102016110862B4 (de) Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
EP1481423A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
WO2004093190A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102005043557A1 (de) Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE102017215797A1 (de) Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee