[go: up one dir, main page]

DE102006030267A1 - Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen - Google Patents

Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen Download PDF

Info

Publication number
DE102006030267A1
DE102006030267A1 DE102006030267A DE102006030267A DE102006030267A1 DE 102006030267 A1 DE102006030267 A1 DE 102006030267A1 DE 102006030267 A DE102006030267 A DE 102006030267A DE 102006030267 A DE102006030267 A DE 102006030267A DE 102006030267 A1 DE102006030267 A1 DE 102006030267A1
Authority
DE
Germany
Prior art keywords
layer
opening
substrate
material layer
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006030267A
Other languages
English (en)
Other versions
DE102006030267B4 (de
Inventor
Robert Seidel
Carsten Peters
Frank Feustel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102006030267A priority Critical patent/DE102006030267B4/de
Priority to US11/671,688 priority patent/US7928004B2/en
Priority to PCT/US2007/008371 priority patent/WO2008005087A2/en
Priority to KR1020097002089A priority patent/KR101336274B1/ko
Priority to JP2009518102A priority patent/JP5244793B2/ja
Priority to CN200780024239.0A priority patent/CN101479842B/zh
Priority to TW96122854A priority patent/TWI474391B/zh
Publication of DE102006030267A1 publication Critical patent/DE102006030267A1/de
Priority to GB0822570A priority patent/GB2452445A/en
Application granted granted Critical
Publication of DE102006030267B4 publication Critical patent/DE102006030267B4/de
Priority to US13/014,771 priority patent/US8293641B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10W20/01—
    • H10W20/081—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H10D64/01324—
    • H10W10/014—
    • H10W10/0143—
    • H10W10/17—
    • H10W20/031—
    • H10W20/039—
    • H10W20/063—
    • H10W20/082—
    • H10W20/084—
    • H10W20/091—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/015—Imprinting
    • B81C2201/0153—Imprinting techniques not provided for in B81C2201/0152
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H10W20/0882—

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Power Engineering (AREA)

Abstract

Durch Herstellen von Metallisierungsstrukturen auf der Grundlage eines Einprägeverfahrens, in welchem Kontaktlochöffnungen und Gräben gemeinsam hergestellt werden, kann eine deutliche Reduzierung der Prozesskomplexität auf Grund des Weglassens mindestens eines weiteren Justierprozesses erreicht werden, wie er in konventionellen Prozessverfahren erforderlich ist. Des Weiteren kann die Flexibilität und die Effizienz der Einprägelithographie verbessert werden, indem geeignet gestaltete Einprägeformen bereitgestellt werden, um damit Kontaktlochöffnungen und Gräben mit verbesserten Füllverhalten bereitzustellen, wodurch ebenso das Leistungsverhalten der schließlich erzeugten Metallisierungsstrukturen im Hinblick auf die Zuverlässigkeit, die Widerstandsfähigkeit gegen Elektromigration, und dergleichen verbessert werden kann.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Herstellung von Mikrostrukturen und betrifft insbesondere ein Verfahren zum Definieren von Mikrostrukturelementen auf der Grundlage von Nano-Einprägetechniken.
  • Beschreibung des Stands der Technik
  • Die Herstellung von Mikrostrukturen, etwa integrierter Schaltungen, erfordert, dass kleine Gebiete mit genau gesteuerter Größe in einer Materialschicht eines geeigneten Substrats, etwa eines Siliziumsubstrats hergestellt werden. Diese kleinen Gebiete mit präzise gesteuerter Größe werden durch Strukturieren der Materialschicht durch beispielsweise Photolithographie und Ätzprozesse hergestellt. Zu diesem Zweck wird in konventionellen Halbleiterverfahren eine Maskenschicht über der betrachteten Materialschicht gebildet, um diese kleinen Gebiete zunächst in der Maskenschicht zu definieren. Im Allgemeinen besteht eine Maskenschicht aus einer Schicht aus Photolack oder wird daraus hergestellt, die mittels eines lithographischen Prozesses, etwa eines photolithographischen Prozesses, strukturiert wird. Während eines typischen photolithographischen Prozesses wird Lack auf die Scheibenoberfläche aufgeschleudert und wird dann mit ultravioletter Strahlung belichtet. Nach dem Entwickeln des Photolacks, abhängig von der Art des Lackes, d. h. Positivlack oder Negativlack, werden die belichteten Bereiche oder die nicht belichteten Bereiche entfernt, um das erforderliche Muster in der Schicht aus Photolack zu bilden. Da die Abmessungen der Muster in modernen integrierten Schaltung ständig kleiner werden, muss die für das Strukturieren der Strukturelemente verwendete Anlage äußerst strenge Anforderungen im Hinblick auf die Auflösung und die Überlagerungsgenauigkeit der beteiligten Herstellungsprozesse erfüllen. In dieser Hinsicht ist die Auflösung als ein Maß zu sehen, das die konsistente Fähigkeit angibt, Abbildungen mit minimaler Größe unter vordefinierten Fertigungstoleranzen zu erzeugen. Ein wichtiger Faktor bei der Verbesserung der Auflösung ist der photolithographische Prozess selbst, in welchem Muster, die in einer Photomaske oder einem Retikal enthalten sind, über ein optisches Abbildungssystem optisch auf ein Substrat übertragen werden. Daher werden große Anstrengungen untemommen, um die optischen Ei genschaften des Lithographiesystems ständig zu verbessern, etwa die numerische Apertur, die Brennweite und die Wellenlänge der verwendeten Lichtquelle.
  • Die Qualität der lithographischen Abbildung ist äußerst wichtig beim Erzeugen sehr kleiner Strukturgrößen. Von mindestens vergleichbarer Wichtigkeit ist jedoch die Genauigkeit, mit der eine Abbildung auf der Oberfläche des Substrat positioniert werden kann. Viele Arten von Mikrostrukturen, etwa integrierte Schaltungen, werden durch aufeinanderfolgendes Strukturieren von Materialschichten hergestellt, wobei Strukturelemente aufeinanderfolgende Materialschichten eine genau definierte räumliche Beziehung zueinander aufweisen. Jedes in einer nachfolgenden Materialschicht gebildete Muster muss zu einem entsprechenden Muster ausgerichtet werden, das in der zuvor strukturierten Materialschicht gebildet ist, wobei spezielle Justiertoleranzen einzuhalten sind. Diese Justiertoleranzen werden beispielsweise durch eine Schwankung eines Photolackbildes auf dem Substrat auf Grund von Ungleichförmigkeiten in Prozessparametern, etwa der Lackdicke, der Ausbacktemperatur, der Belichtung und der Entwicklung hervorgerufen. Ferner können auch Ungleichförmigkeiten der Ätzprozesse ebenso zu Schwankungen in den geätzten Strukturelementen führen. Ferner besteht eine gewisse Unsicherheit bei der Überlagerung des Bildes des Musters für die aktuelle Materialschicht mit der geätzten Struktur der zuvor gebildeten Materialschicht, wenn das Bild lithographisch auf das Substrat übertragen wird. Es tragen diverse Faktoren zur Fähigkeit des Abbildungssystems bei, um in genauer Weise zwei Schichten zu überlagern, etwa Ungenauigkeiten innerhalb eines Maskensatzes, Temperaturdifferenzen zu unterschiedlichen Zeiten der Belichtung und eine begrenzte Justierfähigkeit des Justiersystems. Als Folge davon sind die wesentlichen Kriterien, die die minimale Strukturgröße bestimmen, die schließlich erreicht wird, die Auflösung für das Erzeugen von Strukturelementen in einzelnen Substratschichten und der Gesamtüberlagerungsfehler, zu welchem die zuvor erläuterten Faktoren und insbesondere der lithographische Prozess beitragen.
  • Die ständige Reduzierung der Mikrostrukturen erfordert das entsprechende Anpassen photolithographischer Systeme im Hinblick auf die Belichtungswellenlänge, die Strahloptik, die Justiereinrichtungen und dergleichen, um damit für die erforderliche Auflösung zu sorgen, wodurch jedoch den Anlagenherstellern im Hinblick auf Entwicklungsarbeiten ein hoher Aufwand entsteht, während die Hersteller von Mikrostrukturen mit zunehmenden Anlageninvestitionen und deutlichen Betriebskosten konfrontiert sind. Daher wurden neue Verfahren vorgeschlagen, um Mikrostrukturelemente in entsprechende Materialschichten zu definieren, wobei einige der Probleme vermieden oder reduziert werden, die mit konventionellen photolithographischen Verfahren verknüpft sind. Ein vielversprechender Ansatz ist die Nano-Einprägetechnik, die ein Verfahren zum mechanischen Übertragen eines Musters ist, das in einer Gießform oder einem Prägestempel definiert ist, und in eine geeignete Maskenschicht übertragen wird, die dann zum Strukturieren der betrachteten Materialschicht verwendet wird. Beispielsweise wird während der Herstellung von Metallisierungsschichten moderner Halbleiterbauelemente, die Metallstrukturen mit reduzierten Strukturgrößen, einer geringen parasitären Kapazität und einer hohen Widerstandsfähigkeit gegen Elektromigration erfordern, für gewöhnlich die sogenannte Einlege- oder Damaszener-Technik angewendet. In dieser Technologie zur Herstellung von Verdrahtungsschichten, die die komplexe Schaltungskonfiguration integrierter Schaltungen bereitstellen, wird ein geeignetes dielektrisches Material strukturiert, so dass dieses Gräben und Kontaktlöcher aufweist, die nachfolgend mit einem gut leitenden Material, etwa Kupfer, Kupferlegierungen, Silber oder anderen geeigneten Metallen gefüllt werden. Somit müssen die Kontaktlöcher, die die elektrische Verbindung zwischen Metallgebieten unterschiedlicher Metallisierungsschichten im Stapel herstellen, in präziser Weise in Bezug auf die Metallgebiete, etwa Metallleitungen, ausgerichtet werden, wobei die lateralen Abmessungen der Metallleitungen Kontaktdurchführungen zumindest in tieferliegenden Metallisierungsschichten vergleichbar sind mit minimalen kritischen Abmessungen, wodurch äußerst anspruchsvolle Lithographieverfahren erforderlich sind. Des weiteren ist die Oberflächentopographie in höheren Bauteilschichten für optische Strukturierungsverfahren gewissenhaft einzustellen, was äußerst anspruchsvolle Einebnungstechniken auf Grund der Verwendung von dielektrischen Materialien mit kleinem ε erfordern kann, die eine geringere mechanische Stabilität im Vergleich zu "konventionellen" dielektrischen Materialien, etwa Siliziumdioxid, Siliziumnitrid, und dergleichen aufweisen können. Durch Vermeiden eines optischen Strukturierungsvorganges können entsprechende Gräben oder Kontaktlöcher auf der Grundlage von Nano-Einprägeverfahren hergestellt werden, wobei ein Lackmaterial oder ein anderes Maskenmaterial durch einen entsprechenden Prägestempel mit einem Relief in Kontakt gebracht werden, das entsprechende Leitungen und Abstände zur Herstellung von Gräben beinhaltet, wenn die Gräben für Metallleitungen herzustellen sind. In einem nächsten Prozessschritt wird die Maskenschicht verwendet, um das Muster von der Maskenschicht in die Materialschicht zu übertragen, etwa das dielektrische Material der Metallisierungsschicht. Obwohl viele Probleme, die mit der Photolithographie verknüpft sind, durch Verwenden der Nano-Einprägetechnik ver mieden werden können, müssen die Gräben, die durch den Einprägeprozess definiert werden, in präziser Weise zu den zuvor gebildeten Kontaktlöchern justiert werden, wodurch ebenso sehr strikte Anforderungen an den Einprägeprozess gestellt werden. In anderen Situationen weist die Nano-Einprägetechnik eine geringere Flexibilität im Hinblick auf die Formung von Öffnungen auf, wenn diese direkt in einem Zwischenschichtdielektrikumsmaterial hergestellt werden, da dann die Einstellung von Belichtungs- und/oder Ätzparametern zum Erhalten beispielsweise einer schräg verlaufenden Form, wie dies in einem effizienten Steuermechanismus in konventionellen Photolithographieverfahren möglich ist, nicht mehr verfügbar ist.
  • Angesichts der zuvor erwähnten Probleme besteht ein Bedarf für eine Technik, die die Definition von Strukturelementen mittels Nano-Einprägeverfahren mit erhöhter Flexibilität ermöglicht, während eines oder mehrere der zuvor erkannten Probleme vermieden oder zumindest in ihren Auswirkungen verringert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik zur Herstellung von Strukturelementen von Mikrostrukturen, etwa von Halbleiterbauelementen, unter Anwendung von Techniken, in denen eine mechanische Wechselwirkung ausgenutzt wird, um ein entsprechendes Strukturelement, etwa eine Leitung, eine Kontaktdurchführung und dergleichen, innerhalb einer spezifizierten Materialschicht bereitzustellen. Zu diesem Zweck wird ein erhöhtes Maß an Flexibilität in einigen Aspekten bereitgestellt, indem die Anzahl der Prozessschritte deutlich reduziert wird, die zur Herstellung von beispielsweise Metallisierungsschichten von Halbleiterbauelementen erforderlich sind, indem die Kontaktlochöffnungen und die Gräben in einem gemeinsamen Einprägeprozess gebildet werden. In anderen Aspekten kann die Seitenwandkonfiguration von Gräben, Kontaktlöchern, und dergleichen in effizienter Weise auf der Grundlage entsprechend gestalteter Prägeformen oder Stempel eingestellt werden, um damit nicht-sekrechte Seitenwandbereiche zu schaffen, wie dies vorteilhaft sein kann für eine Vielzahl von speziellen Bauteilstrukturen, etwa von Gräben und Öffnungen für Strukturelemente in Metallisierungsschichten und dergleichen. Durch Reduzieren der Prozesskomplexität von Einprägeverfahren und/oder durch Bereitstellen einer verbesserten Flexibilität bei der Formung entsprechender Strukturelemente kann somit das Gesamtleistungsvermögen der entsprechenden Mikrostrukturbauelemente bei re duzierter Prozesskomplexität verbessert werden, da beispielsweise kritische Justiervorgänge reduziert und/oder das Prozessverhalten gewisser Schaltungselemente verbessert werden kann, indem beispielsweise ein verbessertes Füllverhalten erreicht wird, wenn Metallisierungsstrukturen moderner Halbleiterbauelementen betrachtet werden.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das gemeinsame Einprägen einer Kontaktlochöffnung und eines Grabens in eine verformbare Materialschicht, die über einem Substrat angeordnet ist, wobei die Kontaktlochöffnung und der Graben Strukturelementen in einer Metallisierungsstruktur eines Mikrostrukturbauelements entsprechen. Des weiteren umfasst das Verfahren das Bilden einer Kontaktdurchführung und einer Leitung auf der Grundlage der Kontaktlochöffnung und des Grabens.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Einprägen einer Öffnung in eine verformbare Materialschicht, die über einem Substrat ausgebildet, wobei die Öffnung einem Strukturelement eines Mikrostrukturbauelements entspricht und einen Seitenwandbereich mit nicht-senkrechter Orientierung in Bezug auf eine Unterseite der Öffnung aufweist. Des weiteren umfasst das Verfahren das Ausbilden des Strukturelements auf der Grundlage der Öffnung, wobei das Strukturelement einen nicht-senkrechten Seitenwandbereich in Bezug auf eine Unterseite des Strukturelements aufweist.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer Metallisierungsschicht für ein Halbleiterbauelement und das mechanische Übertragen der Metallisierungsschicht auf ein Substrat, das darauf ausgebildet mehrere Schaltungselemente aufweist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen in der folgenden Beschreibung definiert und gehen deutlicher aus dem Studium der folgenden detaillierten Beschreibung unter Bezugnahme auf die begleitenden Zeichnungen hervor, in denen:
  • 1a bis 1e schematisch Querschnittsansichten einer Mikrostruktur während der Herstellung einer Kontaktloch/Leitungs-Metallisierungsstruktur in einem gemeinsamen Einprägeprozess zum direkten Bilden der entsprechenden Öffnungen in einem Zwischenschichtdielektrikumsmaterial gemäß anschaulicher Ausführungsform der vorliegenden Erfindung zeigen;
  • 2a bis 2d schematisch Querschnittsansichten eines Mikrostrukturbauelements während der Herstellung einer Kontaktloch/Leitungs-Metallisierungsstruktur auf der Grundlage eines gemeinsamen Einprägeprozesses mit einem nachfolgenden Ätzprozess gemäß weiterer anschaulicher Ausführungsformen zeigen;
  • 3a bis 3e schematisch Querschnittsansichten während diverser Fertigungsphasen zur Herstellung einer Kontaktloch/Leitungsstruktur auf der Grundlage eines gemeinsamen Einprägeprozesses mit einem nachfolgenden Entfernen von dielektrischen Material gemäß weiterer anschaulicher Ausführungsformen zeigen;
  • 4a bis 4c schematisch einen Prozessablauf zur Herstellung einer Einprägeform oder Stempels zeigen, d. h. einer Negativform einer Kontaktloch/Leitungsstruktur gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung;
  • 5 schematisch ein mechanisches Übertragen einer oder mehrerer Metallisierungsstrukturen auf ein Substrat zeigt, das mehrere Schaltungselemente aufweist, gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung;
  • 6a bis 6c schematisch Querschnittsansichten mehrerer Einprägeformen bzw. Stempel mit einer nicht-senkrechten Seitenwandkonfiguration entsprechender Negativformen von Metallisierungsstrukturen für Halbleiterbauelemente gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen;
  • 7a und 7b schematisch Querschnittsansichten eines Halbleiterbauelements während der Herstellung von Isolationsgräben auf der Grundlage von sich verjüngenden Einprägestempeln oder Formen gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen; und
  • 8a bis 8d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zur Herstellung einer Leitung, etwa einer Gateelektrode, mit einer modifizierten Seitenwandkonfiguration zeigen, die durch Einprägeverfahren gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung erhalten wird.
  • Detaillierte Beschreibung der Erfindung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen betrifft die vorliegende Erfindung eine Technik zur Herstellung von Strukturelementen von Mikrostrukturen, etwa von Halbleiterbauelemente, und dergleichen, in denen zumindest einige der Photolithographieschritte durch eine Einprägetechnik ersetzt werden, in der ein Strukturelement oder zumindest eine Maskenschicht zur Herstellung eines Strukturelements durch einen direkten mechanischen Kontakt zwischen einem Gießmaterial bzw. verformbaren Material und einer entsprechenden Einprägeform oder einem Nano-Stempel oder Prägestempel hergestellt wird, wobei in einigen Aspekten der vorliegenden Erfindung zwei unterschiedliche Arten an Strukturelementen in einem gemeinsamen Einprägeprozess hergestellt werden können, um damit die Anzahl der erforderlichen Justierprozesse und damit auch die Anzahl der einzelnen Prozessschritte, etwa der Abscheideschritte, Einebnungsschritte und dergleichen zu verringern. In einem weiteren Aspekt der vorliegenden Erfindung wird die Form entsprechender Strukturelemente durch geeignetes Gestalten entsprechender Einprägeformeln erreicht, um damit das Leistungsverhalten der entsprechenden Strukturelemente und/oder die Effizienz des entsprechenden Strukturierungsprozesses zu verbessern. Beispielsweise werden in einigen anschaulichen Ausführungsformen sich verjüngende bzw. schräg zulaufende Kontaktlöcher oder Gräben auf der Grundlage entsprechend gestalteter Einprägestempel oder Formeln hergestellt, um damit das Füllverhalten in einem entsprechenden Abscheideprozess zum zuverlässigen Auffüllen mit einem leitenden Material, etwa Metallen, Metalllegierungen, und dergleichen, zu verbessern. Somit können die Gesamtprozesseffizienz und damit die Herstellungskosten reduziert werden, da in vielen Fertigungsphasen äußerst kostenintensive und komplexe Photolithographieschritte vermieden werden können, oder entsprechende Photolithographieprozesse zur Herstellung geeigneter Einprägeformen angewendet werden können, wodurch die Effizienz des entsprechenden Photolithographieprozesses deutlich „vervielfacht" wird, da ein einzelner Photolithographieprozess eine entsprechende Einprägeform oder einen Stempel ergibt, der wiederum zur Bearbeitung einer Vielzahl von Substraten eingesetzt werden kann.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 1a zeigt schematisch ein Mikrostrukturbauelement 100, das in einigen anschaulichen Ausführungsformen ein Halbleiterbauelement repräsentiert, das eine Metallisierungsstruktur erhält, um damit entsprechende Schaltungselemente, etwa Transistoren, Kondensatoren, Widerstände, und dergleichen, die darin ausgebildet sind, miteinander elektrisch zu verbinden. In anderen Fallen repräsentiert das Mikrostrukturbauelement 100 ein Bauelement mit darin ausgebildeten optoelektronischen Komponenten und/oder mechanischen Komponenten, und dergleichen. Das Mikrostrukturbauelement 100 umfasst ein Substrat 101, das ein beliebiges geeignetes Substrat repräsentieren kann, etwa ein siliziumbasiertes Halbleitersubstrat, das eine vergrabene Isolierschicht (nicht gezeigt) enthalten kann, wenn eine SOI-(Silizium-auf-Isolator-) Architektur betrachtet wird, wobei eine geeignete Halbleiterschicht auf einer entsprechenden Isolierschicht ausgebildet ist. In anderen Fallen repräsentiert das Substrat 101 ein beliebiges geeignetes Trägermaterial mit einer darauf ausgebildeten geeigneten Materialschicht, die die Herstellung entsprechender Komponenten ermöglicht, wovon zumindest einige eine entsprechende Metallisierungsstruktur erfordern, um damit die elektrische Verbindung zwischen den entsprechenden Schaltungselementen zu ermöglichen. In noch weiteren Fällen repräsentiert das Substrat 101 ein geeignetes Trägermaterial, über welchem eine Metallisierungsstruktur herzustellen ist, die auf ein entsprechendes Halbleiterbauelement in einer späteren Phase zu übertragen ist, wie dies nachfolgend detaillierter beschrieben ist. In einigen anschaulichen Ausführungsformen weist das Substrat 101 darin ausgebildet mehrere Strukturelemente einschließlich entsprechender Kontaktgebiete 102 auf, die in Form von gut leitenden Halbleitergebieten, Metallgebieten oder der gleichen vorgesehen sein können. Ferner ist eine Schicht aus einem verformbaren bzw. gießbaren Material 103 über dem Substrat 101 ausgebildet, wobei in der in 1a dargestellten Ausführungsform die Schicht 103 ein geeignetes dielektrisches Material darstellt, um darin Strukturelemente einer Metallisierungsstruktur herzustellen.
  • Beispielswiese ist in einigen anschaulichen Ausführungsformen das verformbare Material der Schicht 103 aus einem Dielektrikum mit einer relativen Permittivität von 3,0 und deutlich kleiner ausgebildet, das typischerweise als Dilektrikum mit kleinem ε oder als Dielektrikum mit ultrakleinem ε bezeichnet wird. Es sollte beachtet werden, dass in diesem Zusammenhang der Begriff „gießbar oder verformbar" Materialeigenschaften bezeichnet, die einen mechanischen Kontakt mit einer Einprägeform oder einem Stempel, d. h. einer Negativform einer Öffnung, die in der Materialschicht 103 zu bilden ist, ermöglicht, um damit das verformbare Material zu deformieren und nachfolgend den entsprechenden Einprägestempel zu entfernen, wobei dann das verformbare Material 103 im Wesentlichen die deformierte Form nach dem Entfernen der Einprägeform beibehält. Beispielsweise sind eine große Klasse thermoplastischer Materialien verfügbar, die in einen Zustand geringer Viskosität beim Ausüben von Wärme gebracht werden können, so dass in dem Zustand mit geringer Viskosität eine entsprechende Deformierung des Materials 103 erreicht wird, wobei nach dem Abkühlen des thermoplastischen Materials die entsprechende deformierte Form beibehalten wird, selbst wenn der deformierende Einprägestempel entfernt wird. in anderen Fallen können entsprechende Materialien, etwa Polymermaterialien, Lackmaterialien, und dergleichen in einem Zustand geringer Viskosität bereitgestellt werden, und nach dem Kontakt mit einer entsprechenden Einprägefom ausgehärtet werden, beispielsweise auf der Grundlage von UV-Strahlung, einer Wärmebehandlung, und dergleichen, um damit den deformierten Zustand beizubehalten. In der in 1a gezeigten Ausführungsform wird das Mikrostrukturbauelement 100 vor dem Kontakt mit einer entsprechenden Einprägeform oder einem Stempel 150 gezeigt, der ein Substrat 151 aufweist, das aus einem geeigneten Material hergestellt ist, etwa Silizium, Siliziumdioxid, Metallen, Metalllegierungen, gewissen Kunststoffmaterialien, und dergleichen. Des weiteren umfasst die Einprägeform 150 mehrere Negativformen 152 entsprechender komplexer Öffnungen, die in der Materialschicht 103 zu bilden sind. In der gezeigten Ausführungsform weisen die Negativformen 152 einen Kontaktlochbereich 152a und einen Grabenbereich 152b auf, die entsprechenden Kontaktlöchern und Metallleitungen einer Metallisierungsstruktur entsprechen, die in der dielektrischen Schicht 103 herzustellen ist. Beispielsweise müssen in modernen Mikrostrukturbau elementen, etwa dem Bauelement 100 entsprechende Metallleitungen oder andere Leitungen mit einer Breite von ungefähr 100 nm bis einige Mikrometer hergestellt werden, abhängig von der betrachteten Ebene der Metallisierungsstruktur und der minimalen kritischen Abmessungen von Schaltungselementen des Bauelements 100. Wie zuvor erläutert ist, werden entsprechende Strukturelemente von Metallisierungsstrukturen typischerweise auf der Grundlage von Photolithographie und entsprechenden Ätzprozessen hergestellt, wobei äußerst komplexe Lithographieanlagen mit entsprechend komplexen Justiereinheiten erforderlich sind. Während einer entsprechenden Fertigungssequenz zur Herstellung eines Kontaktlochs und einer damit verbundenen Metallleitung müssen unabhängig von der betrachteten Prozessstrategie der Graben und das Kontaktloch miteinander justiert werden, was schließlich zu einem gewissen Justierfehler führen kann, der durch die entsprechenden Entwurfsregeln zu berücksichtigen ist. Durch Verwenden der Einprägeform 150, die die entsprechenden Negativformen 152a entsprechender Kontaktlochöffnungen und die Negativformen 152b entsprechender Gräben aufweist, sind die Kontaktdurchführungen und Metallleitungen automatisch zueinander mit hoher Genauigkeit justiert, wodurch die Prozesskomplexität reduziert und das Bauteilleitungsverhalten erhöht sowie eine Verringerung der Prozesstoleranzgrenzen ermöglicht wird, die für gewöhnlich vorzusehen sind, um damit ein gewisses Maß an Fehljustierung zwischen Kontaktlochöffnungen und Gräben zu berücksichtigen.
  • Ein typischer Prozessablauf zur Herstellung des Mikrostrukturbauelements 100 kann die folgenden Prozess umfassen. Nach der Herstellung von Mikrostrukturelementen, falls diese vorgesehen sind, etwa die leitenden Gebiete 102, oder andere Schaltungselemente auf der Grundlage gut etablierter Techniken, die Photolithographieprozesse oder andere Einprägeprozesse beinhalten können, wie dies nachfolgend beschrieben wird, oder Implantationsprozesse, Atzverfahren, Einebnungsprozesse, und dergleichen aufweisen können, wird das verformbare Material der Schicht 103 auf der Grundlage einer geeigneten Abscheidetechnik hergestellt. Beispielsweise kann die Schicht 103 in einem Zustand geringer Viskosität durch Aufschleuderverfahren aufgebracht und in diesem Zustand geringer Viskosität beibehalten werden, wenn es ein aushärtbares Material ist, etwa ein spezielles Polymermaterial, ein verformbares Lackmaterial, und dergleichen. In anderen anschaulichen Ausführungsformen wird die Schicht 103 durch eine beliebige geeignete Abscheidetechnik aufgebracht und wird entsprechend behandelt, um damit in einen gut verformbaren Zustand überzugehen, beispielsweise durch Wärmebehandeln der Schicht 103, wenn ein thermoplastisches Material verwendet wird. Anschließend wird die Einprägeform 150 positioniert und relativ zu der Mikrostruktur 100 auf der Grundlage gut etablierbarer Justieranlagen ausgerichtet, wobei beispielsweise entsprechende mechanische Justiermarken (nicht gezeigt), optische Justiermarken und dergleichen eingesetzt werden. Nach dem geeigneten Positionieren der Einprägeform 150 und der Mikrostruktur 100 relativ zueinander, werden die Einprägeform 150 und/oder die Mikrostruktur 100 relativ zueinander bewegt, wie dies durch die Pfeile 153 angedeutet ist, während deren laterale Positionierung im Wesentlichen beibehalten wird.
  • 1b zeigt schematisch das Mikrostrukturelement 100, wenn es mit der Einprägeform 150 in Kontakt ist, wobei die entsprechenden Negativformen 152 die verformbare Materialschicht 103 verformen, um damit die Kontaktlochöffnung und einen Graben darin zu definieren. Danach kann die Schicht 103 beispielsweise durch Reduzieren der Temperatur, Aushärten der Schicht 103 mittels einer geeigneten Behandlung, etwa mit UV- (ultraviolett) Strahlung, und dergleichen behandelt werden, um das Material der Schicht 103 in einen im Wesentlichen nicht deformierbaren Zustand überzuführen, d. h. in einen Zustand, in welchem die Materialschicht 103 im Wesentlichen ihre Form nach dem Entfernen der Einprägeform 150 mit einem gewünschten hohen Maß an Formtreue beibehält.
  • 1c zeigt schematisch das Mikrostrukturbauelement 100, wenn die Einprägeform 150 entfernt wird, wie dies durch die Pfeile 154 angedeutet ist, wodurch auf Grund des im Wesentlichen nicht deformierbaren Zustands des Materials 103, eine entsprechende eingeprägte Struktur 104 mit einer Kontaktlochöffnung 104a und einem Graben 104b zurückbleibt, die im Wesentlichen in der Größe und Form den entsprechenden Negativformen 152a, 152b der Einprägeform 150 entsprechen. Es sollte beachtet werden, dass die Einprägeform 150 eine geringe Haftung zu dem Material der Schicht 103 in ihrem im Wesentlichen nicht deformierbaren Zustand aufweist, was auf der Grundlage entsprechender Oberflächenbehandlungen oder Materialzusammensetzung unter Anwendung gut bekannter Techniken für Nano-Einprägeprozesse erreicht werden kann. Während des gemeinsamen Einprägens der Kontaktlochöffnung 104a und des Grabens 104b in die Schicht 103 kann sich der Höhenpegel, des Materials in der Schicht 103 auf Grund des zusätzlichen Volumens der entsprechenden Negativformen 152 ändern, wobei ein entsprechender Anstieg des Höhenpegels lokal variieren kann, abhängig von der Strukturdichte der entsprechenden Negativformen 152 über das Substrat 101 hinweg. Wenn eine Fluidverbindung zwischen entsprechenden Bereichen der Schicht 103 über das Substrat 101 hinweg nicht vorgesehen ist – beispielsweise auf Grund der Musterkonfiguration der Negativformen 152b, die im Wesentlichen eine Fluidverbindung in einer abschließenden Phase der Positionierung der Einprägeform 150 in dem Material 103 verhindert – kann die Form 150 entsprechende Fluidkanäle (nicht gezeigt) aufweisen, die eine effiziente Kommunikation zwischen unterschiedlichen Bauteilbereichen ermöglicht oder die es ermöglichen Überschussmaterial der Schicht 103 zu entfernen. Folglich kann beim Entfernen der Einprägeform 150 von der Schicht 103 in ihren im Wesentlichen nicht deformierbaren Zustand eine im Wesentlichen ebene Oberflächenkonfiguration erreicht werden, wobei, abhängig davon, ob Überschussmaterial der Schicht 103 entfernt wurde, bevor das Material der Schicht 103 in seinen nicht deformierbaren Zustand überführt wurde, die Dicke der Schicht 103 unterschiedlich sein kann von einer Dicke der Schicht 103, wie sie ursprünglich abgeschieden wurde. Des weiteren können entsprechende Materialreste 104c dennoch an einer Unterseite der entsprechenden Kontaktlochöffnungen 104a auf Grund geringer Ungleichförmigkeiten im Hinblick auf die Oberflächentopographie der Mikrostruktur 100 und/oder der Einprägeform 150 vorhanden sein, woraus sich ein nicht idealer mechanischer Kontakt mit der darunter liegenden Struktur, etwa den leitenden Gebieten 102, ergeben kann.
  • 1d zeigt schematisch das Mikrostrukturbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der die Struktur 100 einer Ätzumgebung 105 zum Entfernen der Materialreste 104c ausgesetzt ist. Während des Ätzprozesses 105 können gut etablierte Rezepte angewendet werden, um in effizienter Weise die Reste 104c zu entfernen, wobei in einigen anschaulichen Ausführungsformen ein gewisses Maß an Selektivität der Ätzchemie des Prozesses 105 in Bezug auf das Material der leitenden Gebiete 102 vorgesehen ist. Auf diese Weise kann die Prozesszeit des Ätzprozesses 105 gesteuert werden, um in zuverlässiger Weise die Reste 104c über das gesamte Substrat 101 hinweg zu entfernen, ohne im Wesentlichen einen unerwünschten Schaden in den darunter liegenden Gebieten 102 hervorzurufen. Auf Grund des Ätzprozesses 105 kann Material der Schicht 103 außerhalb der Kontaktlochöffnungen 104a entfernt werden, wobei jedoch die entsprechenden Tiefen der Graben 104b im Wesentlichen auf Grund des gleichzeitigen Materialabtrags innerhalb der Gräben 104b und den horizontalen Oberflächenbereichen 103s der Schicht 103 gleich bleibt, während die Gesamtdicke der Schicht 103 abhängig von dem Maß an Überätzung während des Prozesses 105 reduziert wird. Danach wird das Mikrostrukturbauelement 100 für das Füllen der entsprechenden Struktur 104 mittels eines leitenden Materials, etwa einem Metall, Metalllegierung, und dergleichen vorbereitet, um damit eine entsprechende Kontaktdurchführung und Metallleitung bereitzustellen, um eine entsprechende Metallisierungsstruktur der Mikrostruktur 100 zu bilden.
  • 1e zeigt schematisch das Mikrostrukturbauelement 100 in einem weiter fortgeschritten Herstellungsstadium, wobei entsprechende Kontaktdurchführungen 106a in den zuvor gebildeten Kontaktlochöffnungen 104a ausgebildet sind, so dass diese einen Kontakt zu den darunter liegenden leitenden Gebieten 102 herstellen. Ferner sind Leitungen 106b in den zuvor definierten Gräben 104b gebildet. Folglich bildet die Materialschicht 103, die ein beliebiges geeignetes dielektrisches Material repräsentieren kann, in Verbindung mit den Leitungen 106b und den Kontaktdurchführungen 106a eine entsprechende Metallisierungsschicht 107, wobei die entsprechenden Leitungen 106b die elektrische Verbindung innerhalb der Ebene herstellen, während die Kontaktdurchführung 106a den elektrischen Kontakt zu den leitenden Gebieten 102 herstellen, die Kontaktpfropfen, Kontaktgebiete von Schaltungselementen, Metallgebiete tieferliegender Metallisierungsschichten, und dergleichen repräsentieren können. Es sollte beachtet werden, dass abhängig von dem Technologiestandard der betrachten Mikrostruktur 100 laterale Abmessungen, d. h. in 1e die horizontalen Abmessungen der Kontaktdurchführungen 106a und der Leitung 106b 100 nm oder sogar deutlich weniger für äußerst moderne Halbleiterbauelemente betragen können, wobei die entsprechenden Abmessungen von der Bauteilebene und den entsprechenden Stromdichten abhängen können, die während des Betriebs des Mikrostrukturbauelements 100 auftreten. Des weiteren sollte beachtet werden, dass die spezielle Form der entsprechenden Kontaktdurchführungen und/oder Leitungen 106b entsprechend den Entwurfserfordernissen variieren kann. Beispielsweise kann die Breite und/oder die Tiefe der entsprechenden Leitungen 106b innerhalb der gleichen Bauteilebene variiert werden, wodurch ein hohes Maß an Flexibilität bei der Anpassung der entsprechenden Metallisierungsstrukturen an Betriebsbedingungen, Prozessbedingungen der Abscheideverfahren, und dergleichen ermöglicht wird. Das gleiche gilt für die Kontaktdurchführungen 106a. Des weiteren können die Kontaktdurchführungen 106a und die Leitungen 106b auf der Grundlage eines beliebigen geeigneten leitenden Materials hergestellt werden, wobei in anspruchsvollen Anwendungen gut leitende Metalle, etwa Kupfer, Kupferlegierungen, Silber, Silberlegierungen, und dergleichen eingesetzt werden, um eine hohe Effizienz der Metallstrukturen zu erreichen. Abhängig von den Eigenschaften des leitenden Materials, das in die entsprechenden Kontaktlochöffnungen 104a und die Gräben 104b einzufüllen ist, kann das leitende Material auch ein leitendes Barrierenmaterial beinhalten, um damit in effizienter Weise eine Diffusion von Metall in das umgebende dielektrische Material der Schicht 103 und schließlich in empfindliche Bauteilbereiche zu verhindern und um ferner eine unerwünschte Wechselwirkung zwischen dielektrischem Material oder reaktiven Komponenten, die darin enthalten sind, etwa Sauerstoff, Fluor, und dergleichen, mit den entsprechenden leitenden Materialien, etwa Kupfer, Kupferlegierungen, und dergleichen zu unterdrücken.
  • Die Mikrostruktur 100, wie sie in 1e gezeigt ist, kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem Ätzprozess 105 (siehe 1d) wird in einigen anschaulichen Ausführungsformen ein entsprechendes leitendes Barrierenmaterial (nicht gezeigt) auf der Grundlage einer geeigneten Abscheidetechnik, etwa Sputter-Abscheidung, chemische Dampfabscheidung (CVD), stromlosen Plattieren, Atomlagenbeschichtung (ALD), und dergleichen aufgebracht. Beispielsweise kann ein geeignetes Material, etwa Tantal, Tantalnitrid, Titan, Titannitrid, Wolfram, Wolframnitrid, und dergleichen durch Sputter-Abscheidung aufgebracht werden, wobei ein vorhergehender Sputter-Ätzschritt, der als der Ätzprozess 105 oder ein zusätzlicher Ätzschritt ausgeführt werden kann, zu einem zuverlässigen Freilegen der darunterliegenden leitenden Gebiete 102 führt. Danach kann ein geeignetes Saatmaterial, etwa Kupfer und dergleichen, beispielsweise durch Sputter-Abscheidung, stromlose Abscheidung und dergleichen aufgebracht werden, woran sich das Abscheiden des Volumenmetalls, etwa Kupfer, Kupferlegierung, Silber, Silberlegierung, und dergleichen anschließt. Anschließend wird überschüssiges Material, etwa Barrierenmaterial, Saatmaterial und das eigentliche Volumenmetall auf der Grundlage einer geeigneten Technik entfernt, die elektrochemisches Ätzen, CMP (chemisch-mechanisches Polieren) und dergleichen beinhalten kann. In einigen anschaulichen Ausführungsformen wird während des entsprechenden Entfernens von überschüssigem Material ein CMP-Prozess ausgeführt, wobei gleichzeitig die Oberflächentopographie des Mikrostrukturbauelements 100 eingeebnet wird, wodurch auch unerwünschte Unterschiede im Höhenpegel verringert werden, die möglicherweise während des gemeinsamen Einprägeprozesses zur Herstellung der Kontaktlochöffnungen 104a und der Gräben 104b (siehe 1c) hervorgerufen wurden.
  • Somit kann die Metallisierungsschicht 107 mit den Kontaktdurchführungen 106a und den Gräben 106b, die eine beliebige geeignete Größe und Form besitzen können, effizient in einer äußerst effektiven Prozesssequenz mit einem reduzierten Maß an Prozesskomplexität hergestellt, da die Kontaktdurchführungen 106a und die Metallleitungen 106b auf der Grundlage eines gemeinsamen Lithographieprozesses hergestellt werden, ohne dass ein individueller Justierprozess für jede Komponente erforderlich ist. Ferner können die spezielle Größe und Form der Kontaktdurchführungen und Leitungen 106a, 106b und insbesondere ein Zwischenbereich davon entsprechend den Bauteilerfordernissen gestaltet werden, ohne dass dies durch Photolithographie und Atzverfahren beschränkt ist, wie dies der Fall ist in vielen konventionellen Strukturierungsprozessen. Beispielsweise können die Seitenwände der Kontaktdurchführungen 106a und/oder der Gräben 106b in effizienter Weise an Prozess- und Bauteilerfordernisse angepasst werden, wie dies später detailliert beschrieben ist, ohne dass im Wesentlichen eine Einschränkung auf spezielle Prozessparameter von Prozessverfahren auftritt, etwa von Photolithographie- und Ätzprozessen. Ferner können in der mit Bezug zu den 1a bis 1e gezeigten Ausführungsform die Kontaktdurchführungen 106a und die Leitungen 106b direkt in dem dielektrischen Material der Metallisierungsschicht 107 hergestellt werden, d. h. in der verformbaren Materialschicht 103, wodurch ebenso die Prozesskomplexität verringert wird.
  • Mit Bezug zu den 2a bis 2d werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben, in denen ein hohes Maß an Flexibilität in Bezug auf das dielektrische Material einer Metallisierungsschicht erreicht wird, so dass nicht-verformbare Materialien effektiv eingesetzt werden können, wobei dennoch Kontaktlöcher und Gräben in einem gemeinsamen Einprägeverfahren hergestellt werden können.
  • 2a zeigt schematisch ein Mikrostrukturbauelement 200 mit einem Substrat 201, das darauf ausgebildet leitende Gebiete 202 aufweisen kann, zu denen eine elektrische Verbindung mittels einer oder mehrerer Metallisierungsschichten herzustellen ist, die über dem Substrat 201 auszubilden sind. In Bezug auf die Komponenten 201 und 202 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Mikrostrukturbauelement 100 erläutert sind. Ferner ist in dieser Fertigungsphase eine dielektrische Schicht 206 über dem Substrat 201 vorgesehen, wobei das Material der dielektrischen Schicht 206 in Bezug auf seine Eigenschaften als ein Zwischenschichtdielektrikumsmaterial für eine Metallisierungsschicht ausgewählt ist. Beispielsweise weist in anspruchsvollen Anwendungen die dielektrische Schicht 206 ein dielektrisches Material mit kleinem ε auf. Ferner ist eine Maskenschicht 203 über der dielektrischen Schicht 206 gebildet, die aus einem verformbaren Material aufgebaut ist, d. h. einem Material, das einen äußerst deformierbaren Zustand aufweist, wenn es mechanisch mit einer Einprägeform 250 in Kontakt gebracht wird und das in einem äußerst nicht deformierbaren Zustand überführt werden kann, um ein entsprechendes Maß an Deforma tion beizubehalten, die durch den Kontakt mit der Einprägeform 250 hervorgerufen wird. Beispielsweise weist die Maskenschicht 203 ein verformbares Lackmaterial, ein thermoplastisches Material, und dergleichen auf. Die Einprägeform oder der Einprägestempel 250 weist ein entsprechendes Substrat 251 auf, in welchem entsprechende Negativformen 252 mit einer Negativform 252 für eine entsprechende Kontaktlochöffnung und eine entsprechende Negativform 252b entsprechend einem Graben ausgebildet sind. In Bezug auf die Einprägeform 250 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu der Form 150 erläutert sind.
  • Während der Fertigungsphase, die in 2a gezeigt ist, ist die Einprägeform 250 in Bezug auf das Mikrostrukturbauelement 200 ausgerichtet, ähnlich wie dies zuvor mit Bezug zu dem Bauelement 100 und der Form 150 beschrieben ist, und die Form 250 wird mit der Maskenschicht 203 in Kontakt gebracht, wie dies durch die Pfeile 253 angedeutet ist, wobei sich die Maskenschicht 203 in einem Zustand mit geringer Viskosität oder einem gut deformierbaren Zustand befindet.
  • 2b zeigt schematisch die Situation, wenn die Einprägeform 250 mit der Maskenschicht 203 in Kontakt ist, wobei eine entsprechende Behandlung, etwa eine Wärmebehandlung und/oder eine UV-Bestrahlung ausgeführt wird, um das Material der Maskenschicht 203 in einen äußerst nicht-deformierbaren Zustand überzuführen.
  • 2c zeigt schematisch das Entfernen der Einprägeform 250, wie dies durch die Pfeile 254 angezeigt ist, wodurch entsprechende Kontaktlochöffnungen 204a und 204b auf Grund des im Wesentlichen nicht deformierbaren Zustandsschicht 203 erzeugt werden. In Bezug auf die Eigenschaften der Einprägeform 250 im Hinblick auf die Oberflächenhaftung und dergleichen gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu der Einprägeform 150 dargestellt sind. Somit kann nach dem Entfernen der Einprägeform 250 die strukturierte Maskenschicht 203 als eine Abbildung oder Maske während eines nachfolgenden anisotropen Ätzprozesses verwendet werden, um die Kontaktlochöffnung 204a und den Graben 204b in die darunter liegende dielektrische Schicht 206 zu übertragen.
  • 2d zeigt schematisch das Mikrostrukturbauelement 200 während eines anisotropen Ätzprozesses 205, in welchem eine Ätzchemie verwendet wird, die zu einer vergleichbaren Ätzrate für das Material der Schicht 203 und den darunter liegenden dielektrischen Material der Schicht 206 führt. Folglich kann ein äußerst anisotropes Ätzverhalten eingerichtet werden, da eine ausgeprägte Ätzselektivität zwischen den Materialien der Schichten 203 und 207 nicht erforderlich ist. Somit wird während des Ätzprozesses 205 Material der Maskenschicht 203 zunehmend zusammen mit dem Material der freiliegenden Bereiche der dielektrischen Schicht 206 abgetragen. Auf diese Weise werden die Kontaktlochöffnungen 204a und die Gräben 204b der Maskenschicht 203 zunehmend in die dielektrische Schicht 206 „getrieben", um schließlich entsprechende Kontaktlochöffnungen 207a und Gräben 207b in der dielektrischen Schicht 207 zu erhalten, wobei ein hohes Maß an Ätzformtreue auf Grund des äußerst anisotropen Verhaltens des Ätzprozesses 205 erreicht werden kann. Schließlich ist in einer abschließenden Phase des Ätzprozesses 205 die dielektrische Schicht 207 von dem Rest der Maskenschicht 203, der nunmehr als 203r bezeichnet ist, bedeckt, während der Ätzprozess 205 fortgesetzt werden kann, um in zuverlässiger Weise die entsprechenden leitenden Gebiete 202 an der Unterseite der Kontaktlochöffnungen 207a freizulegen, während der Rest 203r von dem Ätzprozess 205 verbraucht wird. In einigen anschaulichen Ausführungsformen wird der Rest 203r während der abschließenden Phase des Ätzprozesses 205 beibehalten und nachfolgend durch einen zusätzlichen Ätzprozess entfernt, beispielsweise einem nasschemischen Prozess, oder einen trockenchemischen Prozess mit einer hohen Selektivität zwischen dem Material des Rests 203r und der dielektrischen Schicht 207, um den Rest 203r zu entfernen, wodurch die verbesserte Prozessflexibilität bereitgestellt wird, da die anfängliche Dicke der Maskenschicht 203 weniger kritisch ist. Nach dem Entfernen des Rest 203r durch den Ätzprozess 205 oder durch einen nachfolgenden zusätzlichen Ätzschritt wird die weitere Bearbeitung der Mikrostruktur 200 in ähnlicher Weise fortgesetzt, wie dies zuvor mit Bezug zu 1e für das Bauelement 100 beschrieben ist. D. h., es kann eine beliebige geeignete Prozesssequenz ausgeführt werden, um ein geeignetes leitendes Material, etwa ein Barrierenmaterial und ein gut leitendes Metall einzufüllen, um damit die entsprechenden Kontaktdurchführungen und Leitungen bereitzustellen, um damit gemeinsam mit der dielektrischen Schicht 207 eine entsprechende Metallisierungsschicht zu bilden. Folglich kann die entsprechende Metallisierungsstruktur auf der Grundlage eines äußerst effizienten Einprägeprozesses hergestellt werden, wobei entsprechende Kontaktlochöffnungen und Gräben in einem gemeinsamen Prozessschritt gebildet werden, wobei zusätzlich ein hohes Maß an Flexibilität bei der Auswahl geeigneter dielektrischer Materialien für eine Metallisierungsschicht gegeben ist.
  • Mit Bezug zu den 3a und 3d werden weitere anschauliche Ausführungsformen der vorliegenden Erfindung nunmehr beschrieben, in denen eine Metallisierungsstruktur auf der Grundlage einer effizienten Einprägetechnik hergestellt wird, wobei eine Opferschicht zum Definieren entsprechender Kontaktlochöffnungen und Gräben und zur Herstellung der Metallisierungsstruktur verwendet wird.
  • 3a zeigt schematisch eine Querschnittsansicht eines Mikrostrukturbauelements 300 mit einem Substrat 301 und einer Schicht aus verformbaren Material 303, die über dem Substrat ausgebildet. Ferner ist eine Einprägeform 350 mit einer Negativform für Kontaktlochöffnungen 352a und für Gräben 352b während des Entfernens aus der Schicht 303 gezeigt, die sich in einem äußerst nicht deformierbaren Zustand befindet, um damit entsprechende Kontaktlochöffnungen 304a und 304b darin zu bilden. Im Hinblick auf die Eigenschaften der Einprägeform 350 sei auf die entsprechenden Komponenten 150 und 250 verwiesen, die zuvor beschrieben sind. Des weiteren kann die Mikrostruktur 300 ein Mikrostrukturbauelement repräsentieren, wie es zuvor mit Bezug zu den Bauelementen 100 und 200 beschrieben ist oder diese kann eine Basiskomponente repräsentieren, um darin eine oder mehrere Metallisierungsstrukturen herzustellen. Somit kann das Substrat 301 ein beliebiges geeignetes Trägermaterial repräsentieren, um darauf die verformbaren Materialschicht 303 zu bilden, und besitzt in einigen anschaulichen Ausführungsformen darin ausgebildete entsprechende Schaltungselemente und leitenden Gebiete (nicht gezeigt), während in anderen Ausführungsformen im Wesentlichen keine weiteren funktionalen Komponenten in dem Substrat 301 vorgesehen sind. Die verformbare Materialschicht 303 kann in Form eines geeigneten Materials bereitgestellt werden, dessen dielektrische Eigenschaften unwesentlich sind, da die Schicht 303 als eine Opferschicht verwendet wird, die nach dem Herstellen von entsprechenden Kontaktdurchführungen und Metallleitungen darin entfernt wird.
  • 3b zeigt schematisch das Mikrostrukturbauelement 300 in einer weiter fortgeschrittenen Fertigungsphase. Entsprechende Kontaktdurchführungen 306a und Leitungen 306b sind in der Opferschicht 303 ausgebildet, wobei ein geeignetes leitendes Material zur Herstellung der Kontaktdurchführungen 306a und der Leitungen 306b verwendet ist. In einer anschaulichen Ausführungsform wird ein geeignetes gut leitendes Metall, etwa Kupfer, Kupferlegierungen, Silber, Silberlegierungen, und dergleichen in die entsprechenden Kontaktlochöffnungen 304a und Gräben 304b (siehe 3a) eingefüllt, wobei ein vorhergehender Schritt zur Herstellung eines entsprechenden Barrierenmaterials unter Umständen nicht notwendig ist, da die entsprechenden Barriereneigenschaften in einer späteren Phase bereitgestellt werden können. In einigen anschaulichen Ausführungsformen kann ein Oberflächenbereich des Substrats 301 ein geeignetes Katalysatormaterial, etwa Palladium, Platin, Kupfer, und dergleichen aufweisen, das während der Herstellung der Kontaktlochöffnungen 304 und der Gräben 304b freigelegt wird. Somit können hocheffiziente stromlose Plattierungsverfahren eingesetzt werden, beispielsweise auf der Grundlage von Kupfer und Kupferlegierungen, im damit deutlich Anforderungen im Hinblick auf das Füllverhalten zu vereinfachen, wie sie typischerweise in konventionellen Elektroplattierungsabläufen angetroffen werden, um in zuverlässiger Weise Öffnungen mit hohem Aspektverhältnis von unten nach oben zu füllen. Somit kann in Verbindung mit einer sehr effizienten Definition der entsprechenden Kontaktlochöffnungen 304a und der Gräben 304b in einem gemeinsamen Einprägeprozess eine zusätzliche Reduzierung der Prozesskomplexität und eine verbesserte Effizienz des Prozesses in Bezug auf das Füllverhalten und das Abscheiden von Barrierenmaterial erreicht werden.
  • 3c zeigt schematisch das Mikrostrukturbauelement 300 während eines selektiven isotropen Ätzprozesses 308 zum Entfernen der Opferschicht 303 selektiv zu der Metallisierungsstruktur 306. Zu diesem Zweck werden äußerst selektive Ätzrezepte eingesetzt, wobei ein hohes Maß an Flexibilität bei der Auswahl geeigneter Materialien gegeben ist, da die Schicht 303 lediglich in Bezug auf die gewünschten Eigenschaften während des gemeinsamen Einprägeprozesses vorgesehen wird, währenddessen dielektrische Eigenschaften nicht relevant sind.
  • 3d zeigt schematisch das Mikrostrukturbauelement 300 in einer weiter fortgeschrittenen Herstellungsphase. Hier unterliegt das Bauelement 300 einer Behandlung 309 zum Bilden einer entsprechenden Barrierenschicht 310 auf freiliegenden Oberflächenbereichen der Metallisierungsstrukturen 306. Wie zuvor erläutert ist, ist für viele gut leitende Metalle, etwa Kupfer, Kupferlegierungen, und dergleichen ein zuverlässiger Einschluss des Metalls erforderlich, um eine Wechselwirkung mit dem angebenden dielektrischen Material zu unterdrücken. Auf Grund der moderat hohen Stromdichten, die typischerweise in modernsten integrierten Schaltungen anzutreffen sind, spielen Elektromigrationseffekte eine wesentliche Rolle im Hinblick auf die Gesamtzuverlässigkeit und damit Lebensdauer entsprechender Metallisierungsstrukturen. Da Elektromigrationseffekte mit der Existenz von Diffusionswegen stark korreliert sind, sind insbesondere Grenzflächengebiete äußerst kritisch in Bezug auf die Elektromigration, und somit kann das gesamte Elektromigrationsverhalten deutlich von der Qualität entsprechender Grenzflächen mit dem Barrierenmaterial abhängen. Daher können auf Grund des Vorsehens der Barrierenschicht 310 ohne das Vorhandensein eines umgebenden dielektrischen Materials äußerst effiziente Fertigungsverfahren, etwa stromloses Plattieren, eingesetzt werden, um einen zuverlässigen und gleichförmigen Einschluss der Metallisierungsstrukturen 306 zu ermöglichen, wobei zusätzlich äußerst effiziente Barrierenmaterialien, etwa Kobalt/Wolfram/Bor, Kobalt/Wolfram/Phosphor, und dergleichen, eingesetzt werden können, von denen man weiß, dass sie eine hohe Widerstandsfähigkeit gegenüber Elektromigrationseffekten in Verbindung mit Kupfermaterial zeigen. Folglich können durch entsprechendes Freilegen der Oberflächenbereiche der Metallisierungsstruktur 306 die entsprechenden Materialien in einer selbstjustierten Weise abgeschieden werden, wodurch die Barrierenschicht 310 in äußerst gleichförmiger Weise gebildet wird. Somit kann das Gesamtleistungsverhalten der entsprechenden Metallisierungsstruktur 306 deutlich verbessert werden, wobei dennoch eine reduzierte Prozesskomplexität und eine erhöhte Genauigkeit auf Grund des gemeinsamen Strukturierens der entsprechenden Kontaktlochöffnungen 304a und der Graben 304b erreicht wird.
  • 3e zeigt schematisch das Mikrostrukturbauelement 300 während eines Abscheideprozesses 311 zur Herstellung einer geeigneten dielektrischen Schicht 307, um damit in Verbindung mit dem Metallisierungsstrukturen 306 eine entsprechende Metallisierungsschicht zu bilden. Der Abscheideprozess 311 kann eine beliebige geeignete Abscheidetechnik, etwa Aufschleuderverfahren, CVD-Verfahren, und dergleichen repräsentieren, um damit in zuverlässiger Weise die Metallisierungsstrukturen 306 mit einem geeigneten dielektrischen Material zu umgeben, das eine geringe relative Permittivität aufweisen kann, wie dies in anspruchsvollen integrierten Schaltungen erforderlich ist. Abhängig von den Eigenschaften des Abscheideprozesses 311 kann überschüssiges Material der dielektrischen Schicht 307 beispielsweise durch CMP entfernt werden, um eine im Wesentlichen ebene Oberflächentopographie bereitzustellen, wobei der Prozess zuverlässig beim Freilegen oberer Bereiche der Barrierenschicht 310 beendet werden kann, während in anderen anschaulichen Ausführungsformen das CMP mit einem selektiven Ätzprozess kombiniert werden kann, der ebenso auf der Grundlage des Freilegens der Barrierenschicht 310 gesteuert werden kann.
  • Mit Bezug zu den 4a bis 4c werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, in denen eine geeignete Einprägeform oder ein Stempel so gebildet ist, dass eine negative Form für eine Kontaktlochöffnung in Verbindung mit einem Graben gebildet wird.
  • 4a zeigt schematisch eine Querschnittsansicht einer Einprägeform oder eines Stempels 450 in einem fortgeschrittenen Herstellungsstadium. Der Stempel 450 weist ein geeignetes Substrat 451 auf, das ein geeignetes Trägermaterial repräsentiert, auf dem ein Oberflächenbereich ausgebildet ist, der eine geeignete Strukturierung gemäß entsprechender Prozessverfahren ermöglicht. Beispielsweise repräsentiert das Substrat 451 ein Siliziumsubstrat mit einer darauf ausgebildeten Siliziumschicht, einer Siliziumdioxidschicht oder einem anderen geeigneten Material, das die erforderliche mechanische Stabilität und entsprechenden Ätzeigenschaften während der nachfolgenden Bearbeitung zur Herstellung eines entsprechenden Negativbildes oder einer Negativform von Kontaktlochöffnungen und Gräben bereitstellt. Entsprechende Negativformen von Gräben 452b sind in dem oberen Bereich des Substrats 451 oder einer anderen geeigneten Materialschicht, die auf dem Substrat 451 vorgesehen ist, ausgebildet, wobei die Negativformen 452b aus einem geeigneten Material, etwa Siliziumdioxid, Siliziumnitrid, und dergleichen, aufgebaut sind, das eine hohe Ätzselektivität in Bezug auf das umgebende Material des Substrats 451 aufweist. Ferner ist eine Ätzstoppschicht 455 über dem Substrat 451 gebildet, woran sich eine zusätzliche Materialschicht 456 anschließt, in der entsprechende Negativformen von Kontaktöffnungen 452a ausgebildet sind. Die Negativformen 452a können im Wesentlichen aus dem gleichen Material wie die Negativformen 452b aufgebaut sein, oder können ein anderes Material aufweisen, abhängig von den Prozess- und Bauteilerfordernissen. In der in 4a gezeigten anschaulichen Ausführungsform weisen das Material die Schicht 456 und das Material der Negativformen 452a ein hohes Maß an Ätzselektivität in Bezug auf ein spezifiziertes Ätzrezept auf. Beispielsweise ist die Schicht 456 aus Polysilizium und dergleichen aufgebaut, während die Negativformen 452a aus Siliziumdioxid, Siliziumnitrid oder dergleichen hergestellt sind.
  • Ein typischer Prozessablauf zur Herstellung der Einprägeform 450, wie sie in 4a gezeigt ist, kann die folgenden Prozesse umfassen. Zunächst wird dies Substrat 451 strukturiert, um entsprechende Gräben zu erhalten, was auf der Grundlage von Photolithographie und entsprechenden Ätzverfahren bewerkstelligt werden kann, um damit eine entsprechende Lackmaske bereitzustellen, wobei das Substrat 451 auf der Grundlage der Lackmaske sodann strukturiert wird. In anderen anschaulichen Ausführungsformen kann eine entspre chende Maskenschicht mit einem verformbaren Material auf der Grundlage einer entsprechenden Einprägeform strukturiert und nachfolgend wird die sich ergebende strukturierte Maskenschicht als eine Ätzmaske für das Übertragen der entsprechenden Gräben in das Substrat 451 verwendet. Beispielsweise sind entsprechende Ätzverfahren für Silizium oder andere geeignete Materialien im Stand der Technik gut etabliert. Danach werden Gräben in dem Substrat 451 mit einem geeigneten Material, etwa Siliziumdioxid oder dergleichen auf der Grundlage gut etablierter Abscheideverfahren gefüllt, etwa CVD mit hochdichtem Plasma, subatmosphärisches CVD, und dergleichen. Danach wird die Oberflächentopographie durch CMP eingeebnet und die Ätzstoppschicht 455, die beispielsweise aus Siliziumnitrid aufgebaut ist, wird auf der Grundlage etablierter Prozessverfahren abgeschieden. Die Schicht 456 kann beispielsweise mit CVD bei geringem Druck abgeschieden werden, wenn diese in Form eines Polysiliziummaterials vorgesehen ist. Nachfolgend wird die Schicht 456 so strukturiert, dass diese entsprechende Öffnungen erhält, die den Negativformen 452 entsprechen, was auf der Grundlage von Photolithographie und anisotropen Ätzprozessen oder auf der Grundlage eines Einprägeprozesses bewerkstelligt werden kann, in welchem eine entsprechende verformbare Materialschicht über der Schicht 456 gebildet wird, die dann mittels entsprechender Einprägeverfahren strukturiert wird, wie dies zuvor auch beschrieben ist. Danach wird auf der Grundlage einer entsprechenden Lackmaske oder einer anderen Ätzmaske die Schicht 456 strukturiert und die entsprechenden Öffnungen werden mit einem geeigneten Material, etwa Siliziumdioxid, oder dergleichen aufgefüllt. Somit kann die Form 450, wie sie in 4a gezeigt ist, auf der Grundlage gut etablierter Photolithographieverfahren oder auf der Grundlage von Einprägetechniken hergestellt werden, in denen die Negativformen 452b und 452a in nachfolgenden Prozessschritten hergestellt werden.
  • 4b zeigt schematisch den Einprägestempel 450 in einem weiter fortgeschrittenen Herstellungsstadium. In einer anschaulichen Ausführungsform wird ein selektiver Ätzprozess 457 ausgeführt, um das Material der Schicht 456 selektiv zu entfernen, während das Material der Negativformen 452a im Wesentlichen beibehalten wird. Beispielsweise sind äußerst selektive nasschemische Ätzprozesse im Stand der Technik für das selektive Abtragen von Polysilizium in Bezug auf Siliziumdioxid bekannt. In anderen Ausführungsformen werden äußerst selektive Trockenätzprozesse eingesetzt. In anderen anschaulichen Ausführungsformen repräsentiert der Ätzprozess 457 einen äußerst anisotropen Ätzprozess auf der Grundlage einer Ätzmaske (nicht gezeigt), die im Wesentlichen die negativen Formen 452 abdeckt, die direkt aus der Schicht 456 gebildet sind. Zu diesem Zweck wird die Einpräge form 450 so gebildet, dass die Negativformen 452b in ähnlicher Weise erhalten werden, wie dies zuvor mit Bezug zu 4a beschrieben ist, und nachfolgend werden die Ätzstoppschicht 455 und 456 in der zuvor beschriebenen Weise abgeschieden. Danach wird eine entsprechende Ätzmaske beispielsweise in Form einer Lackmaske durch Photolithographie gebildet, oder es wird eine andere Maske, die beispielsweise durch ein Einprägeverfahren hergestellt ist, verwendet, um die Bereiche 452 abzudecken, die dann während des Ätzprozesses 457 aus dem Material der Schicht 456 gebildet werden. Folglich werden unabhängig von der gewählten Strategie die Negativformen 452a nach Ende des Ätzprozesses 457 bereitgestellt.
  • 4c zeigt schematisch den Einprägestempel 450 während eines weiteren selektiven Ätzprozesses 458, um Selektivmaterial des Substrats 451 in Bezug auf die Materialien der Negativformen 452a, 452b abzutragen. Beispielsweise sind äußerst selektive Ätzrezepte zum Entfernen von Silizium in Bezug auf Siliziumdioxid gut bekannt. Um den Ätzprozess 458 in zuverlässiger Weise zu steuern, kann eine entsprechende Ätzstoppschicht (nicht gezeigt), die im Wesentlichen aus dem gleichen Material wie die Negativformen 452a, 452b aufgebaut ist, zu diesem Zweck vorgesehen werden. Somit werden nach dem Ende des Ätzprozesses 458 die entsprechenden Negativformen 452a, 452b freigelegt und repräsentieren im Wesentlichen entsprechende Kontaktlochöffnungen und Gräben für eine Metallisierungsstruktur, die in anderen Substraten auf der Grundlage eines gemeinsamen Einprägeprozesses herzustellen ist. Es sollte beachtet werden, dass der Stempel 450 in einer beliebigen geeigneten Weise für nachfolgende Einprägeprozesse präpariert werden kann, indem beispielsweise Oberflächenmodifizierungsprozesse durchgeführt werden, um in geeigneter Weise die Oberflächenrauhigkeit oder Haftung in Bezug auf geeignete verformbare Materialien zu reduzieren. Beispielsweise können entsprechende dünne Oberflächenschichten auf der Grundlage geeigneter Abscheideverfahren, etwa CVD, ALD, und dergleichen gebildet werden. In anderen anschaulichen Ausführungsformen werden entsprechende Oberflächenbehandlungen, beispielsweise eine Nitrierung und dergleichen, ausgeführt, um die gewünschten Oberflächeneigenschaften bereitzustellen. Es sollte auch beachtet werden, dass abhängig von den Prozessverfahren die spezielle Konfiguration, d. h. die Größe und Form der entsprechenden Negativformen, auf der Grundlage der vorhergehenden Prozessverfahren eingestellt werden kann. Wenn beispielsweise eine unterschiedliche Höhe für entsprechende Negativformen 452b erforderlich ist, können entsprechende Bereiche des Stempels 450 abgedeckt werden und es wird ein entsprechender anisotroper Ätz prozess ausgeführt, um in selektiver Weise Material von den nicht abgedeckten Negativformen 452b abzutragen. In anderen Fällen, wenn die entsprechenden Ätzmasken durch Einprägeverfahren definiert werden, können unterschiedliche Größen und Formen der entsprechenden Negativformen 452, 452b auf der Grundlage der entsprechenden Einprägeformen erhalten werden. Somit kann der Stempel 450 in effizienter Weise in Prozessverfahren eingesetzt werden, wie sie zuvor mit Bezug zu den Mikrostrukturbauelementen 100, 200 und 300 beschrieben sind, und kann auch in Verbindung mit anderen anschaulichen Ausführungsformen eingesetzt werden, die noch zu beschreiben sind. In noch weiteren anschaulichen Ausführungsformen wird die Einprägeform 450 selbst als eine Metallisierungsstruktur hergestellt, die dann auf ein entsprechendes Mikrostrukturbauelement "aufgedruckt" werden kann, etwa die Bauelemente 100, 200 und 300, wie sie zuvor beschrieben sind.
  • 5 zeigt schematisch eine Metallisierungsstruktur 550, die in einigen anschaulichen Ausführungsformen als eine „Einprägeform" oder ein „Stempel" betrachtet werden kann, der in eine entsprechende Mikrostruktur 500 eingeprägt wird, d. h. mit dieser mechanischen verbunden wird, wobei das Bauelement 500 ein Halbleiterbauelement repräsentieren kann, das mehrere Schaltungselemente 510 enthält, die mit einer entsprechenden Anzahl an Kontaktbereichen 511 verbunden sind. Die Metallisierungsstruktur 550 weist wiederum eine oder mehrere Metallisierungsschichten auf, die auf der Grundlage der Prozessverfahren hergestellt sein können, wie sie zuvor mit Bezug zu den entsprechenden Metallisierungsschichten 107, 207 und 307 beschrieben sind, oder die gemäß einem Prozessablauf hergestellt sind, wie er mit Bezug zu dem Einprägestempel 450 beschrieben ist, wobei die entsprechenden Negativformen auf der Grundlage eines geeigneten Metallmaterials hergestellt werden. In einer anschaulichen Ausführungsform wird die Metallisierungsstruktur 550 auf der Grundlage entsprechender Einprägeprozesse zum gemeinsamen Strukturieren von entsprechenden Metallleitungen 552b in Verbindung mit entsprechenden Kontaktdurchführungen 552a, wie dies zuvor beschrieben ist, wobei mehrere entsprechende Prozesssequenzen wiederholt werden können, um damit mehrere Metallisierungsschichten bei Bedarf bereitzustellen. Die Metallisierungsstruktur 550 wird dann in Bezug auf das Bauelement 500 auf der Grundlage von Justierverfahren justiert, wie sie zuvor beschrieben sind. Ferner wird in einigen anschaulichen Ausführungsformen eine „verformbare" Schicht 503 vorgesehen, beispielsweise in Form einer dünnen Schicht aus einer geeigneten Elektrolytlösung, aus der bei Kontakt der Metallisierungsstruktur 550 mit der Schicht 503 eine selektive Materialab scheidung initiiert wird, um einen elektrischen und mechanischen Kontakt mit den Kontaktbereichen 511 herzustellen. Danach wird überschüssiges Material der Schicht 503 entfernt und durch ein geeignetes dielektrisches Material ersetzt, das in einem hohen viskosen Zustand aufgebracht wird.
  • Folglich kann die Metallisierungsstruktur 550 auf der Grundlage äußerst effizienter Einprägeverfahren hergestellt werden, wie sie zuvor beschrieben sind, wobei ein hohes Maß an Entkopplung des Prozesses zur Herstellung der Metallisierungsstruktur entsprechender Halbleiterbauelement und der Fertigungssequenz zur Herstellung von Schaltungselementen erreicht wird. Auf diese Weise kann die Gesamtfertigungszeit ein vollständiges Bauelement, das die Metallisierungsstruktur 550 und das Halbleiterbauelement 500 enthält, deutlich reduziert werden, wobei zusätzlich Prozessflexibilität und Ausbeute verbessert werden können, da Fehler in der Metallisierungsstruktur oder auf der Bauteilebene nicht zu einem Verlust der gesamten Mikrostruktur führen.
  • Mit Bezug zu den 6a bis 6c werden weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, wobei geeignet gestaltete Einprägeformen oder Stempel vorgesehen werden, um damit geeignete Formen insbesondere von Seitenwandbereichen entsprechender Schaltungsstrukturelemente bereitzustellen.
  • 6a zeigt schematisch eine Einprägeform 650 mit einem Substrat 651 und mehreren Negativformen 652 entsprechender Schaltungsstrukturelemente, die in einer anschaulichen Ausführungsform Negativformen 652a für Kontaktlochöffnungen und Negativformen 652b für Gräben für Leitungen von Metallisierungsstrukturen repräsentieren. In anderen anschaulichen Ausführungsformen repräsentieren die entsprechenden Negativformen 652 andere Schaltungselemente, etwa Isolationsgräben, Gateelektroden, und dergleichen, wie dies nachfolgend detaillierter beschrieben ist. Im Hinblick auf die Materialzusammensetzung des Substrats 651 und der Negativformen 652 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu den Einprägeformen 150, 250, 350 und 450 beschrieben sind. In der gezeigten Ausführungsform weisen zumindest obere Bereiche entsprechender Seitenwände 652s der Negativformen 652a, 652b eine nicht senkrechte Orientierung in Bezug auf einen Unterseitenbereich 652b auf, wobei in einer anschaulichen Ausführungsform die entsprechenden Seitenwandbereiche 652s eine sich verjüngende oder schräg zulaufende Form definieren, die eine größere Breite oder einen größeren Durchmesser an einem entsprechenden obe ren Bereich von Kontaktlochöffnungen und Gräben bereitstellen, wodurch in effizienter Weise das Füllverhalten während entsprechender Abscheideverfahren verbessert wird.
  • 6b zeigt schematisch die Einprägeform 650, die darauf ausgebildet die Negativformen 652a für entsprechende Kontaktlochöffnungen aufweist, was vorteilhaft sein kann, wenn ein Strukturierungsprozess in separater Weise für Kontaktlochöffnungen und Gräben ausgeführt wird. Es sollte beachtet werden, dass die Seitenwände 652s der Negativform 652a nicht notwendigerweise eine kontinuierliche Linie entlang der gesamten Tiefe aufweisen müssen, sondern dass unterschiedliche Seitenwandwinkel vorgesehen sein können, abhängig von den Bauteil- und Prozesserfordernissen. Beispielsweise kann eine deutliche Abschrägung des Seitenwandbereichs 652s lediglich an den oberen Bereich vorgesehen sein, während ein unterer Bereich eine im Wesentlichen senkrechte Orientierung in Bezug auf die Unterseite 652d aufweist. Jedoch kann auch eine andere Seitenwandkonfiguration vorgesehen werden, abhängig von den Bauteilerfordernissen.
  • 6c zeigt schematisch die Einprägeform 650 mit der Negativform 652b für entsprechende Gräben, wobei eine geeignete Größe in dem vorliegenden Beispiel, eine entsprechende Verjüngung der Seitenwandbereiche 652s gemäß den Bauteilerfordernissen vorgesehen ist.
  • Folglich kann durch Verwenden der Einprägeformen 650 zur Herstellung entsprechender Öffnungen das Füllverhalten in der nachfolgenden Abscheidung eines Barrierenmaterials und/oder des Volumenmaterials deutlich verbessert werden, wodurch die Zuverlässigkeit der entsprechenden Metallisierungsstrukturen erhöht wird, da beispielsweise eine zuverlässigere Abscheidung des Barrierenmaterials deutlich zu einem erhöhten Widerstand gegen Elektromigration beitragen kann und ferner verbesserte elektrische und mechanische Eigenschaften liefern kann. Beispielsweise kann die Einprägeform 650, wie sie in 6a gezeigt ist, vorteilhafterweise in Verbindung mit den zuvor beschriebenen Prozessverfahren eingesetzt werden, in denen entsprechende Kontaktlochöffnungen und Gräben in einem gemeinsamen Einprägeprozess gebildet werden. Andererseits können die Einprägeformen 650, wie sie in 6b und 6c gezeigt sind, vorteilhafterweise in entsprechenden Prozesssequenzen eingesetzt werden, in denen die entsprechenden Kontaktlochöffnungen und Graben in separaten Prozessschritten strukturiert werden.
  • Mit Bezug zu den 7a bis 7b und 8a bis 8d werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, in denen entsprechende Einprägeformen mit nicht senkrechten Seitenwandbereichen zur Strukturierung von Schaltungselementen, die keine Metallisierungsstrukturen sind, für moderne integrierte Schaltungen eingesetzt werden.
  • 7a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 700 mit einem Substrat 701, das ein beliebiges geeignetes Substrat mit einer darauf ausgebildeten Materialschicht zur Herstellung von Halbleiterbauelementen darin, etwa Transistoren, Kondensatoren, und dergleichen repräsentieren kann. Beispielsweise repräsentiert das Substrat 701 ein Trägermaterial mit einer darauf ausgebildeten siliziumbasierten Halbleiterschicht zur Herstellung von Schaltungselementen darin. In dieser Hinsicht ist eine siliziumbasierte Halbleiterschicht als eine im Wesentlichen kristalline Halbleiterschicht zu verstehen, die einen wesentlichen Anteil an Silizium aufweist, beispielsweise ungefähr 50 Atomprozent Silizium oder mehr. Ferner ist eine Maskenschicht 703 über dem Substrat 701 gebildet und hat darin ausgebildet entsprechende Öffnungen 704a mit Seitenwänden 704s, die zumindest teilweise eine nicht senkrechte Orientierung in Bezug auf eine Unterseite 704 der Öffnungen 704a aufweisen. In einer anschaulichen Ausführungsform repräsentieren die Öffnungen 704b Gräben, die zur Ausbildung entsprechender Gräben in dem Substrat 701 verwendet werden, die dann als Isolationsgräben für moderne Halbleiterbauelemente dienen, um damit entsprechende aktive Gebiete in dem Substrat 701 zu definieren.
  • Ein typischer Prozessablauf zur Herstellung des Bauelements 700, wie es in 7a gezeigt ist, kann die folgenden Prozesse umfassen. Nach dem Bereitstellen des Substrats 701 wird die Schicht 703 durch eine geeignete Abscheidetechnik gebildet, wobei das Material der Schicht 703 ein verformbares Material ist, d. h. die Schicht 703 kann in einem Zustand geringer Viskosität oder kann gut deformierbar sein, wenn es mit einer entsprechenden Einprägeform (nicht gezeigt) in Kontakt gebracht wird, die eine geeignete Form aufweist, wie dies beispielsweise mit Bezug zu der 6c erläutert ist. Somit kann die entsprechende Einprägeform mit entsprechend gestalteten Seitenwandbereichen zur Ausbildung der entsprechenden Öffnungen 704b führen, die eine erforderliche nicht senkrechte Form aufweisen, beispielsweise eine sich verjüngende Konfiguration, wie dies in 7a gezeigt ist. Danach wird die Einprägeform entfernt, wie dies zuvor beschrieben ist, während das Material der Schicht 703 in einem nicht deformierbaren Zustand ist. Danach wird das Bauelement 700 einem entsprechenden Ätzprozess 705 unterzogen, während welchem Material der Schicht 703 und Material freigelegter Bereiche des Substrats 701 entfernt werden, wodurch zunehmen die Öffnung 704b in das Substrat 701 übertragen wird.
  • 7b zeigt schematisch das Halbleiterbauelement 700 nach dem Ende des Ätzprozesses 705, wobei entsprechende Öffnungen 706b in dem Substrat 701 gebildet sind, wobei eine gewünschte Verjüngung, d. h. eine nicht senkrechte Konfiguration des entsprechenden Seitenwandbereichs 706s, auf der Grundlage entsprechend geformter Öffnungen 704b erreicht wird. Somit kann durch Bereitstellen der entsprechenden Einprägeformen mit einer gewünschten Form und Größe die entsprechende Konfiguration der Öffnungen 706b mit hoher Flexibilität gestaltet werden, ohne dass speziell angepasste Ätzverfahren und dergleichen erforderlich sind.
  • 8a zeigt schematisch ein Halbleiterbauelement 800 mit einem Substrat 801, das darauf ausgebildet eine Materialschicht 807 aufweist, die in einer anschaulichen Ausführungsform ein geeignetes Material aufweist, etwa Siliziumdioxid und dergleichen, das mit den nachfolgenden Prozessschritten kompatibel ist. Ferner ist eine Maskenschicht 803 über der Schicht 807 ausgebildet und besitzt darin ausgebildet eine entsprechende Öffnung 804b mit einer spezifizierten Form einschließlich eines nicht senkrechten Seitenwandbereichs 804s in Bezug auf eine Unterseite 804d der Öffnung 804b. In der in 8a gezeigten Ausführungsform besitzt die Öffnung 804b eine erhöhten Durchmesser an einem oberen Bereich, während eine im Wesentlichen konstante Breite an einem unteren Bereich vorhanden ist. Beispielsweise kann die Öffnung 804b eine Gateelektrode repräsentieren, die über dem Substrat 801 herzustellen ist.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 800, wie es in 8a gezeigt ist, kann ähnliche Prozesse umfassen, wie sie zuvor beschrieben sind, wobei nach der Herstellung von Isolationsstrukturen, die auf der Grundlage von Isolationsgräben gebildet werden können, wie sie in den 7a und 7b gezeigt sind, die Materialschicht 807 auf der Grundlage gut etablierter Abscheideverfahren hergestellt wird. Danach wird die Schicht 803 aus verformbarem Material auf der Grundlage geeigneter Verfahren gebildet und anschließend wird die Öffnung 804b auf der Grundlage einer geeignet gestalteten Einprägeform eingestellt, um damit die gewünschte Konfiguration der Form der Öffnung 804b zu erhalten. In dem vorliegenden Beispiel wird ein im Wesentlichen konstanter unterer Be reich mit im Wesentlichen konstanter Breite vorgesehen, um damit eine gut definierte Gatelänge zu erhalten, während der obere Bereich für eine erhöhte Leitfähigkeit der entsprechenden Gateelektrode sorgt. Nach der Herstellung der Öffnung 804b durch entsprechendes Aushärten der Schicht 803 und Entfernen der entsprechenden Einprägeform wird das Bauelement 800 einem entsprechenden anisotropen Ätzprozess 805 unterzogen, um gemeinsam Material der Schicht 803 von freiliegenden Bereichen der Schicht 807 zu entfernen, wodurch zunehmend die Öffnung 804b in die Schicht 807 übertragen wird.
  • 8b zeigt schematisch das Bauelement 800 nach dem Ende des Ätzprozesses 805, woraus sich eine entsprechende Öffnung 807b ergibt.
  • 8c zeigt schematisch das Bauelement 800 in einem weiter fortgeschrittenen Herstellungsstadium. Hier ist eine Gateisolationsschicht 812 an der Unterseite der Öffnung 807b gebildet, wobei die Gateisolationsschicht 812 eine beliebige geeignete Konfiguration im Hinblick auf Materialzusammensetzung und Dicke aufweist, wie dies für entsprechende Transistorelemente erforderlich ist, die noch herzustellen sind. Ferner ist eine Schicht aus Gateelektrodenmaterial 813, beispielsweise Polysilizium oder dergleichen, so gebildet, dass dieses zuverlässig die Öffnung 807b füllt. Zu diesem Zweck können geeignete Abscheideverfahren, etwa CVD bei geringem Druck, oder dergleichen, eingesetzt werden. Danach wird überschüssiges Material der Schicht 813 durch CMP entfernt.
  • 8d zeigt schematisch das Bauelement 800 in einem weiter fortgeschrittenen Herstellungsstadium. Hier ist die Schicht 807 so entfernt, dass eine Gatelektrode 813a mit einem oberen Bereich mit einer Breite 813u und mit einem unteren Bereich mit einer Breite 813l erhalten wird, wodurch eine erhöhte Leitfähigkeit der Gateelektrode 813a erreicht wird, während eine erforderliche Gatelänge beibehalten wird, die im Wesentlichen durch die Breite 813l definiert ist. Die Gateelektrode 813a kann auf der Grundlage äußerst selektiver Ätzprozesse hergestellt werden, wobei gut etablierte isotrope Ätzverfahren eingesetzt werden können. Wenn beispielsweise die Gateisolationsschicht 812 aus Siliziumnitrid aufgebaut ist, können gut etablierte isotrope Ätzrezepte eingesetzt werden, um das Material der Schicht 813 zu entfernen, wenn dieses in Form von Siliziumdioxid vorgesehen ist, wobei dies selektiv zu der Gateelektrode 813a und der Gateisolationsschicht 812 erfolgt. In anderen Fällen, wenn die Gateisolationsschicht 812 auf der Grundlage von Siliziumdioxid gebildet ist, kann ein geeignetes Material für die Schicht 807, beispielsweise Siliziumnitrid, oder ein anderes geeignetes Material, etwa Polymermaterialien, und dergleichen ausgewählt werden, die lediglich die Fähigkeit aufweisen müssen, eine zuverlässige Abscheidung des Gateelektrodenmaterials 813 zu ermöglichen.
  • Es gilt also: Die vorliegende Erfindung stellt eine verbesserte Technik zum Strukturieren von Strukturelementen von Mikrostrukturen und in einigen anschaulichen Ausführungsformen von Metallisierungsstrukturen, etwa Kontaktdurchführungen und Metallleitungen, auf der Grundlage von Einprägeverfahren bereit, wobei die Prozesskomplexität deutlich reduziert werden kann, indem zumindest einige komplexe Justierprozeduren durch gemeinsames Einprägen von Kontaktlochöffnungen und Gräben vermieden werden. Zu diesem Zweck werden geeignet ausgebildete Einprägeformen mit einer Kontaktloch- und Leitungsstruktur verbessert. In anderen Aspekten ist die Form und insbesondere die Seitenwandkonfiguration entsprechender Schaltungselemente auf der Grundlage entsprechend gestalteter Einprägeformen angepasst, wodurch ein hohes Maß an Flexibilität bei der Herstellung von Schaltungselementen, etwa von Kontaktdurchführungen, Metallleitungen, Isolationsgräben, Gateelektroden, und dergleichen ermöglicht wird, wobei zusätzlich die Gesamtgröße der Seitewandkonfiguration so angepasst werden kann, dass ein nicht senkrechter Bereich der Verbesserung des Fertigungsprozesses und/oder des endgültigen Leistungsverhaltens des entsprechenden Schaltungselements dient. Somit kann zusätzlich zu einer reduzierten Prozesskomplexität ein verbessertes Bauteil erhalten werden, da beispielsweise im Hinblick auf Metallisierungsstrukturen eine erhöhte Zuverlässigkeit und ein bessres Leistungsverhalten im Hinblick auf Elektromigration erreicht werden. Des weiteren kann die „mechanische" Strukturierung zumindest wesentlicher Anteile einer Metallisierungsstruktur für eine erhöhte Flexibilität bei der Herstellung entsprechender Strukturen sorgen, wobei in einigen anschaulichen Ausführungsformen die Herstellung von Metallisierungsstrukturen vollständig von der Herstellung von Schaltungselementen auf Bauteilebene entkoppelt werden kann, wodurch die Gesamtfertigungszeit reduziert und die Produktionsausbeute verbessert werden kann.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (20)

  1. Verfahren mit: gemeinsames Einprägen einer Kontaktlochöffnung und eines Grabens in eine verformbare Materialschicht, die über einem Substrat ausgebildet ist, wobei die Kontaktlochöffnung und der Graben Strukturelementen einer Metallisierungsstruktur eines Mikrostrukturbauelements entsprechen; und Bilden einer Kontaktdurchführung und einer Leitung auf der Grundlage der Kontaktlochöffnung und des Grabens.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Füllen der Kontaktlochöffnung und des Grabens mit einem leitenden Material.
  3. Verfahren nach Anspruch 1, das ferner umfasst: Strukturieren einer Materialschicht, die zwischen dem Substrat und der verformbaren Materialschicht angeordnet ist, unter Anwendung der verformbaren Materialschicht, die darin ausgebildet die Kontaktlochöffnung und den Graben als Maske aufweist.
  4. Verfahren nach Anspruch 3, wobei Strukturieren der Materialschicht umfasst: Ätzen der verformbaren Materialschicht und der Materialschicht in einem gemeinsamen anisotropen Ätzprozess.
  5. Verfahren nach Anspruch 1, wobei die verformbare Materialschicht ein dielektrisches Material mit einer relativen Permittivität von ungefähr 3,0 oder weniger aufweist.
  6. Verfahren nach Anspruch 3, wobei die verformbare Materialschicht ein dielektrisches Material mit einer relativen Permittivität von ungefähr 3,0 oder weniger aufweist.
  7. Verfahren nach Anspruch 2, das ferner umfasst: Entfernen zumindest eines Bereichs der verformbaren Materialschicht nach dem Füllen der Kontaktlochöffnung und des Grabens mit einem leitenden Material.
  8. Verfahren nach Anspruch 7, das ferner umfasst: Bilden einer leitenden Barrierenschicht auf freiliegenden Oberflächenbereichen der Kontaktdurchführung und der Leitung.
  9. Verfahren nach Anspruch 1, das ferner umfasst: Entfernen von Resten der verformbaren Materialschicht von einer Unterseite der Kontaktlochöffnung vor dem Bilden der Kontaktdurchführung und der Leitung.
  10. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Einprägeform, die ein Negativbild der Kontaktdurchführung und der Leitung repräsentiert, und gemeinsames Einprägen der Kontaktlochöffnung und des Grabens in mehrere verformbare Materialschichten, die auf mehreren Substraten bereitgestellt sind.
  11. Verfahren nach Anspruch 10, wobei Bilden der Einprägeform umfasst: Ausführen eines Lithographieprozesses und eines Ätzprozesses zum Strukturieren eines Einprägeformsubstrats, um das Negativbild der Kontaktlochöffnung und des Grabens zu erhalten.
  12. Verfahren nach Anspruch 10, wobei die Einprägeform durch einen Einprägeprozess hergestellt wird.
  13. Verfahren mit: Einprägen einer Öffnung in eine verformbare Materialschicht, die über einem Substrat ausgebildet ist, wobei die Öffnung einem Strukturelement eines Mikrostrukturbauelements entspricht und einen Seitenwandbereich mit einer nicht senkrechten Orientierung in Bezug auf eine Unterseite der Öffnung aufweist; und Bilden des Strukturelements auf der Grundlage der Öffnung, wobei das Strukturelement einen nicht senkrechten Seitenwandbereich in Bezug auf eine Unterseite des Strukturelements aufweist.
  14. Verfahren nach Anspruch 13, wobei das Einprägen der Öffnung umfasst: Verwenden einer Einprägeform, die eine Negativform der Öffnung repräsentiert, wobei die Negativform einen nicht senkrechten Seitenwandbereich in Bezug auf eine Unterseite der Negativform aufweist.
  15. Verfahren nach Anspruch 13, wobei die Öffnung eine Kontaktlochöffnung und/oder einen Graben zur Herstellung von metallenthaltenden Gebieten einer Metallisierungsschicht des Mikrostrukturbauelements repräsentiert.
  16. Verfahren nach Anspruch 13, das ferner Füllen der Öffnung mit einem leitenden Material, um das Strukturelement zu bilden, umfasst.
  17. Verfahren nach Anspruch 13, das ferner umfasst: Strukturieren einer Materialschicht, die unter der verformbaren Materialschicht gebildet ist, mittels eines anisotropen Ätzprozesses unter Verwendung der verformbaren Materialschicht als eine Maske.
  18. Verfahren nach Anspruch 17, wobei das Strukturelement einen Isolationsgraben oder eine Gateelektrode eines Halbleiterbauelements repräsentiert.
  19. Verfahren nach Anspruch 17, wobei das Strukturelement eine Kontaktlochöffnung und/oder einen Graben für eine Metallisierungsschicht eines Halbleiterbauelements repräsentiert.
  20. Verfahren mit: Bilden einer Metallisierungsschicht für ein Halbeleiterbauelement; und mechanisches Übertragen der Metallisierungsschicht auf ein Substrat, das darauf ausgebildet mehrere Schaltungselemente aufweist.
DE102006030267A 2006-06-30 2006-06-30 Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen Active DE102006030267B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102006030267A DE102006030267B4 (de) 2006-06-30 2006-06-30 Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen
US11/671,688 US7928004B2 (en) 2006-06-30 2007-02-06 Nano imprint technique with increased flexibility with respect to alignment and feature shaping
KR1020097002089A KR101336274B1 (ko) 2006-06-30 2007-04-05 정렬 및 피처 성형에 관해 유연도가 증가된 나노 임프린트 기술
JP2009518102A JP5244793B2 (ja) 2006-06-30 2007-04-05 位置合せおよびフィーチャの成形に対してフレキシビリティが向上したナノインプリント技術
PCT/US2007/008371 WO2008005087A2 (en) 2006-06-30 2007-04-05 A nano imprint technique with increased flexibility with respect to alignment and feature shaping
CN200780024239.0A CN101479842B (zh) 2006-06-30 2007-04-05 具有增加的有关对准和特征成形的弹性的纳米压印技术
TW96122854A TWI474391B (zh) 2006-06-30 2007-06-25 具有增加之有關對準和特徵成形的彈性的奈米壓印技術
GB0822570A GB2452445A (en) 2006-06-30 2008-12-11 A nano imprint technique with increased flexibility with respect to alignment and feature shaping
US13/014,771 US8293641B2 (en) 2006-06-30 2011-01-27 Nano imprint technique with increased flexibility with respect to alignment and feature shaping

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006030267A DE102006030267B4 (de) 2006-06-30 2006-06-30 Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen

Publications (2)

Publication Number Publication Date
DE102006030267A1 true DE102006030267A1 (de) 2008-01-03
DE102006030267B4 DE102006030267B4 (de) 2009-04-16

Family

ID=38776961

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006030267A Active DE102006030267B4 (de) 2006-06-30 2006-06-30 Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen

Country Status (7)

Country Link
US (2) US7928004B2 (de)
JP (1) JP5244793B2 (de)
KR (1) KR101336274B1 (de)
CN (1) CN101479842B (de)
DE (1) DE102006030267B4 (de)
GB (1) GB2452445A (de)
TW (1) TWI474391B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011053390B4 (de) * 2010-11-30 2014-07-24 Infineon Technologies Ag Verfahren zum Prozessieren eines Substrats
US8986563B2 (en) 2011-06-22 2015-03-24 Nanoscribe Gmbh Method for the production of three-dimensional microstructures

Families Citing this family (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100301449A1 (en) * 2007-12-31 2010-12-02 Sandisk 3D Llc Methods and apparatus for forming line and pillar structures for three dimensional memory arrays using a double subtractive process and imprint lithography
US8466068B2 (en) * 2007-12-31 2013-06-18 Sandisk 3D Llc Methods and apparatus for forming memory lines and vias in three dimensional memory arrays using dual damascene process and imprint lithography
US20100095862A1 (en) * 2008-10-22 2010-04-22 Molecular Imprints, Inc. Double Sidewall Angle Nano-Imprint Template
US8114787B2 (en) 2009-02-19 2012-02-14 Empire Technology Development Llc Integrated circuit nanowires
US9577642B2 (en) * 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
GB2473200B (en) * 2009-09-02 2014-03-05 Pragmatic Printing Ltd Structures comprising planar electronic devices
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
JP2011216808A (ja) * 2010-04-02 2011-10-27 Toshiba Mach Co Ltd 転写装置、転写システム及び転写方法
US8293645B2 (en) * 2010-06-30 2012-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming photovoltaic cell
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12362219B2 (en) 2010-11-18 2025-07-15 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US12360310B2 (en) 2010-10-13 2025-07-15 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US8957519B2 (en) * 2010-10-22 2015-02-17 International Business Machines Corporation Structure and metallization process for advanced technology nodes
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US12154817B1 (en) 2010-11-18 2024-11-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12125737B1 (en) 2010-11-18 2024-10-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12144190B2 (en) 2010-11-18 2024-11-12 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and memory cells preliminary class
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US12272586B2 (en) 2010-11-18 2025-04-08 Monolithic 3D Inc. 3D semiconductor memory device and structure with memory and metal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12136562B2 (en) 2010-11-18 2024-11-05 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US12243765B2 (en) 2010-11-18 2025-03-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12463076B2 (en) 2010-12-16 2025-11-04 Monolithic 3D Inc. 3D semiconductor device and structure
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
CN102915950B (zh) * 2011-08-03 2014-12-10 中芯国际集成电路制造(上海)有限公司 在半导体器件上同时制作通孔和沟槽的方法
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US12249538B2 (en) 2012-12-29 2025-03-11 Monolithic 3D Inc. 3D semiconductor device and structure including power distribution grids
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US20160340215A1 (en) * 2013-02-11 2016-11-24 Artto Aurola A method for treating sulphate-containing waters
US8932474B1 (en) * 2013-03-05 2015-01-13 Eastman Kodak Company Imprinted multi-layer micro structure method
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9418985B2 (en) 2013-07-16 2016-08-16 Qualcomm Incorporated Complete system-on-chip (SOC) using monolithic three dimensional (3D) integrated circuit (IC) (3DIC) technology
KR102160570B1 (ko) 2013-10-02 2020-09-28 삼성전자 주식회사 반도체 장치의 제조 방법
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
GB2523570A (en) * 2014-02-27 2015-09-02 Agilent Technologies Inc Rigid piston-actuator-assembly supported for performing a pendulum-type tolerance compensation motion
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US12477752B2 (en) 2015-09-21 2025-11-18 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US10515981B2 (en) 2015-09-21 2019-12-24 Monolithic 3D Inc. Multilevel semiconductor device and structure with memory
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
JP2017017093A (ja) * 2015-06-29 2017-01-19 株式会社東芝 半導体装置の製造方法
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN106548973A (zh) * 2015-09-17 2017-03-29 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装方法
US12178055B2 (en) 2015-09-21 2024-12-24 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US12250830B2 (en) 2015-09-21 2025-03-11 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12219769B2 (en) 2015-10-24 2025-02-04 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12225704B2 (en) 2016-10-10 2025-02-11 Monolithic 3D Inc. 3D memory devices and structures with memory arrays and metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US10056292B2 (en) 2016-11-22 2018-08-21 Globalfoundries Inc. Self-aligned lithographic patterning
US10056291B2 (en) * 2016-11-23 2018-08-21 Globalfoundries Inc. Post spacer self-aligned cuts
CN106647166A (zh) * 2016-11-25 2017-05-10 武汉红星杨科技有限公司 纳米压印模版晶向对准装置及对准方法
US10163633B2 (en) 2017-03-13 2018-12-25 Globalfoundries Inc. Non-mandrel cut formation
JP7375294B2 (ja) * 2017-07-28 2023-11-08 Tdk株式会社 導電性基板、電子装置及び表示装置の製造方法
EP3444672A1 (de) * 2017-08-16 2019-02-20 Rhodia Operations Mikrostrukturierung von hochleitfähigem polymer
JP7117615B2 (ja) * 2017-12-08 2022-08-15 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法
US11281094B2 (en) * 2018-11-15 2022-03-22 Applied Materials, Inc. Method for via formation by micro-imprinting
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN110911465B (zh) * 2019-11-29 2022-11-25 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
JP2022037669A (ja) * 2020-08-25 2022-03-09 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、インプリント用モールド、及び、インプリント用モールドを製造する方法
JP7547265B2 (ja) 2021-03-23 2024-09-09 キオクシア株式会社 設計パターン生成方法、テンプレート、テンプレートの製造方法、及び半導体装置
US20220390833A1 (en) * 2021-06-03 2022-12-08 Viavi Solutions Inc. Method of replicating a microstructure pattern
US12353128B2 (en) 2021-06-03 2025-07-08 Viavi Solutions Inc. Method of replicating a microstructure pattern
US20250137159A1 (en) * 2021-10-29 2025-05-01 At&S Austria Technologie & Systemtechnik Ag Stamping Surface Profile in Design Layer and Using Patterned Electroplating Protection Structure for Defining Electroplating Structure on Seed Layer
CN114695254B (zh) * 2022-05-31 2022-09-02 季华实验室 一种集成电路制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2233494A (en) * 1989-06-26 1991-01-09 Philips Nv Providing an electrode on a semiconductor device
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
WO2001003178A1 (de) * 1999-07-01 2001-01-11 Fraunhofer Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung einer elektrodenanordnung
WO2001050825A1 (de) * 2000-01-04 2001-07-12 Elmicron Ag Verfahren, anlage und vorrichtung zur herstellung eines elektrischen verbindungselementes sowie elektrisches verbindungselement und halbzeug
WO2003030252A2 (en) * 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for producing interconnects
WO2005031855A1 (en) * 2003-09-29 2005-04-07 International Business Machines Corporation Fabrication method
US20050250052A1 (en) * 2004-05-10 2005-11-10 Nguyen Khe C Maskless lithography using UV absorbing nano particle

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160571A (ja) * 1991-12-03 1993-06-25 Sharp Corp 多層導電回路基板の層間接続方法
JPH06267943A (ja) * 1993-03-15 1994-09-22 Hitachi Ltd 半導体装置の製造方法
JP3119021B2 (ja) * 1993-04-08 2000-12-18 住友金属工業株式会社 半導体装置のコンタクトホール形成方法
JPH08191044A (ja) * 1995-01-12 1996-07-23 Mitsubishi Electric Corp レジストパターン形成方法
JPH08276597A (ja) * 1995-04-04 1996-10-22 Canon Inc 記録ヘッド用板状基体およびその製造方法ならびに前記記録ヘッド用板状基体を用いた記録ヘッドとこれを搭載する液体噴射記録装置
JPH118249A (ja) * 1997-06-17 1999-01-12 Nippon Telegr & Teleph Corp <Ntt> 配線の製法
JPH11330235A (ja) * 1998-05-11 1999-11-30 Sony Corp 半導体装置の絶縁層加工方法および半導体装置の絶縁層加工装置
KR100363642B1 (ko) * 1999-11-11 2002-12-05 아남반도체 주식회사 반도체 소자의 접촉부 형성 방법
US6501180B1 (en) 2000-07-19 2002-12-31 National Semiconductor Corporation Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6517977B2 (en) * 2001-03-28 2003-02-11 Motorola, Inc. Lithographic template and method of formation and use
JP2003077807A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd モールド、モールドの製造方法、および、パターン形成方法
JP2003100753A (ja) * 2001-09-27 2003-04-04 Dainippon Screen Mfg Co Ltd 薄膜整形装置および薄膜整形方法
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
JP2003174095A (ja) * 2001-12-05 2003-06-20 Matsushita Electric Ind Co Ltd 容量素子の製造方法
US7455955B2 (en) * 2002-02-27 2008-11-25 Brewer Science Inc. Planarization method for multi-layer lithography processing
US6852454B2 (en) * 2002-06-18 2005-02-08 Freescale Semiconductor, Inc. Multi-tiered lithographic template and method of formation and use
JP3821069B2 (ja) * 2002-08-01 2006-09-13 株式会社日立製作所 転写パターンによる構造体の形成方法
US7396475B2 (en) * 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US20040224261A1 (en) * 2003-05-08 2004-11-11 Resnick Douglas J. Unitary dual damascene process using imprint lithography
US7256435B1 (en) * 2003-06-02 2007-08-14 Hewlett-Packard Development Company, L.P. Multilevel imprint lithography
TW200507175A (en) * 2003-06-20 2005-02-16 Matsushita Electric Industrial Co Ltd Pattern forming method, and manufacturing method for semiconductor device
US7632087B2 (en) * 2003-12-19 2009-12-15 Wd Media, Inc. Composite stamper for imprint lithography
US7060625B2 (en) * 2004-01-27 2006-06-13 Hewlett-Packard Development Company, L.P. Imprint stamp
US7435074B2 (en) * 2004-03-13 2008-10-14 International Business Machines Corporation Method for fabricating dual damascence structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascence patterning
US7148142B1 (en) * 2004-06-23 2006-12-12 Advanced Micro Devices, Inc. System and method for imprint lithography to facilitate dual damascene integration in a single imprint act
US7691275B2 (en) * 2005-02-28 2010-04-06 Board Of Regents, The University Of Texas System Use of step and flash imprint lithography for direct imprinting of dielectric materials for dual damascene processing
US7348272B2 (en) * 2005-08-03 2008-03-25 United Microelectronics Corp. Method of fabricating interconnect
JP2009523312A (ja) * 2005-09-07 2009-06-18 トッパン、フォウタマスクス、インク デュアル・ダマシン構造を製造するためのフォトマスクおよびその形成方法
US7468330B2 (en) * 2006-04-05 2008-12-23 International Business Machines Corporation Imprint process using polyhedral oligomeric silsesquioxane based imprint materials

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2233494A (en) * 1989-06-26 1991-01-09 Philips Nv Providing an electrode on a semiconductor device
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
WO2001003178A1 (de) * 1999-07-01 2001-01-11 Fraunhofer Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung einer elektrodenanordnung
WO2001050825A1 (de) * 2000-01-04 2001-07-12 Elmicron Ag Verfahren, anlage und vorrichtung zur herstellung eines elektrischen verbindungselementes sowie elektrisches verbindungselement und halbzeug
WO2003030252A2 (en) * 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for producing interconnects
WO2005031855A1 (en) * 2003-09-29 2005-04-07 International Business Machines Corporation Fabrication method
US20050250052A1 (en) * 2004-05-10 2005-11-10 Nguyen Khe C Maskless lithography using UV absorbing nano particle

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011053390B4 (de) * 2010-11-30 2014-07-24 Infineon Technologies Ag Verfahren zum Prozessieren eines Substrats
US9034233B2 (en) 2010-11-30 2015-05-19 Infineon Technologies Ag Method of processing a substrate
US8986563B2 (en) 2011-06-22 2015-03-24 Nanoscribe Gmbh Method for the production of three-dimensional microstructures

Also Published As

Publication number Publication date
GB2452445A (en) 2009-03-04
TWI474391B (zh) 2015-02-21
JP5244793B2 (ja) 2013-07-24
KR101336274B1 (ko) 2013-12-03
TW200816303A (en) 2008-04-01
JP2009543334A (ja) 2009-12-03
KR20090033464A (ko) 2009-04-03
DE102006030267B4 (de) 2009-04-16
US20080003818A1 (en) 2008-01-03
CN101479842A (zh) 2009-07-08
US20110117723A1 (en) 2011-05-19
US7928004B2 (en) 2011-04-19
CN101479842B (zh) 2014-09-03
GB0822570D0 (en) 2009-01-14
US8293641B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
DE102006030267B4 (de) Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102014117338B4 (de) Verfahren zum ausbilden einer verbindungsstruktur für eine halbleitervorrichtung
DE112012005734B4 (de) Lithographieprozess und Lithographische Struktur mit doppelter Hartmaske
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102009046242B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102008049727A1 (de) Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
DE102008006960B4 (de) Halbleiterbauelement mit selbstjustierter Kontaktstruktur und Verfahren zur Herstellung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102008026134A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE102017128070B4 (de) Ätzen zum Verringern von Bahnunregelmässigkeiten
DE10228807A1 (de) Verfahren zum Definieren der Abmessung von Schaltungselementen unter Verwendung von Abscheidetechniken für Abstandselemente
DE102013103976A1 (de) Halbleiterbauelement mit selbstausgerichteten Verbindungen und Sperrabschnitten
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE4418163A1 (de) Verfahren zur Herstellung von mikromechanischen Strukturen
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102010040066A1 (de) Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind
DE102005020132A1 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE10334406B4 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE102010038736A1 (de) Verfahren zum Steuern der kritischen Abmessungen von Gräben in einem Metallisierungssystem eines Halbleiterbauelements während des Ätzens einer Ätzstoppschicht
EP1303880B1 (de) Verfahren zum aufbringen von justiermarken auf einer halbleiterscheibe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021283000

Ipc: H10D0064010000