TWI474391B

TWI474391B - 具有增加之有關對準和特徵成形的彈性的奈米壓印技術

Info

Publication number: TWI474391B
Application number: TW96122854A
Authority: TW
Inventors: 羅柏特西德爾; 卡斯特彼特; 法蘭克費思特
Original assignee: 高級微裝置公司
Priority date: 2006-06-30
Filing date: 2007-06-25
Publication date: 2015-02-21
Also published as: KR101336274B1; US7928004B2; TW200816303A; JP2009543334A; US20110117723A1; US8293641B2; GB0822570D0; CN101479842A; CN101479842B; DE102006030267B4; GB2452445A; US20080003818A1; KR20090033464A; DE102006030267A1; JP5244793B2

Description

具有增加之有關對準和特徵成形的彈性的奈米壓印技術

本發明之揭示係有關微結構製造之領域，且尤係有關一種根據奈米壓印技術(nano imprint technique)而界定微結構特徵之方法。

諸如積體電路等的微結構之製造需要在諸如矽基材等適當的基材的材料層中形成具有精確控制尺寸之微小區域。藉由圖案化材料層，例如藉由執行微影及蝕刻製程，而產生這些具有精確控制尺寸之微小區域。為達到此一目的，在傳統的半導體技術中，係在所考慮的材料層之上形成遮罩層(mask layer)，以便先在該遮罩層中界定這些微小區域。一般而言，遮罩層可包含以諸如光微影製程的微影製程圖案化之光阻層，或利用該光阻層形成該遮罩層。在一般的微影製程期間，可以旋轉塗佈法將光阻塗佈在晶圓表面上，然後以紫外線輻射將光阻選擇性地曝光。在將光阻顯影之後，將根據光阻的類型是正光阻或負光阻而去除曝光部分或未曝光部分，以便在該光阻層中形成所需的圖案。因為複雜的積體電路中之圖案的尺寸不斷地減小，所以用來產生裝置特徵的圖案之設備必須滿足與所涉及的製程的解析度及疊對準確度(overlay accuracy)有關之嚴格要求。在這一點上，解析度被視為在預定的製造變化之條件下用來規定印製最小尺寸的影像的一致性能力之衡量值。微影製程代表了改善解析度的一重要因素，其中係經由光學成像系統將光遮罩或光罩(reticle)中所含的圖案以光學方式轉移到基材。因此，投入了相當多的努力，以便不斷地改善微影系統的諸如數值孔徑(numerical aperture)、聚焦深度(depth of focus)、以及所使用光源的波長的光學特性。

在產生極小的特徵尺寸(feature size)時，微影成像的品質是極端重要的。然而，至少同樣重要的是可在基材表面上將影像定位之準確度。藉由相繼地圖案化材料層而製造諸如積體電路的許多類型的微結構，其中，各後續的材料層上的特徵具有界限清楚的相互空間關係。必須將後續材料層中形成的每一圖案在指定的重合公差之內對準先前圖案化的材料層中形成之對應的圖案。係諸如因光阻厚度、烘烤溫度、曝光及顯影的參數之不一致，而產生基材上的光阻影像之變化，因而造成了這些重合公差。此外，蝕刻製程的不一致也可能導致被蝕刻的特徵之變化。此外，以光微影法將影像轉移到基材上時，存在了使現有材料層的圖案影像與先前形成的材料層之被蝕刻的圖案重疊之不確定性。諸如一組遮罩內之瑕疵、不同曝光時間的溫度差異、以及對準工具的有限重合能力等的數種因素影響到成像系統完美地使兩層重疊之能力。因此，決定最後可得到的最小特徵尺寸之首要準則是用來產生個別基材層中之特徵的解析度、以及尤其是在微影製程中由上述因素造成的總疊對誤差(overlay error)。

微結構的持續微縮需要對光微影系統的曝光波長、光束光學、以及對準裝置等的參數有對應的調整，以便提供所需的解析度，然而，此種對應的調整對工具製造商的研發工作造成了沈重的負擔，而微結構製造商則要面對愈來愈多的工具投資以及可觀的擁有成本。因此，已提供了用來界定各別材料層中之微結構特徵且同時避免或減少與傳統光微影技術相關聯的某些問題之新技術。一種有前途的方法是奈米壓印技術，這是一種將模具(mold)或壓模(die)中界定的圖案以機械方式轉移到適當的遮罩層中之方法，然後可用該遮罩層來圖案化所考慮的材料層。例如，在需要具有較小的特徵尺寸、低寄生電容值、及對電遷移(electromigration)有高抗性的金屬化結構的複雜半導體裝置的金屬化層之製造期間，通常使用所謂的嵌入(inlaid)或鑲嵌(damascene)技術。在用於形成提供積體電路的複雜電路佈局的佈線層(wiring layer)之此種技術中，圖案化適當的介電材料以便容納溝槽及通孔，且接著以如銅、銅合金、銀、或任何其他適當金屬的高導電材料填滿該等溝槽及通孔。因此，該通孔例如金屬線在不同堆疊金屬化層的金屬區域間提供電性連接，故其必須在著重的金屬區間有精確的定位，其中至少在下方金屬化層的金屬線及通孔之橫向尺寸大致等於最小關鍵尺寸(critical dimension)，也因而需要非常精密的微影技術。此外，可能也必須針對光學圖案化技術而徹底控制較高裝置層中之表面構形，因而可能因使用了低k(low－k)介電材料，進而需要非常精密的平坦化技術，其中這些低k介電材料的機械穩定性可能比諸如二氧化矽及氮化矽等的“傳統的”介電材料來的低。因此，藉由避免光學圖案化方法，可根據奈米壓印技術而形成各別的溝槽或通孔，當要形成金屬線的溝槽時，具有包含各別金屬線及用來形成溝槽的空間之離隙(relief)之對應的壓模接觸光阻材料或任何其他遮罩材料。在次一製程步驟中，可將遮罩層用來將該遮罩層中之圖案轉移到諸如金屬化層之介電材料的材料層中。

雖然可藉由使用奈米壓印技術而避免與光微影法相關聯的許多問題，但是必須將壓印製程界定的溝槽精確地對準先前形成的通孔，因而也對壓印製程技術加上了非常嚴格的限制。在其他的情形中，當在層間介電材料中直接形成開孔時，奈米壓印技術在該等開孔的成形上的彈性則會降低，此後，可能無法以傳統光微影技術中被用來作為一種有效率的控制機制之方式再調整曝光及(或)蝕刻參數，以便得到諸如錐體一般的成形。

本發明之揭示係有關可解決或至少減輕前文所述問題的全部或部分之各種方法。

下文中提出了本發明的簡化概要，以提供對本發明的某些方面的基本瞭解。此概要並不是本發明的徹底的概述。其目的並不是識別本發明的關鍵性或重要的元件，也不是描述本發明的範圍。其唯一目的只是以簡化的形式提供某些觀念，作為將於後文中討論的更詳細的說明之前言。

一般而言，本發明所揭示的主題係有關一種形成諸如半導體裝置的微結構的特徵之技術，使用了採用機械相互作用以便在指定的材料層內形成或提供諸如導線及通孔等的各別特徵之技術。為達到此目的，在某些方面提供了增進程度的彈性，其方式為大幅減少用來形成諸如半導體裝置的金屬化層所需的製程步驟，其中，可在共同的壓印製程中界定通孔開孔及溝槽。在其他方面，可根據被對應設計的模具或壓模，有效地調整溝槽及通孔等的側壁組構，以便得到非垂直的側壁部分，這是因為此種方式對諸如金屬化層中之特徵的溝槽及開孔等的複數個特定裝置特徵可能是有利的。因此，當考慮到複雜的半導體裝置之金屬化結構時，可藉由降低壓印技術的製程複雜性且(或)提供各別特徵成形的增進彈性，而可在降低的製程複雜性下增進各別微結構裝置的整體效能，這是因為可諸如減少關鍵性的對準作業，且(或)可諸如藉由得到較佳的填充性能而增進某些電路特徵的製程效能。

根據本發明所揭示之一例示實施例，一種方法包含下列步驟：將通孔開孔及溝槽共同地壓印到在基材之上形成的可被模製的材料層中，其中，該通孔開孔及該溝槽對應於微結構裝置的金屬化結構之特徵。此外，該方法包含下列步驟：根據該通孔開孔及該溝槽而形成通孔及導線。

根據本發明所揭示之另一例示實施例，一種方法包含下列步驟：將開孔壓印到在基材之上形成的可被模製的材料層中，其中，該開孔對應於微結構裝置的特徵，且具有在與該開孔的底部不垂直方位上之側壁部分。此外，該方法包含下列步驟：根據該開孔而形成該特徵，其中，該特徵具有與該特徵的底部不垂直之側壁部分。

根據本發明所揭示之又一例示實施例，一種方法包含下列步驟：形成半導體裝置之金屬化層；以及將該金屬化層以機械方式轉移到形成有複數個電路元件於其上之基材。

下文中將說明本發明的各實施例。為了顧及說明的清晰，在本說明書中將不說明一實際實施例的所有特徵。當然，我們當瞭解，在任何此種實際實施例的開發過程中，必須作出許多與實施例相關的決定，以便達到開發者的特定目標，這些特定的目標包括諸如符合與系統相關的及與商業相關的限制條件，而該等限制將隨著各實施例而有所不同。此外，我們當瞭解，雖然此種開發的工作可能是複雜且耗時的，但是此種開發工作仍然是對此項技術具有一般知識者在參閱本發明的揭示之後所從事的日常工作。

現在將參照各附圖而說明本發明之主題。只為瞭解說之用，而在該等圖式中以示意圖之方式示出各種結構、系統、及裝置，免得以熟習此項技術者所習知的細節模糊了本發明的揭示。然而，該等附圖被加入，以便描述並解說本發明的揭示之各例子。應將本說明書所用的字及辭彙瞭解及詮釋為具有與熟習相關技術者對這些字及辭彙所瞭解的一致之意義。不會因持續地在本說明書中使用一術語或辭彙，即意味著該術語或辭彙有特殊的定義(亦即與熟習此項技術者所瞭解的一般及慣常的意義不同之定義)。如果想要使一術語或辭彙有一特殊的意義(亦即與熟習此項技術者所瞭解的意義不同之意義)，則會在本說明書中直接且明確地提供該術語或辭彙的特殊定義之下定義之方式明確地述及該特殊的定義。

一般而言，本發明所揭示的主題係有關一種用來形成諸如半導體裝置等的微結構的特徵之技術，其中係至少以壓印技術取代某些光微影步驟，而在該壓印技術中，係以可被模製的材料(moldable material)與對應的壓印模具或奈米壓模或沖壓器(stamp)間之直接機械接觸形成特徵、或形成特徵之至少一遮罩層，其中在某些方面，可在共同的壓印製程中形成兩種不同類型的特徵，以便減少所需對準製程的數目，且亦減少諸如沈積步驟及平坦化步驟等的個別製程步驟的數目。在另一方面，可適當地設計各別的壓印模具，而完成各別特徵的成形，以便增進各別特徵的效能，且(或)增進各別圖案化製程之效能。例如，在某些實施例中，可根據對應設計的壓印壓模或模具而形成錐形通孔或溝槽，以便有效地增進對應的沈積製程之填充性能，而可靠地填入諸如金屬或金屬合金等的導電材料。因此，可提高整體製程效率。且因而可降低製造成本，這是因為在許多製造階段中，可避免成本高昂且複雜的光微影步驟，或者可將各別的光微影製程用來形成適當的壓印模具，因而顯著“倍增”了各別光微影製程的效率，這是因為單一的光微影製程可形成對應的壓印模具或壓模，且又可將該壓印模具或壓模用來處理複數個基材。

第1a圖以示意圖示出微結構裝置(100)，該微結構裝置(100)在某些實施例中可代表半導體裝置，該半導體裝置可容納金屬化結構，用以在電性連接該半導體裝置中形成的諸如電晶體、電容器、及電阻器等的各別電路元件。在其他的例子中，微結構裝置(100)可代表在其中形成有光電組件及(或)機械組件等的組件之裝置。微結構裝置(100)可包含基材(101)，該基材(101)可代表諸如基於矽的半導體基材的任何適當之基材，而當考慮到在各別的絕緣層上形成適當的半導體層之絕緣層上覆矽(Silicon On Insulator；簡稱SOI)架構時，該基於矽的半導體基材可包含埋入絕緣層(圖中未示出)。在其他的例子中，微結構裝置(100)可代表在其上形成有適當的材料層之任何適當的載體材料，而該材料層可容許製造各別的組成部分，且該等各別組成部分中之至少某些組成部分可能需要對應的金屬化結構，以使提供該等各別電路元件間之電性互連。又在另外其他的例子中，基材(101)可代表任何適當的載體材料，且在該載體材料之上形成了金屬化結構，而可於後續的階段中將該金屬化結構轉移到各別的半導體裝置，且將於下文中更詳細地說明其中之情形。在某些實施例中，可在基材(101)中形成包括各別接觸區(102)的複數個特徵，且可以高導電的半導體區及金屬區等的形式提供該等接觸區(102)。此外，可在基材(101)之上形成可被模製的材料層(103)，其中在第1a圖所示之實施例中，層(103)可代表用來在其中形成金屬化結構的特徵之適當的介電材料。

例如，在某些例示實施例中，可由具有3.0或更低的相對介電常數之介電質構成該可被模製的材料層(103)，其中通常將此種介電質稱為低k介電質，甚至稱為極低k介電質。我們當瞭解，在本說明書的前後文中，術語“可被模製的(moldable)”意指可容許與壓印模具或壓模(亦即，將在材料層(103)中形成的開孔之負形(negative form))間之機械接觸以便使該可被模製的材料變形且隨後可移除該各別壓印壓模之材料特性，其中在該壓印模具被移除之後，該可被模製的材料層(103)可在後來大體上保持該變形後的形狀。例如，可使用種類很多的熱塑材料，且可在加熱之後使該熱塑材料進入低黏度狀態，以便可在該低黏度狀態下完成材料(103)的各別變形，其中在使該熱塑材料冷卻之後，縱然移除該變形壓印壓模，也可保持各別的變形後之形狀。在其他的例子中，可提供低黏度狀態之諸如聚合物材料及光阻材料等的各別材料，且可在使該等各別材料與各別的壓印模具接觸之後，根據諸如紫外線輻射或熱處理等的方式使該等各別材料硬化，以便保持變形後的形狀。

在第1a圖所示之實施例中，示出在與各別壓印模具或壓模(150)接觸之前的微結構裝置(100)，該微結構裝置(100)可包含由諸如矽、二氧化矽、金屬、金屬合金、及某些塑膠材料等的任何適當材料製成之基材(151)。此外，壓印模具(150)可包含將在材料層(103)中形成的各別複雜開孔之複數個負形(152)。在所示實施例中，負形(152)可包含通孔部分(152A)及溝槽部分(152B)，而該等部分可對應於將要在介電層(103)中形成的金屬化結構之各別通孔及金屬線。例如，在諸如裝置(100)的複雜之微結構裝置中，視所考慮的金屬化結構層以及裝置(100)的任何電路元件之最小關鍵尺寸而定，可能必須形成寬度為約為100奈米(nm)至數微米(μm)的各別金屬線與其他導線。

如前文所述，通常根據需要其中包括極複雜的對準實體之極複雜的微影工具的光微影及對應之蝕刻製程，而形成金屬化結構的各別特徵。在形成通孔及與被連接到該通孔的金屬線之各別的製造序列期間，不論所考慮的製程策略為何，都必須使溝槽及通孔相互對準，因而最後可能造成各別設計規則必須考慮到的各別對準誤差。藉由使用其中包括對應的通孔開孔的各別負形(152A)以及代表各別溝槽的負形(152B)，而使該等通孔及金屬線在高精確度下自動相互對準，因而減少了製程的複雜性，增加了裝置的性能，且能夠減少為了考慮到通孔開孔與溝槽間之某些程度的未對準而通常必須提供的製程裕度(process margin)。

用來形成微結構裝置(100)的典型流程包含下文所述之製程。依據已為大家接受的技術(該等技術可包含將於下文中說明的光微影製程或其他壓印製程、離子植入製程、蝕刻技術、及平坦化製程等的技術)而形成了或可提供的諸如導電區(102)或任何其他電路元件等的任何微結構特徵之後，可根據任何適當的沈積技術而形成可被模製的材料層(103)。例如，當層(103)是諸如特定聚合物材料或可被模製的光阻材料等的可硬化的材料時，可在低黏度狀態以旋轉塗佈技術下施加該層(103)，並可將該層(103)保持在低黏度狀態。在其他實施例中，當使用熱塑材料時，可以任何適當的沈積技術形成該層(103)，並可諸如將該層(103)加熱而適當地處理該層(103)，以便將該層(103)轉變至高度的可變形狀態。然後，將壓印模具(150)定位，並諸如使用各別的機械對準標記(圖中未示出)或光學對準標記等的標記，且以已為大家接受的對準工具將該壓印模具(150)對準微結構(100)。在將壓印模具(150)及微結構(100)適當地相互定位之後，以箭頭(153)所示之方向使壓印模具(150)及(或)微結構裝置(100)有相對的移動，同時其橫向位置大致維持不變。

第1b圖以示意圖示出與壓印模具(150)接觸的微結構裝置(100)，其中各別的負形(152)已使可被模製的材料層(103)變形，以便在該層(103)中界定通孔開孔及溝槽。然後，可諸如降低該層(103)的溫度，並以諸如UV(紫外線)輻射等的適當處理，得使該層(103)硬化，以便使該層(103)的材料變成實質上不可變形的狀態，亦即，在使該材料層(103)在移除壓印模具(150)之後大體上能以所期望的高精確度保持其形狀之狀態。

第1c圖以示意圖示出以當如箭頭(154)所示方向來移除壓印模具(150)時之微結構裝置(100)，其中移除壓印模具(150)時將因材料(103)的實質上不可變形之狀態而留下各別的被壓印之結構(104)，該被壓印之結構(104)包含在尺寸及形狀上分別實質上對應於壓印模具(150)的各別負形(152A)、(152B)之通孔開孔(104A)及溝槽(104B)。我們當瞭解，壓印模具(150)可在該層(103)的材料處於實質上不可變形的狀態時，對該材料具有低黏著性，且可使用奈米壓印製程的已為大家接受之技術，並根據各別的表面處理或材料成分而實現該低黏著性。此外，在將通孔開孔(104A)及溝槽(104B)共同地壓印到該層(103)期間，該層(103)中之材料的高度可能因各別負形(152)的額外體積而改變，其中可能根據各別負形(152)在基材(101)上之圖案密度，而局部地改變該高度的各別增加。例如由於負形(152B)的圖案組構，而無法提供基材(101)上的該層(103)的各別部分間之流體流動，因而實質上抑制了材料(103)在壓印模具(150)的最後定位階段中之流體流動時，模具(150)可具有各別的流體通道(圖中未示出)，而該等流體通道可提供不同的裝置部分間之有效率的流體流動，或者可移除該層(103)的過量之材料。因此，在自處於其實質上不可變形的狀態的該層(103)去除壓印模具(150)之後，可得到實質上平坦的表面組構，其中視該層(103)的過量材料是否在該層(103)的材料轉變為不可變形的狀態之前被移除而定，該層(103)之厚度可能與原先沈積的該層(103)之厚度不同。此外，各別的材料殘餘物(104C)可能因與微結構(100)及(或)壓印模具(150)的表面構形而仍然存在有輕度不均勻於各別通孔開孔(104A)的底部，因而造成與諸如導電區(102)等的下方結構間之不完美的機械接觸。

第1d圖以示意圖表示進一步的先進製造階段中之微結構裝置(100)，其中裝置(100)被施加用來移除材料殘餘物(104C)的蝕刻環境(105)。在該蝕刻製程(105)期間，可使用已為大家接受的配方，以便有效率地移除殘餘物(104C)，其中在某些實施例中，可提供與導電區(102)的材料有關的製程(105)的蝕刻化學氣體之某一程度的選擇性。在此種方式下，可控制蝕刻製程(105)的製程時間，以便可靠地移除整個基材(101)上的殘餘物(104C)，且實質上不會對下方區域(102)造成過度的損壞。此外，由於蝕刻製程(105)也許會移除通孔開孔(104A)之外的該層(103)之材料，然而，其中溝槽(104B)的各別深度可因溝槽(104B)內與該層(103)的水平表面部分(103S)之材料同時移除而保持實質上相同，但是該層(103)之總厚度將根據製程(105)期間的過蝕刻程度而可能減少。然後，可以諸如金屬或金屬合金等的導電材料填充各別的結構(104)，而準備微結構裝置(100)，以便提供各別的通孔及金屬線，而形成微結構(100)的各別金屬化結構。

第1e圖以示意圖表示進一步的先進製造階段中之微結構裝置(100)，其中係在先前形成的開孔(104A)內提供各別通孔(106A)，以便連接到下方導電區(102)。此外，在先前被界定的溝槽(104B)內形成導線(106B)。因此，代表任何適當介電材料的材料層(103)可結合導線(106B)及通孔(106A)，而界定各別的金屬化層(107)，其中該等各別的導線(106B)提供了層內電連接，而該等通孔(106A)則提供了與可代表接觸栓塞(plug)、電路元件的接觸區、以及下方金屬化層的金屬區等的導電區(102)間之電性接觸。我們當瞭解，視所考慮的微結構(100)之技術節點而定，橫向尺寸(亦即，第1e圖中之通孔(106A)及導線(106B)的水平延伸)在極先進的半導體裝置中可能是100奈米或甚至更小許多，其中該等各別的尺寸可取決於裝置層以及微結構裝置(100)運作期間發生的各別電流密度。此外，我們當瞭解，各別通孔(106A)及(或)導線(106B)的特定形狀可根據設計要求而改變。例如，可在相同的裝置層內改變各別導線(106B)的寬度及(或)深度，因而提供了各別金屬化結構有關沉積技術之操作與製程條件等高度的彈性。相同的原則適用於通孔(106A)。此外，可根據任何適當的導電材料而形成通孔(106A)及導線(106B)，其中在複雜的應用中，可使用諸如銅、銅合金、銀、及銀合金等的高導電金屬，以便提供高性能的金屬化結構。視將要被填入各別通孔開孔(104A)及溝槽(104B)的導電材料之特性而定，該導電材料亦可包含導電障壁材料(conductive barrier material)，以便實質上阻止金屬擴散進入周圍的該層(103)之介電材料，且因而阻止金屬最後擴散進入敏感的裝置區，且亦在實質上抑制介電材料或其內含的諸如氧及氟等的活性成分與諸如銅及銅合金等的各別導電金屬間之不希望的相互作用。

可根據下文所述之製程而形成第1e圖所示之微結構(100)。在蝕刻製程(105)(第1d圖)之後，在某些實施例中，可根據諸如濺鍍沈積、化學氣相沈積(Chemical Vapor Deposition；簡稱CVD)、無電鍍覆(electroless plating)、以及原子層沈積(Atomic Layer Deposition；簡稱ALD)等任何適當的沈積技術而沈積各別的導電障壁材料(圖中未示出)。例如，可以濺鍍沈積技術沈積諸如鉭、氮化鉭、鈦、氮化鈦、鎢、及氮化鎢等的適當之材料，其中執行蝕刻製程(105)或額外的蝕刻步驟之方式可因先前的濺射蝕刻步驟確保下方導電區(102)的可靠之露出。然後，可諸如以濺鍍沈積及無電沈積等的沈積技術沈積諸如銅等的適當之晶種材料(seed material)，然後沈積如銅、銅合金、銀、及銀合金等的塊狀金屬(bulk metal)。然後，可根據可包括電化學蝕刻及化學機械研磨(Chemical Mechanical Polishing；簡稱CMP)等任何適當的技術而移除諸如障壁材料、晶種材料、及實際塊狀金屬等的任何過量之材料。在某些實施例中，於過量的材料之各別移除期間。執行CMP製程，因而使微結構裝置(100)的表面構形平坦化，此種方式亦可移除在共同壓印製程期間形成通孔開孔(104A)及溝槽(104B)(第1c圖)時可能產生的高度上不需要之差異。

因此，可易於在具有降低的製程複雜度之高效果的製程序列中形成其中包括可具有任何適當尺寸及形狀的通孔(106A)及導線(106B)之金屬化層(107)，這是因為無須根據每一組成部分的個別對準之共同微影製程即可形成通孔(106A)及導線(106B)。此外，可根據裝置要求而設計通孔(106A)及導線(106B)(特別是在中間的部分)的特定尺寸及形狀，而不會如同許多傳統圖案化機制的情形被光微影及蝕刻技術所限制。例如，如將於下文中更詳細地說明的，可易於根據製程及裝置要求而調整通孔(106A)的及(或)導線(106B)的側壁，而實質上不會受限於諸如微影及蝕刻製程等的製程技術中之特定製程參數。此外，在第1a至1e圖所示之實施例中，可在金屬化層(107)的介電材料(亦即，在可被模製的材料層(103))中直接形成通孔(106A)及導線(106B)，因而也降低了製程複雜度。

請參閱第2a至2d圖，現在將更詳細地說明本發明所揭示的主題之進一步的實施例，其中得到了與金屬化層的介電材料有關之高程度的彈性，因而可有效地使用不可被模製的材料，且仍然可以共同壓印技術形成通孔及溝槽。

第2a圖以示意圖示出包含基材(201)之微結構裝置(200)，其中可在該基材(201)中形成導電區(202)，由將在基材(201)之上形成的一或多個金屬化層將提供至該等導電區(202)之電性連接。關於組成部分(201)及(202)，可適用前文中參照微結構裝置(100)所述之相同準則。此外，在該製造階段中，可在基材(201)之上提供介電層(207)，其中可根據介電層(207)的材料作為金屬化層的層間介電材料之特性，而選擇該層(207)之材料。例如，在複雜的應用中，介電層(207)可包含低k介電材料。此外，可在介電層(207)之上形成遮罩層(203)，上述之遮罩層(203)可由模製的材料所構成，該可被模製的材料即是一種在機械上被壓印模具(250)接觸時可具有高度可變形狀態之材料，且可使該可被模製的材料進入高不可變形的狀態，以便維持與壓印模具(250)接觸所造成的各別變形程度。例如，遮罩層(203)可包含抗模製材料及熱塑材料等的材料。壓印模具或壓模(250)可包含各別的基材(251)，該基材(251)上形成有其中包括各別通孔開孔的負形(252A)以及對應於溝槽的對應的負形(252B)之各別的負形(252)。關於壓印模具(250)，可適用前文中參照模具(150)所述之相同準則。

在第2a圖所示之製造期間，同樣亦以與前文中參照裝置(100)及模具(150)所述之方式，使壓印模具(250)對準微結構裝置(200)，然後以箭頭(253)所示之方向，使模具(250)接觸遮罩層(203)，其中遮罩層(203)係處於低黏度狀態或高度可變形的狀態。

第2b圖以示意圖示出壓印模具(250)與遮罩層(203)接觸時的情形，其中執行熱處理及(或)UV輻射等的各別處理，以便使遮罩層(203)的材料進入高度不可變形的狀態。

第2c圖以示意圖示出以箭頭(254)所示的方向，將壓印模具(250)之移除，因而由於遮罩層(203)的實質上不可變形之狀態而形成各別的通孔開孔(204A)及溝槽(204B)。關於壓印模具(250)在表面黏著性等因素上之特性，可適用前文中參照壓印模具(150)所述之相同準則。因此，在移除了壓印模具(250)之後，然後可將產生圖案的遮罩層(203)用來作為後續的非等向性蝕刻製程(anisotropic etch process)之影像或遮罩，以便將通孔開孔(204A)及溝槽(204B)轉移到下方之介電層(207)。

第2d圖以示意圖示出在非等向性蝕刻製程(205)期間之微結構裝置(200)，其中可使用對遮罩層(203)的材料及該層(207)的下方介電材料有類似的蝕刻率之蝕刻化學劑。因此，可建立高非等向性蝕刻的作用，這是因為不需要該層(203)與(207)的材料間之顯著蝕刻選擇性。因此，在蝕刻製程(205)期間，連同介電層(207)的露出部分之材料而移除愈來愈多的遮罩層(203)之材料。在此種方式下，遮罩層(203)的通孔開孔(204A)及溝槽(204B)愈來愈被“推”入介電層(207)(原文說明書為206)，以便最後得到介電層(207)中之各別通孔開孔(207A)及溝槽(207B)，其中因製程(205)的高非等向性作用，而可實現高度的蝕刻精確度。因此，在蝕刻製程(205)的最後階段中，遮罩層(203)的殘餘物(現標示為203R)可覆蓋介電層(207)，而蝕刻製程(205)可繼續進行，以便可靠地露出通孔開孔(207A)的底部之各別導電區(202)，其中殘餘物(203R)可被蝕刻製程(205)所消耗掉。在某些例示實施例中，在蝕刻製程(205)的最後階段，可保留殘餘物(203R)，然後可執行額外的蝕刻製程，例如，在殘餘物(203R)的材料與介電層(207)之間有較高的選擇性的乾式化學製程，或溼式化學製程，以便移除殘餘物(203R)，因而提供了較高的製程彈性，因為在此遮罩層(203)的初始厚度是較不重要的。

在蝕刻製程(205)或後續的額外蝕刻步驟移除了殘餘物(203R)之後，可以類似於前文中參照第1e圖而對裝置(100)所述之方式執行對微結構裝置(200)的進一步處理。亦即，可執行任何適當的製程序列，以便填入諸如障壁材料及高導電金屬等的適當之導電材料，以便提供各別的通孔及導線，而通常連同介電層(207)而界定各別的金屬化層。因此，根據高效率的壓印製程而形成各別的金屬化結構，可在共同的製程步驟中形成各別的通孔開孔及溝槽，且於選擇金屬化層的適當介電材料時，同時提供了高度的彈性。

請參閱第3a至3d圖，現在將說明可根據有效率的壓印技術而形成金屬化結構之進一步的實施例，其中可將犧牲層用來界定各別的通孔開孔及溝槽且形成該金屬化結構。

第3a圖是微結構裝置(300)之剖面示意圖，其中該微結構裝置(300)包含基材(301)以及在該基材(301)之上形成的可被模製的材料層(303)。此外，圖中示出在自該層(303)移除期間的壓印模具(350)，該壓印模具(350)包含用於通孔開孔(352A)及溝槽(352B)的負形，其中該層(303)係處於高度不可變形的狀態，以便在該層(303)中界定通孔開孔(304A)及溝槽(304B)。關於壓印模具(350)的特性，請參閱前文所述的各別組成部分(150)及(250)。此外，微結構(300)可代表前文中參照裝置(100)及(200)所述的微結構裝置，或可代表用來在其中形成一或多個金屬化結構之基礎組成部分。因此，基材(301)可代表用來在其上形成可被模製的材料層(303)之任何適當的載體材料，且在某些例示實施例中可具有在其中形成的各別電路元件及導電區(圖中未示出)，但是在其他實施例中，可在基材(301)中實質上不提供其他的功能性組成部分。可被模製的材料層(303)可以由任何形式之適當的材料所提供，且該材料的介電特性可能不是必要的，這是因為可將該層(303)用來作為犧牲層，因而在該犧牲層中形成了各別的通孔及金屬線之後，即可移除該犧牲層。

第3b圖以示意圖示出在進一步的先進製造階段中之微結構裝置(300)。係在犧牲層(303)中形成各別的通孔(306A)及導線(306B)，其中可將任何適當的導電材料用來形成通孔(306A)及導線(306B)。在一例示實施例中，可將諸如銅、銅合金、銀、及銀合金等的適當之高導電金屬填入該等各別的通孔開孔(304A)及溝槽(304B)(第3a圖)，其中可以不需要用來形成各別障壁材料的先前步驟，這是因為可在稍後的階段中提供對應的障壁特性。在某些例示實施例中，基材(301)的一表面部分可包含諸如鈀、鉑、及銅等的任何適當之催化劑材料，且於形成通孔開孔(304A)及溝槽(304B)期間可露出該催化劑材料。因此，可諸如根據銅及銅合金而使用高效率的無電鍍覆技術，因而顯著地放寬與填充性能有關之任何限制，在傳統用以自下到上之方式可靠地填充高深寬比(aspect ratio)的開孔之電鍍體系中，通常會碰到這些限制。因此，配合在共同壓印製程中以高效率之方式界定各別的通孔開孔(304A)及溝槽(304B)，即可獲致與填充性能及障壁沈積有關的製程複雜度之進一步減少及製程績效的提高。

第3c圖以示意圖表示在用來將犧牲層(303)選擇性地移除到金屬化結構(306)的選擇性等向性蝕刻製程(isotropic etch process)(308)期間之微結構裝置(300)。為達到此一目的，可使用高選擇性的蝕刻配方，其中選擇適當材料時有高度的彈性，這是因為在該共同壓印製程期間只提供該層(303)有關所期望的特性，而該層(303)的介電特性與此是無關的。

第3d圖以示意圖表示在進一步的先進製造階段中之微結構裝置(300)。此處，裝置(300)接受一處理(309)，以便在金屬化結構(306)的露出表面部分上形成各別的障壁層(310)。如前文所述，對於複數個諸如銅及銅合金等的高導電金屬而言，需要金屬的可靠之包封層(enclosure)，以便抑制與周圍的介電材料間之相互作用。此外，由於在高複雜的積體電路中通常可能遭遇的適度的高電流密度，電遷移效應對各別金屬化結構的整體可靠性及所造成的使用壽命可能扮演極重要的角色。因為電遷移效應與擴散路徑的存在之間有高度的相關性，所以任何介面區對電遷移都可能有相當高的關鍵性，因而整體電遷移行為可能顯著地取決於與障壁材料間之各別介面的品質。因此，由於在沒有周圍介電材料的情形下提供了障壁層(310)，所以可使用諸如無電鍍覆等的高效率製造技術，因而提供了金屬化結構(306)的可靠且均勻的包封層，且又可形成諸如鈷/鎢/硼、鈷/鎢/磷等的高效果之障壁材料，其中已知該等障壁材料與銅材料結合時將呈現對電遷移效應的高抗性。因此，藉由對應地露出金屬化結構(306)的表面部分，即可以一種自行對準的方式沈積各別的材料，因而以一種相當均勻之方式形成障壁層(310)。因此，可顯著提高各別金屬化結構(306)的整體性能，且又因共同地產生各別通孔開孔(304A)及溝槽(304B)之圖案，而仍然可實現較低的製程複雜度及較高的準確度。

第3e圖以示意圖表示在沈積製程(311)期間之微結構裝置(300)，該沈積製程(311)係用來形成適當的介電層(307)，以便配合金屬化結構(306)而界定各別的金屬化層。沈積製程(311)可代表諸如旋轉塗佈及CVD技術等的任何適當之沈積技術，以便用可具有複雜的積體電路所需的低相對介電常數之適當的介電材料可靠地包封金屬化結構(306)。視沈積製程(311)的特性而定，可以諸如CMP技術移除介電層(307)的任何過量之材料，以便提供實質上平坦的表面構形，其中可在露出障壁層(310)的上方部分時，立即可靠地停止該製程，而在其他例示實施例中，可將CMP與選擇性蝕刻製程結合，且亦可根據障壁層(310)的露出而控制該選擇性蝕刻製程。

請參閱第4a至4c圖，現在將說明進一步之實施例，其中可形成適當的壓印模具或壓模，以便提供與溝槽結合的通孔開孔之負形。

第4a圖是在先進製造階段中之壓印模具或壓模(450)的剖面示意圖。壓模(450)可包含任何適當的基材(451)，基材(451)可代表其上形成有一表面部分之任何適當的載體材料，其中該表面部分可根據各別的製程技術而進行適當的圖案化。例如，基材(451)可代表其上形成有矽層、二氧化矽層、或在其中形成通孔開孔及溝槽的各別負影像或負形之後續製程期間提供所需的機械穩定性及各別蝕刻特性的任何其他適當的材料之矽基材。可在基材(451)的一上部分或基材(451)上提供的任何適當的材料層中形成溝槽的對應之負形(452B)，其中可由諸如二氧化矽及氮化矽等的可對基材(451)的周圍材料具有高蝕刻選擇性的任何適當之材料構成負形(452B)。此外，可在基材(451)之上形成蝕刻終止層(455)、以及可在其中形成各別的通孔開孔負形(452A)之接續的額外之材料層(456)。視製程及裝置要求而定，可由與負形(452B)實質上相同的材料構成負形(452A)，或可由不同的材料構成負形(452A)。在第4a圖所示之例示實施例中，該層(456)的材料以及負形(452A)的材料可對指定的蝕刻配方呈現高度的蝕刻選擇性。例如，可由多晶矽等的材料構成該層(456)，而可由二氧化矽、氮化矽等的材料構成負形(452A)。

第4a圖所示之用來形成壓印模具(450)的典型流程可包含下文所述之製程。首先，可圖案化基材(451)，以便容納各別的溝槽，且可根據光微影及各別的蝕刻技術而完成該圖案化製程，以便提供各別的光阻遮罩，並根據該光阻遮罩而圖案化基材(451)。在其他例示實施例中，可根據各別的壓印模具而圖案化包括可被模製的材料之各別的遮罩層，然後可將所產生的圖案化之遮罩層用來作為蝕刻遮罩，用以將該等各別的溝槽轉移到基材(451)。例如，用於矽及其他適當材料的各別之蝕刻技術是在此項技術中已為大家接受的。然後，可根據諸如高密度電漿CVD或低壓(sub－atmospheric)CVD等的已為大家接受之沈積技術，而以諸如二氧化矽等的適當之材料填入基材(451)中形成的溝槽。然後，可以CMP製程將該表面構形平坦化，且可根據已為大家接受的製程技術沈積諸如由氮化矽構成之蝕刻終止層(455)。當以多晶矽材料之形式提供該層(456)時，可以諸如低壓CVD製程沈積該層(456)。然後，可圖案化該層(456)，以便容納與負形(452A)對應的各別開孔，且可根據光微影及非等向性蝕刻製程或根據壓印製程技術而完成上述步驟，其中可在該層(456)之上形成對應之可被模製的材料層，然後亦可以前文中所述之方式，以各別的壓印技術圖案化該層(456)。然後，根據對應的光阻遮罩或任何其他的蝕刻遮罩，可圖案化該層(456)，並可以諸如二氧化矽等的適當之材料重新填充該各別的開孔。因此，可根據已為大家接受的微影技術，或可根據將在後續製程步驟中製造負形(452B)及(452A)之壓印技術，而形成第4a圖所示之壓模(450)。

第4b圖以示意圖示出在進一步的先進製造階段中之壓印壓模(450)。在一例示實施例中，可執行選擇性蝕刻製程(457)，以便選擇性地移除該層(456)之材料，且同時實質上維持負形(452A)之材料。例如，高選擇性蝕刻的溼式化學蝕刻製程是用來相對於二氧化矽而選擇性地移除多晶矽的技術中已為大家所接受的製程。在其他實施例中，可使用高選擇性乾式蝕刻製程。在其他實施例中，蝕刻製程(457)可代表根據實質上覆蓋可自該層(456)直接形成的負形(452A)之蝕刻遮罩(圖中未示出)的高非等向性蝕刻製程。為達到此一目的，可以前文中參照第4a圖所述之類似方式形成壓印模具(450)，以便容納負形(452B)，然後可以前文所述之方式沈積蝕刻終止層(455)及該層(456)。然後，可使用形式為諸如以光微影技術或形成的光阻遮罩或諸如以壓印技術形成的任何其他遮罩等的各別蝕刻遮罩，以便覆蓋該等部分(452A)，然後可在蝕刻製程(457)期間自該層(456)的材料形成該等部分(452A)。因此，不論所選擇何種方式，在完成蝕刻製程(457)之後，皆可提供負形(452A)。

第4c圖以示意圖表示在進一步的選擇性蝕刻製程(458)期間之壓印模具(450)，其中該選擇性蝕刻製程(458)係用來相對於負形(452A)、(452B)之材料而選擇性地移除基材(451)之材料。例如，相對於二氧化矽而移除矽之高選擇性蝕刻配方是此項技術中已為大家接受的蝕刻配方。為了可靠地控制蝕刻製程(458)，可針對此一目的而提供可由與負形(452A)、(452B)實質上相同的材料構成之對應的蝕刻終止層(圖中未示出)。因此，在完成了蝕刻製程(458)之後，各別的負形(452A)、(452B)被露出，且可實質上代表將根據共同壓印製程而在其他基材上被形成的金屬化結構的對應之通孔開孔及溝槽。我們當瞭解，可針對後續的壓印製程而以諸如表面改質(surface modification)製程等的任何適當的方式準備壓模(450)，以便適當地減少與任何適當的可被模製的材料有關之表面粗糙度或黏著性。例如，可根據諸如CVD或ALD等適當的沈積技術而形成各別的表面薄膜。在其他實施例中，可執行諸如氮化等的各別表面處理，以便提供所需的表面特性。我們亦當瞭解，視製程技術而定，可根據先前的製程技術而調整各別負形的特定組構(亦即，尺寸及形狀)。例如，如果需要各別負形(452B)的不同之高度，則可覆蓋壓模(450)的對應部分，且可執行對應的非等向性蝕刻製程，以便自未被覆蓋的負形(452B)選擇性地移除材料。在其他的例子中，當以壓印技術界定各別的蝕刻遮罩時，可根據各別的壓印模具而得到各別負形(452A)、(452B)的不同之尺寸及形狀。因此，如前文中參照微結構裝置(100)、(200)、及(300)所述的，可將壓模(450)有效率地用於製程技術中，且亦可結合將被說明的其他例示實施例來使用。在另外的實施例中，可將壓印模具(450)本身形成為金屬化結構，然後可以前文所述之方式將該金屬化結構“壓印”在如裝置(100)、(200)、及(300)等的各別之微結構裝置上。

第5圖以示意圖示出金屬化結構(550)，而在某些例示實施例中，可將該金屬化結構(550)視為將被壓印到(亦即，被以機械方式連接到)各別微結構裝置(500)之“壓印模具或壓模”，其中該微結構裝置(500)可代表其中包含被連接到一些各別接觸部分(511)的複數個電路元件(510)之半導體裝置。金屬化結構(550)又可包含一或多個金屬化層，且可根據前文中參照各別金屬化層(107)、(207)、及(307)所述之製程技術，或可根據前文中參照壓模(450)所述之流程，而形成該等一或多個金屬化層，其中可根據適當的金屬材料而形成該等各別的負形。在一例示實施例中，可根據用來以前文所述之方式共同地產生與各別的通孔(552A)結合之各別的金屬線(552B)的圖案之各別的壓印製程而形成金屬化結構(550)，其中可重複複數個各別的製程序列，以便在需要時提供複數個金屬化層。然後可根據前文所述之對準程式而將金屬化結構(550)對準裝置(500)。此外，在某些例示實施例中，可提供諸如形式為適當的電解質溶液之薄層之“可被模製的”層(503)，其中在金屬化結構(550)與該層(503)接觸時，可利用該電解質溶液而開始選擇性材料沈積，以便提供與該等接觸部分(511)之電性及機械接觸。然後，可移除該層(503)的過量之材料，且可以可在高黏度狀態下被施加的適當之介電材料取代該過量之材料。

因此，可根據前文所述之高效率壓印技術而形成金屬化結構(550)，其中可將用來形成各別半導體裝置的金屬化結構之製程與用來形成電路元件之製造序列解除耦合。在此種方式下，可顯著地縮短其中包括金屬化結構(550)及半導體裝置(500)之整個裝置的總製造時間，而可改善製程的彈性與產能，這是因為金屬化結構或裝置層級中之任何故障可能不會造成完整微結構裝置的損失。

請參閱第6a至6c圖，現在將說明進一步之實施例，其中提供了被適當設計的壓印模具或壓模，以便提供各別電路特徵(尤其是其側壁部分)之適當的形狀。

第6a圖以示意圖表示壓印模具(650)，該壓印模具(650)包含基材(651)以及各別電路特徵之複數個負形(652)，而該複數個負形(652)在一例示實施例中可代表通孔開孔的負形(652A)、以及用於金屬化結構的導線的溝槽之負形(652B)。在其他例示實施例中，如將於下文中有更詳細的說明，該等各別的負形(652)可代表諸如隔離溝槽及閘電極等的其他電路元件。關於基材(651)及負形(652)的材料成分，可適用前文中參照壓印模具(150)、(250)、(350)、(450)所述之相同準則。在所示之實施例中，負形(652A)、(652B)的各別側壁(652S)之至少上方部分可包含與底部(652D)不垂直之方位。其中，在一例示實施例中，各別側壁部分(652S)可界定錐形，該錐形提供了通孔開孔及溝槽的各別上方部分之較大的寬度或直徑，因而可在各別沈積技術期間有效率地改善填充性能。

第6b圖以示意圖示出其上形成有用於各別通孔開孔的負形(652A)之壓印模具(650)，而當可針對通孔開孔及溝槽而分別執行圖案產生製程時，該壓印模具(650)將是有利的。應當瞭解，視裝置及製程要求而定，負形(652A)之側壁(652S)可能不一定是具有整個深度之連續錐形，但是可具有不同的側壁角。例如，可只在側壁(652S)的上部分提供該側壁(652S)之顯著坡度，但是下部分可具有相對於底部(652D)為實質上垂直的方位。然而，任何其他的側壁組構可根據裝置的要求而被提供。

第6c圖以示意圖示出其中包含各別溝槽的負形(652B)之壓印模具(650)，其中可根據裝置要求而提供適當的尺寸(在本例子中，為側壁部分(652S)之各別錐形)。

因此，於使用形成開孔之壓印模具(650)時，可顯著地增進後續沈積障壁材料及(或)塊狀材料時之填充性能，因而增加各別金屬化結構的可靠性，這是因為諸如障壁材料的更可靠之沈積可顯著地造就對電遷移更強的抗性，且亦可提供較佳之電氣及機械特性。例如，可配合前文所述之製程技術而有利地使用第6a圖所示之壓印模具(650)，其中係在共同壓印製程中形成各別的通孔開孔及溝槽。另一方面，可將第6b及6c圖中所示之壓印模具(650)有利地利用於各別的製程序列，其中係在各別的製程步驟中產生各別通孔開孔及溝槽之圖案。

請參閱第7a至7b及8a至8d圖，現在將說明可將具有非垂直的側壁部分之各別壓印模具用來產生複雜積體電路的金屬化結構以外的電路元件的圖案的進一步實施例。

第7a圖是包含基材(701)的半導體裝置(700)之剖面示意圖，該基材(701)可代表其上形成有材料層之任何適當的基材，而該材料層係用來在其中形成諸如電晶體及電容等的半導體元件。例如，基材(701)可代表其上形成有含矽半導體層之載體材料，而該含矽半導體層是用來在其中形成各別的電路元件。在這一點上，含矽半導體層係被理解為包含大量的矽(例如，等於或大於大約50原子百分率的矽)之實質上結晶之半導體層。此外，可在基材(701)之上形成遮罩層(703)，且可在該遮罩層(703)中形成具有側壁(704S)之各別的開孔(704B)，側壁(704S)至少部分具有與開孔(704B)的底部(704D)不垂直之方位。在一例示實施例中，開孔(704B)可代表用來形成基材(701)中之對應的溝槽之溝槽，而該等溝槽可被用來作為複雜的半導體裝置之隔離溝槽，用以界定基材(701)中之對應的主動區。

用來形成第7a圖所示的裝置(700)之典型流程可包含下文所述之製程。在提供了基材(701)之後，可以適當的沈積技術形成該層(703)，其中該層(703)的材料是可被模製的材料，亦即，如同前文中諸如參照第6c圖所述的，當使該層(703)接觸可具有任何適當形狀之對應的壓印模具(圖中未示出)時，該層(703)可處於低黏度狀態或可高度可變形的狀態。因此，具有被各別設計的側壁部分之各別壓印模具可導致形成具有所需不垂直形狀(例如，第7a圖所示之錐形結構)之對應的開孔(704B)。然後，可如前文所述而移除該壓印模具，而此時該層(703)之材料係處於高度不可變形的狀態。然後，可使裝置(700)接受對應的蝕刻製程(705)，在該蝕刻製程(705)期間，可移除該層(703)的材料以及基材(701)的露出部分之材料，因而漸增地將開孔(704B)轉移到基材(701)。

第7b圖以示意圖示出在蝕刻製程(705)完成之後的半導體裝置(700)，其中在基材(701)中形成了各別的開孔(706B)，且其中係根據分別成形的開孔(704B)而得到所需的錐形(亦即，側壁部分(706S)的不垂直之結構)。因此，藉由提供具有所需尺寸及形狀的各別壓印模具，無須特別調整蝕刻技術等的製程技術，即可在高彈性下設計的開孔(706B)之各別結構。

第8a圖以示意圖示出包含基材(801)之半導體裝置(800)，該基材(801)具有形成於其上之材料層(807)，而在一例示實施例中，該材料層(807)可包含諸如二氧化矽等可與後續製程步驟相容的任何適當之材料。此外，可在該層(807)之上形成遮罩層(803)，且該遮罩層(803)可在其中形成對應的開孔(804B)，該開孔(804B)具有包括與開孔(804B)的底部(804D)不垂直的一側壁部分(804S)之指定之形狀。在第8a圖所示之實施例中，開孔(804B)可在上部分中具有加大的直徑，且在下部分為呈現實質上固定的寬度。例如，開孔(804B)可代表將要在基材(801)之上形成的閘電極。

用來形成第8a圖所表示的形成半導體裝置(800)之典型製造流程可包含前文所述之類似製程，其中，在可依據第7a及7b圖所示的隔離溝槽而形成的任何隔離結構之後，可根據已為大家接受的沈積技術而形成材料層(807)。然後，可根據適當的技術而形成可被模製的材料層(803)，然後可根據被適當地設計之壓印模具而形成開孔(804B)，以便得到開孔(804B)的形狀之所需結構。在本例子中，可提供具有實質上固定的寬度之實質上固定的下部分，以便得到界限清楚的閘極長度，同時該開孔的上部分可提供各別閘電極的增強之導電性。在對應地硬化該層(803)，且移除各別壓印模具，而形成了開孔(804B)之後，可使裝置(800)接受各別的非等向性蝕刻製程(805)，以便共同地移除該層(803)之材料、以及該層(807)的露出部分之材料，因而漸增地將開孔(804B)轉移到該層(807)中。

第8b圖以示意圖示出在蝕刻製程(805)完成後之裝置(800)，因而形成了對應的開孔(807B)。

第8c圖以示意圖示出在進一步的先進製造階段中之裝置(800)。此處，在開孔(807B)的底部上形成了閘極絕緣層(812)，其中閘極絕緣層(812)可具有將要被形成的各別電晶體元件所需的而與材料成分及厚度有關的任何適當之結構。此外，可形成諸如多晶矽等的閘電極材料層(813)，以便可靠地填充開孔(807B)。為達到此一目的，可使用諸如低壓CVD等的適當之技術。然後，可以CMP技術移除該層(813)的任何過量之材料。

第8d圖以示意圖示出在進一步的先進製造階段中之裝置(800)。此處，移除該層(807)，以便維持閘電極(813A)，該閘電極(813A)有具有寬度(813U)之上部分，且有具有寬度(813L)之下部分，因而提供了閘電極(813A)的較佳導電性，而仍維持寬度(813L)所實質上界定之所需閘極長度。可根據高選擇性蝕刻製程而形成閘電極(813A)。其中，可使用已為大家接受的等向性蝕刻技術。例如，如果可由氮化矽構成閘極絕緣層(812)，則可使用已為大家接受的等向性蝕刻配方，以便將以二氧化矽的形式提供之該層(813)的材料選擇性地移除到閘電極(813A)及閘極絕緣層(812)。在其他的例子中，當可根據二氧化矽而形成閘極絕緣層(812)時，可選擇該層(807)的適當之材料，例如，選擇氮化矽、或諸如聚合物材料等的任何其他適當之材料，且被選擇的材料只可具有能夠可靠地集積閘電極材料(813)之能力。

因此，本發明所揭示的主題提供了一種用來產生微結構特徵的圖案之增進技術，且在根據壓印技術的諸如通孔及金屬線的金屬化結構之某些實施例中，可共同地壓印通孔開孔及溝槽，以便至少避免某些複雜的對準程式，而顯著地減少製程複雜度。為達到此一目的，可使用其中包含通孔及導線結構的被適當組構之壓印模具。在其他面向中，可根據各別設計的壓印模具而調整各別電路特徵之形狀(尤其是電路特徵之側壁結構)，因而提供了形成諸如通孔、金屬線、隔離溝槽、及閘電極等電路特徵時之高程度的彈性，其中除了整體尺寸之外，可調整側壁結構，以便包含不垂直部分，用以改善各別電路特徵的製程及(或)最終效能。因此，除了降低的製程複雜度之外，並可實現增進的裝置效能，這是因為有關諸如金屬化結構等方面，可在考慮到電遷移時得到增進的可靠性及效能。此外，金屬化結構的至少大部分之“以機械方式”圖案化可提供形成各別結構時的較大之彈性，其中在某些例示實施例中，可使金屬化結構的形成與裝置層級中之電路元件的形成完全脫離，因而可顯著地縮短整體製造時間，並可提高製造良率。

前文所揭示之特定實施例只是舉例，這是因為熟悉此項技術者在自本發明的揭示獲益之後，將可輕易以不同但等效的方式修改且實施本發明。例如，可按照不同的順序執行前文所述之製程步驟。此外，除了最後的申請專利範圍所述者之外，本發明將不限於本說明書中示出的結構或設計之細節。因此，顯然可改變或修改前文中揭示的某些實施例，且所有這類變動將被視為在本發明之範圍及精神內。因此，最後的申請專利範圍將述及本發明所尋求的保護。

100、200、300、500．．．微結構裝置

101、151、201、251、301、451、651、701、80．．．基材

102．．．接觸區

103、303．．．可被模製的材料層

103S．．．水平表面部分

104．．．被壓印之結構

104A、204A、207A、304A．．．通孔開孔

104B、204B、207B、304B．．．溝槽

104C．．．材料殘餘物

105．．．蝕刻環境、蝕刻製程

106A、306A．．．通孔

106B、306B．．．導線

107．．．金屬化層

150、250、350、450、650．．．壓印模具

152、252、652．．．負形

152A、252A、352A、452A、652A．．．通孔部分負形

152B、252B、352B、452B、652B．．．溝槽部分負形

153、154．．．箭頭

202．．．導電區

203、703、803．．．遮罩層

203R．．．遮罩層殘餘物

205、805．．．非等向性蝕刻製程

207、307．．．介電層

306、550．．．金屬化結構

308．．．等向性蝕刻製程

309．．．處理

310．．．障壁層

311．．．沈積製程

455．．．蝕刻終止層

456、807．．．材料層

457、458．．．選擇性蝕刻製程

503．．．可被模製的層

511．．．接觸部分

510．．．電路元件

652D、704D、804D．．．底部

652S、704S．．．側壁

700、800．．．半導體裝置

704B、706B、804B、807B．．．開孔

705．．．蝕刻製程

706S、804S．．．側壁部分

812．．．閘極絕緣層

813．．．閘電極材料層

813A．．．閘電極

813U、813L．．．寬度

若參照前文中之說明並配合各附圖，將可瞭解本發明之揭示，在該等附圖中，類似的元件符號識別類似的元件，且其中：第1a至1e圖是根據本發明揭示的例示實施例而在共同壓印製程中形成通孔/線金屬化結構期間的微結構之剖面示意圖，該共同壓印製程係用來在層間介電材料中直接形成各別的開孔；第2a至2d圖是根據其他例示實施例而在基於共同壓印製程以及後續蝕刻製程以製造通孔/線金屬化結構期間的微結構裝置之剖面示意圖；第3a至3e圖是根據進一步的例示實施例而在用來基於共同壓印製程以及後續的移除介電材料以形成通孔/線結構的各製造階段期間之剖面示意圖；第4a至4c圖是根據其他例示實施例而形成壓印模具或壓模(亦即，通孔/線結構的負形)之流程示意圖；第5圖是根據本發明所揭示的其他例示實施例而將一或多個金屬化結構以機械方式轉移到包含複數個電路元件之基材的示意圖；第6a至6c圖是根據本發明所揭示的例示實施例的具有半導體裝置的金屬化特徵的各別負形的不垂直的側壁組構的複數個壓印模具或壓模之剖面示意圖；第7a至7b圖是根據其他例示實施例而在基於錐形壓印壓模或模具以形成隔離溝槽期間的半導體裝置之剖面示意圖；以及第8a至8d圖是根據本發明所揭示的其他例示實施例而在形成具有以壓印技術得到的修改後的側壁組構的諸如閘電極的導線的各製造階段期間的半導體裝置之剖面示意圖。

雖然本發明所揭示之主題易於作出各種修改及替代形式，但是該等圖式中係以舉例方式示出本發明的一些特定實施例，且已在本說明書中說明了這些特定實施例。然而，我們應當了解，本說明書對這些特定實施例的說明之用意並非將本發明限制在所揭示之特定形式，相反地，本發明將涵蓋最後的申請專利範圍所界定的本發明的精神及範圍內之所有修改、等效物、及替代。

100．．．微結構裝置

101、151．．．基材

102．．．接觸區

103．．．可被模製的材料層

103S．．．水平表面部分

104．．．被壓印之結構

104A．．．通孔開孔

104B．．．溝槽

104C．．．材料殘餘物

105．．．蝕刻環境、蝕刻製程

106A．．．通孔

106B．．．導線

107．．．金屬化層

150．．．壓印模具

152．．．負形

152A．．．通孔部分負形

152B．．．溝槽部分負形

153、154．．．箭頭

Claims

一種製造積體電路之方法，包括下列步驟：將通孔開孔及溝槽共同地壓印到在基材之上形成的可被模製的材料層中，該通孔開孔及該溝槽對應於微結構裝置的金屬化結構之特徵；根據該通孔開孔及該溝槽而形成通孔及導線；以導電材料填入該通孔開孔及該溝槽；在以該導電材料填入該通孔開孔及該溝槽之後，移除該可被模製的材料層；以及在該通孔及該導線的露出表面部分上形成導電障壁層。
如申請專利範圍第1項之方法，其中，該可被模製的材料層包括具有大約3.0或更小的相對介電常數之介電材料。
如申請專利範圍第1項之方法，進一步包括下列步驟：在形成該通孔及該導線之前，先自該通孔開孔的底部移除該可被模製的材料層之殘餘物。
如申請專利範圍第1項之方法，進一步包括下列步驟：形成代表該通孔及該導線的負影像之壓印模具；以及將該通孔開孔及該溝槽共同地壓印到在複數個基材之上設置的複數個可被模製的材料層中。
如申請專利範圍第4項之方法，其中，形成該壓印模具包括下列步驟：執行用於圖案化模具基材之微影製程及蝕刻製程，以便容納該通孔開孔及該溝槽之該負影像。
如申請專利範圍第4項之方法，其中，以壓印製程形成該壓印模具。
一種製造積體電路之方法，包括下列步驟：將開孔壓印到在基材之上形成的可被模製的材料層中，該開孔對應於微結構裝置的特徵，且具有在與該開孔的底部不垂直方位上之側壁部分；根據該開孔而形成該特徵，該特徵具有與該特徵的底部不垂直之側壁部分；以及使用該可被模製的材料層作為遮罩，而以非等向性蝕刻製程圖案化在該可被模製的材料層之下形成的材料層。
如申請專利範圍第7項之方法，其中，壓印該開孔包括下列步驟：使用代表負形之壓印模具，該負形包括與該負形的底部不垂直之側壁部分。
如申請專利範圍第7項之方法，其中，該開孔代表用於形成該微結構裝置的金屬化層的含金屬區之通孔開孔及溝槽中之至少一者。
如申請專利範圍第7項之方法，進一步包括下列步驟：以導電材料填入該開孔，以便形成該特徵。
如申請專利範圍第7項之方法，其中，該特徵代表半導體裝置的隔離溝槽及閘電極中之一者。
如申請專利範圍第7項之方法，其中，該特徵代表半導體裝置的金屬化層的通孔開孔及溝槽中之至少一者。
一種製造積體電路之方法，包括下列步驟：將通孔開孔及溝槽共同地壓印到在基材之上形成的可被模製的材料層中，該通孔開孔及該溝槽對應於微結構裝置的金屬化結構之特徵；根據該通孔開孔及該溝槽而形成通孔及導線；以及使用其中形成有該通孔開孔及該溝槽之該可被模製的材料層作為遮罩，圖案化位於該基材與該可被模製的材料層之間的材料層，其中，圖案化該材料層包括於共同的非等向性蝕刻製程中蝕刻該可被模製的材料層及該材料層。
如申請專利範圍第13項之方法，進一步包括下列步驟：以導電材料填入該通孔開孔及該溝槽。
如申請專利範圍第13項之方法，其中，該可被模製的材料層包括具有大約3.0或更小的相對介電常數之介電材料。
如申請專利範圍第13項之方法，進一步包括下列步驟：在形成該通孔及該導線之前，先自該通孔開孔的底部移除該可被模製的材料層之殘餘物。
如申請專利範圍第13項之方法，進一步包括下列步驟：形成代表該通孔及該導線的負影像之壓印模具；以及將該通孔開孔及該溝槽共同地壓印到在複數個基材之上設置的複數個可被模製的材料層中。
如申請專利範圍第17項之方法，其中，形成該壓印模具包括下列步驟：執行用於圖案化模具基材之微影製程及蝕刻製程，以便容納該通孔開孔及該溝槽之該負影像。
如申請專利範圍第17項之方法，其中，以壓印製程形成該壓印模具。