-
Die
Erfindung bezieht sich auf eine Packungsstruktur, insbesondere einer
FCBGA-Packungsstruktur
(FCBGA – Flip
Chip-Ball-Grid-Array (Kugelgitteranordnung)), wobei die Packungsstruktur die
offene Schaltung vermeiden kann, die durch das Brechen der Lotkugeln
infolge der Temperaturänderung
verursacht wird, die die Verstärkungsspannung zwischen
den Lotkugeln und einer Leiterplatte induziert.
-
Stand der Technik
-
Die
frühere
Leadframe-Packungstechnologie ist schon für die modernen Halbleiterchips
nicht geeignet, weil die Dichte der Anschlüsse dieser zu hoch ist. Folglich
wurde eine neue Packungstechnologie der BGA (BGA – Ball-Grid-Array
(Kugelgitteranordnung)) entwickelt, um die Packungsanforderungen
für moderne
Halbleiterchips zu erfüllen.
Die BGA-Packung hat den Vorteil, daß die kugligen Anschlüsse einen
kürzeren
Rasterabstand als die Leadframe-Packung
aufweist und daß es
unwahrscheinlich ist, daß die
Anschlüsse
der BGA zerstört
werden oder sich verformen. Darüber
hinaus hat der kürzere Signalübertragungsabstand
den Vorteil, daß die
Betriebsfrequenz erhöht
wird, so daß die
Anforderung einer schnelleren Effizienz erfüllt wird. Die meisten der Packungstechnologien
trennen Chips auf einem Wafer in jeweilige Chips, und dann werden
die Chips jeweils gepackt und getestet. Eine andere Packungstechnologie,
die als „Waferebene-Packung
(WLP – Wafer
Level Package)" bezeichnet
wird, kann die Chips auf einem Wafer vor dem Trennen in jeweilige einzelne
Chips einpacken. Die WLP – Technologie hat
einige Vorteile, beispielsweise eine kürze Produktionszyklenzeit,
geringere Kosten und die fehlende Notwendigkeit des Unterfüllens oder
Formgießens.
-
1 zeigt
eine Teilpackungsstruktur, die gegenwärtig am Markt genutzt wird.
Die Packungsstruktur umfaßt
eine Isolierschicht 103 und eine Passivierungsschicht 102 auf
einem IC-Bauteil 100.
Das Material der Isolierschicht 103 kann eine dielektrische
Schicht mit einer Dicke von 5 Mikrometern sein, beispielsweise aus
BCB, Polyimiden oder dergleichen. Das Material der Passivierungsschicht 102 ist Polyimid
oder SiN. Die Umverteilungsschicht (RDL – redistribution layer) 104 ist
mit der Isolierschicht 103, Al-Kontaktflächen 101 des
IC-Bauteils, kombiniert. Das
Material der Umverteilungsschicht (RDL) 104 kann eine Cu/Ni/Au-Legierung mit einer
Dicke von 15 Mikrometern sein. Des weiteren bedeckt eine Isolierschicht 105 die
Umverteilungsschicht (RDL) 104. Und die Isolierschicht 105 umfaßt mehrere Öffnungen.
Jede der Öffnungen
enthält
eine Lotkugel 106, um an eine Leiterplatte oder äußere Bauteile
elektrisch zu koppeln. Das Material der Isolierschicht 105 kann
eine dielektrische Schicht sein, beispielsweise BCB, Epoxy, Polyimide
oder dergleichen.
-
Die
vorgenannte Packungsstruktur benötigt allgemein
ein zusätzliches
Material, um die Lotkugel 106 fest zu binden. Dieses hat
den folgenden Nachteil: Die Haftung zwischen der Umverteilungsschicht (RDL) 104 und
der Isolierschicht 105 ist zu stark, was für die Lotkugel
ein Nachteil ist. Wenn die Lotkugel 106 sich mit der Leiterplatte
verbindet, kann aufgrund von Temperatureinfluß an dem Verbindungsteil zwischen
der Lotkugel 106 und der Umverteilungsschicht (RDL) 104 Spannung
induziert werden, was mit der Fläche 107 angezeigt
ist, und die Lotkugel 106 bricht infolge der Verstärkungsspannung,
die aufgrund der Temperaturänderung
entsteht, wodurch zwischen der Lotkugel und der Kontaktfläche eine
offene Schaltung gebildet wird.
-
Das
Dokument
US 2003/0213981
A1 offenbart eine Halbleitervorrichtung mit einem Halbleiterchip,
welcher mit Elektroden versehen ist. In einer Ausführungsform
umfaßt
die bekannte Halbleitervorrichtung eine Harzschicht, welche als
Entspannungsschicht ausgebildet ist und eine Vertiefung aufweist. Über der
Harzschicht ist eine leitende Schicht gebildet, welche zum Teil
in der Vertiefung angeordnet ist und ein Zickzack-Schichtmuster
bildet.
-
In
dem Dokument
EP 1 030
357 A1 wird eine chipgroße Packungsstruktur beschrieben,
welche eine Schicht aus Elastomer zum Absorbieren und Dämpfen mechanischer
Spannungen aufweist. In einer Ausführungsform der chipgroßen Packungsstruktur
beweist die Elastomer-Schicht
eine gewellte Oberfläche
auf, sodaß eine
hierauf gebildete leitende Schicht ebenfalls eine gewellte Form
annimmt.
-
Das
Dokument
US 5 203 076
A offenbart ein Verfahren zum Befestigen einer integrierten
Schaltung auf einem Substrat mittels eines Tropfens aus Unterfüllmaterial.
Hierbei wird ein Vakuum erzeugt, um die Fläche zwischen der integrierten
Schaltung und dem Substrat beim Aufbringen des letzteren zu evakuieren.
-
Schließlich wird
in dem Dokument
US 2002/0030288
A1 eine Halbleitervorrichtung beschrieben, welche aus einem
Halbleiterchip gebildet ist. Auf dem Halbleiterchip ist zunächst eine
Passivierungsschicht und anschließend eine gemusterte Zwischenschicht
aufgebracht, auf welche eine Leitung sowie eine leitende Folie gebildet
sind.
-
Darüber hinaus
ist aus dem Dokument
DE 101
25 036 A1 ein Halbleiterbauteil bekannt, bei dem Anschlußelektroden
auf einem Halbleitersubstrat platziert sind.
-
Die Erfindung
-
Aufgabe
der Erfindung ist es, eine Flip Cip-Ball-Grid-Array (BGA)-Packungsstruktur
anzugeben. Die erfindungsgemäße Packungsstruktur
vermeidet eine offene Schaltung, die durch Lotkugelbrechen infolge
von Verstärkungsspannung
bzw. -beanspruchung entsteht.
-
Ausgehend
von den vorherigen Erläuterungen
liefert die Erfindung eine verbesserte Packungsstruktur, um den
obigen Nachteil zu überwinden.
-
Die
Erfindung liefert eine Flip Chip-Ball-Grid-Array (BGA)-Packungsstruktur.
Die Struktur umfaßt
eine Flip Chip-Löthöcker-Struktur
mit mehren Chips und Löthöckern. Ein
Substrat weist mehrere leitende Leitungen auf, die mit den mehreren
Löthöckern elektrisch
verbunden sind. Eine Leiterplatte weist mehrere Lotkugeln auf, die
mit den mehreren leitenden Leitungen elektrisch verbunden sind.
-
Der
Flip Chip kann ein IC (integrierte Schaltung) sein.
-
Die
Flip Chip-Packungsstruktur umfaßt
einen hierauf gebildeten Chip, Löthöcker, eine
erste gemusterte, elastische, dielektrische Schicht, eine leitende
Schicht und eine zweite gemusterte, elastische, dielektrische Schicht.
Die erste gemusterte, elastische, dielektrische Schicht ist benachbart
zu einer Passivierungsschicht des IC (integrierte Schaltung) gebildet.
Die leitende Schicht ist über
der Passivierungsschicht und Bondkontaktflächen des IC gebildet, um aufgrund
der Topographie der ersten gemusterten, elastischen, dielektrischen
Schicht ein gekrümmtes
oder gewundenes oder in Zickzack-Form verlaufendes leitendes Schichtmuster
zu haben, wobei die Zickzack-Form des leitenden Schichtmusters teilweise
an der Passivierungsschicht und teilweise an der ersten elastischen,
dielektrischen Schicht angebracht ist. Die zweite elastische, dielektrische Schicht
ist über
der leitenden Schicht mit mehreren Öffnungen gebildet, und Löthöcker können in
den Öffnungen
gebildet werden, um an die mehreren leitenden Leitungen elektrisch
zu koppeln.
-
Die
leitende Schicht streckt nicht direkt die Bondkontaktflächen der
Chips, wenn die Löthöcker auf
dem Substrat angeordnet werden. Die leitende Zickzack-Schicht erzeugt
eine Pufferfläche, ähnlichen
einem Polster zum Absorbieren der Spannung aufgrund schlechter Haftung
zwischen dem gekrümmt
oder in Zickzack-Form verlaufenden, leitenden Schichtmuster und
der ersten gemusterten und der zweiten gemusterten, elastischen,
dielektrischen Schicht.
-
Das
gekrümmt
oder in Zickzack-Form verlaufende, leitende Schichtmuster beginnt
an der Bondkontaktfläche
zu der Lötkontaktfläche unter dem
Löthöcker.
-
Eine
leitende Höckeranordnung
für eine
Packung umfaßt
mehrere Bondkontaktflächen,
die auf einen Chip gebildet sind, und mehrere Höcker, die über dem Chip gebildet sind
und mit den mehreren Bondkontaktflächen mittels Leitungszügen verbunden
sind, wobei ein einge schlossener Winkel zwischen einem Liniensegment
von der Mitte des Chips zu der Mitte des Höckers und einer Radiusorientierung
von der Mitte des Höckers
der Leitungszüge weg
zu dem Höcker
größer als
45° (Grad)
ist. Der Leitungszug erstreckt sich von einer Bondkontaktfläche zu einer
Kontaktfläche
unter dem Höcker.
-
Der
Löthöcker kann
aufgrund der Leistung der ersten und der zweiten elastischen, dielektrischen
Schicht und schlechter Haftung zwischen der leitenden Schicht und
der ersten und der zweiten elastischen, dielektrischen Schicht angehoben
werden, ohne zu zerbrechen, wenn die thermische Ausdehnung des Substrats
größer als
die Flip des Chips ist.
-
Ausführungsbeispiele
-
Die
Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme
auf Figuren der Zeichnung näher
erläutert.
Hierbei zeigen:
-
1 eine
schematische Darstellung einer bekannten Packungsstruktur;
-
2 eine
schematische Darstellung einer erfindungsgemäßen Packungsstruktur;
-
3 eine
Draufsicht eines leitenden Schichtmusters und von Löthöckern auf
einem Chip der erfindungsgemäßen Waferebene-Packungsstruktur;
-
4 eine
schematische Darstellung einer erfindungsgemäßen Flip Chip-Ball-Grid-Array
(FCBGA)-Packungsstruktur;
-
5 eine
schematische Darstellung einer erfindungsgemäßen Flip Chip-Ball-Grid-Array
(FCBGA)-Packungsstruktur.
-
Die
Erfindung liefert eine rückseitige
Struktur einer Packung, und der Bereich der Erfindung wird ausdrücklich nur
durch die Ansprüche
definiert. Die Erfindung offenbart eine Struktur einer Flip Chip-BGA-Packung
mit einer gemusterten, elastischen, dielektrischen Schicht, die
einen Teilbereich einer darunter liegenden Schicht bedeckt; und
einer leitenden Schicht auf der gemusterten, elastischen, dielektrischen
Schicht mit einem Zickzack-Muster zum Absorbieren von Spannung infolge
der Topographie der gemusterten, elastischen, dielektrischen Schicht.
Das Material der elastischen, dielektrischen Schicht umfaßt BCB,
SINR (Siloxan Polymer), Epoxy, Polyimide oder Harz. Das Material
für die
leitende Schicht ist eine Metallegierung.
-
2 zeigt
eine schematische Darstellung einer erfindungsgemäßen Packungsstruktur.
Das Packen wird ausdrücklich
nur durch die Ansprüche
definiert. Die Erfindung umfaßt
eine gemusterte, elastische, dielektrische Schicht 203,
die einen Teilbereich einer Passivierungsschicht 202 eines
Bauteils 200 bedeckt. Das Material der elastischen, dielektrischen Schicht 203 kann
dielektrisch sein, beispielsweise BCB, SINR (Siloxan Polymer), Epoxy,
Polyimide, Harz oder dergleichen. Die gemusterte, elastische, dielektrische
Schicht 203 umfaßt
mehrere Öffnungen,
um die darunter liegende Passivierungsschicht 202 freizulegen.
Das Material der Passivierungsschicht 202 umfaßt Polyimid
oder SiN. Der mit 207 bezeichnete Bereich leidet gemäß 2 unter
der äußeren Kraft.
-
Die
Umverteilungsschicht (RDL) 204 auf der gemusterten, elastischen,
dielektrischen Schicht 203 ist infolge des Musters der
Topographie der elastischen, dielektrischen Schicht mit einem leitenden Schichtmuster
in gewundener Form oder in Zickzack-Form konfiguriert. Bei einer
bevorzugten Ausführungsform
schließt
das Material der leitenden Schicht eine Ti/Cu-Legierung oder Cu/Ni/Au-Legierung mit
einer Dicke von 15 Mikrometern ein. Die Ti/Cu-Legierung kann mit Hilfe einer Sputter-Technik gebildet
sein, und die Cu/Ni/Au-Legierung kann mit Hilfe des Galvanisierens
gebildet werden. Das Material der Bondkontaktflächen 201 kann Al oder
Cu oder die Kombination.
-
Des
weiteren ist auf der leitenden Schicht 204 eine elastische,
dielektrische Schicht 205 gebildet, und die elastische,
dielektrische Schicht 205 weist mehrere Öffnungen
auf. Jede der Öffnungen enthält eine
Kontaktmetallkugel 206 zum elektrischen Verbinden mit einer
Leiterplatte (PCB – print circuit
board) oder äußeren Teilen
(nicht dargestellt). Die Kontaktmetallkugel 206 kann eine
leitende Kugel sein, beispielsweise eine Lotkugel 206.
Das Material der elastischen, dielektrischen Schicht 205 kann
dielektrisch sein, beispielsweise BCB, SINR (Siloxan Polymer), Epoxy,
Polyimide, Harz oder dergleichen.
-
Die
leitende Schicht 204 benachbart zu der festen Fläche 210 der
Packungsstruktur streckt nicht direkt die Bondkontaktflächen 201 des
Zwischenverbinders des IC-Bauteils 200, weil die Passivierungsschicht
die leitende Schicht 204 aufgrund des erfindungsgemäßen Schemas fest „hält". Der Temperatureinfluß wird vermindert,
da die leitende Schicht 204 direkt mit der Passivierungsschicht 202 verbunden
ist, wenn die Lotkugel 206 an der Leiterplatte montiert
wird, was thermische Spannungen induzieren kann.
-
Darüber hinaus
ist in dem Pufferbereich 209 der Packungsstruktur die leitende
Schicht 204 an der Passivierungsschicht 202 teilweise
angebracht und auf der elastischen, dielektrischen Schicht 203 teilweise
so gebildet, daß die
leitende Schicht 204 ein Kurven- oder Zickzack-Muster aufweist.
Die durch Temperaturänderungen
erzeugte Spannung wird aufgrund der Form der leitenden Schicht verteilt,
und die Zickzack-Struktur der leitenden Schicht wirkt als ein Polster
bzw. Dämpfer,
um die thermische Spannung aufzunehmen. Die Haftung zwischen der
leitenden Schicht 204 und der elastischen, dielektrischen Schicht 203 ist
schlecht, und die leitende Schicht 204 löst sich
leicht von der Oberfläche
der elastischen, dielektrischen Schicht 203, wenn eine äußere Kraft
angewendet wird. Die Ausdehnung der leitenden Schicht nimmt zu,
da sich das gekrümmte,
leitende Schichtmuster mit dem Zickzack-Schema leicht löst und die
thermische Spannung aufnimmt. Deshalb vergrößert sich die Lebensdauer der
Packungsstruktur. Insbesondere dann, wenn die Lotkugel 206 weit entfernt
von der Bondkontaktfläche
ist.
-
Des
weiteren erstreckt sich die Zickzack-Struktur der leitenden Schicht 204 von
der Bondkontaktfläche 201 zu
der Lötkontaktfläche unter der
Lotkugel 206. Ein eingeschlossener Winkel ⌀ zwischen
einem Liniensegment von der Mitte C1 des Chips zu der Mitte C2 der
Lotkugel 206 und der Orientierung des Radius von der Mitte
C2 der Kugel 206 zu der Anfangsrichtung der Zickzack-Struktur
der leitenden Schicht 204 von der Lotkugel 206 weg
ist größer als
45° (Grad),
was in 3 gezeigt ist. Die Lotkugel 206 kann
aufgrund der Leistung der ersten und der zweiten elastischen, dielektrischen
Schicht 203, 205 und der schlechten Haftung zwischen
der leitenden Schicht 204 und der ersten und der zweiten
elastischen, dielektrischen Schicht 203, 205 angehoben werden,
wenn die thermische Ausdehnung des Substrats größer als die Flip des Chips
ist. Deshalb kann bei Bereitstellung der Form und des sich erstreckenden
Winkels der Leitungszügen
von der Kugel 206 das Unterfüllmaterial weggelassen werden.
Die Kosten und die Prozesse werden mittels dieses Designs verringert/verein facht.
Beispielsweise zeigt 3 die Draufsicht der Bondkugeln.
Der Löthöcker A13
ist von der Bondkontaktfläche
zu der Lötkontaktfläche gebildet.
Die X/Y-Richtung der Züge
(Papieroberfläche)
wurde modifiziert, wenn die thermische Ausdehnung des Substrats
größer als
das Siliziums ist, kann der Löthöcker von
A13 wegen der dielektrischen Materialeigenschaft – elastische
und hohe Dehnung – und
der schlechten Haftung zwischen Metall und SINR angehoben werden.
-
Die
Erfindung umfaßt
weiterhin eine gemusterte, elastische, dielektrische Schicht 208,
die zwischen der elastischen, dielektrischen Schicht 203 und
der leitenden Schicht 204 gebildet ist, um das Zickzack-Niveau
der leitenden Schicht unter der Lotkugel zu erhöhen (nämlich, die Anzahl der Zickzack-Formen
zu erhöhen).
Das Material der elastischen, dielektrischen Schicht 208 umfaßt BCB,
SINR (Siloxan Polymer), Epoxy, Polyimide oder Harz.
-
4 zeigt
eine schematische Darstellung einer erfindungsgemäßen Flip
Chip-Ball-Grid-Array (BGA)-Packungsstruktur.
Die Flip Chip-Löthöcker-Struktur
ist die gleiche wie die Packungsstruktur in 2. Ein Unterfüllmaterial 404 ist
vorgesehen, um Bereiche zwischen den mehreren Löthöckern 402 auf dem
Chip 400 zu füllen.
Die Umverteilungsschicht (RDL) 401 ist mit einem gebundenen
oder zickzack verlaufenden, leitenden Schichtmuster konfiguriert,
um an die Löthöcker 402 elektrisch
zu koppeln. Eine elastische, dielektrische Schicht 403 ist
zur Isolation von der Umverteilungsschicht (RDL) 401 gebildet.
Die Kontaktfläche 407 und
der Leitungszug 408 auf einem Substrat 405 sind
gebildet, um an Löthöcker 402 bzw.
Lotkugeln 406 elektrisch zu koppeln. Darüber hinaus
können
die auf dem Substrat 405 gebildeten Lotkugeln 406 mit
einer Leiterplatte (PCB – print
circuit board) oder äußeren Bauteilen
(nicht dargestellt) elektrisch verbunden sein.
-
5 ist
eine schematische Darstellung einer erfindungsgemäßen Flip
Chip-Ball-Grid-Array (FCBGA)-Packungsstruktur. Die Flip Chip-Löthöcker-Struktur
ist fast die gleiche wie die Packungsstruktur in 2.
Bei dieser Ausführungsform
ist das Unterfüllmaterial
weggelassen, das heißt
es füllt
nicht Bereiche zwischen den mehreren Löthöckern 502 auf dem
Chip 500. Die Umverteilungsschicht (RDL) 501 ist
mit einem leitenden, gekrümmten
oder in Zick zack-Form verlaufenden Schichtmuster versehen, um mit
den Löthöckern 502 elektrisch
zu koppeln. Die Kontakte 504, 505 auf dem Substrat 503 sind
gebildet und mit dem Löthöckern 502 bzw.
den Lotkugeln 506 elektrisch verbunden. Darüber hinaus
können die
auf dem Substrat 503 gebildeten Lotkugeln mit einer Leiterplatte
(PCB – print
circuit board) 507 durch die Lotkugeln 506 elektrisch
verbunden werden, die an den Kontakt 508 gekoppelt sind.
-
Die
beschriebene Packungsstruktur hat die folgenden Vorteile: Die erfindungsgemäße FCBGA-Packungsstruktur
vermeidet eine offene Schaltung gebrochener Lotkugeln, die durch
Verstärkungsspannung
infolge der Temperaturänderung
nach dem Anordnen der Lotkugeln auf der Leiterplatte erzeugt wird.
Darüber
hinaus wird kein zusätzliches
Material zum Verstärken
der festen Befestigung der Lotkugel benötigt.