TWI392068B - 封裝基板及其製法 - Google Patents

Description

封裝基板及其製法

本發明係有關於一種封裝基板及其製法，尤指一種提升電性連接品質之封裝基板及其製法。

目前半導體封裝技術中之覆晶式(Flip Chip)封裝技術，係以半導體晶片之作用面上的電極墊直接電性連接在封裝基板之電性接觸墊上，且在該半導體晶片與封裝基板之間可使用底部填充材料以確保該半導體晶片與封裝基板兩者之間接合的可靠性；且為使該半導體晶片有效接置於該封裝基板上，通常先於該封裝基板之電性接觸墊上預先形成焊料凸塊(solder bump)，然後再進行廻焊製程，令該電性接觸墊藉由焊料凸塊以與該半導體晶片之電極墊形成接點。

請參閱第1A至1C圖所示，係為顯示習知封裝基板之示意圖；如第1A圖所示，提供具有內層線路101,102之板體10，且該內層線路101,102具有複數電性連接墊(Land)101a,101b，於該板體10之表面形成有介電層11,12，並於該介電層11,12上形成有線路層14,15，且該線路層14,15具有形成於該介電層11,12中之導電盲孔141,151，以電性連接至該內層線路101,102之電性連接墊101a,101b，該電性連接墊101a可藉由複數設於該板體10中之導電通孔或導電盲孔(圖式中未表示)以電性連接至該板體10另一側之電性連接墊101b，又該線路層 14,15具有位於介電層11,12上之之複數線路142,152，及複數電性接觸墊143,153；如第1B圖所示，於該介電層11,12及該線路層14,15上形成防焊層17,18，且該防焊層17,18中形成複數開孔170,180，以對應露出各該電性接觸墊143,153；如第1C圖所示，於各該電性接觸墊143上形成焊料凸塊19，以供電性連接至一半導體晶片(圖式中未表示)。

惟，如第1C’圖所示，習知封裝基板之電性接觸墊143與該開孔170之間形成近九十度的角落，使得該焊料凸塊19不易填充於該角落，令該焊料凸塊19與防焊層17之間產生孔隙a，進而造成後續製程之焊料凸塊剝離的問題；再者，因該焊料凸塊19未能填滿該開孔170，使得焊料凸塊19與電性接觸墊143之接觸面積縮減，而影響封裝結構之電性連接品質。

因此，鑒於上述之問題，如何避免習知技術中之焊料凸塊與防焊層之間產生孔隙等問題，以提升封裝基板之電性連接品質，實已成為目前亟欲解決之課題。

鑒於上述習知技術之缺失，本發明之主要目的係提供一種提升電性連接品質之封裝基板及其製法。

為達上述目的及其他目的，本發明揭露一種封裝基板，係包括：板體，係具有相對之第一及第二表面；第一及第二介電層，係分別設於該板體之第一及第二表面上；第一及第二線路層，係分別嵌入並顯露於第一及第二介電 層表面中，且分別具有複數第一及第二電性接觸墊；以及複數金屬凸塊，係設於各該第一電性接觸墊上。

依上述結構，前述之板體可為陶瓷板、金屬板、或有機板，或者，該板體為表面具有線路之核心板、有核心之多層板、無核心之單層板、或無核心之多層板；且該第一及第二線路層可分別具有第一及第二導電盲孔，以電性連接至該線路。

依上述結構，前述之金屬凸塊係可為銅，於該金屬凸塊上具有表面處理層，而該表面處理層係可為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)及金(Au)所組群組之一者所製成。

此外，前述之封裝基板復可包括第一及第二防焊層，係分別設於該第一及第二介電層上，且具有複數第一及第二開孔，以對應露出各該金屬凸塊與該第二電性接觸墊；該第一防焊層可略低於、略高於或略齊平於各該金屬凸塊，且該第一開孔可大於或等於各該金屬凸塊。

本發明復提供一種封裝基板之製法，係包括：提供一板體，係具有相對之第一及第二表面；於該板體之第一及第二表面上分別形成第一及第二介電層；於該第一及第二介電層表面形成複數第一及第二開槽；於各該第一及第二開槽中與該第一及第二介電層表面上形成有導電層；於該導電層上形成有金屬層，以於各該第一及第二開槽中形成第一及第二線路層，且該第一及第二線路層具有複數第一及第二電性接觸墊；以及移除部份該金屬層及其覆蓋之 導電層，以於該第一電性接觸墊上形成金屬凸塊，並顯露出該第一及第二線路層。

前述之製法中，該板體可為陶瓷板、金屬板、或有機板；或者，該板體可為表面具有線路之核心板、有核心之多層板、無核心之單層板、或無核心之多層板，且該第一及第二線路層可分別具有第一及第二導電盲孔，以電性連接至該線路。

依上述製法，該第一及第二導電盲孔之製法，係包括：於該第一及第二介電層上形成複數第一及第二盲孔，而對應露出部份該線路，以作為第一及第二電性連接墊，而各該第一及第二開槽連通部份該第一及第二盲孔；於該第一及第二介電層上、各該第一及第二盲孔之孔壁上、第一及第二開槽之側壁、及各該第一及第二電性連接墊上形成該導電層；以及於該導電層上形成該金屬層，以於各該第一及第二盲孔中形成第一及第二導電盲孔，令該第一及第二線路層電性連接該第一及第二電性連接墊；其中，該些盲孔及開槽得以雷射方式形成。

前述之製法中，該金屬層及該些金屬凸塊係可為銅，且該些金屬凸塊上係可形成有表面處理層，而該表面處理層係可為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)及金(Au)所組群組之其中一者。

此外，前述之製法復可包括於該第一及第二介電層表面與該第一及第二線路層上形成第一及第二防焊層，且於該第一及第二防焊層中形成複數第一及第二開孔，以分別 對應露出各該金屬凸塊與第二電性接觸墊；而該第一防焊層係可略高於、略低於或略齊平於各該金屬凸塊，且該些第一開孔係大於或等於各該金屬凸塊。

由上可知，本發明之封裝基板及其製法，係藉由該金屬凸塊一體成型於該電性接觸墊上，令該金屬凸塊完全結合於電性接觸墊上，以達提升電性連接品質之目的；再者，於該電性接觸墊上形成金屬凸塊，可令該防焊層之開孔深度減小，以提高焊料凸塊的均勻性，而能達提升電性連接品質之目的。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

請參閱第2A至2J圖，係提供本發明之封裝基板及其製法。

如第2A圖所示，提供一板體20，該板體20可為陶瓷板、金屬板、有機板之其中之一者；或該板體20可為表面具有線路之核心板、有核心之多層板、無核心之單層板、無核心之多層板之其中之一者。本實施例中，該板體20為無核心之單層板，且具有相對之第一及第二表面20a,20b，並具有線路201形成於該第一及第二表面20a,20b上，或者該線路201嵌入並顯露於該第一及第二表面20a,20b，且該線路201具有複數第一及第二電性連接墊(Land)201a,201b。

如第2B圖所示，於該板體20之第一及第二表面20a,20b及該些第一及第二電性連接墊201a,201b上分別形成第一及第二介電層21,22；亦可如第2B’圖所示，先於板體20之第一及第二表面20a,20b及該些第一及第二電性連接墊201a,201b上分別形成一外側設有金屬膜21a,22a之第一及第二介電層21’,22’，例如為一背膠銅箔(resin coated copper,RCC)，再移除該金屬膜21a,22a，以顯露出該第一及第二介電層21’,22’。

如第2C圖所示，於該第一及第二介電層21,22上形成複數第一及第二盲孔211,221，以對應露出各該第一及第二電性連接墊201a,201b，且於該第一及第二介電層21,22上形成連通部份第一及第二盲孔211,221之第一與第二開槽212,222；其中，該些第一及第二盲孔211,221、及第一與第二開槽212,222係得以雷射方式形成。

如第2D圖所示，於該第一及第二介電層21,22、第一與第二盲孔211,221之孔壁、第一與第二開槽212,222之側壁、及第一與第二電性連接墊201a,201b上形成導電層23，且該導電層23主要作為後述電鍍金屬材料所需之電流傳導路徑，其可由金屬或沉積數層金屬層所構成，如選自銅、錫、鎳、鉻、鈦、銅-鉻等單層或多層結構，或可使用例如聚乙炔、聚苯胺或有機硫聚合物等導電高分子材料。

如第2E圖所示，以電鍍方式於該導電層23上形成係可為銅之金屬層24，以於該第一及第二開槽212,222中 形成第一及第二線路層242,252，且該第一及第二線路層242,252具有複數第一及第二電性接觸墊243,253；並於各該第一及第二盲孔211,221中形成第一及第二導電盲孔241,251，以電性連接至各該第一及第二電性連接墊201a,201b。

如第2F圖所示，於該第一介電層21上之金屬層24上形成阻層27，且於該阻層27中形成複數開口區270，以顯露出部分之金屬層24，且各該第一介電層21上之第一電性接觸墊243及部份第一導電盲孔241上之金屬層24對應設有阻層27。

如第2G圖所示，以蝕刻移除顯露於該開口區270中且未形成該第一及第二線路層242,252之金屬層24及其所覆蓋之導電層23，以於該第一介電層21上之各該第一電性接觸墊243及部份第一導電盲孔241上形成係為銅之金屬凸塊244。

如第2H圖所示，移除該阻層27，以顯露出各該金屬凸塊244、第一及第二線路層242,252之表面，且部份之第一導電盲孔241電性連接至該金屬凸塊244。

本發明藉由該金屬層24同時形成於該第一電性接觸墊243及第一導電盲孔241上，再蝕刻該金屬層24以形成位於第一電性接觸墊243及第一導電盲孔241上的金屬凸塊244，令該金屬凸塊244一體成型於該第一電性接觸墊243及第一導電盲孔241上；且藉由該第一線路層242形成於第一介電層21中，令該第一電性接觸墊243嵌入 並顯露於該第一介電層21表面，使該第一開槽212與第一電性接觸墊243之間沒有空隙，俾使該金屬凸塊244完全結合於該第一電性接觸墊243上，且令該金屬凸塊244亦完全結合於第一導電盲孔241上。

如第2I圖所示，於該第一及第二介電層21,22上形成第一及第二防焊層27,28，且於第一及第二防焊層27,28中形成複數第一開孔270a,270b及第二開孔280，以對應露出各該金屬凸塊244與該第二電性接觸墊253，且部份之第一開孔270a的尺寸係大於各該金屬凸塊244，而其它部份之第一開孔270b的尺寸等於各該金屬凸塊244；本實施例中第一防焊層27略齊平於各該金屬凸塊244，然而，於其他實施例中，該第一防焊層27亦可略低於或略高於各該金屬凸塊244(圖式中未表示)。

如第2I’圖所示，係為相似於第2I圖之結構，但各該第一開孔270a,270b之尺寸皆等於各該金屬凸塊244。

如第2I”圖所示，係為相似於第2I圖之結構，但各該第一開孔270a,270b之尺寸皆大於各該金屬凸塊244。

如第2J圖所示，於各該金屬凸塊244上形成表面處理層30，以供結合焊料凸塊29，且表面處理層30之材料係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)及金(Au)所組群組之其中一者。

本發明之金屬凸塊244係完全結合於該第一電性接觸墊243及第一導電盲孔241上，當該第一防焊層27之第一開孔270a,270b中形成焊料凸塊29時，該焊料凸塊 29僅需結合至該金屬凸塊244上，即可令該焊料凸塊29電性連接至該第一電性接觸墊243及第一導電盲孔241；亦即，電性接觸墊及導電盲孔之形成是同時完成，無須額外的電鍍製程，而可節省成本。

再者，該防焊層27略齊平於、略低於或略高於各該金屬凸塊244，以利於該金屬凸塊244上形成表面處理層30，且使該焊料凸塊29易形成於第一開孔270a,270b中，俾以避免產生空孔現象，以有效提升電性連接品質，且能利於細間距的金屬凸塊244上形成焊料凸塊29，以供後續封裝時利於接置半導體晶片，並具有較佳可靠度。

本發明復揭露一種封裝基板，如第2H圖所示，係包括：具有線路201之板體20，係具有相對之第一及第二表面20a,20b；第一及第二介電層21,22，係分別設於該板體20之第一及第二表面20a,20b上；第一及第二線路層242,252，係分別嵌入並顯露於該第一及第二介電層21,22表面，且該第一及第二線路層242,252具有複數第一及第二電性接觸墊243,253；複數金屬凸塊244，係對應設於該第一表面20a上之各該第一電性接觸墊243上；複數第一及第二導電盲孔241,251電性連接該線路201，且部份之第一及第二導電盲孔241,251電性連接該第一及第二線路層242,252，而其它部份之第一及第二導電盲孔241,251電性連接該金屬凸塊244。

另外，所述之金屬凸塊244之材料係為銅，且於該金屬凸塊244上具有表面處理層30，以供結合焊料凸塊29， 而該表面處理層30之材料係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)及金(Au)所組成群組之其中一者。

又，所述之封裝基板復包括第一及第二防焊層27,28，如第2I圖所示，係設於第一及第二介電層21,22、第一及第二線路層242,252上，且該第一及第二防焊層27,28具有複數第一及第二開孔270a,270b,280，以對露出各該金屬凸塊244與該第二電性接觸墊253；其中，該該第一防焊層27係略低於、略高於(未圖示)或略齊平於(如第2I圖所示)各該金屬凸塊244，該第一開孔270a,270b之尺寸係大於各該金屬凸塊244，如第2I”圖所示，或者該第一開孔270a,270b之尺寸係等於各該金屬凸塊244，如第2I’圖所示。

綜上所述，本發明之封裝基板及其製法主要藉由該金屬凸塊係一體成型於該電性接觸墊上，令該金屬凸塊完全結合於該電性接觸墊上，以避免生空孔現象，俾能有效提升電性連接品質；且該電性接觸墊上形成金屬凸塊，可令該防焊層之開孔深度減小，以利於細間距之金屬凸塊上形成焊料凸塊，以供後續於封裝時，利於接置半導體晶片，並具較佳可靠度。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範 圍所列。

10,20‧‧‧板體

101,102‧‧‧內層線路

101a,101b‧‧‧電性連接墊

11,12‧‧‧介電層

14,15‧‧‧線路層

141,151‧‧‧導電盲孔

142,152,201‧‧‧線路

143,153‧‧‧電性接觸墊

17,18‧‧‧防焊層

170,180‧‧‧開孔

19,29‧‧‧焊料凸塊

20a‧‧‧第一表面

20b‧‧‧第二表面

201a‧‧‧第一電性連接墊

201b‧‧‧第二電性連接墊

21,21’‧‧‧第一介電層

21a,22a‧‧‧金屬膜

211‧‧‧第一盲孔

212‧‧‧第一開槽

22,22’‧‧‧第二介電層

221‧‧‧第二盲孔

222‧‧‧第二開槽

23‧‧‧導電層

24‧‧‧金屬層

241‧‧‧第一導電盲孔

242‧‧‧第一線路層

243‧‧‧第一電性接觸墊

244‧‧‧金屬凸塊

251‧‧‧第二導電盲孔

252‧‧‧第二線路層

253‧‧‧第二電性接觸墊

27‧‧‧阻層

27‧‧‧第一防焊層

270‧‧‧開口區

270a,270b‧‧‧第一開孔

28‧‧‧第二防焊層

280‧‧‧第二開孔

30‧‧‧表面處理層

a‧‧‧孔隙

第1A至1C圖係為習知封裝基板之製法之示意圖；其中，第1C’圖係為第1C圖之局部放大圖；以及第2A至2J圖係為本發明封裝基板之製法之示意圖；其中，第2B’圖係為第2B圖之另一實施態樣；第2I’圖係為第2I圖之另一實施態樣，第2I”圖係為第2I圖之又實施一態樣。

20‧‧‧板體

20a‧‧‧第一表面

20b‧‧‧第二表面

201‧‧‧線路

201a‧‧‧第一電性連接墊

201b‧‧‧第二電性連接墊

21‧‧‧第一介電層

22‧‧‧第二介電層

241‧‧‧第一導電盲孔

251‧‧‧第二導電盲孔

242‧‧‧第一線路層

252‧‧‧第二線路層

243‧‧‧第一電性接觸墊

253‧‧‧第二電性接觸墊

244‧‧‧金屬凸塊

Claims (21)

1. 一種封裝基板，係包括：板體，係具有相對之第一及第二表面；第一及第二介電層，係分別設於該板體之第一及第二表面上；第一及第二線路層，係分別嵌入並顯露出於該第一及第二介電層，且分別具有複數第一及第二電性接觸墊；以及複數金屬凸塊，係設於各該第一電性接觸墊上。
2. 如申請專利範圍第1項之封裝基板，其中，該板體為陶瓷板、金屬板、或有機板。
3. 如申請專利範圍第1項之封裝基板，其中，該板體係為表面具有線路之核心板、有核心之多層板、無核心之單層板、或無核心之多層板。
4. 如申請專利範圍第3項之封裝基板，其中，該第一及第二線路層分別具有第一及第二導電盲孔，以電性連接該線路。
5. 如申請專利範圍第1項之封裝基板，其中，該金屬凸塊之材料係為銅。
6. 如申請專利範圍第1項之封裝基板，復包括表面處理層，係形成於該金屬凸塊上，以供結合焊料凸塊。
7. 如申請專利範圍第6項之封裝基板，其中，該表面處理層之材料係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)及金(Au)所組成之 群組之其中一者。
8. 如申請專利範圍第1項之封裝基板，復包括第一及第二防焊層，係分別設於該第一及第二介電層、第一及第二線路層上，且該第一及第二防焊層分別具有複數第一及第二開孔，以分別對應露出各該金屬凸塊與該第二電性接觸墊。
9. 如申請專利範圍第8項之封裝基板，其中，該第一防焊層係略低於、略高於或略齊平於各該金屬凸塊。
10. 如申請專利範圍第8項之封裝基板，其中，該第一開孔係大於或等於各該金屬凸塊。
11. 一種封裝基板之製法，係包括：提供一板體，係具有相對之第一及第二表面；於該板體之第一及第二表面上分別形成第一及第二介電層；於該第一及第二介電層表面形成複數第一及第二開槽；於各該第一及第二開槽中與該第一及第二介電層表面上形成有導電層；於該導電層上形成有金屬層，以於各該第一及第二開槽中形成第一及第二線路層，且該第一及第二線路層具有複數第一及第二電性接觸墊；以及移除部份該金屬層及其覆蓋之導電層，以於該第一電性接觸墊上形成金屬凸塊，並顯露出該第一及第二線路層。
12. 如申請專利範圍第11項之封裝基板之製法，其中，該板體為陶瓷板、金屬板、或有機板。
13. 如申請專利範圍第11項之封裝基板之製法，其中，該板體係為表面具有線路之核心板、有核心之多層板、無核心之單層板、或無核心之多層板。
14. 如申請專利範圍第13項之封裝基板之製法，其中，該第一及第二線路層分別復包括第一及第二導電盲孔，以電性連接至該線路。
15. 如申請專利範圍第14項之封裝基板之製法，其中，該第一及第二導電盲孔之製法，係包括：於該第一及第二介電層上形成複數第一及第二盲孔，而對應露出部份之線路，以作為第一及第二電性連接墊，而各該第一及第二開槽連通部份之第一及第二盲孔；於該第一及第二介電層上、各該第一及第二盲孔之孔壁上、第一及第二開槽之側壁、及各該第一及第二電性連接墊上形成該導電層；以及於該導電層上形成該金屬層，以於各該第一及第二盲孔中形成第一及第二導電盲孔，令該第一及第二線路層電性連接至該第一及第二電性連接墊。
16. 如申請專利範圍第15項之封裝基板之製法，其中，該些盲孔及開槽係以雷射方式形成。
17. 如申請專利範圍第11項之封裝基板之製法，其中，該金屬層及該些金屬凸塊之材料係為銅。
18. 如申請專利範圍第11項之封裝基板之製法，復包括於該些金屬凸塊表面形成有表面處理層。
19. 如申請專利範圍第18項之封裝基板之製法，其中，該表面處理層之材料係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)及金(Au)所組成之群組之其中一者。
20. 如申請專利範圍第11項之封裝基板之製法，復包括於該第一及第二介電層表面與該第一及第二線路層上形成第一及第二防焊層，且於該第一及第二防焊層中形成複數第一及第二開孔，以分別對應露出各該金屬凸塊與該第二電性接觸墊。
21. 如申請專利範圍第20項之封裝基板之製法，其中，該第一防焊層係略高於、略低於或略齊平於各該金屬凸塊，且該些第一開孔係大於或等於各該金屬凸塊。