[go: up one dir, main page]

DE102004044179B4 - Verfahren zur Montage von Halbleiterchips - Google Patents

Verfahren zur Montage von Halbleiterchips Download PDF

Info

Publication number
DE102004044179B4
DE102004044179B4 DE102004044179A DE102004044179A DE102004044179B4 DE 102004044179 B4 DE102004044179 B4 DE 102004044179B4 DE 102004044179 A DE102004044179 A DE 102004044179A DE 102004044179 A DE102004044179 A DE 102004044179A DE 102004044179 B4 DE102004044179 B4 DE 102004044179B4
Authority
DE
Germany
Prior art keywords
semiconductor chips
liquid
molecules
chips
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004044179A
Other languages
English (en)
Other versions
DE102004044179A1 (de
Inventor
Berthold Dr. Hahn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102004044179A priority Critical patent/DE102004044179B4/de
Priority to US11/174,007 priority patent/US20060008943A1/en
Publication of DE102004044179A1 publication Critical patent/DE102004044179A1/de
Application granted granted Critical
Publication of DE102004044179B4 publication Critical patent/DE102004044179B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/30
    • H10W90/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • H10W72/0198
    • H10W72/07251
    • H10W72/07331
    • H10W72/20
    • H10W72/90
    • H10W72/923
    • H10W72/9415
    • H10W72/942
    • H10W72/952

Landscapes

  • Led Device Packages (AREA)

Abstract

Verfahren zum Aufbringen von Halbleiter-Chips (3) auf einen Träger (2) mit den Schritten:
– Aufbringen von ersten Molekülen (1) zumindest auf Teilen der Oberfläche des Trägers (2) auf denen die Halbleiterchips (3) aufgebracht werden sollen;
– Aufbringen von zweiten Molekülen (4), die mit den ersten Molekülen (1) eine Bindung eingehen können, zumindest auf Teilen der Oberfläche eines jeden Halbleiterchips (3),;
– Einbringen der Halbleiterchips (3) in eine Flüssigkeit (5);
– Positionieren einer Mehrzahl von Tropfen (51) der Flüssigkeit (5) gleichzeitig oder nacheinander, von denen jeder nicht mehr als einen Halbleiterchip (3) enthält, getrennt voneinander auf dem Träger (2) an den Stellen, auf denen die Halbleiterchips (3) aufgebracht werden sollen;
– Verdampfen der Flüssigkeit (5) der Tropfen (51) auf dem Träger (2) und
– Elektrisches Kontaktieren der Halbleiter-Chips (3) mit elektrisch leitfähigen Strukturen (21) auf dem Träger (2),
wobei
– die Flüssigkeit...

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Aufbringen von Halbleiter-Chips, insbesondere zum Aufbringen von Dünnfilm-Halbleiterchips auf einen Träger.
  • Der anhaltende Trend zur immer weiteren Miniaturisierung von Halbleiterchips führt zu einem Bedarf nach vollständig neuen Montagekonzepten, die an die besonderen Anforderungen angepasst sind, die auf Grund der geringen Dimensionen der zu montierenden Halbleiterchips entstehen. Die einfache Durchführung solch neuartiger Montagekonzepte kann zudem Änderungen im Design der zu montierenden Halbleiterchips notwendig machen.
  • Mit dem Miniaturisierungsgrad der zu montierenden Halbleiterchips steigen insbesondere die Schwierigkeiten, vorgegebene Toleranzen in der Montagegenauigkeit einzuhalten. Generell ist die Genauigkeit von Montageprozessen von den Genauigkeiten der dabei eingesetzten Maschinen abhängig, wie z. B. pick-and-place-Maschinen, Bondgeräte oder Wafersägen. So kann es bei der Positionierung sehr kleiner Halbleiterchips mit pick-and-place-Geräten zu Problemen bei der exakten Ausrichtung kommmen. Unterschreiten die Dimensionen der Halbleiterchips bestimmte Grenzen, können solche herkömmlichen Maschinen nicht mehr eingesetzt werden.
  • Einen weiteren Problempunkt stellt die elektrische Kontaktierung sehr kleiner Halbleiterchips dar. Hier ist die Positioniergenauigkeit und die Größe der Kontaktstelle ebenfalls abhängig von den Toleranzen des eingesetzten Gerätes, wie beispielsweise einem Draht- oder Ballbonder. Außerdem kann es bei sehr kleinen Abständen zwischen den Halbleiterchips leicht zu Kurzschlüssen kommen.
  • Weiterhin ist die mechanische Beanspruchung von Halbleiterchips durch herkömmliche Maschinen bei deren Handhabung nicht auf sehr kleine Halbleiterchips ausgelegt, so dass es vermehrt zu Ausschuss während der Montage kommen kann.
  • Auch die Toleranzen beim Vereinzeln der Halbleiterchips werden von der Genauigkeit des hierzu verwendeten Gerätes bestimmt. Zudem fallen die Materialverluste, die beim Vereinzeln der Halbleiterchips mit herkömmliche Maschinen auftreten, wie z. B. einer Wafersäge, mit abnehmenden Chipgrößen immer mehr ins Gewicht.
  • Ein Verfahren zur vereinfachten Herstellung von Dünnfilm-LED-Chips ist aus der Druckschrift DE 100 40 448 A1 bekannt. Hier werden zur Herstellung von Halbleiterchips in Dünnschichttechnik eine auf einem Substrat aufgewachsene aktive Epitaxieschichtenfolge mit rückseitigen Kontaktschichten versehen, die durch eine Verstärkungsschicht verstärkt werden. Anschließend wird eine Hilfsträgerschicht aufgebracht, die die weitere Behandlung der aktiven Epitaxieschichtenfolge ermöglicht. Die Verstärkungsschicht und die Hilfsträgerschicht ersetzen den in herkömmlichen Verfahren verwendeten mechanischen Träger. Diese Druckschrift gibt jedoch kein Konzept zur Montage von Halbleiterchips an.
  • Ein alternatives Montagekonzept ist der Druckschrift DE 102 38 587 A1 zu entnehmen. Hier wird ein Verfahren zum Verbinden zweier Bauelemente durch Ausbilden von Bindung zwischen verschiedenen Molekülen beschrieben, die sich jeweils auf den beiden Bauelementen befinden. Hierzu werden die mit den jeweiligen Molekülen beschichteten Bauelemente in ein Hilfsfluid eingebracht. In diesem wird durch Rühren oder Schwenken eine Strömung erzeugt wird, die die Bauteile bewegt, bis sie räumlich so zueinander angeordnet sind, dass eine Bindung zwischen den Molekülen auf den Bauelementen ausgebildet werden kann.
  • In dem Hilfsfluid können durch Vibrationen auch großflächige Muster ausgebildet werden, wie zum Beispiel stehende Wellen oder Moiremuster, die eine strukturierte Anordnung mehrerer Bauelemente zueinander ermöglicht. Allerdings sind die geometrischen Möglichkeiten der Positionierung sehr eingeschränkt. So können die Bauelemente nicht frei nacheinander auf einem Träger positioniert werden, wie es typische Leiterplattendesign erfordern.
  • Die Druckschrift DE 103 25 559 B3 offenbart ein Verfahren zum Herstellen eines Systems mit einem Substrat mit einer Oberfläche und einer an einer vorbestimmten Stelle der Oberfläche des Substrats aufgebrachten Komponente, bei dem ein Flüssigkeitstropfen mit der Komponente an der vorbestimmten Stelle auf dem Substrat platziert wird und bei dem die Komponente und die vorbestimmte Stelle so ausgebildet sind, dass eine Kraft auf die Komponente wirkt, die die Komponente innerhalb des Flüssigkeitstropfens zu der vorbestimmten Stelle treibt.
  • Aufgabe der vorliegenden Erfindung ist es somit, ein Verfahren zur vereinfachten Montage von Halbleiterchips auf einem Träger anzugeben, bei dem die Halbleiterchips nacheinander beliebig auf dem Träger positioniert werden können.
  • Diese Aufgabe wird durch ein Verfahren nach Patentanspruch 1 gelöst.
  • Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen 2–10 angegeben.
  • Ein erfindungsgemäßes Verfahren beinhaltet die Schritte:
    • – Aufbringen von ersten Molekülen zumindest auf Teilen der Oberfläche des Trägers auf denen die Halbleiterchips aufgebracht werden sollen;
    • – Aufbringen von zweiten Molekülen die mit den ersten Molekülen eine Bindung eingehen können, zumindest auf Teilen der Oberfläche eines jeden Halbleiterchips;
    • – Einbringen der Halbleiterchips in eine Flüssigkeit,
    • – Positionieren einer Mehrzahl von Tropfen der Flüssigkeit gleichzeitig oder nacheinander, von denen jeder nicht mehr als einen Halbleiterchip enthält, getrennt voneinander auf dem Träger an den Stellen, auf denen die Halbleiterchips aufgebracht werden sollen;
    • – Verdampfen der Flüssigkeit der Tropfen auf dem Träger, und
    • – elektrisches Kontaktieren der Halbleiterchips mit elektrisch leitfähigen Strukturen auf dem Träger.
  • Ein Vorteil des Verfahrens liegt darin, dass die Halbleiterchips einzeln auf dem Träger positioniert werden können und somit die Position des jeweiligen Halbleiterchips frei gewählt werden kann. Die Feinjustage der Halbleiterchips auf dem Träger erfolgt durch kurzreichweitige Kräfte zwischen den Molekülen der ersten und der zweiten Sorte. Dies ermöglicht eine besonders hohe Montagegenauigkeit.
  • Das Verfahren eignet sich insbesondere für die Montage von Halbleiterchips, deren Kantenlängen kleiner oder gleich sind als 200 nm. Je kleiner die Halbleiterchips sind umso einfacher lassen sie sich mit Hilfe des Verfahrens montieren.
  • Das erfindungsgemäße Verfahren ist sowohl für die Chip-Montage auf herkömmliche Standardleadframes als auch auf Leiterplatten anwendbar.
  • In einer bevorzugten Ausführungsform sind die Halbleiterchips auf einem weiteren Hilfsträger aufgebracht und werden durch Auflösen des Hilfsträgers in einer Flüssigkeit in diese eingebracht. Dies hat den Vorteil, dass die Halbleiterchips zur Einbringung in die Flüssigkeit nicht einzeln gehandhabt werden müssen und außerdem nur geringen mechanischen Belastungen ausgesetzt sind. Außerdem unterliegen die für diesen Verfahrensschritt geeigneten Halbleiterchips keinen Größenbeschränkungen.
  • Das Beschichten der Halbleiterchips mit den zweiten Molekülen erfolgt entweder schnell und einfach nach dem Einbringen der Halbleiterchips in die Flüssigkeit durch Adsorption aus dieser erfolgen. Hierzu werden die zweiten Moleküle zu den Halbleiterchips in der Flüssigkeit hinzugefügt. Bei geeigneter Wahl der Flüssigkeit lösen sich die zweiten Moleküle in dieser und adsorbieren zumindest auf Teilen der Chipoberflächen.
  • Alternativ werden die zweiten Moleküle auf den Halbleiterchips durch ein Druckverfahren, ein Stempelverfahren oder photolithographisch aufgebracht. Dies ermöglicht die strukturierte Beschichtung der Halbleiterchips mit den zweiten Molekülen auf einfache Weise.
  • Vorzugsweise können die ersten Moleküle auf den Träger ebenfalls durch Adsorption aus Lösung, Stempelverfahren, Druckverfahren oder photolithographisch aufgebracht werden.
  • In einem besonders bevorzugten Verfahren werden die einzelnen Tropfen mit nicht mehr als je einem Halbleiterchip mit Hilfe eines Inkjet-Systems gebildet und positioniert.
  • Zweckmäßigerweise kann ein Zellsortierungssystem eingesetzt werden, um zu überwachen, dass sich nicht mehr als je ein Halbleiterchip in einem Tropfen befindet. Zellsortierungssysteme sind dem Fachmann bekannt und werden daher an dieser Stelle nicht näher erläutert.
  • Das Verfahren und seine vorteilhaften Ausführungsformen eignet sich mit besonderem Vorteil für Dünnfilm-Leuchtdioden-Chips (kurz „Dünnfilm-LED-Chips). Ein Dünnfilm-LED-Chip zeichnet sich insbesondere durch folgende charakteristische Merkmale aus:
    • – an einer zu einem Trägerelement hin gewandten ersten Hauptfläche einer Epitaxieschichtenfolge, die elektromagnetische Strahlung erzeugen kann, ist eine reflektierende Schicht aufgebracht oder ausgebildet, die zumindest einen Teil der in der Epitaxieschichtenfolge erzeugten elektromagnetischen Strahlung in diese zurückreflektiert;
    • – die Epitaxieschichtenfolge weist eine Dicke im Bereich von 20 μm oder weniger, insbesondere im Bereich von 10 μm auf; und
    • – die Epitaxieschichtenfolge enthält mindestens eine Halbleiterschicht mit zumindest einer Fläche, die eine Durchmischungsstruktur aufweist, die im Idealfall zu einer annähernd ergodischen Verteilung des Lichtes in der epitaktischen Epitaxieschichtenfolge führt, d. h. sie weist ein möglichst ergodisch stochastisches Streuverhalten auf.
  • Ein Grundprinzip einer Dünnfilm-LED ist beispielsweise in I. Schnitzer et al., Appl. Phys. Lett. 63(16), 18. Oktober 1993, 2174–2176 beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird.
  • Ein Dünnfilm-LED-Chip ist in guter Näherung ein Lambert'scher Oberflächenstrahler.
  • Die aktive Epitaxieschichtenfolge, die elektromagnetische Strahlung erzeugen kann, basiert bei einer bevorzugten Ausführungsform auf Nitrid-Verbindungshalbleitern. Unter die Gruppe von auf Nitrid-Verbindungshalbleitermaterial basierenden Epitaxieschichtenfolgen, die elektromagnetische Strahlung erzeugen können, fällt im vorliegenden Zusammenhang insbesondere jede für ein strahlungsemittierendes Halbleiterbauelement geeignete Halbleiterschichtstruktur, die eine Schichtenfolge aus unterschiedlichen Einzelschichten aufweist und die mindestens eine Einzelschicht enthält, die ein Nitrid-Verbindungshalbleitermaterial, vorzugsweise aus dem Nitrid-Verbindungshalbleitermaterialsystem InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, aufweist. Dabei muss dieses Nitrid-Verbindungshalbleitermaterial nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Neben N und In, Al und/oder Ga können in der Zusammensetzung folglich auch weitere Elemente enthalten sein.
  • Eine solche Halbleiterstruktur kann beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Strukur) aufweisen. Solche Strukturen sind dem Fachmann bekannt und werden von daher an dieser Stelle nicht näher erläutert.
  • Zum späteren elektrischen Kontaktieren der Halbleiterchips mit elektrisch leitfähigen Strukturen auf dem Träger können der Flüssigkeit mit den Halbleiterchips metallbeladene Partikel hinzugefügt werden, die sich bei dem Trocknen der Flüssigkeit an den Seiten der Halbleiterchips anlagern und diesen somit elektrisch leitfähigen Strukturen auf dem Träger kontaktieren.
  • Bei dieser Ausführungsform des erfindungsgemäßen Verfahrens kann somit auf einen Bondprozess verzichtet werden womit die Montagegenauigkeit unabhängig von der Präzision eines Bondgerätes wird. Zudem kann bei den zu montierenden Halbleiterchip auf Bondpads verzichtet werden, was besonders bei der Montage von Dünnfilm-LED-Chips von großem Vorteil ist, da es hier gerade bei sehr kleinen Chips zu Abschattungseffekten kommmen kann.
  • Bei einer weiteren bevorzugten Ausführungsform des Verfahrens ist die Oberfläche des Trägers so modifiziert, dass Teile der Oberfläche von der Flüssigkeit, in der sich die Halbleiterchips befinden, besser benetzt werden als der Rest. Wird der Tropfen mit dem nicht mehr als einem Halbleiterchip, nun auf einem solchen Teil der Trägeroberfläche positioniert, ist seine Bewegung auf diesen Teil der Oberfläche weitestgehend eingeschränkt.
  • Weiterhin werden die Eigenschaften von Teilen der Halbleiterchipoberflächen in einer besonders bevorzugten Ausführungsform des Verfahrens derart modifiziert, dass sie von der Flüssigkeit, in die die Halbleiterchips eingebracht sind, besser benetzt werden als die restliche Oberfläche. Auf diese Art und Weise orientiert sich der Halbleiterchip in der Flüssigkeit automatisch mit der zu montierenden Seite zum Träger hin.
  • Dünnfilm-Leuchtdioden-Chips werden vorzugsweise mit Hilfe des folgenden Verfahrens hergestellt, da hier Prozessschritte zur Realisierung von Design-Aspekten integriert sind, mit denen das erfindungsgemäße Verfahren zur Montage auf einem Träger besonders einfach durchgeführt werden kann:
    • – Ausbilden einer aktiven Schichtenfolge auf einem Substrat, die geeignet ist, elektromagnetische Strahlung zu erzeugen;
    • – Zumindest teilflächiges Ausbilden einer elektrisch leitfähigen reflektierenden Kontaktschicht auf der aktiven Schichtenfolge,
    • – Strukturieren der aktiven Schichtenfolge zu voneinander getrennten aktiven Schichtstapeln auf dem Substrat, die geeignet sind, elektromagnetische Strahlung zu erzeugen;,
    • – Aufbringen einer elektrisch leitfähigen Verstärkungsschicht auf der leitfähigen, reflektierenden Kontaktschicht,
    • – Ausbilden einer Passivierungsschicht auf den später frei liegenden Seitenflächen der Dünnfilm-LED-Chips und Teilen der elektrisch leitfähigen Verstärkungsschicht,
    • – Auffüllen der Zwischenräume zwischen den späteren Dünnfilm-LED-Chips mit einer Füllmasse,
    • – Aufbringen einer Hilfsträgerschicht auf der vom Substrat abgewandten Seite der späteren Dünnfilm-LED-Chips,
    • – Entfernen des Substrates und der Füllmasse zwischen den Vorsprüngen, und
    • – Aufbringen einer elektrisch leitfähigen Schicht auf jeweils einer Flanke der späteren Dünnfilm-LED-Chips und Teilen der freien Oberfläche der aktiven Schichtenfolge des aktiven Schichtenstapels.
  • Hierbei wird eine leitfähige Schicht als n-Kontakt nur auf der einen Seite des Dünnfilm-LED-Chips ausgebildet, während die andere Seite mit einer Passivierungsschicht bedeckt ist. Der p-Kontakt befindet sich auf der Rückseite der Dünnfilm-LED-Chips. Solche Bauteile eignen sich besonders gut zur elektrischen Kontaktierung mit einem Verfahren nach Patentanspruch 7.
  • Weiter Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den 1a bis 1f, 2a bis 2c, 3a bis 3c, 4a bis 4b, 5a bis 5i und 6a bis 6b beschriebenen Ausführungsbeispielen.
  • Es zeigen:
  • 1a bis 1f, anhand von schematischen Darstellungen von Halbleiterchips und/oder Trägern zu verschiedenen Verfahrensstadien rein schematisch den Ablauf eines erfindungsgemäßen Verfahrens,
  • 2a bis 2d, anhand von schematischen Darstellungen von Halbleiterchips und/oder Trägern zu verschiedenen Verfahrensstadien rein schematisch den Ablauf einer besonderen Ausführungsform des erfindungsgemäßen Verfahrens,
  • 3a bis 3c, anhand von schematischen Darstellungen von Halbleiterchips und/oder Trägern zu verschiedenen Verfahrensstadien rein schematisch den Ablauf einer weiteren besonderen Ausführungsform des erfindungsgemäßen Verfahrens,
  • 4a und 4b, eine schematische Darstellung der Oberflächenmodifikation eines Halbleiterchips und eines Trägers gemäß dem erfindungsgemäßen Verfahren,
  • 5a bis 5i, anhand von schematischen Darstellungen von Halbleiterchips und/oder Trägern zu verschiedenen Verfahrensstadien rein schematisch einen Verfahrensablauf zur Herstellung von Dünnfilm-LED-Chips,
  • 6a, eine schematische Schnittdarstellung eines Dünnfilm-LED-Chips, und
  • 6b, eine schematische Darstellung einer Aufsicht auf einen Dünnfilm-LED-Chip.
  • In den Ausführungsbeispielen und Figuren sind gleiche oder gleichwertige Bestandteile jeweils mit dem gleichen Bezugszeichen versehen. Die dargestellten Elemente der Figuren insbesondere die Größen von dargestellten Molekülen oder Schichtdicken sind nicht als maßstabsgerecht anzusehen. Vielmehr können sie zum besseren Verständnis teilweise übertrieben groß dargestellt sein.
  • Ausführungsbeispiel 1
  • 1a zeigt die Schnittdarstellung eines Trägers 2, wie zum Beispiel einer Leiterplatte, dessen Oberfläche mit Molekülen einer ersten Sorte 1 an den Stellen beschichtet ist, an denen die Halbleiterchips 3 montiert werden sollen. Diese sind in 1b dargestellt. Zweckmäßigerweise ist der Träger 2 zur späteren elektrischen Kontaktierung der aufgebrachten Halbleiterchips 3 mit leitfähigen Strukturen 21 versehen, wie z. B. Leiterbahnen.
  • Teile der Chipoberflächen werden ebenfalls mit einer zweiten Sorte Moleküle 4 beschichtet, wobei die Moleküle der ersten Sorte 1 und zweiten Sorte 4 selektiv oder spezifisch aneinander binden können.
  • Bei den Molekülen erster Sorte handelt es sich beispielsweise um Moleküle mit einer oder mehreren funktionalen Seitengruppen, die eine spezifische Bindung zu einer oder mehreren funktionalen Seitengruppen der Moleküle einer zweiten Sorte ausbilden können. Hierunter fallen z. B. komplementäre DNA-Stränge, die durch die Ausbildung von Wasserstoffbrückenbindungen zwischen den Basenpaaren Adenin-Thymin und Cytosin-Guanin hybridisieren. Weiterhin können hier zwei verschiedene Sorten Proteine oder Peptide eingesetzt werden, die gemäß dem Schlüssel-Schloss-Prinzip eine spezifische Bindung ausbilden.
  • Weiter funktionale Gruppen, die an beliebige Moleküle angebracht werden können und eine spezifische Bindung ausbilden, sind z. B. Thiole, die an Gold, und Aminogruppen, die an Glas binden.
  • Die Moleküle der ersten Sorte 1 und der zweiten Sorte 4 können auf dem Träger 2 bzw. auf den Halbleiterchips 3 durch Adsorption aus Lösung, Druck- oder Stempelverfahren aufgebracht, wie Siebdruck oder Microcontact-Printing.
  • Nach dem Beschichten werden die Halbleiterchips 3 in eine Flüssigkeit 5 eingebracht, wie in 1c dargestellt. Anschließend wird die Flüssigkeit 5 mit den Halbleiterchips 3 zum Beispiel in ein Inkjet-System eingebracht, das Tropfen 51 mit nicht mehr als je einem Halbleiterchip bildet. Zur Überwachung der Anzahl der Halbleiterchips 3 in einem Tropfen 51, kann ein Zellsortierungssystem eingesetzt werden.
  • Mit Hilfe des Inkjet-Systems wird, wie in 1d gezeigt, jeweils ein Tropfen 51 mit nicht mehr als einem Halbleiterchip 3 auf die Oberfläche des Trägers 2 positioniert und die Moleküle der ersten Sorte 1 und der zweiten Sorte 4 binden aneinander.
  • Anschließend wird die Flüssigkeit z. B. in einem Ofen in einer Vakuumumgebung oder in einem Stickstoffstrom getrocknet (1e).
  • Ein elektrischer Kontakt zwischen den Halbleiterchips 3 und einer elektrisch leitfähigen Struktur 21 auf dem Träger 2 kann z. B. über einen Bondprozess hergestellt werden. (1f).
  • Ausführungsbeispiel 2
  • Liegen die Halbleiterchips 3 auf einem Hilfsträger 6 vor, können sie durch Auflösen des Hilfsträgers 6 in die Flüssigkeit 5 eingebracht werden (2b). Voraussetzung hierzu ist eine geeignete Materialwahl für den Hilfsträger 6 und die Flüssigkeit 5.
  • Zweckmäßigerweise können die Chips in einem nächsten Schritt durch Adsorption aus Lösung mit den Molekülen der zweiten Sorte 4 beschichtet werden, indem sie zu der Flüssigkeit 5 mit den Halbleiterchips 3 hinzugefügt werden.
  • Um die Halbleiterchips 3 oder den Träger 2 nur an bestimmten Stellen 31 mit Molekülen der ersten Sorte 1 bzw. der zweiten Sorte 4 durch Adsorption aus Lösung zu beschichten, kann es zweckmäßig sein die jeweiligen Oberflächen an diesen Stellen 31 zu modifizieren (2a–c). Bringt man beispielsweise dort eine Goldbeschichtung auf, können Moleküle, die eine Thiolgruppe tragen, hieran binden. Äquivalent wäre auch eine Glasbeschichtung möglich, an die Moleküle mit einer Aminogruppe binden können. Zur Ausbildung einer Bindung an die jeweils andere Molekülsorte zur Montage ist dann noch eine weitere funktionale Gruppe an den Molekülen notwendig.
  • Ausführungsbeispiel 3
  • Die 3a bis 3c zeigen eine alternative Möglichkeit zur Kontaktierung der Halbleiterchips 3. Hierzu werden der Flüssigkeit 5 nach Einbringen der Halbleiterchips 3 metallbeladene Partikel 7 hinzugefügt. Hierbei kann es sich beispielsweise um metallbeladene Moleküle oder metallbeladene Molekülaggregate, wie Mizellen oder Lipidvesikel handeln. Wie oben beschrieben, wird auch hier ein Tropfen 51 gebildet, der nur einen Halbleiterchip 3 enthält und auf der Oberfläche des Trägers 2 positioniert wird. Beim Trocknen der Flüssigkeit 5 lagern sich die metallbeladenen Partikel 7 an den Außenflächen des Chips an und kontaktieren diesen, sofern eine entsprechende leitfähige Struktur 21 auf dem Träger 2 vorliegt.
  • In einem weiteren Schritt kann durch z. B. durch ein elektroless-plating-Verfahren des Trägers 2 mit den darauf vormontierten Halbleiterchips 3 eine Verstärkung der elektrischen Kontakte erreicht und die mechanische Stabilität des Gesamtsystems erhöht werden.
  • Ausführungsbeispiel 4
  • Zur einfacheren Montage können Bereiche 22 der Oberfläche des Trägers 2 auf die später ein Halbleiterchip 3 montiert werden soll, so modifiziert werden, dass diese durch die Flüssigkeit 5 besser benetzt werden als der Rest der Trägeroberfläche 23 (4a). Wird nun ein Tropfen 51 der Flüssigkeit 5 mit einem Halbleiterchip 3 auf dem Bereich 22 positioniert, ist seine Position auf diesen Bereich eingegrenzt und benetzt nicht den Rest der Oberfläche.
  • Damit sich der Halbleiterchip 3 automatisch in der Flüssigkeit 5 richtig ausrichtet, kann ebenfalls ein Teil der Chipunterseite 32 so modifiziert sein, dass sie von der Flüssigkeit 5 besser benetzt wird als der Rest der Chipoberfläche (4b).
  • Die Oberflächeneigenschaften des Trägers 2 bzw. der Halbleiterchips 3 können hierbei durch Messen des Kontaktwinkels der Flüssigkeit 5 auf den jeweiligen Teilen der Oberflächen bestimmt werden.
  • In den 4a und 4b sind in auf Teilen der Bereiche der Oberfläche von Trägers 22 und Halbleiterchip 32 Moleküle der ersten 1 bzw. zweiten Sorte 4 dargestellt, die nach der Positionierung des Tropfens 51 eine Bindung eingehen können.
  • Ausführungsbeispiel 5
  • Die 5a bis h zeigen die wesentlichen Prozessschritte zur Herstellung von Dünnfilm-LED-Chips 30, wobei hier Designaspekte realisiert werden, die auf das erfindungsgemäße Verfahren zur späteren Montage abgestimmt sind.
  • Die Seitenlänge eines solchen Dünnfilm-LED-Chips 30 kann beispielweise 110 μm betragen.
  • In einem ersten Schritt (5a) wird eine aktive Schichtenfolge 8 mittels Epitaxie auf einem Substrat 9 abgeschieden. Die aktive Schichtenfolge kann hierbei auf Galliumnitrid basieren. Das Substrat kann beispielsweise aus Saphir sein.
  • In einem nächsten Schritt (5b) wird eine elektrisch leitfähige, reflektierende Kontaktschicht 10 strukturiert auf der aktiven Schichtenfolge 8 aufgebracht. Diese hat später in dem Dünnfilm-LED-Chip 30 die Aufgabe, zumindest Teile des in der aktiven Schichtenfolge 8 entstandenen Lichtes zur Licht emittierenden Fläche des Dünnfilm-LED-Chips 30 zu lenken und zugleich die aktive Schichtenfolge 8 elektrisch zu kontaktieren.
  • Wie in 5c gezeigt, werden anschließend Gräben zwischen die leitfähigen, reflektierenden Kontaktschichten 10 in die aktive Schichtenfolge 9 geätzt, so dass aktive Schichtenstapel 81 entstehen, auf denen sich jeweils eine elektrisch leitfähige, reflektierende Kontaktschicht 10 befindet.
  • In einem nächsten Schritt (5d) wird eine metallische Verstärkungsschicht 11 auf die leitfähige, reflektierende Kontaktschicht 10 aufgebracht, die sich auf den aktiven Schichtenstapel 81 befindet. Hierzu kann zum Beispiel ein galvanischer Prozess verwendet werden.
  • Als nächstes wird auf den Seitenflächen der späteren Dünnfilm-LED-Chips 30 eine Passivierungsschicht 12 über der galvanischen Verstärkungsmetallisierung 11 angebracht. Dann werden die Gräben zwischen den späteren Dünnfilm-LED-Chips 30 mit einer Polymermasse 13 aufgefüllt und hierauf ein Hilfsträger 61 aufgebracht, der sich selektiv von der Polymermasse 13 lösen lässt.
  • Anschließend wird das Substrat 9 und die Polymermasse 13 zum Beispiel mit Hilfe eines Lasers von den späteren Halbleiterchips 30 und dem Hilfsträger 61 gelöst, so dass sich die späteren Dünnfilm-LED-Chips 30 nun auf dem Hilfsträger 61 befinden. Als letztes werden nun auf nur einer Seite der späteren Dünnfilm-LED-Chips 30 eine elektrisch leitfähige Schicht 13 über der Passivierungsschicht 12 angebracht. Die andere Seite der Dünnfilm-LED-Chips bleibt frei (5h).
  • Die Dünnfilm-LED-Chips 30 können nun getestet und falls vorgesehen, um beispielsweise mischfarbiges Licht erzeugende LED-Chips herzustellen, mit Wellenlängenkonversionsmaterial 14 bedeckt werden (5i). Solche Wellenlängenkonversionsmaterialien 14 sind beispielsweise aus der WO_98/12757_A1 beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird.
  • An diese Herstellungsschritte kann sich ein erfindungsgemäßes Montageverfahren nahtlos anschließen.
  • Die Dünnfilm-LED-Chips 30 können durch Auflösen des Hilfsträgers 61 in einer geeigneten Flüssigkeit 5 vereinzelt werden. Hierbei werden die Dünnfilm-LED-Chips 30 nur geringen mechanischen Belastungen ausgesetzt und gleichzeitig Materialverlust verhindert, wie er z. B. beim Sägen entsteht.
  • Die mit diesem Verfahren hergestellten Dünnfilm-LED-Chips eignen sich besonders zur elektrischen Kontaktierung, wie im Ausführungsbeispiel 3 beschrieben. Es kann von daher auf Bondpads verzichtet und Abschatteffekte vermieden werden.
  • Dies liegt zum einen an der vertikalen Stromführung, die von der Oberseite des Chips zur Unterseite verläuft und zum anderen an der elektrisch leitfähigen Schicht 13 auf der einen Seite der Halbleiterchips 3 und der Passivierungsschicht 12 auf der anderen Seite der Halbleiterchips 3, wie im Folgenden anhand der 6a und 6b erläutert.
  • Auf der Unterseite des Dünnfilm-LED-Chips 30 wird ein elektrischer Kontakt durch die metallisch leitfähige Verstärkungsschicht 11 und die leitfähige reflektierende Kontaktschicht 10 über geeigneten leitfähige Strukturen 21 auf dem Träger 2 hergestellt.
  • Die Oberseite des Dünnfilm-LED-Chips 30 kann mit Hilfe metallbeladener Partikel elektrisch kontaktiert werden, die sich zusammen mit den Halbleiterchips 3 in der Flüssigkeit 5 befinden und sich während dem Trocknen des Flüssigkeitstropfens 51 an den Seiten des Halbleiterchips 3 anlagern. Ein elektrischer Kontakt wird hier über die elektrisch leitfähige Schicht 13 hergestellt. Aufgrund der Passivierungsschicht 12 kommt es hier zu keinem Kurzschluss.
  • Der Vollständigkeit halber sei darauf hingewiesen, dass die Erfindung selbstverständlich nicht auf die Ausführungsbeispiele eingeschränkt ist, sondern dass alle Ausführungsformen in den Bereich der Erfindung fallen, denen deren im allgemeinen Teil erläutertes grundsätzliches Prinzip zugrunde liegt. Gleichzeitig sei darauf hingewiesen, dass die verschiedenen Elemente der unterschiedlichen Ausführungsbeispiele untereinander kombiniert werden können.

Claims (10)

  1. Verfahren zum Aufbringen von Halbleiter-Chips (3) auf einen Träger (2) mit den Schritten: – Aufbringen von ersten Molekülen (1) zumindest auf Teilen der Oberfläche des Trägers (2) auf denen die Halbleiterchips (3) aufgebracht werden sollen; – Aufbringen von zweiten Molekülen (4), die mit den ersten Molekülen (1) eine Bindung eingehen können, zumindest auf Teilen der Oberfläche eines jeden Halbleiterchips (3),; – Einbringen der Halbleiterchips (3) in eine Flüssigkeit (5); – Positionieren einer Mehrzahl von Tropfen (51) der Flüssigkeit (5) gleichzeitig oder nacheinander, von denen jeder nicht mehr als einen Halbleiterchip (3) enthält, getrennt voneinander auf dem Träger (2) an den Stellen, auf denen die Halbleiterchips (3) aufgebracht werden sollen; – Verdampfen der Flüssigkeit (5) der Tropfen (51) auf dem Träger (2) und – Elektrisches Kontaktieren der Halbleiter-Chips (3) mit elektrisch leitfähigen Strukturen (21) auf dem Träger (2), wobei – die Flüssigkeit (5) die zweiten Moleküle (4) enthält und das Aufbringen der zweiten Moleküle (4) auf die Halbleiterchips (3) nach Einbringen der Halbleiterchips (3) in die Flüssigkeit (5) durch Adsorption erfolgt, oder – das Aufbringen der zweiten Moleküle (4) auf die Halbleiter-Chips (3) vor deren Einbringen in die Flüssigkeit (5) durch Stempeln, Drucken oder photolithographisch erfolgt.
  2. Verfahren nach Anspruch 1, bei dem die Halbleiterchips (3) auf einen löslichen Hilfsträger (6) aufgebracht werden und durch Auflösen des Hilfsträgers (6) in die Flüssigkeit (5) eingebracht werden.
  3. Verfahren nach einem der obigen Ansprüche, bei dem das Aufbringen der ersten Moleküle (1) auf den Träger (2) durch Adsorption aus einer Lösung, durch Stempeln, durch Drucken oder photolithographisch erfolgt.
  4. Verfahren nach einem der obigen Ansprüche, bei dem die Tropfen (51) mit einem Inkjet-System gebildet und auf dem Träger (2) positioniert werden.
  5. Verfahren nach einem der obigen Ansprüche, bei dem ein Zellsortierungssystem eingesetzt wird, um zu überwachen, dass sich nicht mehr als je ein Halbleiterchip (3) in einem Tropfen (51) befindet.
  6. Verfahren nach einem der obigen Ansprüche, bei dem der Flüssigkeit (5) mit den Halbleiterchips (3 vor dem Aufteilen in Tropfen (51), metallbeladene Partikel (7) hinzugefügt werden, die die Halbleiterchips (3) nach dem Trocknen der Flüssigkeit (5) elektrisch mit elektrischen leitfähigen Strukturen (21) des Trägers (2) verbinden.
  7. Verfahren nach einem der obigen Ansprüche, bei dem Teile der Oberfläche (22) des Trägers (2) derart modifiziert werden, dass sie besser von der Flüssigkeit (5) benetzt werden, in die die Halbleiterchips (3) eingebracht sind, als die restliche Oberfläche (23) des Trägers (2).
  8. Verfahren nach einem der obigen Ansprüche, bei dem ein Teil der Oberfläche eines jeden Halbleiterchips (32) derart modifiziert wird, dass er besser von der Flüssigkeit (5) benetzt wird als die restliche Oberfläche (33) des jeweiligen Halbleiterchips (3).
  9. Verfahren nach einem der obigen Ansprüche, bei dem es sich bei den Halbleiterchips (3) um Dünnfilm-LED-Chips (30) handelt.
  10. Verfahren nach Anspruch 9 bei dem die Dünnfilm-LED-Chips (30) in folgenden Schritten hergestellt werden: – Ausbilden einer aktiven Schichtenfolge (8) auf einem Substrat (9), die geeignet ist, elektromagnetische Strahlung zu erzeugen, – Ausbilden einer strukturierten elektrisch leitfähigen reflektierenden Kontaktschicht (10) auf der aktiven Schichtenfolge (8), – Strukturieren der aktiven Schichtenfolge (8) zu voneinander getrennten aktiven Schichtstapeln (81) auf dem Substrat (9), die geeignet sind, elektromagnetische Strahlung zu erzeugen, – Aufbringen einer elektrisch leitfähigen Verstärkungsschicht (11) auf der leitfähigen, reflektierenden Kontaktschicht (10), – Ausbilden einer Passivierungsschicht (12) auf später freiliegenden Seitenflächen der Dünnfilm-LED-Chips (30) und Teilen der elektrisch leitfähigen Verstärkungsschicht (11), – Auffüllen von Zwischenräumen zwischen den späteren Dünnfilm-LED-Chips (30) mit einer Füllmasse (13), – Aufbringen einer Hilfsträgerschicht (61) auf der vom Substrat abgewandten Seite der späteren Dünnfilm-LED-Chips (30), – Entfernen des Substrates (9) und der Füllmasse (13), und – Aufbringen einer elektrisch leitfähigen Schicht (13) auf jeweils einer Flanke der späteren Dünnfilm-LED-Chips und Teilen der freien Oberfläche aktiven Schichtenfolge (8) der späteren Dünnfilm-LED-Chips (30).
DE102004044179A 2004-06-30 2004-09-13 Verfahren zur Montage von Halbleiterchips Expired - Fee Related DE102004044179B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004044179A DE102004044179B4 (de) 2004-06-30 2004-09-13 Verfahren zur Montage von Halbleiterchips
US11/174,007 US20060008943A1 (en) 2004-06-30 2005-06-30 Mounting semiconductor chips

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004031734.8 2004-06-30
DE102004031734 2004-06-30
DE102004044179A DE102004044179B4 (de) 2004-06-30 2004-09-13 Verfahren zur Montage von Halbleiterchips

Publications (2)

Publication Number Publication Date
DE102004044179A1 DE102004044179A1 (de) 2006-01-19
DE102004044179B4 true DE102004044179B4 (de) 2010-04-22

Family

ID=35508152

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004044179A Expired - Fee Related DE102004044179B4 (de) 2004-06-30 2004-09-13 Verfahren zur Montage von Halbleiterchips

Country Status (2)

Country Link
US (1) US20060008943A1 (de)
DE (1) DE102004044179B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8580612B2 (en) * 2009-02-12 2013-11-12 Infineon Technologies Ag Chip assembly
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 led 소자 및 그 제조방법
KR101674052B1 (ko) * 2014-11-18 2016-11-09 피에스아이 주식회사 초소형 led 소자를 전극어셈블리에 배치시키는 방법
US10192478B2 (en) * 2015-11-17 2019-01-29 Nthdegree Technologies Worldwide Inc. LED display with patterned pixel landings and printed LEDs
US20210015011A1 (en) * 2019-07-09 2021-01-14 Mikro Mesa Technology Co., Ltd. Method for replacing or patching element of display device
DE102022126374A1 (de) * 2022-10-11 2024-04-11 Ams-Osram International Gmbh Verfahren zum herstellen eines bauelements und bauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10040448A1 (de) * 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zu dessen Herstellung
DE10238587A1 (de) * 2002-01-18 2003-11-13 Fraunhofer Ges Forschung Verbundvorrichtung und Verfahren zur Herstellung derselben
DE10325559B3 (de) * 2003-06-05 2004-12-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zum Herstellen eines Systems mit einer an einer vorbestimmten Stelle einer Oberfläche eines Substrats aufgebrachten Komponente

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US5807522A (en) * 1994-06-17 1998-09-15 The Board Of Trustees Of The Leland Stanford Junior University Methods for fabricating microarrays of biological samples
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
GB9616540D0 (en) * 1996-08-06 1996-09-25 Cavendish Kinetics Ltd Integrated circuit device manufacture
JP3865107B2 (ja) * 2000-05-26 2007-01-10 横河電機株式会社 バイオチップ作製方法およびそれを用いたバイオチップ作製装置
JP4197420B2 (ja) * 2002-09-27 2008-12-17 パナソニック株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10040448A1 (de) * 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zu dessen Herstellung
DE10238587A1 (de) * 2002-01-18 2003-11-13 Fraunhofer Ges Forschung Verbundvorrichtung und Verfahren zur Herstellung derselben
DE10325559B3 (de) * 2003-06-05 2004-12-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zum Herstellen eines Systems mit einer an einer vorbestimmten Stelle einer Oberfläche eines Substrats aufgebrachten Komponente

Also Published As

Publication number Publication date
DE102004044179A1 (de) 2006-01-19
US20060008943A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE102009044712B4 (de) Halbleiter-Bauelement
DE102015115999B4 (de) Elektronische Komponente
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
WO2014016165A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102007007142A1 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
EP1620893A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE19907168C1 (de) Schichtanordnung sowie Verfahren zu deren Herstellung
DE102004044179B4 (de) Verfahren zur Montage von Halbleiterchips
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE112012001078B4 (de) Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
EP2452359B1 (de) Verfahren zum herstellen einer integrierten schaltung und resultierender folienchip
DE102007002807B4 (de) Chipanordnung

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee