DE102004052921A1

DE102004052921A1 - Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen

Info

Publication number: DE102004052921A1
Application number: DE102004052921A
Authority: DE
Inventors: Thorsten Meyer; Harry Hedler
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2004-10-29
Filing date: 2004-10-29
Publication date: 2006-05-11
Also published as: US20060094165A1; CN1783447A

Abstract

Das erfindungsgemäße Verfahren sieht vor, einen Träger 1 bereitzustellen, in welchem ein oder mehrere Halbleiterbauelemente zwischen Grenzlinien 100 angeordnet sind, wobei ein Halbleiterkontaktierungsbereich 3 des Halbleiterbauelements in einer ersten Oberfläche 200 des Trägers 1 liegt. Danach werden konischförmige Gräben 102 mit schrägen Seitenwänden 108 in den Träger eingebracht, wobei die schrägen Seitenwände 108 entlang der Grenzlinien 100 verlaufen. In einem nachfolgenden Verfahrensschritt wird eine Umverdrahtungseinrichtung 5 gebildet, welche mindestens einen der Halbleiterkontaktierungsbereiche 3 mit einer der schrägen Seitenwände 108 eines Grabens 102 verbindet. Danach wird der Träger 1 von einer Seite her abgedünnt, welche der ersten Oberfläche 200 gegenüberliegt. Dabei wird der Träger 1 mindestens so lange abgedünnt, bis der Grabenboden 103 freigelegt wird. Nach dem Entfernen des adhäsiven Trägers 6, welcher unmittelbar vor dem Abdünnen des Trägers 1 aufgebracht wurde, ergeben sich somit unverdrahtete vereinzelte Halbleiterbauleiterelemente.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktieren.

Während der Prozessierung von Halbleiterbauelementen auf Waferebene, werden auf den Halbleiterbauelementen (Chips) Halbleiterkontaktierungsbereiche (Pads) zum Verbinden mit dem Halbleiterbauelement aufgebracht. Diese Halbleiterkontaktierungsbereiche weisen jedoch zu geringe Abmessungen auf, als dass eine unmittelbare Kontaktierung dieser Halbleiterkontaktierungsbereiche mit Verfahrenstechniken einer Endmontage von Halbleiterbauelementen möglich wäre. Daher werden externe Kontaktierungen bereitgestellt, welche größere Abmessungen und einen größeren Abstand untereinander aufweisen und diese externen Kontaktierungen werden mittels einer Umverdrahtungseinrichtung mit den Halbleiterkontaktierungsbereichen verbunden.

Obwohl die vorliegende Erfindung mit Bezug auf die Herstellung von umverdrahteten Halbleiterbauelementen mit externe Kontaktierungen für die Endmontage beschrieben wird, ist die Erfindung nicht darauf beschränkt, sondern betrifft allgemein Verfahren der Herstellung von Halbleiterbauelementen mit Kontaktierungen.

Mit Bezug auf die 14, 15 und 16 werden typische Verfahren zur Herstellung von Halbleiterbauelementen für die Endmontage beschrieben. Nach dem Vereinzeln der Halbleiterbauelemente durch Zersägen des Wafers wird das Halbleiterbauelement 21 in ein Substrat 23 eingebettet. Eine Kontaktierung des Anschlussbereiches 22 des Halbleiterbauelements 21 erfolgt über Bondingdrähte 24, welche mit einem Interposersubstrat 25 verbunden sind. Auf diesem Interposersubstrat werden abschließend Lotbällchen 26 aufgebracht. Hierbei gibt es verschiedene Verfahren, welche sich darin unterscheiden, ob der Halbleiterkontaktierungsbereich 22 den Lotbällchen 26 zugewandt angeordnet ist (14) oder abgewandt angeordnet ist (15). Ein weiteres Verfahren sieht vor Lotbällchen 30 unmittelbar auf das Halbleitersubstrat 21 aufzubringen und diese mit dem Halbleiterkontaktierungsbereich 22 zu verbinden. Das Halbleiterbauelement 21 mit den Lotbällchen 30 wird auf einem Interposersubstrat 27 platziert, welches eine Umverdrahtung zwischen den nahe zusammenliegenden Lotbällchen 30 und weiter auseinanderliegenden externen Lotbällchen 26 ermöglicht. Bei diesem Verfahren wird zudem eine Unterfüllung zwischen dem Halbleitersubstrat und dem Interposer 27 eingebracht (16).

Nachteiligerweise werden für diese Halbleitertechnologieverfahren eine Vielzahl an einzelnen Verfahrensschritten zur Herstellung der externen Kontaktierung benötigt. Außerdem lassen sich einzelne dieser Verfahrensschritte nicht parallel für mehrere Halbleiterbauelemente ausführen, unter anderem sind dies das Anbringen der Lotbällchen und die Kontaktierung mittels der Bondingdrähte. Die serielle Verarbeitung für jedes einzelne Halbleiterbauelement führt zu einem relativ hohen Zeit- und Kostenaufwand für ein einzelnes Halbleiterbauelement.

Es ist eine Aufgabe der vorliegenden Erfindung eine verbessertes Verfahren bereitzustellen, welches mit einer geringeren Anzahl an Verfahrensschritten auskommt. Eine weitere Aufgabe ist die Zahl der seriell auszuführenden Verfahrensschritte zu verringern.

Die vorstehende Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst.

Das erfindungsgemäße Verfahren sieht vor, einen Träger bereitzustellen, in welchem ein oder mehrere Halbleiterbauele mente zwischen Grenzlinien angeordnet sind, wobei ein Halbleiterkontaktierungsbereich des Halbleiterbauelements in einer ersten Oberfläche des Trägers liegt. Danach werden konischförmige Gräben mit schrägen Seitenwänden in den Träger eingebracht, wobei die Gräben entlang der Grenzlinien verlaufen. Die schrägen Seitenwände weisen eine Neigung im Bereich von 0° bis 90° zu dem Träger auf. In einem nachfolgenden Verfahrensschritt wird eine Umverdrahtungseinrichtung gebildet, welche mindestens einen der Halbleiterkontaktierungsbereiche mit einer der schrägen Seitenwände eines Grabens verbindet. Danach wird der Träger von einer Seite her abgedünnt, welche der ersten Oberfläche gegenüberliegt. Dabei wird der Träger mindestens so lange abgedünnt, bis der Grabenboden freigelegt wird. Nach dem Entfernen des adhäsiven Trägers, welcher unmittelbar vor dem Abdünnen des Trägers aufgebracht wurde, ergeben sich somit umverdrahtete vereinzelte Halbleiterbauelemente.

Die Grenzlinien geben den Rand der Halbleiterbauelemente an. Die konischförmig zulaufenden Gräben sind so zu verstehen, dass an der ersten Oberfläche die Gräben einen größeren Durchmesser aufweisen als am Grabenboden.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Ausgestaltungen des im Patentanspruch 1 angegebenen Verfahrens.

Eine wesentliche Idee der vorliegenden Erfindung ist die konischförmigen Gräben für die Bildung von Kontaktbereichen und zugleich zum Vereinzeln der Halbleiterbauelemente zu verwenden.

Gemäß einer bevorzugten Ausgestaltung werden die konischförmigen Gräben durch Sägen mit einem konischförmigen Sägeblatt eingebracht.

Gemäß einer bevorzugten Ausgestaltung wird vor dem Ausbilden der Umverdrahtungseinrichtung die isolierende Schicht auf dem Halbleiterkontaktierungsbereich zumindest teilweise entfernt.

Gemäß einer bevorzugten Ausgestaltung ist der Träger ein Frontend-Wafer.

Gemäß einer bevorzugten Weiterbildung werden vor dem Bereitstellen des Trägers folgende Verfahrensschritte ausgeführt: Vereinzeln von Halbleiterbauelementen eines Frontend-Wafers und Einbetten der Halbleiterbauelemente in ein Trägersubstrat. Dies ermöglicht eine Anpassung der Abmessungen der Halbleiterbauelemente, z. B. nach einer Änderung der Integrationsschicht, an bestehende normierte Abmessungen von Gehäusen. Zudem kann das Trägersubstrat verwendet werden, um thermische Spannungen aufgrund unterschiedlicher Wärmeausdehnungskoeffizienten nach allgemein bekannten Verfahren zu verringern.

Gemäß einer weiteren Ausgestaltung wird nach dem Abdünnen des Trägers eine isolierende Schicht auf eine der ersten Oberfläche gegenüberliegende Oberfläche des Trägers aufgebracht.

Diese isolierende Schicht dient zur Isolierung des Halbleiterbauelements gegenüber einer Leiterplatte oder einem anderen Träger. Eine weitere Ausgestaltung der vorliegenden Erfindung sieht vor, das vereinzelte umverdrahtete Halbleiterbauelement auf einer Leiterplatte anzuordnen, wobei eine elektrische Verbindung von mindestens einem Kontaktbereich der Leiterplatte mit einem Abschnitt der Umverdrahtungseinrichtung auf einer der schrägen Seitenwände vorgesehen ist.

Gemäß einer weiteren bevorzugten Ausgestaltung wird ein zweites vereinzeltes umverdrahteten Bauelement angeordnet, wobei eine elektrische Verbindung von mindestens einem Kontaktbereich der Leiterplatte mit einem Abschnitt der Umverdrahtungseinrichtung auf einer der schrägen Seitenwände des zweiten vereinzelten umverdrahteten Bauelements vorgesehen ist. Die ses Verfahren ermöglicht die Stapelung von Bauelementen, wobei vorteilhafterweise der Stapel nicht sehr hoch ist, da die Halbleiterbauelemente zuvor stark abgedünnt wurden.

Gemäß einer weiteren Weiterbildung werden die vereinzelten umverdrahteten Bauelemente mit einer Vergussmasse umhüllt. Dies bietet die Möglichkeit eines Schutzes vor mechanischen Einwirkungen auf das Halbleiterbauelement.

Ausführungsbeispiele der Erfindung sowie vorteilhafte Weiterbildungen sind in den Figuren der Zeichnungen dargestellt und in der nachfolgenden Beschreibung erläutert.

In den schematischen Figuren zeigen:

1 einen Teilquerschnitt eines Frontend-Wafers;

2 bis 8 Teilschnittansichten zur Darstellung einer ersten Ausführungsform des erfindungsgemäßen Verfahrens;

9 eine Teilschnittansicht zur Darstellung einer zweiten Ausführungsform;

10 eine Aufsichtsansicht der zweiten Ausführungsform;

11 eine Teilschnittansicht einer dritten Ausführungsform der vorliegenden Erfindung;

12 eine Teilschnittansicht einer vierten Ausführungsform der vorliegenden Erfindung; und

13 eine Teilschnittansicht einer fünften Ausführungsform der vorliegenden Erfindung.

14 bis 16 Teilschnittansichten zur Erläuterung typischer Verfahren zur Herstellung von umverdrahteten Halbleiterbauelementen

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten, soweit nichts gegenteiliges angegeben ist.

In 1 ist ein Teilschnitt eines Frontend-Wafers dargestellt. An einer Oberfläche 200 eines Halbleitersubstrats 1 sind ein oder mehrere Halbleiterbauelemente angeordnet. Die Halbleiterbauelemente weisen einen Halbleiterkontaktierungsbereich 3 auf, welcher an der Oberfläche 200 angeordnet ist. Bereiche der Oberfläche 200, welche nicht an den Halbleiterkontaktierungsbereich angrenzen, sind durch eine Polymerschicht 200 bedeckt. Anstelle der Polymerschicht 2 können auch andere Schichten zum Schutz der Halbleiterbauelemente aufgebracht sein. Die einzelnen Halbleiterbauelemente grenzen an der Grenzlinie 100 aneinander. In dem unmittelbaren Bereich um die Grenzlinie 100 befinden sich keine aktiven Halbleiterstrukturen.
In 2 ist ein Teilschnitt zur Darstellung einer ersten Ausführungsform der vorliegenden Erfindung dargestellt. Hierbei ist ein Ausschnitt aus der 1 mit einem einzigen Halbleiterbauelement dargestellt. Entlang der Grenzlinie 100 ist eine Sägespur 101 eingebracht. Diese Sägespur 101 umrandet das Halbleiterbauelement. In einem ersten Verfahrensschritt wird mittels eines konisch geformten Sägeblattes ein Graben 102 in das Substrat 1 entlang der Sägespur 101 bzw. der Grenzlinien 100 gesägt. Durch das konische Sägeblatt ergibt sich ein Grabenboden 103 dessen Abmessung geringer ist als die Öffnung des Grabens an der Oberfläche 200. Zudem sind die Seitenwände 108 des Grabens schräg (3). In einem nachfolgendem Verfahrensschritt wir auf den Wafer eine nichtleitende Isolationsschicht 4 aufgebracht (4). Die nichtleitende Isolationsschicht 4 bedeckt sowohl den Graben 102 als auch die gesamte Oberfläche 200 und den Halbleiterkontaktierungsbereich 3. Mit einem Strukturierungsprozess wird die Isolationsschicht 4 zumindest teilweise von dem Halbleiterkontaktierungsbereich 3 entfernt (5). Danach erfolgt ein Aufbringen einer Umverdrahtungseinrichtung 5 mit bekannten Verfahrensschritten wie Aufbringen einer Lackschicht, Lithographie, Sputtern, usw. Die Umverdrahtungseinrichtung verbindet den Halbleiterkontaktierungsbereich 3 mit einem Bereich einer Grabenwand 108 eines Grabens 102, welcher an das Halbleiterbauelement angrenzt (6). Aufgrund der schrägen Seitenwände 108 des Grabens kann auf diesen eine leitende, vorteilhafterweise metallische, Umverdrahtung aufgebracht werden. Einerseits ist die Schräge notwendig, um ein leitfähiges Material, vorteilhafterweise ein Metall, auf den schrägen Seitenwänden 108 zu deponieren. In einem nachfolgenden Verfahrensschritt (7) wird auf die Seite der Oberfläche 200 eine adhäsive Trägerschicht 6 auf dem gesamten Substrat 1 aufgebracht. Danach wird die Unterseite des Substrats 1 abgetragen, z. B. durch Polieren oder Abschleifen. Das Substrat 1 wird solange abgedünnt, bis der Grabenboden 103 freigelegt ist. Auf diese Weise weist das Substrat 1 in den Bereichen 104 kein Material mehr auf. Die somit vereinzelten Halbleiterbauelemente werden nur noch durch den adhäsiven Träger 6 zusammengehalten. In einem weiteren Verfahrensschritt wird auf die Rückseite des Substrats 1 eine nicht leitende Isolationsschicht aufgebracht. Die Isolationsschicht kann in der Dampfphase und/oder durch Sprühen aufgebracht werden (8). In einem letzten Verfahrensschritt wird der adhäsive Träger 6 von den vereinzelten Halbleiterbauelementen entfernt.
In 9 ist ein Halbleiterbauelement dargestellt, welches durch das Verfahren der ersten Ausführungsform hergestellt wurde. Dieses Halbleiterbauelement ist in einem weiteren Verfahrensschritt auf einem Träger 10, z. B. einer Leiterplatte, mit Kontaktierungsbereichen 11 angeordnet. Ein Lotmaterial 12 verbindet die Umverdrahtung 5 in den Bereichen der schrägen Seitenwände 108 mit den Kontaktierungsbereichen 11. In 10 ist eine Aufsicht auf das Halbleiterbauelement von 9 dargestellt. Die einzelnen Halbleiterkontaktierungsbereiche 3 des Halbleiterbauelements sind über die Umverdrahtungseinrichtung 5 mit den einzelnen Kontaktierungsbereichen 11 über das Lotmaterial 12 verbunden. Die geometrische Ausführung der Umverdrahtungseinrichtung 5 ist nur Beispielhaft, hierbei sind durch bekannte Strukturierungsverfahren beliebige Verläufe der Umverdrahtungseinrichtung 5 auf dem Halbleiterbauelement möglich.
Ein wesentlicher Vorteil des Verfahrens der ersten Ausführungsform ist, dass, bis auf das Sägen und ein Aufnehmen der Halbleiterbauelemente nach dem Vereinzeln, alle Verfahrensschritte parallel für den gesamten Wafer ausgeführt werden. Ein einzelnes serielles Anbringen wie z. B. von Bondingdrähten und/oder Lotbällchen für jedes Halbleiterbauelement ist nicht zusätzlich notwendig. Daher ergibt sich auf diese Weise eine sehr kostengünstiges Verfahren, da die Kosten für einen einzelnen Verfahrensschritt auf die Mehrzahl der Bauelemente eines Wafers umgelegt werden. Ein weiterer wesentlicher Vorteil ist, dass keine Interposer für die Umverdrahtung benötigt werden, was zusätzlich Kosten spart da die Herstellung dieser Interposer sehr aufwändig ist. Ein weiterer Vorteil des Verfahrens ist, dass das hergestellte Halbleiterbauelement eine sehr geringe Höhe aufweist. Dies ist eine unmittelbare Folge des Abdünnens und zugleich der Tatsache, dass auf erhabene Lotbällchen, eine Vergussmasse und/oder tragende Zwischenschichten verzichtet werden kann.
In 11 ist eine weitere Ausführungsform der vorliegenden Erfindung dargestellt, wobei das Halbleiterbauelement nach der Monatage auf einem Träger 10 mittels einer Vergussmasse 14 vergossen wird (reconstituted Wafer). Die Vergussmasse 14 schützt vorteilhafterweise das Bauelement vor mechanischen Belastungen. In 12 ist ein Halbleiterbauelement dargestellt, welches nach einer dritten Ausführungsform der vor liegenden Erfindung hergestellt wurde. Dazu wurde in einem ersten Verfahrensschritt der Frontend-Wafer zersägt, um die Halbleiterbauelemente zu vereinzeln. Die vereinzelten Halbleiterbauelemente werden gitterförmig auf einer Oberfläche eines Behelfsträgers angeordnet, wobei die Halbleiterbauelemente beabstandet zueinander sind und der Halbleiterkontaktierungsbereich 3 dem Behelfsträger zugewandt angeordnet ist. Danach werden die Halbleiterbauelemente durch eine Vergussmasse 8 bedeckt und der Behelfsträger entfernt. Die Matrix aus der Vergussmasse 8 und der in ihr angeordneten Halbleiterbauelemente können nun anstelle eines Frontend-Wafers analog dem Verfahren des ersten Ausführungsbeispiels bearbeitet werden. Hierbei verläuft die Grenzlinie 10 innerhalb der Matrix der Vergussmasse 8 zwischen zwei Halbleiterbauelementen. Die Materialien für die Vergussmasse 8 können so gewählt werden, dass sie thermomechanische Spannungen ausgleichen, welche durch unterschiedliche Ausdehnungskoeffizienten von Leiterplatten, Umverdrahtungseinrichtung und/oder Halbleitersubstrat entstehen. Ein weiterer Vorteil dieser Matrix ist, dass geringerwerdenden Abmessungen eines Halbleiterbauelements, aufgrund neuer Herstellungsverfahren, an bestehende Verfahren angepasst werden können.
In 13 ist eine weitere Ausführungsform der vorliegenden Erfindung dargestellt, wobei dieses Verfahren dazu dient, mehrere Halbleiterbauelemente aufeinander zu stapeln. Auf ein erstes Halbleiterbauelement, welches auf einem Träger 10 angeordnet ist, wie z. B. nach dem Verfahren, welches zur 9 beschrieben wurde, wird auf die Umverdrahtungseinrichtung eine Haftschicht 15 aufgebracht. Auf dieser Haftschicht 15 wird ein weiteres Halbleiterbauelement angeordnet. Die schrägen Seitenwände 108 des oberen wie des unteren Halbleiterbauelements werden mit Hilfe eines Lotmaterials 12 mit den Kontaktierungsbereichen 11 des Trägers 10 verbunden. Da die Höhe der Halbleiterbauelemente nur im Bereich von 50 bis 150 Mikrometern liegt, lassen sich auch mehr als zwei Halbleiter bauelemente aufeinander stapeln und mit Hilfe des Lotmaterials 12 untereinander verbinden.
Obwohl die vorliegende Erfindung anhand von Ausführungsbeispielen beschrieben wird, ist sie nicht darauf beschränkt.
Das Einbringen der Gräben 102 in das Substrat 1 kann ebenfalls durch einen Stempel erfolgen, sofern das Substrat in im Bereich der Grenzlinien 100 weich genug ist. Andere Verfahren sehen vor, die Gräben mittels eines Laserlichtstrahls in das Substrat einzubrennen oder zu bohren.

1: Träger
2: Polymerschicht
3: Halbleiterkontaktierungsbereich
4: isolierende Schicht
5: Umverdrahtungseinrichtung
7: isolierende Schicht
8: Trägersubstrat
10: Leiterplatte
11: Kontaktbereich
12: Lot
14: Vergussmasse
21: Halbleiterbauelement
22: Halbleiterkontaktierungsbereich
23: Vergussmasse
25: Interposer
26: Lotbällchen
24: Bondingdraht
28: Klebefolie
29: Unterfüllmaterial
30: Lotbällchen
100: Grenzlinie
101: Sägespur
102: Graben
103: Grabenboden
104: untere Öffnung
108: schräge Seitenwand
200: erste Oberfläche von 1

Claims

Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungsbereichen mit den Verfahrensschritten: a) Bereitstellen eines Trägers (1), in welchem mindestens ein Halbleiterbauelement zwischen Grenzlinien (100) angeordnet sind, wobei mindestens ein Halbleiterkontaktierungsbereich (3) der Halbleiterbauelemente an einer ersten Oberfläche (200) des Trägers (1) liegt; b) Einbringen von konischförmigen Gräben (102) mit schrägen Seitenwänden (108) mit einer Neigung im Bereich von 0° bis 90° zum Träger (1) und einem Grabenboden (103) in den Träger (1), wobei die konischförmigen Gräben (102) entlang der Grenzlinien (100) angeordnet sind; c) Aufbringen und Strukturieren einer leitfähigen Schicht zum Ausbilden einer Umverdrahtungseinrichtung (5) zum Verbinden von mindestens einem der Halbleiterkontaktierungsbereiche (3) mit einer der schrägen Seitenwände (108) der Gräben (102); d) Anbringen eines Trägers (6) mit einer adhäsiven Oberfläche auf die Seite der erste Oberfläche (200); e) Abdünnen des Trägers (1) von einer Seite, welche der ersten Oberfläche (200) gegenüberliegt, mindestens solange bis der Grabenboden (103) freigelegt wird, um die umverdrahteten Halbleiterbauelemente zu vereinzeln.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die konischförmigen Gräben durch Sägen mit einem konischförmigen Sägeblatt eingebracht werden.
Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Verfahrensschritt c) folgende Verfahrensschritte ausgeführt werden: b1) Aufbringen einer isolierenden Schicht (2) auf der ersten Oberfläche (200) und in den konischförmigen Gräben (102); und b2) zumindest teilweises Entfernen der isolierenden Schicht (2) von dem Halbleiterkontaktierungsbereich (3).
Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Träger (1) ein Frontend-Wafer ist.
Verfahren nach mindestens einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass vor dem Bereitstellen des Trägers folgende Verfahrensschritte ausgeführt werden: a1) Vereinzeln von Halbleiterbauelemente eines Frontend-Wafers; und a2) Einbetten der Halbleiterbauelemente in ein Trägersubstrat (8).
Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Abdünnen des Trägers eine isolierende Schicht (7) auf eine der ersten Oberfläche (200) gegenüberliegende Oberfläche des Trägers aufgebracht wird.
Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Entfernen des adhäsiven Trägers (6) das vereinzelte umverdrahtete Halbleiterbauelement auf einer Leiterplatte (10) angeordnet wird, wobei eine elektrische Verbindung von min destens einem Kontaktbereich (11) der Leiterplatte (10) mit einem Abschnitt der Umverdrahtungseinrichtung (4) auf einer der schrägen Seitenwände (108) vorgesehen ist.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass ein zweites vereinzeltes umverdrahtetes Bauelement auf einem ersten vereinzelten umverdrahteten Bauelement angeordnet wird, wobei eine elektrische Verbindung von mindestens einem Kontaktbereich (11) der Leiterplatte (10) mit einem Abschnitt der Umverdrahtungseinrichtung (4) auf einer der schrägen Seitenwände (108) des zweiten vereinzelten umverdrahteten Bauelements vorgesehen ist.
Verfahren nach mindestens einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass die vereinzelten umverdrahteten Bauelemente mit einer Vergussmasse (14) umhüllt werden.
Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die schrägen Seitenwänden (108) eine Neigung im Bereich von 45° bis 80° zum Träger (1) aufweisen.