DE10114406A1 - Verfahren zur Herstellung ferroelektrischer Speicherzellen - Google Patents
Verfahren zur Herstellung ferroelektrischer SpeicherzellenInfo
- Publication number
- DE10114406A1 DE10114406A1 DE10114406A DE10114406A DE10114406A1 DE 10114406 A1 DE10114406 A1 DE 10114406A1 DE 10114406 A DE10114406 A DE 10114406A DE 10114406 A DE10114406 A DE 10114406A DE 10114406 A1 DE10114406 A1 DE 10114406A1
- Authority
- DE
- Germany
- Prior art keywords
- adhesive layer
- layer
- oxygen
- diffusion barrier
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
-
- H10W20/047—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
-
- H10W20/046—
-
- H10W20/065—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
Landscapes
- Semiconductor Memories (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung ferroelektrischer Speicherzellen nach dem Stackprinzip, wobei zwischen einer unteren Kondensatorelektrode (6) eines Speicherkondensators und einem darunter gebildeten leitenden Plug (1), der zur elektrischen Verbindung dieser Kondensatorelektrode (6) mit einer Transistorelektrode eines in oder auf einem Halbleiterwafer gebildeten Auswahltransistors dient, eine Haftschicht (2, 3) und über der Haftschicht eine Sauerstoffdiffusionsbarriere (4, 5) gebildet und nach der Abscheidung des Ferroelektrikums einem RTP-Schritt in einer Sauerstoffatmosphäre unterworfen werden, wobei das Verfahren durch folgende Schritte gekennzeichnet ist: DOLLAR A (A) Ermittlung der Oxidationsgeschwindigkeit der Haftschicht (2, 3) und des Diffusionskoeffizienten (D¶Sauerstoff¶(T)) von Sauerstoff im Material der Haftschicht (2, 3) in Abhängigkeit von der Temperatur (T); DOLLAR A (B) Ermittlung des Diffusionskoeffizienten (D¶Silizium¶(T)) von Silizium in dem Material der Haftschicht (2, 3) in Abhängigkeit von der Temperatur und DOLLAR A (C) Berechnung eines optimalen Temperaturbereichs für den RTP-Schritt aus den zuvor ermittelten beiden Diffusionskoeffizienten (D¶Sauerstoff¶(T) und D¶Silizium¶(T)) für eine vorgegebene Schichtdicke (d¶BARR¶) des Schichtsystems aus Haftschicht (2, 3) und Sauerstoffdiffusionsbarriere, so dass während des RTP-Schritts die Silizidierung der Haftschicht schneller abläuft als ihre Oxidation.
Description
Die Erfindung betrifft ein Verfahren zur Herstellung ferro
elektrischer Speicherzellen nach dem Stack-Prinzip, wobei
zwischen einer unteren Kondensatorelektrode eines Speicher
kondensators und einem darunter gebildeten leitenden Plug,
der zur elektrischen Verbindung dieser Kondensatorelektrode
mit einer Transistorelektrode eines in oder auf einem Halb
leiterwafer gebildeten Auswahltransistors dient, eine Haft
schicht und über der Haftschicht eine Sauerstoffdiffusions
barriere gebildet und, nachdem das Ferroelektrikum
abgeschieden wurde, einem RTP-Schritt in einer Sauerstoff
atmosphäre unterworfen werden. Bei nach dem Stack-Zellen-
Prinzip aufgebauten ferroelektrischen Speicherzellen werden
typischerweise Transistoren in oder auf einem Halbleiter
wafer hergestellt. Anschließend wird ein Zwischenoxid abge
schieden. Auf diesem Zwischenoxid werden die ferroelektri
schen Kondensatormodule hergestellt. Die Verbindung zwischen
den ferroelektrischen Kondensatormodulen und den
Transistoren wird durch einen Plug erreicht, der sich beim
Stack-Zellen-Prinzip unmittelbar unter dem Kondensatormodul
befindet.
Zur Konditionierung der ferroelektrischen Schicht des ferro
elektrischen Kondensatormoduls ist es erforderlich, eine
Temperung (Ferro Anneal) in einer Sauerstoffatmosphäre bei
Temperaturen von bis zu 800°C durchzuführen. Bei diesem
Ferro Anneal muss der Plug, der meist aus Polysilizium oder
Wolfram besteht, vor Oxidation geschützt werden, da
andernfalls die elektrische Verbindung zwischen der unteren
Kondensatorelektrode und dem Transistor irreversibel
unterbrochen wird. Außerdem sollen Reaktionen zwischen den
Elektroden, dem Ferroelektrikum und dem Plug vermieden
werden, sofern sie die Funktionalität des Chips
beeinträchtigen.
Alle zur Zeit kommerziell erwerblichen Produkte mit ferro
elektrischen Schichten sind nach dem Offset-Zellen-Prinzip
aufgebaut und haben eine Integrationsdichte von nur wenigen
Kilobit bis hin zu einem Megabit.
Um den Plug bei einem nach dem Stack-Zellen-Prinzip
aufgebauten ferroelektrischen Speicher vor Oxidation zu
schützen, wurden Schichtsysteme eingeführt, die aus einer
Sauerstoffdiffusionsbarriere und einer darunterliegenden
Haftschicht bestehen. Allerdings bereitet es große
Schwierigkeiten, die Oxidation dieser
Sauerstoffdiffusionsbarriere und vor allem der
darunterliegenden Haftschicht und des Plugs aus Poly-
Silizium oder Wolfram bzw. deren Oberfläche von der Seite
her bei dem Ferro Anneal zu verhindern.
Von den Erfindern durchgeführte Experimente bei Prototypen
haben gezeigt, dass bei dem Ferro Anneal in der Haftschicht,
die aus Titan bestand, konkurrierende Prozesse abliefen.
Die beiliegende Fig. 1 zeigt einen schematischen Querschnitt
durch einen Abschnitt einer nach dem Stack-Zellen-Prinzip
aufgebauten ferroelektrischen Speicherzelle. Gezeigt ist ein
durch eine Zwischenoxidschicht 7 (TEOS) führender Plug 1 zum
Beispiel aus Polysilizium, ein unmittelbar darüberliegender
unterer Teil 2 einer Haftschicht zum Beispiel aus TiSi2, ein
darüberliegender oberer Teil 3 der Haftschicht, zum Beispiel
aus Ti, ein unterer Teil 4 der Sauerstoffdiffusionsbarriere
zum Beispiel aus Ir und darüber ein zweiter Teil 5 der
Sauerstoffdiffusionsbarriere, zum Beispiel aus IrO2. Über
diesem oberen IrO2-Abschnitt 5 der
Sauerstoffdiffusionsbarriere liegt die untere
Kondensatorelektrode 6, die zum Beispiel aus Pt besteht. In
Fig. 1 sind durch stark gezeichnete, schwarz ausgefüllte
Pfeile die beim Ferro Anneal von der Seite her stattfindende
Oxidation und durch nicht ausgefüllte Pfeile die
gleichzeitige TiSi-Ir-Bildung in der Haftschicht 2, 3
angedeutet. Ein mit II bezeichneter Kreis umrahmt einen
Ausschnitt, von dem Details in den Fig. 2a und 2b
dargestellt sind, um die es in der nachfolgenden
Beschreibung geht. Die in den Fig. 2a und 2b schematisch
dargestellten Prozesse und Ausbildungen resultieren aus von
den Erfindern hergestellten TEM-Aufnahmen (TEM =
Transmissions-Elektronenmikroskop). Fig. 2a zeigt wiederum
mit einem stark gezeichneten Pfeil die von der Seite her
stattfindende Oxidation der Haftschicht 2, 3. Dabei bildet
sich von der Seite her ein isolierender TiSi-O-Bereich 10.
Durch nicht geschwärzte Pfeile ist die von oben und unten
her stattfindende Silizidierung, nämlich die TiSi-Ir-Bildung
dargestellt. In Fig. 2a hat die Bildung der leitfähigen
TiSi-Ir-Schicht schneller stattgefunden als die Bildung der
isolierenden TiSi-O-Schicht 10 von der Seite her.
Dagegen hat sich in Fig. 2b der isolierende TiSi-O-Bereich
10 von der Seite her auf der ganzen Breite des Plugs 1
gebildet, und letzterer hat keine elektrische Verbindung
mehr zur unteren Elektrode 6 des ferroelektrischen
Kondensators.
Somit zeigt sich, dass es trotz der Ir/IrOx-Abdeckung der
Ti-Haftschicht einen Sauerstoffdiffusionspfad entlang der
Grenzfläche IrOx/TEOS gibt, der die Haftschicht 2
aufoxidieren kann.
Bei den von den Erfindern durchgeführten Experimenten hat
sich herausgestellt, dass die Geschwindigkeit, in der die
TiSi-O-Bildung von der Seite her vorgeht und die gleichzei
tige TiSi-Ir-Bildung von oben und unten abhängig sind von
der Temperatur, bei der diese Reaktionen erfolgen.
Mit Hilfe eines RTP-Schritts (RTP = Rapid Thermal Proces
sing) in Sauerstoff ist es möglich, die TiSi-Ir-Bildung von
oben und unten in der Haftschicht gegenüber der TiSi-O-Bil
dung von der Seite her zu beschleunigen.
Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung
von nach dem Stack-Prinzip aufgebauten ferroelektrischen
Speicherzellen so anzugeben, dass zu einer vorgegebenen
Dicke der Ti-Haftschicht eine zugehörige ideale RTP-
Temperatur gefunden werden kann, bei der das Schichtsystem
leitfähig bleibt.
Gemäß einem wesentlichen Aspekt ist das erfindungsgemäße
Verfahren dadurch gekennzeichnet, dass folgende Schritte
ausgeführt werden:
- A) Ermittlung des Diffusionskoeffizienten von Sauerstoff im Material der Haftschicht in Abhängigkeit von der Tempera tur;
- B) Ermittlung der Silizidierungsgeschwindigkeit und des Dif fusionskoeffizienten von Silizium in dem Material der Haftschicht in Abhängigkeit von der Temperatur, und
- C) Berechnung eines optimalen Temperaturbereichs für den RTP-Schritt aus den zuvor ermittelten beiden Diffusions koeffizienten für eine vorgegebene Schichtdicke und Schichtbreite des Schichtsystems aus Haftschicht und Sau erstoffdiffusionsbarriere, so dass während des RTP- Schritts die Silizidierung der Haftschicht schneller ab läuft als ihre Oxidation.
Bei der Erfindung wird die Oxidationsgeschwindigkeit der
Haftschicht und daraus der Diffusionskoeffizient von Sauer
stoff im Material der Haftschicht, zum Beispiel Titan,
abhängig von der Temperatur bestimmt. Ebenfalls wird die
Geschwindigkeit bei der Bildung einer TiSi-Ir-Schicht aus
einer Titanschicht und daraus der zugehörige
Diffusionskoeffizient abhängig von der Temperatur bestimmt.
Dann kann man bei einer vorgegebenen Titan-Schichtdicke mit
Hilfe der temperaturabhängigen Diffusionskoeffizienten und
der Oxidationsgeschwindigkeiten die optimale Temperatur be
rechnen, die erforderlich ist, damit die TiSi-Ir-Bildung
schnell genug abläuft, das heißt schneller als die
gleichzeitige Bildung der isolierenden TiSi-O-Bereiche, um
die Leitfähigkeit des Schichtsystems zu erhalten.
Die Erfindung gibt eine Formel an, mit der der optimale Tem
peraturbereich bzw. die optimale Temperatur für den RTP-
Schritt berechnet werden kann:
In der Beziehung (1) geben der linke Term die Zeitdauer bis
zur Durchsilizidierung der Haftschicht und der rechte Term
die Zeitdauer bis zur Durchoxidierung der Haftschicht,
dBARR die Schichtdicke des Systems aus der Sauerstoffdiffu sionsbarriere und der Haftschicht derselben,
bBARR die halbe Schichtbreite,
DSilizium den temperaturabhängigen Diffusionskoeffizienten von Silizium und
DSauerstoff den temperaturabhängigen Diffusionskoeffizienten von Sauerstoff im Material der Haftschicht an.
dBARR die Schichtdicke des Systems aus der Sauerstoffdiffu sionsbarriere und der Haftschicht derselben,
bBARR die halbe Schichtbreite,
DSilizium den temperaturabhängigen Diffusionskoeffizienten von Silizium und
DSauerstoff den temperaturabhängigen Diffusionskoeffizienten von Sauerstoff im Material der Haftschicht an.
In der nachfolgenden Beschreibung wird ein Ausführungsbei
spiel des erfindungsgemäßen Herstellungsverfahrens Bezug
nehmend auf die Zeichnung näher beschrieben.
Die Zeichnungsfiguren zeigen im einzelnen:
Fig. 1 einen schematischen Querschnitt durch einen
Abschnitt einer nach dem Stack-Zellen-Prinzip
aufgebauten ferroelektrischen Speicherzelle,
die die beim RTP-Schritt ablaufenden konkur
rierenden Vorgänge veranschaulicht (bereits
beschrieben);
Fig. 2a und 2b Details des Ausschnitts II von Fig. 1 die je
weils einen zu einer funktionierenden elek
trischen Verbindung (a) und einen durch
Oxidation der Haftschicht zu einer
Unterbrechung der leitenden Verbindung
führenden Prozess (b) veranschaulichen, und
Fig. 3 einen Abschnitt durch eine nach dem Stack-
Zellen-Prinzip aufgebaute funktionierende
ferroelektrische Speicherzelle ähnlich wie
Fig. 1 zur Veranschaulichung des erfindungs
gemäßen Verfahrens.
Während die Fig. 1, 2a und 2b bereits erläutert wurden,
zeigt Fig. 3, die ähnlich wie Fig. 1 einen Querschnitt durch
einen Abschnitt einer nach dem Stack-Zellen-Prinzip
aufgebauten ferroelektrischen Speicherzelle zeigt, die für
das erfindungsgemäße Verfahren wesentlichen Größen. Diese
Größen sind die Dicke dBARR des Schichtsystems aus Haftschicht
2, 3 und Sauerstoffdiffusionsbarriere 4, 5, bBARR die halbe
Breite dieses Schichtsystems, DSauerstoff (stark gezeichneter
Pfeil) den (temperaturabhängigen) Diffusionskoeffizienten
von Sauerstoff im Material der Haftschicht 2, 3 und DSilizium
(stark gezeichneter Pfeil von unten) den (temperatur
abhängigen) Diffusionskoeffizienten von Silizium, der für
die Silizidierung der Haftschicht 2, 3 maßgeblich ist.
In der Beziehung
gibt der linke Term die Zeit an bis zur Durchsilizidierung
der Haftschicht und der rechte Term die Zeit bis zur
Durchoxidierung derselben.
Wie erwähnt gibt DSilizium den temperaturabhängigen Diffusions
koeffizienten von Silizium und DSauerstoff den temperatur
abhängigen Diffusionskoeffizienten von Sauerstoff entlang
einer bestimmten Grenzfläche an. Die Quotienten d/D bzw. b/D
ergeben einheitenmäßig Zeiten. Aus den bei einer bestimmten
Spezies in einer bestimmten Matrix bei einer bestimmten
Temperatur ermittelten Diffusionskoeffizienten und den in
Fig. 3 angegebenen Abmessungen, d. h. der Schichtdicke dBARR
und der halben Schichtbreite bBARR, gibt die obige Beziehung
die Bedingung für das Herstellen einer funktionierenden
Barriere an. Bei einer bestimmten Temperatur, wobei D eine
Funktion der Temperatur ist, und gewählten Abmessungen b und
d muss die Zeit für die Silizidierung (linker Term) kleiner
sein als die Zeit für die Oxidation (rechter Term).
Bei einem beispielhaft durchgeführten Herstellungsprozess
wurde zunächst ein RTP-Schritt (nach der Topelektrodenstruk
turierung) bei 800°C 15 Sekunden in Sauerstoff und anschlie
ßend der Ferro-Anneal in O2 bei einer Temperatur von etwa
675°C 15 Minuten lang ausgeführt. Bei gemäß diesem
Herstellungsverfahren hergestellten ferroelektrischen
Speicherzellen vorgenommene TEM-Aufnahmen ergaben, dass die
von der Seite her gebildeten TiSi-O-Bereiche so klein waren,
dass sie die leitende Verbindung des Polysiliziumplugs mit
der unteren Kondensatorelektrode über die Haftschicht und
die Sauerstoffdiffusionsbarriere nicht unterbrechen konnten.
1
Polysiliziumplug
2
TiSi2
-Haftschicht
3
Ti-Haftschicht
4
Ir-Sauerstoffdiffusionsbarriere
5
IrO2
-Sauerstoffdiffusionsbarriere
6
Bottomelektrode des ferroelektrischen Kondensators
7
TEOS-Schicht
10
TiSi-O-Bereich
dBARR
dBARR
Dicke des Schichtsystems
2-5
bBARR
halbe Breite des Schichtsystems
2-5
DSilizium
Diffusionskoeffizient von Silizium im Material der
Schicht
2
,
3
DSauerstoff
Diffusionskoeffizient von Sauerstoff im Material
der Schicht
2
,
3
Claims (4)
1. Verfahren zur Herstellung ferroelektrischer
Speicherzellen nach dem Stackprinzip, wobei zwischen einer
unteren Kondensatorelektrode (6) eines ferroelektrischen
Speicherkondensators und einem darunter gebildeten leitenden
Plug (1), der zur elektrischen Verbindung dieser
Kondensatorelektrode (6) mit einer Transistorelektrode eines
in oder auf einem Halbleiterwafer gebildeten
Auswahltransistors dient, eine Haftschicht (2, 3) und über
der Haftschicht eine Sauerstoffdiffusionsbarriere (4, 5) ge
bildet und nach der Bildung des Ferroelektrikums einem RTP-
Schritt in einer Sauerstoffatmosphäre unterworfen werden,
gekennzeichnet durch folgende Schritte:
- A) Ermittlung der Oxidationsgeschwindigkeit der Haftschicht (2, 3) und des Diffusionskoeffizienten (DSauerstoff(T)) von Sauerstoff im Material der Haftschicht (2, 3) in Abhängigkeit von der Temperatur (T);
- B) Ermittlung des Diffusionskoeffizienten (DSilizium(T)) von Silizium in dem Material der Haftschicht (2, 3) in Abhängigkeit von der Temperatur und
- C) Berechnung eines optimalen Temperaturbereichs für den RTP-Schritt aus den zuvor ermittelten beiden Diffusions koeffizienten (DSauerstoff(T) und DSilizium(T)) für eine vorgegebene Schichtdicke (dBARR) und Schichtbreite (bBARR) des Schichtsystems aus Haftschicht und Sauerstoffdiffusionsbarriere, so dass während des RTP- Schritts die Silizidierung der Haftschicht schneller abläuft als ihre Oxidation.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
dass die Haftschicht (2, 3) von dem RTP-Schritt aus einer
unteren Schicht (2) aus TiSi2 und einer unmittelbar
darüberliegenden Schicht (3) aus Ti besteht.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
dass die Sauerstoffdiffusionsbarriere (4, 5) vor dem RTP-
Schritt aus einer unteren Schicht (4) aus Ir, die direkt
über der oberen Ti-Schicht (3) der Haftschicht liegt und
einer die untere Schicht (4) der
Sauerstoffdiffusionsbarriere unmittelbar bedeckenden oberen
Schicht (5) aus IrO2 besteht.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
dass der optimale Temperaturbereich für den RTP-Schritt aus
folgender Beziehung berechnet wird:
worin der linke Term eine Zeitdauer bis zur Durchsilizidie rung der Haftschicht und der rechte Term eine Zeitdauer bis zur Durchoxidierung der Haftschicht (2, 3),
dBARR die Schichtdicke des Schichtsystems aus Haftschicht und Sauerstoffdiffusionsbarriere,
bBARR die halbe Schichtbreite des Schichtsystems aus Haft schicht und Sauerstoffdiffusionsbarriere,
DSilizium den temperaturabhängigen Diffusionskoeffizienten von Silizium und
DSauerstoff den temperaturabhängigen Diffusionskoeffizienten von Sauerstoff im Material der Haftschicht (2, 3) angeben.
worin der linke Term eine Zeitdauer bis zur Durchsilizidie rung der Haftschicht und der rechte Term eine Zeitdauer bis zur Durchoxidierung der Haftschicht (2, 3),
dBARR die Schichtdicke des Schichtsystems aus Haftschicht und Sauerstoffdiffusionsbarriere,
bBARR die halbe Schichtbreite des Schichtsystems aus Haft schicht und Sauerstoffdiffusionsbarriere,
DSilizium den temperaturabhängigen Diffusionskoeffizienten von Silizium und
DSauerstoff den temperaturabhängigen Diffusionskoeffizienten von Sauerstoff im Material der Haftschicht (2, 3) angeben.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10114406A DE10114406A1 (de) | 2001-03-23 | 2001-03-23 | Verfahren zur Herstellung ferroelektrischer Speicherzellen |
| CNB028071182A CN1331215C (zh) | 2001-03-23 | 2002-03-22 | 铁电内存胞元之制造方法 |
| EP02727262A EP1371093A2 (de) | 2001-03-23 | 2002-03-22 | Verfahren zur herstellung ferroelektrischer speicherzellen |
| KR1020037012312A KR100579337B1 (ko) | 2001-03-23 | 2002-03-22 | 강유전성 메모리 셀 제조 방법 |
| PCT/DE2002/001054 WO2002078084A2 (de) | 2001-03-23 | 2002-03-22 | Verfahren zur herstellung ferroelektrischer speicherzellen |
| JP2002576015A JP2004526320A (ja) | 2001-03-23 | 2002-03-22 | 強誘電性記憶セルの製造方法 |
| US10/669,072 US6806097B2 (en) | 2001-03-23 | 2003-09-23 | Method for fabricating ferroelectric memory cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10114406A DE10114406A1 (de) | 2001-03-23 | 2001-03-23 | Verfahren zur Herstellung ferroelektrischer Speicherzellen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10114406A1 true DE10114406A1 (de) | 2002-10-02 |
Family
ID=7678800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10114406A Withdrawn DE10114406A1 (de) | 2001-03-23 | 2001-03-23 | Verfahren zur Herstellung ferroelektrischer Speicherzellen |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6806097B2 (de) |
| EP (1) | EP1371093A2 (de) |
| JP (1) | JP2004526320A (de) |
| KR (1) | KR100579337B1 (de) |
| CN (1) | CN1331215C (de) |
| DE (1) | DE10114406A1 (de) |
| WO (1) | WO2002078084A2 (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113421881B (zh) * | 2021-05-26 | 2022-08-19 | 复旦大学 | 通过金属扩散调节铁电存储器表面层有效厚度的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536672A (en) * | 1987-10-08 | 1996-07-16 | National Semiconductor Corporation | Fabrication of ferroelectric capacitor and memory cell |
| WO1998015012A1 (de) * | 1996-09-30 | 1998-04-09 | Siemens Aktiengesellschaft | Kondensator mit einer sauerstoff-barriereschicht und einer ersten elektrode aus einem nichtedelmetall |
| US5932907A (en) * | 1996-12-24 | 1999-08-03 | International Business Machines Corporation | Method, materials, and structures for noble metal electrode contacts to silicon |
| WO2000049660A1 (en) * | 1999-02-16 | 2000-08-24 | Symetrix Corporation | Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material |
| DE10014315A1 (de) * | 1999-03-26 | 2000-10-05 | Sharp Kk | Halbleiterspeicher und Verfahren zur Herstellung desselben |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
| WO1992019564A1 (en) * | 1991-05-01 | 1992-11-12 | The Regents Of The University Of California | Amorphous ferroelectric materials |
| JPH09102591A (ja) * | 1995-07-28 | 1997-04-15 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN1259227A (zh) * | 1997-06-09 | 2000-07-05 | 特尔科迪亚技术股份有限公司 | 晶体钙钛矿铁电单元的退火和呈现阻挡层特性改善的单元 |
| WO1999028972A1 (en) * | 1997-11-28 | 1999-06-10 | Motorola Inc. | Semiconductor device with ferroelectric capacitor dielectric and method for making |
| KR100279297B1 (ko) * | 1998-06-20 | 2001-02-01 | 윤종용 | 반도체 장치 및 그의 제조 방법 |
| EP1153424A1 (de) * | 1998-12-23 | 2001-11-14 | Infineon Technologies AG | Kondensatorelektrodenanordnung |
| JP4150154B2 (ja) * | 2000-08-21 | 2008-09-17 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
2001
- 2001-03-23 DE DE10114406A patent/DE10114406A1/de not_active Withdrawn
-
2002
- 2002-03-22 KR KR1020037012312A patent/KR100579337B1/ko not_active Expired - Fee Related
- 2002-03-22 JP JP2002576015A patent/JP2004526320A/ja active Pending
- 2002-03-22 WO PCT/DE2002/001054 patent/WO2002078084A2/de not_active Ceased
- 2002-03-22 EP EP02727262A patent/EP1371093A2/de not_active Withdrawn
- 2002-03-22 CN CNB028071182A patent/CN1331215C/zh not_active Expired - Fee Related
-
2003
- 2003-09-23 US US10/669,072 patent/US6806097B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536672A (en) * | 1987-10-08 | 1996-07-16 | National Semiconductor Corporation | Fabrication of ferroelectric capacitor and memory cell |
| WO1998015012A1 (de) * | 1996-09-30 | 1998-04-09 | Siemens Aktiengesellschaft | Kondensator mit einer sauerstoff-barriereschicht und einer ersten elektrode aus einem nichtedelmetall |
| US5932907A (en) * | 1996-12-24 | 1999-08-03 | International Business Machines Corporation | Method, materials, and structures for noble metal electrode contacts to silicon |
| WO2000049660A1 (en) * | 1999-02-16 | 2000-08-24 | Symetrix Corporation | Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material |
| DE10014315A1 (de) * | 1999-03-26 | 2000-10-05 | Sharp Kk | Halbleiterspeicher und Verfahren zur Herstellung desselben |
Also Published As
| Publication number | Publication date |
|---|---|
| US6806097B2 (en) | 2004-10-19 |
| CN1331215C (zh) | 2007-08-08 |
| CN1518766A (zh) | 2004-08-04 |
| WO2002078084A3 (de) | 2003-03-13 |
| KR100579337B1 (ko) | 2006-05-12 |
| JP2004526320A (ja) | 2004-08-26 |
| EP1371093A2 (de) | 2003-12-17 |
| US20040157345A1 (en) | 2004-08-12 |
| WO2002078084A2 (de) | 2002-10-03 |
| KR20030085034A (ko) | 2003-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19630310C2 (de) | Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung | |
| DE10104082C2 (de) | Halbleiterspeichervorrichtung mit einer auf einer Oberfläche von Dotierstoffdiffusionszonen gebildeten Silizidschicht und deren Herstellungsverfahren | |
| DE4207916C2 (de) | Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung | |
| DE19829300B4 (de) | Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung | |
| DE3311635C2 (de) | ||
| DE69617849T2 (de) | Halbleiter-Kondensator und Verfahren zu seiner Herstellung | |
| DE3132905C2 (de) | ||
| DE10014315B4 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
| DE4022398C2 (de) | ||
| DE4114344A1 (de) | Herstellungsverfahren und aufbau einer nicht-fluechtigen halbleiterspeichereinrichtung mit einer speicherzellenanordnung und einem peripheren schaltkreis | |
| DE3103143A1 (de) | Halbleiterspeicher | |
| DE10131627A1 (de) | Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung | |
| DE19636054A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE19854418C2 (de) | Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung | |
| DE69630556T2 (de) | Halbleiteranordnung und Verdrahtungsverfahren | |
| EP1202333B1 (de) | Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung | |
| EP0867926A1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
| DE69226212T2 (de) | Herstellungsverfahren einer integrierten Schaltung mit einer Ladungsverschiebeanordnung | |
| EP1113488A2 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht | |
| DE10114406A1 (de) | Verfahren zur Herstellung ferroelektrischer Speicherzellen | |
| DE3852903T2 (de) | Hohe Durchbruchspannung aufweisende isolierende Schicht, die zwischen Polysilizium-Schichten liegt. | |
| DE60036520T2 (de) | Herstellungsverfahren für ein einen feldeffekttransistor beinhaltendes halbleiterbauteil | |
| DE69836124T2 (de) | Verfahren zur Herstellung von einem Halbleiterelement mit einem MOS-Transistor mit einer LDD-Struktur | |
| DE69731802T2 (de) | Halbleiter-Speicherbauteil | |
| DE3614793C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |