[go: up one dir, main page]

CN1331215C - 铁电内存胞元之制造方法 - Google Patents

铁电内存胞元之制造方法 Download PDF

Info

Publication number
CN1331215C
CN1331215C CNB028071182A CN02807118A CN1331215C CN 1331215 C CN1331215 C CN 1331215C CN B028071182 A CNB028071182 A CN B028071182A CN 02807118 A CN02807118 A CN 02807118A CN 1331215 C CN1331215 C CN 1331215C
Authority
CN
China
Prior art keywords
layer
oxygen
titanium
binder couse
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028071182A
Other languages
English (en)
Other versions
CN1518766A (zh
Inventor
I·卡斯科
M·克罗恩科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1518766A publication Critical patent/CN1518766A/zh
Application granted granted Critical
Publication of CN1331215C publication Critical patent/CN1331215C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10W20/047—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H10W20/046—
    • H10W20/065—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种铁电内存胞元之制造方法，其首先决定连结层之氧化速率，以及，利用连结层之氧化速率，将连结层材料(举例来说，钛金属)之氧扩散系数决定为温度之函数。接着，决定钛硅铱(TiSiIr)层由钛层形成之速率，以及，利用钛硅铱(TiSiIr)之形成速率，将硅扩散系数决定为温度之函数。接着，根据预定的连结层和氧扩散屏障的系统的层厚度以及连结层和氧扩散屏障的层系统的层厚度、温度相关之扩散系数及氧化速率，计算快速形成钛硅铱(TiSiIr)层所需要之最佳温度，即在该温度下形成钛硅铱(TiSiIr)层较同时形成钛硅氧(TiSiO)区域更快，藉以维持层系统之导电状态。

Description

铁电内存胞元之制造方法
技术领域
本发明涉及一种根据堆栈原理以制造铁电内存胞元的方法，其中，连结层形成于储存电容器的下电容器电极、及储存电容器下方的导电多晶硅插塞间，用以将下电容器电极电性连接至选择晶体管的晶体管电极，其中，选择晶体管形成在半导体晶圆内部或表面，并且，氧扩散层形成于连结层上方，并且，在铁电物质沉积后，在氧气环境中执行快速热处理(RTP)。
背景技术
在根据堆栈原理制造的铁电内存胞元的例子中，晶体管通常会制造于半导体晶圆的内部或表面。随后，中间氧化层沉积于整个半导体晶圆上方。铁电电容器模块制造于中间氧化层表面。铁电电容器模块利用插塞连接至晶体管，其在堆栈胞元原理的例子中，正好位于电容器模块的下方。
为了调整铁电电容器模块的铁电层，根据堆栈胞元原理制造的铁电内存胞元必须在大于800℃的氧气环境中，执行铁电物质的退火步骤。在铁电物质的退火步骤期间，插塞(通常是多晶硅或钨)必须避免氧化现象，否则，下电容器电极及晶体管间的电性连接将会不可逆地中断。另外，电极、铁电物质、及插塞间的反应亦应避免，借以不至于对芯片功能造成负面影响。
目前，市面供应的所有铁电层产品均是根据偏移胞元原理制造，并且，仅仅具有数千位至兆位的集成密度。
为了避免根据堆栈胞元原理制造的铁电内存的插塞氧化现象，铁电内存胞元的层系统会具有氧扩散屏障及其下方的连结层。然而，在铁电物质的退火步骤期间，氧扩散屏障，及特别是其下方的连结层，及多晶硅或钨插塞或其侧面的氧化现象却难以避免。
发明人针对典型铁电内存的实验显示，在铁电物质的退火步骤期间，包含钛金属的连结层将可以提供具备竞争力的制程。
图1表示根据堆栈胞元原理制造的铁电内存胞元的部分剖面图。图1表示插塞1(其穿过中间氧化层(TEOS)7，且举例来说，利用多晶硅制造)，连结层的下部2(其正好位于插塞1上方，且举例来说，利用二硅化钛制造)，连结层的上部3(其位于连结层的下部上方，且举例来说，利用钛金属制造)，氧扩散屏障的下部4(其举例来说，利用铱金属制造)，及氧扩散屏障的上部5(其举例来说，利用二氧化钛制造)。另外，氧扩散屏障的二氧化钛上部5是下电容器电极6(其举例来说，利用铂金属制造)。在铁电物质的退火步骤期间，侧面发生的氧化现象利用图1的黑色粗体箭头表示，并且，连结层2、3同时形成的钛硅铱(TiSiIr)利用图1的空心箭头表示。利用II表示的圆圈环绕下列说明所关连的区域(excerpt)，其细节将配合图2A及图2B进行详细说明。图2A及图2B所表示的制程及成像由发明人制作的穿透式电子显微镜(TEM)影像得到。同样地，图2利用粗体箭头表示表示连结层2、3侧面发生的氧化现象。在这个例子中，绝缘的钛硅氧(TiSiO)区域10由侧面形成。空白箭头表示硅化反应(也就是说，钛硅铱(TiSiIr)的形成)，其由上面及下面发生。在图2A中，导电钛硅铱(TiSi-Ir)层，相较于由侧面形成的绝缘钛硅氧(TiSiO)层10，会更快发生。
相对地，在图2B中，由侧面形成的绝缘钛硅氧(TiSiO)区域10形成于插塞1的整个宽度上方、且插塞1将不再电性连接至铁电电容器的下电极6。
由此可知，即使钛金属的连结层表面覆盖着铱/氧化铱(Ir/IrOx)层，但是，沿着氧化铱/中间氧化层(IrOx/TEOS)界面仍然会具有氧扩散路径，借以完成连结层2的部分氧化现象。
在发明人执行的实验期间，钛硅氧(TiSiO)层由侧面形成的速率、及钛硅铱(TiSi-Ir)层由上面及下面同时形成的速率取决于发生反应的温度。
在氧气环境中，经由快速热处理(RTP)步骤的辅助，由连结层上面及下面形成的钛硅铱(TiSi-Ir)层的速率，相较于由侧面形成的钛硅氧(TiSiO)层的速率，便可以加快。
M.Heintze，A.Catana，P.E.Schmid，F.Lévy，P.Stadelmann及P.Weiss：“Oxygen impurity effects on the formation of thin titaniumsilicide films by rapid thermal annealing”，J.Phys.D：Appl.Phys.，Bd.23，1990，pages 1076-1081，XP001124373于处理温度范围480℃至800℃地快速热处理(RTP)步骤期间，钛金属及硅材料间扩散地氧掺质行为。举例来说，在这篇论文中，图1表示，在持续20秒地500℃快速热处理(RTP)步骤地例子中，烧结钛金属/硅材料地浓度曲线。另外，在论文中，图2表示，在持续60秒之550℃、600℃、及800℃快速热处理(RTP)步骤地例子中，硅化钛实例地浓度曲线。基于测试结果，编者得到下列结论，亦即：氧气可以避免钛金属在温度650℃以下地完全硅化反应。相对地，在温度650℃以上，钛金属则会被钛金属/硅材料完全消耗，并且，得到硅化物亦可以大致免于氧气污染(如图2C所示)。有鉴于此，在这篇论文中，基于测试结果得到之发现将可以与发明人描述之发现一致，如图1、图2A、及图2B的详细说明所述，其中，钛硅氧(TiSiO)层的形成速率、及钛硅铱(TiSi-Ir)层的同时形成速率取决于发生反应的温度，并且，经由高温快速热处理(RTP)步骤的辅助，钛硅铱(TiSi-Ir)层的形成速率，相较于氧化物(请参见申请案的发明说明，第3页的最后部分及第4页的最前部分)的形成速率，便可以加快。然而，在这篇论文中，编者均未指出任何具体实施方式，借以计算最佳温度范围，并且，除了钛金属/硅材料(Ti/Si)实例的40nm厚度细节外，编者亦未提供任何描述，借以佐证硅化反应是细件尺寸的函数。
另外，Wee A T S，Huan A C H，Thian W H，Tan K L，Hogan R在“Investigation of Titanium Silicide formation using secondary Ionmass spectrometry”，Mat.Res.Soc.Symp.Proc.，Vol.342，1994亦曾得到实质相同的结果。在这篇论文中，称为快速热退火(RTA)的快速热处理在大约650℃温度的氮气环境中持续20秒。有鉴于此，这篇论文的快速热处理将会不同于本发明的快速热处理(RTP)步骤，因为，本发明的快速热处理(RTP)步骤发生于氧气环境。在这篇论文中，图1B表示：钛金属的硅化反应，在温度620℃(持续100分钟)的退火步骤期间，是支配钛金属的氧化现象。另外，在这篇论文中，图2所示的曲线是处理氮气环境中，利用先前所述的快速热退火(RTA)步骤得到的结果，且特别是，根据编者的信息，图2A证明，氮气环境的快速热退火(RTA)步骤可以使钛金属的硅化反应能够不受到氧扩散之影响。然而，这篇论文亦未描述任何算法，借以计算氧化环境中，快速热处理(RTP)步骤的最佳温度范围。
WO 0039842A公开根据堆栈原则制造的铁电内存胞元，如背景技术的详细说明所述。在文件WO 0039842A中，第15页的第三段文字表示氧气环境的高温退火步骤(举例来说，铁电物质的退火步骤)，借以结晶非传导的金属氧化物层(亦即：铁电物质)，其中，铁电物质的退火步骤，在锶铋钽(SBT)铁电物质的例子中，在温度800℃的氧气环境中持续一个小时。
然而，文件WO 0039842A却未提到，在铁电物质的退火步骤前，在氧气环境中执行快速热处理(RTP)步骤。
同样地，US5932907A亦发现到贵金属层在铁电物质的退火步骤期间的氧化现象，相较于贵金属层的硅化反应，并且，建议在未反应的贵金属层及贵金属硅化物层之间形成一氧扩散屏障。然而，这篇论文并未提到，在铁电物质的退火步骤前，在氧气环境中执行快速热处理(RTP)步骤。
发明内容
有鉴于此，本发明的主要目的便是提供一种铁电内存胞元的制造方法，其中，铁电内存胞元根据堆栈原理制造，借以使预定厚度的钛金属连结层能够找到理想的快速热处理(RTP)温度，进而维持层系统的导电状态。为达成上述及其它目的，本发明的一种根据堆栈原理制造铁电内存胞元的方法，其中，在一铁电储存电容器的下电容器电极与由多晶硅形成的导电插塞之间形成一钛层，所述钛层是位于所述下电容器电极的下方，且用于电性连接所述电容器电极与一选择晶体管的晶体管电极，所述选择晶体管是形成于半导体晶圆内或半导体晶圆上，其中所述钛层作为连结层，在快速热处理步骤中经由所述钛层的硅化反应而于所述钛层接近所述导电插塞处形成二硅化钛连结层，在所述钛层形成的连结层上方提供一铱层作为氧扩散屏障，其中经由快速热处理步骤中暴露于氧气气氛的铱层的氧化反应而形成二氧化铱层作为氧扩散屏障，所述快速热处理步骤是在铁电形成之后以及铁退火之前于氧气气氛中进行，所述方法的特征在于：
(A)将所述钛层的的氧气比例与在钛中的氧扩散系数(Doxygen)决定为温度(T)的函数；
(B)将所述钛层的硅扩散系数(Dsilicon)决定为温度(T)的函数；以及
(C)根据下列关系，利用已决定的两扩散系数(Doxygen及Dsilicon)来计算所述快速热处理步骤的最佳温度范围，其中，两扩散系数(Doxygen及Dsilicon)由层系统的层厚度与层宽度决定，所述层系统包括由钛与二硅化钛所形成的两连结层，以及包括由铱与二氧化铱所形成的两氧扩散屏障
〔(dBARR)2/Dsilicon〕＜〔(bBARR)2/Doxygen〕
其中，左手边项目表示钛连结层的完整硅化反应所需要的时间长度，并且，右手边项目表示钛连结层的完整氧化反应所需要的时间长度，且其中，
dBARR表示包括所述连结层及所述氧扩散屏障的所述层系统的层厚度，
bBARR表示包括所述连结层及所述氧扩散屏障的所述层系统的层宽度的一半，
由此，在所述快速热处理步骤期间，所述连接层的硅化反应快于所述连结层的氧化反应。
在本发明中，首先，决定连结层的氧化速率，以及，利用连结层的氧化速率，将连结层材料(举例来说，钛金属)的氧扩散系数决定为温度的函数。接着，决定钛硅铱(TiSiIr)层由钛层形成的速率，以及，利用钛硅铱(TiSiIr)的形成速率，将扩散系数决定为温度的函数。接着，预定的钛金属层厚度便可以利用温度相关的扩散系数及氧化速率，计算快速形成钛硅铱(TiSiIr)层所需要的最佳温度，亦即：较同时形成的绝缘钛硅氧(TiSiO)区域更快，借以维持层系统的导电状态。
本发明提供下列方程式，借以计算快速热处理(RTP)步骤的最佳温度范围或最佳温度：
〔(dBARR)2/Dsilicon〕＜〔(bBARR)2/Doxygen〕    (1)
在不等式(1)中，左手边项目表示连结层的完整硅化反应所需要的时间长度，并且，右手边项目表示连结层的完整氧化现象所需要的时间长度，且其中，
dBARR表示包括连结层及氧扩散屏障的层系统的层厚度，
bBARR表示包括连结层及氧扩散屏障的层系统的层宽度的一半，
Dsilicon表示连结层材料中，温度相关的硅扩散系数，且
Doxygen表示连结层材料中，温度相关的氧扩散系数。
附图说明
根据本发明制造方法的较佳实施例将会配合所附图式，详细说明如下，其中：
图1表示根据堆栈胞元原理制造的铁电内存的部分剖面图，借以说明快速热处理(RTP)步骤期间的有利制程(如先前所述)；
第2A及2B图表示图1的区域I I，借以分别表示具有作用电性连接的制程(A)、及具有中断导电连接(由于连结层的氧化现象)的制程(B)；以及
图3表示铁电内存胞元的剖面图，借以说明本发明的方法，其中，铁电内存胞元根据堆栈胞元原理制造，类似于图1所示的方法。
具体实施方式
图1、图2A及图2B已经详细说明如上，图3(类似图1)表示根据堆栈胞元原理制造的铁电内存胞元的部分剖面图，以及，表示根据本发明方法的重要变量。这些变量包括：dBARR，其表示包括连结层2、3及氧扩散屏障4、5的层系统的层厚度；bBARR，其表示包括连结层2、3及氧扩散屏障4、5的层系统的一半层宽度；Doxygen(粗箭头)，其表示连结层2、3材料的氧扩散系数(温度相关)；Dsilicon(下方的粗箭头)，其表示连结层2、3材料的硅扩散系数(温度相关)，其决定连结层2、3的硅化反应。
〔(dBARR)2/Dsilicon〕＜〔(bBARR)2/Doxygen〕    (1)
在不等式(1)中，左手边项目表示连结层的完整硅化反应所需要的时间长度，并且，右手边项目表示连结层的完整氧化现象所需要的时间长度。
如先前所述，Dsilicon表示连结层材料中，温度相关的硅扩散系数，并且，Doxygen表示沿着定义边界表面，温度相关的氧扩散系数。各个项目的商数d/D或b/D可以得到时间。上述不等式表示基于特定矩阵的特定型态(亦即：特定温度)决定的扩散系数、及图3所示的尺寸(亦即：层厚度dBARR及一半层宽度bBARR)，制造作用氧扩散屏障所需要满足的条件。在特定温度下(其中，D决定为温度的函数，且，尺寸决定为d及b)，硅化反应所需要的时间长度(左手边项目)必须要小于氧化现象所需要的时间长度(右手边项目)。
在本发明较佳实施例的制造方法的例子中，首先(在定义上电极的图案以后)，快速热处理(RTP)步骤在800℃的氧气环境中持续15秒，随后，铁电物质的退火步骤在大约675℃的氧气环境中持续15分钟。铁电内存胞元，其利用本发明方法制造，的穿透式电子显微镜(TEM)影像显示：由侧面形成的钛硅氧(TiSiO)区域非常微小，并且，无法经由连结层及氧扩散屏障以中断多晶硅插塞及下电容器电极间的导电连接。
〔图式符号〕
1→多晶硅插塞
2→二硅化钛连结层
3→钛连结层
4→铱金属的氧扩散屏障
5→二氧化铱的氧扩散屏障
6→铁电电容器的下电极
7→中间氧化层
10→钛硅氧区域
dBARR→层系统2-5的层厚度
bBARR→层系统2-5的层宽度的一半
Dsilicon→连结层2、3材料的硅扩散系数
Doxygen→连结层2、3材料的氧扩散系数

Claims (1)

1.一种根据堆栈原理制造铁电内存胞元的方法，其中，在一铁电储存电容器的下电容器电极(6)的下方和由多晶硅形成的导电插塞(1)的上方形成一连结层(2，3)，所述连结层具有由二硅化钛所形成的下部分(2)和由钛形成的上部分(3)，所述连结层位于所述下电容器电极(6)的下方，且用于电性连接所述电容器电极(6)和一选择晶体管的晶体管电极，所述选择晶体管是形成于半导体晶圆内或半导体晶圆上，其中所述连结层的下部分(2)是在快速热处理步骤中经由所述连结层的上部分(3)中钛的硅化反应而形成于接近所述导电插塞(1)处，在所述连结层上方提供一氧扩散屏障(4，5)，所述氧扩散屏障(4，5)具有由铱所形成的下部分(4)和由二氧化铱所形成的上部分(5)，其中由铱所形成的下部分(4)和所述连结层的上部分(3)相邻，且所述由二氧化铱所形成的上部分(5)是经由快速热处理步骤中暴露于氧气气氛的铱的氧化反应而形成，所述快速热处理步骤是在铁电性形成之后以及进行退火以调整铁电性之前于氧气气氛中进行，所述方法的特征在于：
(A)将所述连结层(2，3)中钛的氧化比例与在连结层(2，3)的钛中的氧扩散系数(Doxygen)决定为温度(T)的函数；
(B)将所述钛层的硅扩散系数(Dsilicon)决定为温度(T)的函数；以及
(C)根据下列关系，利用已决定的两扩散系数(Doxygen及Dsilicon)来计算所述快速热处理步骤的最佳温度范围，其中，两扩散系数(Doxygen及Dsilicon)由层系统的层厚度与层宽度决定，所述层系统包括所述连结层(2，3)的下部分(2)和上部分(3)，以及包括所述氧扩散屏障(4，5)的下部分(4)和上部分(5)：
〔(dBARR)2/Dsilicon〕＜〔(bBARR)2/Doxygen〕
其中，左手边项目表示所述连结层(2，3)的完整硅化反应所需要的时间长度，并且，右手边项目表示所述连结层(2，3)完整氧化反应所需要的时间长度，且其中，
dBARR表示包括所述连结层(2、3)的下部分(2)和上部分(3)及所述氧扩散屏障(4，5)的下部分(4)和上部分(5)的所述层系统的层厚度，
bBARR表示包括所述层系统的层宽度的一半，
由此，在所述快速热处理步骤期间，所述连接层的硅化反应快于所述连结层的氧化反应。
CNB028071182A 2001-03-23 2002-03-22 铁电内存胞元之制造方法 Expired - Fee Related CN1331215C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10114406A DE10114406A1 (de) 2001-03-23 2001-03-23 Verfahren zur Herstellung ferroelektrischer Speicherzellen
DE10114406.7 2001-03-23

Publications (2)

Publication Number Publication Date
CN1518766A CN1518766A (zh) 2004-08-04
CN1331215C true CN1331215C (zh) 2007-08-08

Family

ID=7678800

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028071182A Expired - Fee Related CN1331215C (zh) 2001-03-23 2002-03-22 铁电内存胞元之制造方法

Country Status (7)

Country Link
US (1) US6806097B2 (zh)
EP (1) EP1371093A2 (zh)
JP (1) JP2004526320A (zh)
KR (1) KR100579337B1 (zh)
CN (1) CN1331215C (zh)
DE (1) DE10114406A1 (zh)
WO (1) WO2002078084A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421881B (zh) * 2021-05-26 2022-08-19 复旦大学 通过金属扩散调节铁电存储器表面层有效厚度的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852307A (en) * 1995-07-28 1998-12-22 Kabushiki Kaisha Toshiba Semiconductor device with capacitor
CN1239828A (zh) * 1998-06-20 1999-12-29 三星电子株式会社 制造铁电存储器件的方法
CN1259227A (zh) * 1997-06-09 2000-07-05 特尔科迪亚技术股份有限公司 晶体钙钛矿铁电单元的退火和呈现阻挡层特性改善的单元
WO2000039842A1 (de) * 1998-12-23 2000-07-06 Infineon Technologies Ag Kondensatorelektrodenanordnung
WO2000049660A1 (en) * 1999-02-16 2000-08-24 Symetrix Corporation Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material
DE10014315A1 (de) * 1999-03-26 2000-10-05 Sharp Kk Halbleiterspeicher und Verfahren zur Herstellung desselben

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
WO1992019564A1 (en) * 1991-05-01 1992-11-12 The Regents Of The University Of California Amorphous ferroelectric materials
DE19640243A1 (de) * 1996-09-30 1998-04-09 Siemens Ag Kondensator mit einer Sauerstoff-Barriereschicht und einer ersten Elektrode aus einem Nichtedelmetall
US5932907A (en) * 1996-12-24 1999-08-03 International Business Machines Corporation Method, materials, and structures for noble metal electrode contacts to silicon
WO1999028972A1 (en) * 1997-11-28 1999-06-10 Motorola Inc. Semiconductor device with ferroelectric capacitor dielectric and method for making
JP4150154B2 (ja) * 2000-08-21 2008-09-17 株式会社ルネサステクノロジ 半導体集積回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852307A (en) * 1995-07-28 1998-12-22 Kabushiki Kaisha Toshiba Semiconductor device with capacitor
CN1259227A (zh) * 1997-06-09 2000-07-05 特尔科迪亚技术股份有限公司 晶体钙钛矿铁电单元的退火和呈现阻挡层特性改善的单元
CN1239828A (zh) * 1998-06-20 1999-12-29 三星电子株式会社 制造铁电存储器件的方法
WO2000039842A1 (de) * 1998-12-23 2000-07-06 Infineon Technologies Ag Kondensatorelektrodenanordnung
WO2000049660A1 (en) * 1999-02-16 2000-08-24 Symetrix Corporation Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material
DE10014315A1 (de) * 1999-03-26 2000-10-05 Sharp Kk Halbleiterspeicher und Verfahren zur Herstellung desselben

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Investigation of titanium silicide formation usingsecondaryionmass spectrometry Wee A T S,Huan A C H,Thian W H,Tan K L,Hogan R,Mat. Res. Soc. Symp. Proc.,Vol.342 1994 *

Also Published As

Publication number Publication date
WO2002078084A2 (de) 2002-10-03
KR20030085034A (ko) 2003-11-01
WO2002078084A3 (de) 2003-03-13
US20040157345A1 (en) 2004-08-12
JP2004526320A (ja) 2004-08-26
EP1371093A2 (de) 2003-12-17
US6806097B2 (en) 2004-10-19
CN1518766A (zh) 2004-08-04
KR100579337B1 (ko) 2006-05-12
DE10114406A1 (de) 2002-10-02

Similar Documents

Publication Publication Date Title
US5468684A (en) Integrated circuit with layered superlattice material and method of fabricating same
KR940003608B1 (ko) 반도체 기억장치와 그 제조방법
JP3989195B2 (ja) ２段階熱処理による半導体メモリ素子のキャパシタ製造方法
EP0506980A1 (en) Structure of semiconductor device and manufacturing method thereof
KR20190008049A (ko) 강유전성 메모리 소자의 제조 방법
WO1994010704A1 (en) Integrated circuit with layered superlattice material and method of fabricating same
US7022623B2 (en) Method of fabricating a semiconductor device with a dielectric film using a wet oxidation with steam process
KR100590536B1 (ko) 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법
JP4303389B2 (ja) 強誘電体メモリ装置の製造方法
KR100519240B1 (ko) 백금류금속으로이루어진커패시터전극의제조방법
US6403441B1 (en) Method for fabricating storage capacitor using high dielectric constant material
CN1331215C (zh) 铁电内存胞元之制造方法
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
JP3623427B2 (ja) 強誘電体容量を有する半導体装置の製造方法
TW469498B (en) Manufacturing method for semiconductor device
JP2000503725A (ja) 誘電率εの高い誘電体層または強誘電体層の製造方法
JP2000156473A (ja) 半導体装置およびその製造方法、キャパシタの製造方法
JP2002305258A (ja) 不揮発性半導体記憶装置及びその製造方法
JP3914171B2 (ja) 半導体装置及びその製造方法
KR100561839B1 (ko) 강유전체 커패시터 및 그 제조방법
US6770574B2 (en) Method of forming a dielectric layer
KR100771807B1 (ko) 플래쉬 메모리 소자 및 그의 제조방법
JP2000208645A (ja) シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法
KR0144167B1 (ko) 확산 배리어의 기능을 갖는 반도체 소자의 전극형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20110322

C49 Reinstatement of patent right or utility model
RR01 Reinstatement of patent right

Former decision: cessation of patent right due to non-payment of the annual fee

Former decision publication date: 20120530

ASS Succession or assignment of patent right

Owner name: QIMONDA AG

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG

Effective date: 20121203

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20121203

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151223

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20160322