[go: up one dir, main page]

DE10051600A1 - Halbleitervorrichtung und Verfahren zu dessen Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu dessen Herstellung

Info

Publication number
DE10051600A1
DE10051600A1 DE10051600A DE10051600A DE10051600A1 DE 10051600 A1 DE10051600 A1 DE 10051600A1 DE 10051600 A DE10051600 A DE 10051600A DE 10051600 A DE10051600 A DE 10051600A DE 10051600 A1 DE10051600 A1 DE 10051600A1
Authority
DE
Germany
Prior art keywords
film
trench
semiconductor
insulation
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10051600A
Other languages
English (en)
Other versions
DE10051600C2 (de
Inventor
Tatsuya Kunikiyo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10051600A1 publication Critical patent/DE10051600A1/de
Application granted granted Critical
Publication of DE10051600C2 publication Critical patent/DE10051600C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W10/00
    • H10W10/01
    • H10W10/0145
    • H10W10/17

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Vor der Bildung eines Grabens in einem Siliziumsubstrat durch einen gemusterten Siliziumnitridfilm, der als Maske dient, erfolgt ein Ätzen, bis die Hauptoberfläche des Siliziumsubstrats freigelegt ist. Anschließend erfolgt eine Oxinitridation der freigelegten Seitenwände eines Siliziumdioxidfilms und eines Polysiliziumsfilms und der freigelegten Oberfläche des Siliziumsubstrats, zur Bildung eines Siliziumoxinitridfilms. Dann erfolgt die Bildung des Grabens, und ein Siliziumdioxidfilm wird an seiner Innenwand gebildet, wobei der Graben anschließend mit einer Isolation gefüllt wird. Bei dem Verfahren zur Bildung des Siliziumdioxidfilms auf der Innenwand wird ein Vogelschnabel auf den Innenwänden des Siliziumdioxidfilms und des Polysiliziumfilms gebildet. Der Siliziumoxinitridfilm unterdrückt übermäßiges Wachstum des Vogelschnabels und verhindert, dass der Vogelschnabel als heruntergedrückter Teil ausgebildet wird. Somit erfolgt eine Unterdrückung der Reduktion des Bereichs einer aktiven Region, die durch den Schnabel verursacht wird, ohne einen heruntergedrückten Teil, der auf dem oberen Ende einer STI-Struktur gebildet ist.

Description

Die Erfindung betrifft eine Halbleitervorrichtung mit einer Ele­ mentisolationsstruktur in der Hauptoberfläche eines Halbleiter­ substrats, und ein Verfahren zur dessen Herstellung. Insbesonde­ re betrifft die Erfindung eine Halbleitervorrichtung, dessen Elementisolationsstruktur als eine STI-Struktur ausgebildet ist, die an ihrem oberen Ende einen Vogelschnabel aufweist, sowie ein Verfahren zur dessen Herstellung.
In einer Halbleitervorrichtung, die als integrierte Schaltung strukturiert ist, ist eine Anzahl von Halbleiterelementen in ak­ tiven Regionen eines Halbleitersubstrats gebildet. Eine Elemen­ tisolationsstruktur bewirkt eine elektrische Isolation dieser Halbleiterelemente voneinander, um unnötige Störungen unterein­ ander zu vermeiden. Gleichzeitig verbindet ein elektrischer Lei­ ter (Draht), der auf der Elementisolationsstruktur ausgebildet ist, selektiv diese Halbleiterelemente miteinander, um vorge­ schriebene Funktionen, für die die integrierte Schaltung de­ signed ist, zu implementieren.
Wenn die Elementisolation unvollständig ist, fließt zwischen den Halbleiterelementen ein Verluststrom. Wenn dann ein anderes Halbleiterelement diesen Verluststrom als ein Signal erkennt, ergibt sich daraus eine Fehlfunktion der integrierten Schaltung. Folglich muß die Elementisolation vollständig erfolgen, um den Normalbetrieb der integrierten Schaltung aufrechtzuerhalten. So­ mit kommt der Technik der Elementisolation große Bedeutung zu.
Bei einer Halbleitervorrichtung der Generation, bei der die mi­ nimale Strichbreite auf einem Siliziumsubstrat nicht mehr als 0,2 µm beträgt, wechselt ihre Elementisolationsstruktur von ei­ ner herkömmlichen LOCOS (Local Oxidation of Silicon)-Struktur zu einer STI (Shallow Trench Isolation)-Struktur. Die herkömmliche durch ein LOCOS-Verfahren gebildete Elementisolationsstruktur hat folgende Nachteile: (1) einen großen Vogelschnabel, der die aktiven Regionen erheblich stört und einengt; (2) eine Kanal­ stopverunreinigungsschicht, die in einer Substratregion gebildet ist, die unter der LOCOS-Struktur liegt, wird bei einem späteren Hitzebehandlungsschritt erneut verteilt; (3) die Dicke eines LOCOS-Oxidfilms ändert sich zwischen einem kleinen Wert (Breite der Elementisolationsstruktur oder der aktiven Regionen) und ei­ nem großen Wert, und (4) ein Lithographieprozess wird schwierig, aufgrund der großen Stufen zwischen den aktiven Regionen und der Elementisolationsstruktur.
Die Elementisolation mit der STI-Struktur wird als Verfahren vorgeschlagen, um diese Probleme zu lösen. Im folgenden werden die Schritte zur Durchführung dieses Verfahrens kurz beschrie­ ben. Zuerst wird ein Graben mit einer Tiefe von etwa 0,1 bis 0,5 µm auf der Hauptoberfläche eines Siliziumsubstrats mittels ani­ sotropen Ätzens gebildet, und anschließend mit einem Isolator aufgefüllt. Dieser Isolator wird mittels CMP (Chemical Mechani­ cal Polishing) oder dergleichen platt gemacht, wodurch eine STI- Elementisolationsstruktur vervollständigt wird. Da ein derarti­ ges Plattmachen erfolgt, ist die Stufe zwischen der Hauptober­ fläche des Halbleitersubstrats und der Oberfläche der Elementi­ solationsstruktur kleiner verglichen mit einer Elementisolati­ onsstruktur, die mittels LOCOS-Verfahren gebildet wird.
Die STI-Elementisolationsstruktur wird in einem Anfangsstadium neben einer Reihe von Schritten zur Bildung einer integrierten Schaltung gebildet. Mit anderen Worten wird die STI- Elementisolationsstruktur vor den Source- und Drainbereichen ei­ nes MOS (Metal Oxide Semiconductor)-Transistors mittels Ionenim­ plantation in der Umgebung der Oberflächen der aktiven Regionen gebildet, die die Elementisolationsstruktur halten. Die STI- Elementisolationsstruktur unterdrückt den Nachteil, daß ein Ka­ nal eines parasitären MOSFET (MOS Field-Effect Transistor) in einem Feldbereich (Region der Elementisolationsstruktur: Elemen­ tisolationsregion) zwischen den aktiven Regionen gebildet wird. Folglich wird eine integrierte Schaltung implementiert, die ei­ nen kleinen Verluststrom zwischen aktiven Bereichen aufweist, mit einer Elementisolationsstruktur, und zwar unabhängig von der Anwesenheit/Abwesenheit von Operationen eines MOSFET.
Die STI-Struktur ist eine Elementisolationsstruktur, die im we­ sentlichen frei von einem Vogelschnabel ist, also keinen Vogel- Vogelschnabel enthält. Da also die STI-Struktur frei von einem Vogelschnabel ist, konzentrieren sich Spannungen, die von der Form eines Grabens resultieren, der die STI-Struktur bildet, an einem Eckteil (der Teil zwischen dem Boden und der Seitenwand) am Boden des Grabens oder am oberen Ende (also am Öffnungsende) des Grabens, wodurch in einem Siliziumsubstrat ein Defekt gebil­ det wird. Wenn ein Defekt um den Graben herum gebildet wird, er­ höht sich der Verluststrom, wenn der MOSFET ausgeschaltet wird, wodurch der Leistungsverbrauch der Halbleitervorrichtung erheb­ lich erhöht wird.
Eine herkömmliche Technik besteht darin, die Innenwand des Gra­ bens zu oxidieren, wodurch die Form des Eckbereichs am Boden des Grabens abgerundet wird, während gleichzeitig am oberen Ende des Grabens ein kleiner Vogelschnabel gebildet wird, wodurch die Form des Grabens abgerundet wird, so dass sich Spannungen abbau­ en können. Diese Technik hat jedoch zur Folge, dass ein kleiner Vogelschnabel von der Elementisolationsstruktur in Richtung der aktiven Regionen gebildet wird, trotz der STI-Struktur.
Im folgenden wird eine Reihe von Schritten zur Bildung einer STI-Struktur mit einem Schritt zur Bildung eines Vogelschnabels im einzelnen beschrieben. Die Fig. 48 bis 58 zeigen ein her­ kömmliches Verfahren zur Bildung einer STI-Struktur. Zur Bildung der STI-Struktur werden ein Siliziumdioxidfilm 102, ein Polysi­ liziumfilm 103 und ein Siliziumnitridfilm 104 in dieser Reihen­ folge auf einem Siliziumsubstrat 101 gebildet, wie in Fig. 48 gezeigt. Der Siliziumdioxidfilm 102 wird auch als Unterschicht- Oxidfilm bezeichnet.
Wie in Fig. 49 gezeigt, wird ein Resist auf dem Siliziumnitrid­ film 104 aufgebracht und anschließend durch einen Übergangs­ schritt gemustert, um eine Resist-Maske 105 zu bilden. Die Re­ sist-Maske 105 wird als eine Maske (Schirm) zur Durchführung ei­ nes anisotropen Ätzens verwendet, wodurch selektiv der Silizium­ nitridfilm 104 entfernt wird. Da das Verhältnis der Ätzraten für den Siliziumnitridfilm 104 und den Polysiliziumfilm 103 ausrei­ chend groß ist, stoppt der anisotrope Ätzvorgang an der oberen Oberfläche des Polysiliziumfilms 103. Bei diesem Schritt wird ferner die Resist-Maske 105 teilweise durch das Ätzen entfernt. Falls dieses Überätzen sehr groß ist, kann die Resist-Maske 105 vollständig entfernt werden.
Wie in Fig. 50 gezeigt, wird die Resist-Maske 105 dann entfernt und es erfolgt ein anisotropes Ätzen durch den gemusterten Sili­ ziumnitridfilm 104, der als eine Hartmaske verwendet wird, wo­ durch der Polysiliziumfilm 103, der Siliziumdioxidfilm 102 und das Siliziumsubstrat 101 in dieser Reihenfolge selektiv entfernt werden. Überflüssig zu sagen, dass die für das anisotrope Ätzen verwendeten Ätzflüssigkeiten entsprechend gewechselt werden müs­ sen, je nach dem welcher Film gerade entfernt werden muß. Durch diesen Schritt wird ein Graben 106 mit zum Beispiel einer Tiefe von 300 nm in dem Siliziumsubstrat 101 gebildet. Bei dem ani­ sotropen Ätzen des Siliziumsubstrats 101 ist die Ätzrate für Po­ lysilizium größer als die für Einzelkristallsilizium. Folglich wird die Innenwand des Polysiliziumfilms 103 durch den in Fig. 50 gezeigten Schritt leicht zurück versetzt.
Wie in Fig. 51 gezeigt, wird dann auf der Innenwand des Grabens 106 mittels thermischer Oxidation ein Innenwandsiliziumdioxid­ film 107 mit einer Dicke von ungefähr 50 nm gebildet. Diese Be­ handlung wird als Innenwandoxidation bezeichnet. Die Innenwan­ doxidation erfolgt, um die Form eines Eckbereichs am Boden des Grabens 106 oder den Eckbereich des oberen Ende des Grabens 106 abzurunden, damit sich Spannungen abbauen können, wie bereits oben beschrieben. Als weitere Wirkung wird eine Ätzstörschicht, die auf der Oberfläche der inneren Wand des Grabens 106 mittels anisotropen Ätzens gebildet wird, in den Innenwandsiliziumdi­ oxidfilm 107 eingeführt, um Defekte (Punktfehler, Versetzungen, etc.) in dem Siliziumsubstrat 101 zu reduzieren. Darüber hinaus wird durch das Durchführen der Innenwandoxidation die Schnitt­ stellenzustandsdichte zwischen der STI-Struktur und dem Silizi­ umsubstrat 101 reduziert.
Wie in Fig. 51 gezeigt, werden die Innenwand des Polysilizium­ films 103 und ein Teil des Siliziumsubstrats 101, der mit dem Siliziumdioxidfilm 102 in Kontakt tritt, gleichzeitig oxidiert, um einen Vogelschnabel 108 am oberen Ende des Grabens 106 zu bilden. Ein thermischer Oxidfilm von Polysilizium wächst mit ei­ ner höheren Rate als von Einzelkristallsilizium, wodurch die Dicke eines Siliziumdioxidfilms, der auf dem Polysiliziumfilm 103 gebildet wird, größer ist als ein Siliziumdioxidfilm, der auf dem Siliziumsubstrat 101 gebildet wird. Somit ist die Vogel­ schnabellänge (die Dicke des Vogelschnabels 108 entlang der Hauptoberfläche des Siliziumsubstrats 101) größer als die Dicke des verbleibenden Teils des Innenwandsiliziumdioxidfilms 107. Überflüssig zu erwähnen, dass die aktiven Regionen reduziert werden, wenn die Dicke des Innenwandsiliziumdioxidfilms 107 er­ höht wird. Wenn die aktiven Regionen reduziert werden, wird zum Beispiel die Gate-Breite eines MOS-Transistors reduziert, und somit fällt ein Drainstrom nachteilig unter einen designten Wert.
Es ist ein Verfahren möglich, bei dem der Schritt zur Aufbrin­ gung des Polysiliziumfilms 103 weggelassen wird, und der Silizi­ umnitridfilm 104 direkt auf dem Siliziumdioxidfilm 102 aufge­ bracht wird, um die Vogelschnabellänge zu reduzieren. In diesem Fall erhöhen sich jedoch die Spannungen, die am oberen Ende des Grabens 106 auftreten, verglichen mit dem Fall, bei dem ein Po­ lysiliziumfilm 103 bereitgestellt wird, abhängig von den Bedin­ gungen.
Der Graben 106, der mit dem Innenwandsiliziumdioxidfilm 107 überzogen ist, wird dann zum Beispiel mit Siliziumdioxid 109 aufgefüllt, wie in Fig. 52 gezeigt. Dieser Schritt erfolgt durch Aufbringen des Siliziumdioxid 109, um die obere Oberfläche des Siliziumnitridfilms 104, die Seitenflächen des Siliziumni­ tridfilms 104 und des Polysiliziumfilms 103, die Seitenfläche des Unterschicht-Dioxidfilms 102 und die innere Wand des Silizi­ umsubstrats 101 zu bedecken, mittels eines Filmbildungsverfah­ rens, wie etwa HDP (High Density Plasma)-CVD (Chemical Vapor De­ position), wobei gleichzeitig Ätzen und Filmbildung erfolgt. Der Graben 106 kann mit jeder Isolation, wie etwa einem Siliziumdi­ oxid, Siliziumoxinitrid oder zum Beispiel TEOS aufgefüllt wer­ den.
Es erfolgt dann ein CMP (Chemical Mechanical Poli­ shing)Verfahren, wobei der Siliziumnitridfilm 104 als Stopper dient, wodurch das obere Ende des Siliziumdioxid 109 plattge­ macht wird, wie in Fig. 53 gezeigt. Nach diesem Plattmachen verbleibt das Siliziumdioxid 109 in dem Graben 106.
Der Siliziumnitridfilm 104 und der Polysiliziumfilm 103 werden dann mittels Ätzen entfernt, wie in Fig. 54 gezeigt.
Wie in Fig. 18 gezeigt, wird dann der obere Bereich des Silizi­ umdioxids 109 mittels Ätzen entfernt, um das Siliziumdioxid 120 als Grundkomponente der STI-Struktur zurückzulassen. Zu dieser Zeit werden der Vogelschnabel 108 und der Siliziumdioxidfilm 102 gleichzeitig mittels Ätzen entfernt. Falls der Innenwandsilizi­ umdioxidfilm 107 dick ist, und somit ebenfalls der Vogelschnabel 108, wird das obere Ende der STI-Struktur nicht in Richtung Si­ liziumsubstrat 101 heruntergedrückt, wie in Fig. 55 durch das Symbol F gezeigt. Falls der Vogelschnabel 108 dünn ausgebildet ist oder ein Überätzen stattgefunden hat, wird ein herunterge­ drückter Teil 110 erzeugt, wie in Fig. 56 durch das Symbol G gezeigt.
Es erfolgt dann folgender Schritt zur Bildung einer Struktur, wie in den Fig. 57 oder 58 gezeigt, für die Struktur in Fig. 55 oder Fig. 56. Es wird zuerst ein Unterschicht-Oxidfilm mit einer Dicke von 10 nm bis 20 nm gebildet, um die Hauptoberfläche des Siliziumsubstrats 101 zu bedecken. Es erfolgt dann eine Hit­ zebehandlung bei einer Temperatur von 800°C bis 1100°C. Diese Behandlung, die durchgeführt wird, um das Siliziumdioxid 120, das in den Graben 106 eingefüllt ist, zu verdichten, wird als thermisches Schrumpfen bezeichnet. Nach dem thermischen Schrumpfschritt erfolgt eine Wannenimplantation (Ionenimplanta­ tion zur Bildung einer Wanne in dem Siliziumsubstrat 101), eine Kanalstopperimplantation (Ionenimplantation zur Bildung eines Kanalstoppers in dem Siliziumsubstrat 101) und eine Kanalimplan­ tation (Ionenimplantation zur Bildung eines Kanals in dem Sili­ ziumsubstrat 101). Danach wird der oben erwähnte Unterschicht- Oxidfilm mittels Ätzen entfernt. Es erfolgt dann eine thermische Oxidation der Hauptoberfläche des Siliziumsubstrats 101, wodurch ein Gateisolationsfilm 111 gebildet wird, im Anschluß daran wird eine Gateelektrode 112 aufgebracht. Somit ist die in den Fig. 57 oder 58 gezeigte Struktur vervollständigt.
Wenn der heruntergedrückte Teil 110 so geformt ist, wie in Fig. 58 gezeigt, dann ist die Gateelektrode 112 derart gebildet, dass sie den heruntergedrückten Teil 110 teilweise auffüllt. Selbst wenn die Dicke des Gateisolationsfilms 111 und eine an die Ga­ teelektrode 112 angelegte Spannung zwischen einer Mehrzahl von Halbleiterelementen gleichförmig sind, ist das elektrische Feld­ stärke am oberen Ende der STI-Struktur in der Region G, wie in Fig. 58 gezeigt, mit dem heruntergedrückten Teil 110, größer als in der Region F, wie in Fig. 57 gezeigt, mit keinem herun­ tergedrückten Teil 110. Dies resultiert von der Differenz der Dicke (Vogelschnabellänge) des Vogelschnabels 108. Bei der in Fig. 58 gezeigten Struktur mit dem heruntergedrückten Teil 110 wird ein Potential in der Umgebung des oberen Endes der STI- Struktur im Siliziumsubstrat 101 stärker gebogen, um die Schwel­ lenwertspannung in dieser Region zu reduzieren. In der Umgebung des Zentrums der aktiven Region, die vom oberen Ende der STI- Struktur separiert ist, bleibt dagegen die Schwellenwertspannung im wesentlichen zwischen den in Fig. 57 und 58 gezeigten Struk­ turen identisch, und zwar aufgrund ihrer gleichen Struktur.
Das Verhältnis eines Endes der STI-Struktur zur Gatebreite (Breite der aktiven Regionen) wird erhöht, wenn die Gatebreite reduziert wird, wodurch folglich, wie in Fig. 59 gezeigt, die Schwellenwertspannung in der in Fig. 58 gezeigten Struktur mit dem heruntergedrückten Teil 110 reduziert wird (Kurve C11). Ob­ wohl auch bei der in Fig. 57 gezeigten Struktur mit keinem her­ untergedrückten Teil 110 (Kurve C10), die Schwellenwertspannung reduziert wird, wenn die Gatebreite reduziert wird, so ist der Grad dieser Reduktion klein.
Die Schwellenwertspannung wird auch in der Fig. 57 gezeigten Struktur reduziert, da die Menge eines in das Siliziumsubstrat 101 eingeführten Kanaldotierstoffs reduziert ist, verglichen mit dem Zentrum der aktiven Region, wenn eine Kanalimplantation über den dicken Vogelschnabel 108 mit geringer Energie erfolgt. Ob­ wohl die Schwellenwertspannung erhöht werden muß, wenn der Vo­ gelschnabel 108 dick ist, da eine effektive Gateisolations­ filmdicke am oberen Ende der STI-Struktur erhöht wird, im Vergleich zu den Zentren der aktiven Region, ist eine Auswirkung der Reduzierung der Menge (Dosis) der in das Siliziumsubstrat 101 eingeführten Ionen groß, wenn die Energie für die Kanalim­ plantation gering ist. Folglich tendiert die Schwellenwertspan­ nung dazu etwa geringer zu sein, wenn die Gatebreite im ganzen reduziert ist. Wenn die Kanalimplantation mit hoher Energie er­ folgt und somit Ionen in das Siliziumsubstrat 101 mit etwa 100% durch den Vogelschnabel 108 hindurch bei der Kanalimplantation implantiert werden, tendiert die Schwellenwertspannung dazu, sich zu erhöhen, wenn die Gatebreite reduziert wird. Dieser Ef­ fekt einer solchen Erhöhung der Schwellenwertspannung, wenn die Gatebreite reduziert wird, wird als "Narrow Channel Effect" be­ zeichnet, und ein Effekt der Reduzierung der Schwellenwertspan­ nung, wenn die Gatebreite reduziert wird, wird als "Inverse Nar­ row Channel Effect" bezeichnet.
Folglich ist es von Nachteil, dass sich der "Inverse Narrow Channel Effect" erheblich auswirkt, wenn der heruntergedrückte Teil 110 am oberen Ende der STI-Struktur vorhanden ist, wie in Fig. 59 gezeigt. Dies liegt daran, dass die Schwellenwertspan­ nung erheblich gestreut wird, wenn der "Inverse Narrow Channel Effect" deutlich Wirkung zeigt, wenn die fertiggestellte Gate­ breite schwankt, um eine Fehlfunktion der Halbleitervorrichtung oder eine Gewinnreduktion zu verursachen.
Fig. 60 zeigt einen Graphen, der eine Gatespannung-Drainstrom­ eigenschaft eines MOSFET zeigt, der zur Elementisolation die obengenannte STI-Struktur anwendet. Wie durch die Kurve C13 ge­ zeigt, tritt ein Höcker HP auf, wenn der heruntergedrückte Teil 110 auf dem oberen Ende der STI-Struktur vorhanden ist. Dies liegt daran, dass das Potential auf dem Gateende stärker gebogen ist, verglichen mit dem Zentrum der aktiven Region, um die Schwellenwertspannung am Gateende zur reduzieren, und zwar auf­ grund der Konzentration eines elektrischen Feldes in der Umge­ bung des heruntergedrückten Teils 110 in dem Siliziumsubstrat 101. Folglich fließt ein Drainstrom als Fehlerstrom bei einer Gatespannung, die geringer ist, als die Schwellenwertspannung am Zentrum der aktiven Region. Diese Eigenschaft ist auch kenn­ zeichnend für den "Inverse Narrow Channel Effect". Folglich fließt der Drainstrom in einem Stand-by Zustand des MOSFET, wenn der "inverse narrow channel effect" von dem heruntergedrückten Teil 110 resultiert, um nachteilig den Leistungsverbrauch der Halbleitervorrichtung zu erhöhen.
Obwohl es effektiv ist, die Dicke des Vogelschnabels 108 zu er­ höhen, um die Bildung des heruntergedrückten Teils 110 auf dem Ende der STI-Struktur zu verhindern, wird in diesem Fall der Be­ reich der aktiven Region nachteilig reduziert. Wenn jedoch die Breite der aktiven Regionen reduziert wird, wird auch die effek­ tive Gatebreite reduziert, um nachteilig den Drainstrom des MOSFET zu verringern.
Der Graben 106 wird mittels anisotropen Ätzens des Siliziumsub­ strats 101 gebildet, wodurch Schlenkerverbindungen (ungesättigte Verbindungen von Siliziumatomen) oder unregelmäßige Kornstruktu­ ren in der Umgebung der Seitenwand und der Bodenfläche des Gra­ bens 106 in dem Siliziumsubstrat 101 gebildet werden. Nach der Bildung der STI-Struktur werden auf den aktiven Bereichen des Siliziumsubstrats 101 mittels Ionenimplantation Source/Drain- Regionen gebildet (ein Satz von Source/Drain-Regionen, die in einem MOSFET gebildet werden, werden als "Source/Drain-Regionen" bezeichnet). Anschließend erfolgt eine Hitzebehandlung bei hoher Temperatur. Folglich werden in den aktiven Regionen implantierte Ionen elektrisch angeregt, und Kristallfehler in dem Silizium­ substrat 101 verschwinden, um die kristallographische Ordnung des Siliziumsubstrats 101 wiederherzustellen. Bei dieser Hochtemperatur-Hitzebehandlung diffundiert eine Verunreinigung, wie etwa Bor mit relativ hohem Verunreinigungsdiffungskoeffizi­ enten, um die STI-Struktur zu erreichen. Wenn unregelmäßige Kornstrukturen vorhanden sind, diffundiert die Verunreinigung erheblich schneller entlang der Korngrenzen, um die STI-Struktur zu erreichen. Ferner stellen die Schlenkerverbindungen gute Verbindungsstellen für die diffundierenden Verunreinigungsarten dar. Daraus folgt, dass sich Verunreinigungen an der Schnitt­ stelle der STI-Struktur ansammeln.
Es ist bekannt, dass Defekte in relativ hoher Dichte auftreten, wenn Verunreinigungsarten in einer STI-Struktur vorhanden sind. Davon ausgehend werden folgende Phänomene beobachtet: (1) Ver­ setzungen werden in der Umgebung der STI-Struktur in dem Silizi­ umsubstrat 101 gebildet, und zwar aufgrund von Clustern der Ver­ unreinigungsarten. (2) Eine Spannung, die für dielektrischen Durchschlag der STI-Struktur notwendig ist, wird reduziert, wenn die Fehlerdichte (oder Dotierstoffkonzentration) in der STI- Struktur vergrößert wird. Folglich erfolgt dielektrischer Durch­ schlag an einem Bereich der STI-Struktur mit hoher Fehlerdichte (Dotierstoffkonzentration), wenn eine Spannung an die Sour­ ce/Drain-Regionen angelegt wird, die benachbart zu STI-Struktur gebildet sind. Ferner fließt ein Fehlerstrom aufgrund der Defek­ te in oder um die STI-Struktur. Folglich wird die Schwellenwert­ spannung in der Umgebung der Seitenwand der STI-Struktur redu­ ziert.
Der Chipbereich des Halbleiters muß reduziert werden, um seine Herstellungskosten zu minimieren, weshalb man folglich dazu ten­ diert, die Isolationsbreite der STI-Struktur zu reduzieren. So­ mit muß die parasitäre Kapazität zwischen den aktiven Regionen reduziert werden, um eine Elementisolation zwischen den auf den aktiven Regionen gebildeten Halbleiterelementen sicherzustellen. Diese parasitäre Kapazität hängt von der Elementisolationsbreite und der relativen dielektrischen Konstante des in die STI- Struktur eingefüllten Isolators ab. Genauer gesagt ist die para­ sitäre Kapazität zwischen zwei aktiven Regionen, die durch die STI-Struktur isoliert sind, proportional zur dielektrischen Kon­ stante des in die STI-Struktur eingefüllten Isolators und im we­ sentlichen umgekehrt proportional zur Elementisolationsbreite. Die relative dielektrische Konstante ist die dielektrische Kon­ stante einer Substanz normalisiert mit einer dielektrischen Konstante im Vakuum. SiO2 ist als ein repräsentativer Isolator be­ kannt, der in die STI-Struktur gefüllt wird. Die relative die­ lektrische Konstante von SiO2, die bei etwa 3,7 bis 3,9 liegt, ist ziemlich gering. Wenn also die Elementisolationsbreite redu­ ziert wird, wird die parasitäre Kapazität erhöht. Davon ausge­ hend wird eine Isolationsdurchschlagspannung ebenfalls redu­ ziert. Ferner fließt ein Fehlerstrom zwischen Source/Drain- Regionen eines MOSFET und denen eines anderen MOSFET, was in ei­ ner Fehlfunktion der integrierten Schaltung resultiert.
Eine Halbleitervorrichtung gemäß einem ersten Aspekt der Erfin­ dung weist eine Elementisolationsstruktur auf, die eine Haupto­ berfläche eines Halbleitersubstrats in eine Mehrzahl von Regio­ nen trennt, die selektiv auf der Hauptoberfläche gebildet sind, und ein Halbleiterelement, das auf jeder der Mehrzahl von Regio­ nen gebildet ist, wobei die Elementisolationsstruktur einen In­ nenwandisolationsfilm enthält, der auf einer Innenwand eines Grabens gebildet ist, der selektiv in der Hauptoberfläche gebil­ det ist, um einen Oxidhalbleiterfilm mit einzuschließen, der mit der Innenwand in Kontakt tritt und einen Vogelschnabel aufweist, der an einem Öffnungsende des Grabens dicker ist, enthaltend ei­ nen Oxinitridhalbleiter, sowie eine Isolation, die durch den In­ nenwandisolationsfilm in den Graben eingefüllt wird.
Bei der Halbleitervorrichtung gemäß dem ersten Aspekt der Erfin­ dung enthält der Vogelschnabel den Oxinitridhalbleiter, wodurch ein übermäßiges Wachstum des Vogelschnabels, im Anschluß an die Bildung des Innenwandisolationsfilmes, unterdrückt wird, bei ei­ nem Herstellungsschritt zur Unterdrückung der Reduktion einer aktiven Region. Gleichzeitig bleibt der Teil des Oxinitridhalb­ leiters in der Vogelschnabelform übrig, wobei kein herunterge­ drückter Teil gebildet wird, trotz der geringen Dicke des Vogel­ schnabels.
Gemäß einem zweiten Aspekt der Erfindung enthält der Innenwandi­ solationsfilm einen Oxinitridhalbleiter über einen Bereich vom Vogelschnabel bis zu einem Bereich, der flacher als der Graben ist, unter dem Vogelschnabel in der Halbleitervorrichtung gemäß dem ersten Aspekt der Erfindung.
Bei der Halbleitervorrichtung gemäß dem zweiten Aspekt enthält der Innenwandisolationsfilm den Sauerstoffnitridhableiter bis zu einem Bereich unter dem Vogelschnabel, wodurch eine Absonderung von Verunreinigungen, die in einer aktiven Region des Halblei­ terelements enthalten sind, bei einem Herstellungsverfahren un­ terdrückt wird.
Gemäß einem dritten Aspekt der Erfindung ist ein anderer Isola­ tionsfilm, der einen Nitridhalbleiterfilm enthält, zwischen dem Isolationsfilm und der Isolation in der Halbleitervorrichtung gemäß dem ersten oder zweiten Aspekt angeordnet.
Bei der Halbleitervorrichtung gemäß dem dritten Aspekt ist der Nitridhalbleiterfilm zwischen dem Isolationsfilm und der Isola­ tion angeordnet, wodurch die Diffusion eines Oxidationsmittels, nach einer thermischen Oxidation, in einem Herstellungsschritt unterdrückt wird, um Oxidation auf der Schnittstelle zwischen dem Halbleitersubstrat und der Elementisolationsstruktur zu un­ terdrücken. Folglich wird die Dichte von oxidationsbedingten Fehlern unterdrückt.
Gemäß einem vierten Aspekt der Erfindung ist ein anderer Isola­ tionsfilm, der einen Oxinitridhalbleiterfilm enthält, zwischen dem Isolationsfilm und der Isolation in der Halbleitervorrich­ tung gemäß dem ersten oder zweiten Aspekt angeordnet.
Bei der Halbleitervorrichtung gemäß dem vierten Aspekt ist der Sauerstoffnitrid-Halbleiterfilm zwischen dem Isolationsfilm und der Isolation angeordnet, wodurch eine Diffusion eines Oxidati­ onsmittels, nach einer thermischen Oxidation, bei einem Herstel­ lungsschritt unterdrückt wird, um die Oxidation an der Schnitt­ stelle zwischen dem Halbleitersubstrat und der Elementisolationsstruktur zu unterdrücken. Folglich wird auch die Dichte der oxidationsbedingten Fehler unterdrückt. Ferner ist der Koeffizi­ ent der volumenmäßigen Ausdehnung des Oxinitridhalbleiters in etwa dem des Halbleiters, wodurch Spannungen weiter effektiv ab­ gebaut werden.
Eine Halbleitervorrichtung gemäß einem fünften Aspekt der Erfin­ dung weist eine Elementisolationsstruktur auf, die eine Haupto­ berfläche eines Halbleitersubstrats in eine Mehrzahl von Regio­ nen teilt, die selektiv auf der Hauptoberfläche gebildet sind, und ein Halbleiterelement, das auf jeder der Mehrzahl von Regio­ nen gebildet ist, wobei die Elementisolationsstruktur einen In­ nenwandisolationsfilm enthält, der auf einer Innenwand eines Grabens gebildet ist, der selektiv in der Hauptoberfläche gebil­ det ist, um einen Oxidhalbleiterfilm einzuschließen, der in Kon­ takt mit der Innenwand tritt, und einen Nitridhalbleiterfilm, der die Innenwand abdeckt und einen Vogelschnabel aufweist, der an einem offenen Ende des Grabens dicker ausgebildet ist, sowie eine Fluor enthaltende Isolation, die durch den Innenwandisola­ tionsfilm in den Graben eingefüllt wird.
Bei der Halbleitervorrichtung gemäß dem fünften Aspekt ist der Graben mit der Fluor enthaltenden Isolation gefüllt, wodurch die parasitäre Kapazität zwischen den Halbleiterelementen, die durch die Elementisolationsstruktur isoliert werden, reduziert ist. Ferner unterdrückt der Nitridhalbleiterfilm die Diffusion eines Oxidationsmittels, wodurch eine Oxidation an der Schnittstelle zwischen dem Halbleitersubstrat und der Elementisolationsstruk­ tur bei der in einem Herstellungsschritt durchgeführten thermi­ schen Oxidation unterdrückt wird. Folglich wird die Dichte von oxidationsbedingten Fehlern unterdrückt.
Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem sechsten Aspekt der Erfindung enthält folgende Schritte: (a) Vorbereitung eines Halbleitersubstrats mit einer Hauptober­ fläche; (b) Bildung eines Mehrschichtfilms, umfassend einen Oxidhalbleiterfilm und einen darauf angeordneten Nitridhalblei­ terfilm auf der Hauptoberfläche des Halbleitersubstrats; (c) Mu­ sterung des Nitridhalbleiterfilms zur selektiven Bildung einer Öffnung in dem Nitridhalbleiterfilm, die eine Form aufweist, die die Hauptoberfläche in eine Mehrzahl von Regionen trennt; (d) Ätzen durch den gemusterten Nitridhalbleiterfilm, der als Maske verwendet wird, zum selektiven Entfernen eines Bereichs unmit­ telbar unter der Öffnung mindestens bis die Hauptoberfläche des Halbleitersubstrats freigelegt ist; (e) Oxinitridation einer Oberfläche, die unter dem Nitridhalbleiterfilm angeordnet ist, und die in einem Hohlraum freigelegt ist, der unmittelbar unter der Öffnung gebildet ist; (f) Ätzen durch den gemusterten Ni­ tridhalbleiterfilm, der als Maske verwendet wird, zur Bildung eines Grabens in einem Bereich des Halbleitersubstrats unmittel­ bar unter der Öffnung; (g) Bildung eines Innenwandisolations­ films, umfassend einen Oxidhalbleiterfilm, der auf der Innenwand mit einer Innenwand des Grabens in Kontakt tritt; (h) Füllen des Grabens mit einer Isolation nach dem Schritt (g); (i) Entfernen des Mehrschichtfilms mindestens nach Schritt (g); und (j) Bil­ dung einer Komponente eines Halbleiterelements in jeder der Mehrzahl von Regionen, die durch den Graben in der Hauptoberflä­ che des Halbleitersubstrats voneinander getrennt sind.
Bei dem Herstellungsverfahren gemäß dem sechsten Aspekt wird durch den Oxidnitridationsschritt ein Oxinitridhalbleiterfilm an der Seitenwand eines Bereichs unter dem Nitridhalbleiterfilm des Mehrschichtfilms gebildet, wodurch eine Diffusion eines Oxidati­ onsmittels an der Seitenwand des Bereichs unter dem Nitridhalb­ leiterfilm des Mehrschichtfilms unterdrückt wird, und zwar in einem Schritt zur Bildung des Innenwandisolationsfilms. Folglich kann übermäßiges Wachstum eines Vogelschnabels unterdrückt wer­ den, der der Bildung des Innenwandisolationsfilms folgt, zur Un­ terdrückung der Reduktion einer aktiven Region. Gleichzeitig verbleibt bei Entfernen des Mehrschichtfilms ein Oxinitridhalb­ leiterteil in dem Vogelschnabel, wodurch trotz geringer Dicke des Vogelschnabels kein heruntergedrückter Teil gebildet wird.
Gemäß einen siebten Aspekt der Erfindung umfaßt der Mehrschicht­ film weiter einen polykristallinen Halbleiterfilm, der zwischen dem Oxidhalbleiterfilm und dem Nitridhalbleiterfilm gehalten wird, bei dem Verfahren zur Herstellung einer Halbleitervorrich­ tung gemäß dem sechsten Aspekt.
Bei dem Herstellungsverfahren gemäß dem siebten Aspekt wächst ein Vogelschnabel sehr stark aufgrund des polykristallinen Halb­ leiterfilms, der in dem Mehrschichtfilm enthalten ist, wodurch Spannungen weiter auf effektive Weise abgebaut werden.
Gemäß einem achten Aspekt der Erfindung enthält der Schritt (d) weiter einen Schritt (d1) zur Durchführung eines Ätzvorgangs durch den gemusterten Nitridhalbleiterfilm, der als Maske dient, zum selektiven Entfernen eines Bereichs unmittelbar unter der Öffnung, bis eine Rinne, flacher als der Graben, in dem Halblei­ tersubstrat gebildet ist, bei dem Verfahren zur Herstellung ei­ ner Halbleitervorrichtung gemäß dem sechsten oder siebten Aspekt.
Bei dem Herstellungsverfahren gemäß dem achten Aspekt wird ein Oxinitridfilm ebenfalls auf der Seitenwand der in dem Halblei­ tersubstrat gebildeten Rinne gebildet, wodurch eine Absonderung von Verunreinigungen unterdrückt wird, die in einer aktiven Re­ gion des Halbleiterelements vorhanden sind.
Gemäß einem neunten Aspekt der Erfindung enthält der Schritt (e) einen Schritt (e1) zur Oxidation der in dem Hohlraum freigeleg­ ten Oberfläche in einer Sauerstoffatmosphäre, und einen Schritt (e2) zur Oxinidration der in dem Hohlraum freigelegten Oberflä­ che in einer NO-Atmosphäre nach dem Schritt (e1); und der Schritt (j) einen Schritt (j1) zur Bildung einer Komponente ei­ nes N-Kanal MOSFET als die Komponente des Halbleiterelements in jeder der Mehrzahl von Regionen bei dem Verfahren zur Herstel­ lung einer Halbleitervorrichtug gemäß irgendeinem der Aspekte 6 bis 8.
Bei dem Herstellungsverfahren gemäß dem neunten Aspekt erfolgt der Oxinidrationschritt mittels Durchführung der Oxidation in einer Sauerstoffatmosphäre und anschließender Durchführung der Oxinidration in einer NO-Atmosphäre, wodurch die Konzentration des Stickstoffs in dem Halbleitersubstrat erhöht wird. Folglich wird die Mobilität einer Inversionsschicht des N-Kanal MOSFET erhöht.
Gemäß einem zehnten Aspekt der Erfindung enthält der Schritt (e) folgende weitere Schritte: (e1) Oxinidration der in dem Hohlraum freigelegten Oberfläche in einer NO-Atmosphäre; und (e2) Oxida­ tion der in dem Hohlraum freigelegten Oberfläche in einer Sauer­ stoffatmosphäre nach Schritt (e1); und der Schritt (j) enthält folgende weitere Schritte: (j1) Bildung einer Komponente eines P-Kanal MOSFET als Komponente des Halbleiterelements in jeder der Mehrzahl von Regionen bei dem Verfahren zur Herstellung ei­ ner Halbleitervorrichtung gemäß irgendeinem der Aspekte 6 bis 8.
Bei dem Herstellungsverfahren gemäß dem zehnten Aspekt erfolgt der Oxinidrationschritt mittels Durchführung einer Oxinidration in Salpetersäureatmosphäre und anschließender Durchführung einer Oxidation in der Sauerstoffatmosphäre, wodurch die Stickstoff­ konzentration in dem Halbleitersubstrat reduziert wird. Folglich wird eine Reduktion der Mobilität einer inversen Schicht des P- Kanal MOSFET unterdrückt.
Verfahren zur Herstellung einer Halbleitervorrichtung gemäß ei­ nem elften Aspekt der Erfindung mit folgenden Schritten: (a) Vorbereitung eines Halbleitersubstrats mit einer Hauptoberflä­ che; (b) Bildung eines Mehrschichtfilms umfassend einen Oxid­ halbleiterfilm, einen Oxinitridhalbleiterfilm oder einen Oxiha­ lidhalbleiterfilm, der damit in Kontakt kommt, und einen darauf angeordneten Nitridhalbleiterfilm auf der Hauptoberfläche des Halbleitersubstrats; (c) Musterung des Nitridhalbleiterfilms durch selektive Bildung einer Öffnung mit einer Form, die die Hauptoberfläche in eine Mehrzahl von Regionen in dem Nitridhalbleiterfilm trennt; (d) Durchführung eines Ätzvorgangs durch den gemusterten Nitridhalbleiterfilm, der als Maske verwendet wird, zur selektiven Entfernung eines Bereichs unmittelbar unter der Öffnung, wodurch ein Graben in einem Bereich des Halbleitersub­ strats unmittelbar unter der Öffnung gebildet wird; (e) Bildung eines Innenwandisolationsfilms, umfassend einen Oxidhalbleiter­ film, der an der Innenwand mit einer Innenwand des Grabens in Kontakt tritt; (f) Füllen des Grabens mit einer Isolation nach dem Schritt (e); (g) Entfernen des Mehrschichtfilms mindestens nach dem Schritt (e); und (h) Bildung einer Komponente eines Halbleiterelements in jeder der Mehrzahl von Regionen, die durch den Graben in der Hauptoberfläche des Halbleitersubstrats von­ einander getrennt sind.
Bei dem Herstellungsverfahren gemäß dem elften Aspekt umfasst der Mehrschichtfilm den Oxinitridhalbleiterfilm oder den Oxiha­ lidhalbleiterfilm, der mit dem Oxidhalbleiterfilm in Kontakt tritt, wodurch die Diffusion eines Oxidationsmittels an der Sei­ tenwand eines Bereichs unterhalb des Nitrithalbleiterfilms des Mehrschichtfilms bei dem Schritt zur Bildung des Innenwandisola­ tionsfilms unterdrückt wird. Folglich ist es möglich, übermäßi­ ges Wachstum eines Vogelschnabels, der der Bildung des Innenwan­ disolationsfilms folgt, zu unterdrücken, zur Unterdrückung der Reduktion einer aktiven Region. Ferner verbleibt bei dem Schritt zur Entfernung des Mehrschichtfilms ein Oxinitridhalbleiterteil im Vogelschnabel, wodurch trotz der geringen Dicke des Vogel­ schnabels kein heruntergedrückter Teil gebildet wird.
Gemäß einem zwölften Aspekt der Erfindung umfasst der Schritt (g) einen Schritt (g1) zur Entfernung des Nitridhalbleiterfilms, der in dem Mehrschichtfilm enthalten ist, und zwar zwischen den Schritte (e) und (f). Das Verfahren enthält ferner einen Schritt (i) zwischen den Schritten (g1) und (f) zur Bildung eines Isola­ tionsfilms auf einer freigelegten Oberfläche, der einen Nitrid­ halbleiterfilm enthält, bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem elften Aspekt der Erfindung.
Bei dem Herstellungsverfahren gemäß dem zwölften Aspekt weist der Nitridhalbleiterfilm eine Funktion auf zur Unterdrückung der Diffusion eines Oxidationsmittels, wodurch eine Oxidation an der Schnittstelle zwischen dem Halbleitersubstrat und der Elementi­ solationsstruktur unterdrückt wird, und zwar bei der thermischen Oxidation, die in dem Schritt zur Bildung des Elements des Halb­ leiterelements oder dergleichen durchgeführt wird. Folglich wer­ den Fehler unterdrückt, die aufgrund von Oxidation auftreten.
Gemäß einem dreizehnten Aspekt der Erfindung umfasst der Isola­ tionsfilm ferner einen Nitridhalbleiterfilm bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem zwölften Aspekt.
Gemäß einem vierzehnten Aspekt der Erfindung umfasst der Schritt (g) einen Schritt (g1) zwischen den Schritten (e) und (f) zur Entfernung des Nitridhalbleiterfilms, der in dem Mehrschichtfilm enthalten ist. Das Verfahren enthält ferner einen Schritt (i) zwischen den Schritten (g1) und (f) zur Bildung eines Isolati­ onsfilms auf einer freigelegten Oberfläche, der einen Oxinitrid­ halbleiterfilm enthält, bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem elften Aspekt.
Bei dem Herstellungsverfahren gemäß dem vierzehnten Aspekt weist der Oxinitridhalbleiterfilm eine Funktion auf zur. Unterdrückung der Diffusion eines Oxidationsmittels, wodurch eine Oxidation auf der Schnittstelle zwischen dem Halbleitersubstrat und der Elementisolationsstruktur bei der thermischen Oxidation unter­ drückt wird, die bei dem Schritt zur Bildung des Elements des Halbleiterelements oder dergleichen durchgeführt wird. Folglich werden durch Oxidation verursachte Fehler unterdrückt. Ferner ist der Koeffizient der volumenmäßigen Ausdehnung des Oxinitrid­ halbleiters etwa gleich dem des Halbleiters, wodurch Spannungen weiter effektiv abgebaut werden.
Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem fünfzehnten Aspekt der Erfindung enthält folgende Schrit­ te: (a) Vorbereitung eines Halbleitersubstrats mit einer Haupto­ berfläche; (b) Bildung eines Mehrschichtfilms, umfassend einen Oxidhalbleiterfilm und einen darauf angeordneten Nitridhalblei­ terfilm auf der Hauptoberfläche des Halbleitersubstrats; (c) Mu­ sterung des Nitridhalbleiterfilms, um selektiv eine Öffnung mit einer Form zu bilden, die die Hauptoberfläche in eine Mehrzahl von Regionen in dem Nitridhalbleiterfilm unterteilt; (d) Durch­ führung eines Ätzvorgangs durch den gemusterten Nitridhalblei­ terfilm, der als Maske verwendet wird, zum selektiven Entfernen eines Bereichs unmittelbar unter der Öffnung, wodurch ein Graben in einem Bereich des Halbleitersubstrats unmittelbar unterhalb der Öffnung gebildet wird; (e) Bildung eines Innenwandisolati­ onsfilms, enthaltend einen Oxidhalbleiterfilm, der an der Innen­ wand mit einer Innenwand des Grabens in Kontakt tritt; (f) Fül­ len des Grabens mit einer Isolation, und zwar nach dem Schritt (e); (g) Entfernen des Mehrschichtfilms mindestens nach dem Schritt (e); (h) Bildung einer Komponente eines Halbleiterele­ ments in jeder der Mehrzahl von Regionen, die durch den Graben in der Hauptoberfläche des Halbleitersubstrats voneinander ge­ trennt sind; und (i) Implantierung von Stickstoff, Halogen oder Stickstoffhaloid in mindestens einen Teil des Mehrschichtfilms zumindest nach dem Schritt (a).
Bei dem Verfahren gemäß dem fünfzehnten Aspekt werden Stick­ stoff, Halogen oder Stickstoffhaloide in mindestens einen Teil des Mehrschichtfilms implantiert, so dass das implantierte Ele­ ment aufgrund von Hitzebehandlung, die in einem späteren Schritt erfolgt, thermisch diffundiert, um einen Bereich nahe eines Vo­ gelschnabels am oberen Ende der Elementisolationsstruktur oder der Schnittstelle zwischen dem Oxidhalbleiterfilm und dem Halb­ leitersubstrat zu erreichen. Folglich wird die Schnittstellen- Zustandsdichte in dieser Region reduziert, wodurch eine Streuung der Eigenschaften des Halbleiterelements reduziert wird.
Gemäß einem sechzehnten Aspekt der Erfindung enthält der Schritt (d) folgende Schritte: (d1) Durchführen eines Ätzvorgangs, bis der Oxidhalbleiterfilm, der in dem Mehrschichtfilm enthalten ist, freigelegt ist, und (d2) Durchführen des Ätzvorgangs bis der Graben gebildet ist, nach dem Schritt (d1); und der Schritt (i) umfasst einen Schritt (i1) zur Schräg-Rotationsimplantierung von Stickstoff, Halogen oder Stickstoffhaloid in mindestens ei­ nen Teil des Mehrschichtfilms, und zwar zwischen den Schritten (d1) und (d2) bei dem Verfahren zur Herstellung einer Halblei­ tervorrichtung gemäß dem fünfzehnten Aspekt.
Bei dem Herstellungsverfahren gemäß dem sechzehnten Aspekt wer­ den Stickstoffionen oder dergleichen direkt in einen Bereich im­ plantiert, wo ein Vogelschnabel gebildet wird, und zwar mittels Schräg-Rotationsimplantation, wodurch die Schnittstellen- Zustandsdichte weiter auf effektive Weise reduziert werden kann.
Gemäß einem siebzehnten Aspekt der Erfindung enthält mindestens ein Teil bei Schritt (i) den Nitridhalbleiterfilm bei dem Ver­ fahren zur Herstellung einer Halbleitervorrichtung gemäß dem fünfzehnten oder sechzehnten Aspekt.
Gemäß einem achtzehnten Aspekt der Erfindung enthält der Mehr­ schichtfilm weiter einen polykristallinen Halbleiterfilm, der zwischen dem Oxidhalbleiterfilm und dem Nitridhalbleiterfilm ge­ halten ist, und mindestens ein Teil bei Schritt (i) enthält den polykristallinen Halbleiterfilm bei den Verfahren zur Herstel­ lung einer Halbleitervorrichtung gemäß irgendeinem der Aspekte fünfzehn bis siebzehn.
Gemäß einem neunzehnten Aspekt der Erfindung enthält der Mehr­ schichtfilm weiter einen polykristallinen Halbleiterfilm, der zwischen dem Oxidhalbleiterfilm und dem Nitridhalbleiterfilm ge­ halten ist, und der Schritt (i) umfasst einen Schritt (i1) zur Implantierung von Stickstoff, Halogen oder Stickstoffhaloid in den polykristallinen Halbleiterfilm bevor der in dem Mehrschichtfilm enthaltene Nitridhalbleiterfilm bei Schritt (b) ge­ bildet wird, bei dem Verfahren zur Herstellung einer Halbleiter­ vorrichtung gemäß dem fünfzehnten Aspekt.
Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem zwanzigsten Aspekt der Erfindung enthält folgende Schrit­ te: (a) Vorbereitung eines Halbleitersubstrats mit einer Haupto­ berfläche; (b) Bildung eines Mehrschichtfilms, umfassend einen Oxidhalbleiterfilm und einen darauf angeordneten Nitridhalblei­ terfilm auf der Hauptoberfläche des Halbleitersubstrats; (c) Mu­ sterung des Nitridhalbleiterfilms zur selektiven Bildung einer Öffnung mit einer Form, die die Hauptoberfläche in eine Mehrzahl von Regionen in dem Nitridhalbleiterfilm trennt; (d) Durchfüh­ rung eines Ätzvorgangs durch den gemusterten Nitridhalbleiter­ film, der als Maske verwendet wird, zum selektiven Entfernen ei­ nes Bereichs unmittelbar unter der Öffnung, wodurch ein Graben in einem Bereich des Halbleitersubstrats unmittelbar unter der Öffnung gebildet wird; (e) Bildung eines Innenwandisolations­ films, der einen Oxidhalbleiter enthält, der an der Innenwand mit einer Innenwand des Grabens in Kontakt tritt; (f) Füllen des Grabens mit einer Isolation, nach dem Schritt (e); (g) Entfernen des Mehrschichtfilms zumindest nach dem Schritt (e); (h) Implan­ tierung von Stickstoff, Halogen oder Stickstoffhaloid in die Isolation, zumindest nach dem Schritt (f); und (i) Bildung einer Komponente eines Halbleiterelements auf jeder der Mehrzahl von Regionen, die durch den Graben in der Hauptoberfläche des Halb­ leitersubstrats voneinander getrennt sind.
Bei dem Herstellungsverfahren gemäß dem zwanzigsten Aspekt wer­ den Stickstoff, Halogen oder Stickstoffhaloid in die Isolation implantiert, die in den Graben gefüllt ist, so dass das implan­ tierte Element aufgrund von Hitzebehandlung, die in einem späte­ ren Schritt durchgeführt wird, thermisch diffundiert, um einen Bereich nahe eines Vogelschnabels am oberen Ende der Elementiso­ lationstruktur oder der Schnittstelle zwischen dem Oxidhalblei­ terfilm und dem Halbleitersubstrat zu erreichen. Folglich wird die Schnittstellen-Zustandsdichte in dieser Region reduziert, um die Streuung der Eigenschaften des Halbleiterelements zu redu­ zieren.
Ein Verfahren zur Herstellung einer Halbleitervorrichtunggemäß einem einundzwanzigsten Aspekt der Erfindung enthält folgende Schritte: (a) Vorbereitung eines Halbleitersubstrats mit einer Hauptoberfläche; (b) Bildung eines Mehrschichtfilms, umfassend einen Oxidhalbleiterfilm und einen darauf angeordneten Nitrid­ halbleiterfilm auf der Hauptoberfläche des Halbleitersubstrats; (c) Musterung des Nitridhalbleiterfilms zur selektiven Bildung einer Öffnung mit einer Form, die die Hauptoberfläche in eine Mehrzahl von Regionen in dem Nitridhalbleiterfilm unterteilt; (d) Durchführung eins Ätzvorgangs durch den gemusterten Nitrid­ halbleiterfilm, der als Maske verwendet wird, zum selektiven Entfernen eines Bereichs unmittelbar unter der Öffnung, wodurch ein Graben in einem Bereich des Halbleitersubstrats unmittelbar unter der Öffnung gebildet wird; (e) Bildung eines Oxidhalblei­ terfilms auf einer Innenwand des Grabens; (f) Bildung eines Ni­ tridhalbleiterfilms auf dem Oxidhalbleiterfilm, der auf der In­ nenwand gebildet ist; (g) Füllen des Grabens mit einer Fluor enthaltenden Isolation nach dem Schritt (f); (h) Entfernen des Mehrschichtfilms zumindest nach dem Schritt (f); und (i) Bildung einer Komponente eines Halbleiterelements auf jeder der Mehrzahl von Regionen, die durch den Graben in der Hauptoberfläche des Halbleitersubstrats voneinander getrennt sind.
Bei dem Herstellungsverfahren gemäß dem einundzwanzigsten Aspekt wird der Graben mit einer Fluor enthaltenden Isolation gefüllt, wodurch parasitäre Kapazitäten zwischen den Halbleiterelementen, die durch die Elementisolationsstruktur isoliert sind, reduziert werden. Ferner unterdrückt der Nitridhalbleiterfilm die Diffusi­ on eines Oxidationsmittels, wodurch die Oxidation an der Schnittstelle zwischen dem Halbleitersubstrat und der Elementi­ solationsstruktur bei der thermischen Oxidation unterdrückt wird, die bei dem Schritt zur Bildung des Elements des Halbleiterelements oder dergleichen durchgeführt wird. Folglich werden oxidationsbedingte Fehler unterdrückt.
Eine erste Aufgabe der Erfindung besteht darin, eine Halbleiter­ vorrichtung bereitzustellen, die einen herabgedrückten Teil auf einem Ende einer STI-Struktur aufweist, mit geringer Reduktion des Bereichs einer aktiven Region, und zwar aufgrund eines Vo­ gelschnabels; und ein Verfahren zur dessen Herstellung. Eine zweite Aufgabe der Erfindung besteht in der Bereitstellung einer Halbleitervorrichtung, bei der ein Schnittstellenzustand an der Schnittstelle zwischen einer STI-Struktur und eines Halbleiter­ substrats reduzierbar ist, wodurch die Zuverlässigkeit (Hot- Carrier-Widerstand) eines Gate-Isolationsfilms auf einem Gate- Ende eine MOSFET in Gate-Breitenrichtung verbessert wird, sowie ein Verfahren zur dessen Herstellung. Eine dritte Aufgabe der Erfindung liegt in der Bereitstellung einer Halbleitervorrich­ tung, bei der die Dichte von Fehlern, die in die Schnittstelle zwischen einer STI-Struktur und eines Halbleitersubstrats einge­ bracht werden, reduzierbar ist, und ein Verfahren zur dessen Herstellung. Eine vierte Aufgabe der Erfindung liegt in der Be­ reitstellung einer Halbleitervorrichtung, bei der die parasitäre Kapazität zwischen aktiven Regionen, die dazwischen eine STI- Struktur halten, reduzierbar ist, sowie ein Verfahren zur dessen Herstellung.
Die Japanese Patent Laying-Open Gazette Nr. 9-82794 (1997) (im folgenden als Literatur 1 bezeichnet); die Japanese Patent Lay­ ing-Open Gazette Nr. 8-213382 (1996) (im folgenden als Literatur 2 bezeichnet); "Symposium on VLSI Technology, Digest of Techni­ cal Papers" (1999), S. 159-160 (im folgenden als Literatur 3 bezeichnet); die Japanese Patent Laying-Open Gazette Nr. 11- 186378 (1999) (im folgenden als Literatur 4 bezeichnet) und die US 5,447,884 (im folgenden als Literatur 5 bezeichnet) sind als Stand der Technik bekannt, der sich auf die in der Erfindung of­ fenbarte Technik bezieht. Das über den Stand der Technik hinausgehende der Erfindung wird im folgenden unter Bezugnahme auf die Ausführungsbeispiele im einzelnen beschrieben.
Die vorangegangenen und andere Aufgaben, Merkmale, Aspekte und Vorteile der Erfindung werden aufgrund der folgenden detaillier­ ten Beschreibung verständlicher und unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es zeigen:
Fig. 1 eine teilweise perspektivische Ansicht einer Halbleiter­ vorrichtung gemäß jedem Ausführungsbeispiel der Erfindung;
Fig. 2 bis 12 Schritte zur Herstellung einer Halbleitervor­ richtung gemäß einem ersten Ausführungsbeispiel der Erfindung;
Fig. 13 bis 15 beispielhafte Diagramme einer Halbleitervor­ richtung gemäß dem ersten Ausführungsbeispiel;
Fig. 16 bis 19 Schritte zur Herstellung einer Halbleitervor­ richtung gemäß einer ersten Modifikation des ersten Ausführungs­ beispiels;
Fig. 20 bis 23 Schritte zur Herstellung einer Halbleitervor­ richtung gemäß einer zweiten Modifikation des ersten Ausfüh­ rungsbeispiels;
Fig. 24 bis 31 Schritte zur Herstellung einer Halbleitervor­ richtung gemäß einem zweiten Ausführungsbeispiel der Erfindung;
Fig. 32 bis 37 Schritte zur Herstellung einer Halbleitervor­ richtung gemäß einer ersten Modifikation des zweiten Ausfüh­ rungsbeispiels;
Fig. 38 und 39 beispielhafte Diagramme einer Halbleitervor­ richtung gemäß der ersten Modifikation des zweiten Ausführungs­ beispiels;
Fig. 40 einen Schritt zur Herstellung einer Halbleitervorrich­ tung gemäß einer zweiten Modifikation des zweiten Ausführungs­ beispiels;
Fig. 41 einen Schritt zur Herstellung einer Halbleitervorrich­ tung gemäß einer dritten Modifikation des zweiten Ausführungs­ beispiels;
Fig. 42 bis 45 Schritte zur Herstellung einer Halbleitervor­ richtung gemäß einem dritten Ausführungsbeispiel der Erfindung;
Fig. 46 und 47 Schritte zur Herstellung einer Halbleitervor­ richtung gemäß einem vierten Ausführungsbeispiel der Erfindung;
Fig. 48 bis 58 Schritte zur Herstellung einer herkömmlichen Halbleitervorrichtung; und
Fig. 59 und 60 beispielhafte Diagramme einer herkömmlichen Halbleitervorrichtung.
Fig. 1 zeigt eine perspektivische Teilquerschnittsansicht, in der schematisch die Struktur einer Halbleitervorrichtung gemäß jedem Ausführungsbeispiel der Erfindung gezeigt ist. Fig. 1 verdeutlicht repräsentativ ein Element von einer Anzahl von Halbleiterelementen, die in der Halbleitervorrichtung enthalten sind, die als integrierte Schaltung ausgebildet ist. Die folgen­ de Beschreibung bezieht sich zwar auf ein Halbleiterelement, das durch einen MOSFET (insbesondere einen N-Kanal MOSFET) gebildet ist, und auf ein Halbleitersubstrat, das durch ein Siliziumsub­ strat gebildet ist, es ist jedoch selbstverständlich, dass die Erfindung nicht darauf beschränkt ist.
Der in Fig. 1 gezeigte Halbleiter enthält ein Siliziumsubstrat 1, und eine Mehrzahl von aktiven P-Typ Regionen 70, die in der Hauptoberfläche des Siliziumsubstrats 1 gebildet sind. Eine STI- Struktur (STI-Element-Isolationsstruktur) 80, die selektiv in der Hauptoberfläche des Siliziumsubstrats 1 gebildet ist, iso­ lierte die Mehrzahl von aktiven Regionen 70 voneinander. Ferner sind N-Kanal MOSFET auf den individuellen aktiven Regionen 70 gebildet, die voneinander isoliert sind.
Ein Paar von N+-Typ Source/Drain-Regionen 72 und ein Paar von N- -Typ LDD (lightly doped drain) Regionen 73 sind selektiv in je­ der aktiven Region 70 gebildet, um selektiv auf der Hauptober­ fläche freigelegt zu sein. Das Paar von LDD-Regionen 73 wird se­ lektiv derart gebildet, dass sie sich gegenüberliegen, wobei zwischen diesen Regionen eine P--Typ Kanalregion 74 gebildet ist, die selektiv auf der Hauptoberfläche freigelegt ist. Das Paar von Source/Drain-Regionen 72 ist an den Außenseiten des Paars von LDD-Regionen 73 gebildet, von der Kanalregion 74 aus betrachtet. Eine Gate-Elektrode 14 ist der freigelegten Oberflä­ che der Kanalregion 74 gegenüberliegend durch einen Gate- Isolationsfilm 13 ausgebildet. Die Source/Drain-Regionen 72, die LDD-Regionen 73, die Kanalregion 74 und die Gate-Elektrode 14 erstrecken sich entlang einer Seite der aktiven Region 70 mit einem rechteckigen planen Bereich von einem Ende zum anderen En­ de in Form von Streifen. Folglich korrespondiert die Breite der genannten Seite der aktiven Region 70 mit der Gate-Breite GW des MOSFET.
Die Bodenfläche der aktiven Region 70 ist mit einem Kanalstopper 71 bedeckt, der mit der Bodenfläche der STI-Struktur 80 in Kon­ takt tritt. Metallsilizidschichten 79 sind auf den freigelegten Oberflächen der Source/Drain Regionen 72 gebildet. Ein Isolati­ onsfilm 77 bedeckt die Bereiche der Hauptoberfläche, die weder mit dem Gate-Isolationsfilm 13 noch den Metallsilizidschichten 79 bedeckt sind, sowie die Gate-Elektrode 14. Ein Isolationsfilm 78 bedeckt wiederum diesen Isolationsfilm 77.
Wie im folgenden beschrieben, sind die prinzipiellen Eigenschaf­ ten einer Halbleitervorrichtung und eines Verfahrens zur dessen Herstellung gemäß jedem Ausführungsbeispiels gleich, und betref­ fen die Struktur der STI-Struktur 80 sowie ein Verfahren zur Herstellung dieser Struktur. Die Darstellungen der Schritte, auf die im folgenden unter Bezugnahme auf die Ausführungsbeispiele Bezug genommen wird, sind Querschnittsansichten entlang der Li­ nie X-X parallel zur Richtung der Gate-Breite GW, wie in Fig. 1 gezeigt, oder der Linie Y-Y parallel zur Gate-Längsrichtung senkrecht dazu.
Das Merkmal einer Halbleitervorrichtung und eines Verfahrens zur dessen Herstellung gemäß einem ersten Ausführungsbeispiel der Erfindung liegt darin, dass die Innenwände eines Siliziumdioxid­ films und eines Polysiliziumfilms (polykristalliner Silizium­ film) als Masken dienen zur anisotropen Ätzung, die bei einem Herstellungsverfahrensschritt zur Bildung eines Grabens für eine STI-Struktur in der Hauptoberfläche eines Halbleitersubstrats einer Oxinitridation unterzogen werden, die dem anisotropen Ätz­ vorgang vorausgeht. Dieses charakteristische Herstellungsverfah­ ren wird nun im folgenden unter Bezugnahme auf die Fig. 2 bis 12 beschrieben.
Gemäß diesem Herstellungsverfahren erfolgt zuerst der in Fig. 2 gezeigte Schritt. Dabei wird, wie in Fig. 2 gezeigt, ein Sili­ ziumsubstrat 1 mit einer Hauptoberfläche zuerst präpariert. An­ schließend wird das Siliziumsubstrat 1 thermisch oxidiert, wo­ durch ein Siliziumdioxid (SiO2)-Film 2 auf der Hauptoberfläche mit einer Dicke von 10 nm bis 20 nm gebildet wird. Dann wird ein CVD (chemical vapor deposition)-Apparat verwendet, um einen Po­ lysiliziumfilm 3 mit einer Dicke von 30 nm bis 50 nm auf dem Si­ liziumdioxidfilm 2 zu bilden und um anschließend einen Silizium­ nitrid (Si3N4)-Film 4 mit einer Dicke von etwa 100 nm bis 250 nm zu bilden.
Wie in Fig. 3 gezeigt, wird ein Resist zuerst auf den Silizium­ nitridfilm 4 angewendet und anschließend durch einen Übergangs­ schritt gemustert, um eine Resist-Maske 5 zu bilden. Danach folgt ein anisotropes Ätzen durch die Resist-Maske 5, die als eine Maske (Schirm) dient, wodurch selektiv der Siliziumnitrid­ film 4 entfernt wird. Das Verhältnis zwischen den Ätzraten für den Siliziumnitridfilm 4 und den Polysiliziumfilm 3 ist ausrei­ chend hoch, so dass der anisotrope Ätzvorgang an der oberen Oberfläche des Polysiliziumfilms 3 stoppt.
Eine Öffnung, die selektiv in dem Siliziumnitridfilm 4 durch die Musterung gebildet wird, definiert das Muster eines Grabens, der in dem Siliziumnitrat 1 gebildet wird, wie später beschrieben. Folglich ist die Öffnung des Siliziumnitridfilms 4 in einer Form gebildet, die die Hauptoberfläche des Siliziumsubstrats 1 in ei­ ne Mehrzahl von Regionen teilt.
In einem nachfolgenden Schritt, wie in Fig. 4 gezeigt, erfolgt ein reaktives Ionenätzen durch die gemusterte Siliziumnitridmas­ ke 4, die als eine Hartmaske nach dem Entfernen der Resist-Maske 5 dient, wodurch selektiv der Polysiliziumfilm 3 und der Silizi­ umdioxidfilm 2 entfernt werden, und zwar bis die Hauptoberfläche des Siliziumsubstrats 1 freigelegt ist. Überflüssig zu sagen, dass je nach Typ des zu entfernenden Films verschiedene Ätzflüs­ sigkeiten für das anisotrope Ätzen verwendet werden können.
Es werden dann die Seitenwandflächen des Polysiliziumfilms 3 und des Siliziumdioxidfilms 2, die in einem Hohlraum freigelegt sind, und die Fläche des Siliziumsubstrats 1, die in dem Hohl­ raum freigelegt ist, einer Oxinitridation in einer zum Beispiel Mischgasatmosphäre von NO/O2 unterzogen, wodurch ein Siliziu­ moxinitrid (SiON) Film 6 (Filme 6a bis 6c) gebildet werden, um diese Seitenwandflächen und die Oberfläche des Siliziumsubstrats zu bedecken, wie in Fig. 5 gezeigt. Die Diffusionsrate eines Oxidationsmittels ist in Polysilizium höher als in einem einzel­ kristallinen Silizium, und folglich ist die Dicke des Silizium­ nitridfilms 6a, der durch Oxinitridation der Seitenwand des Po­ lysiliziumfilms 3 gebildet ist, größer als der Siliziumoxini­ tridfilm 6c, der auf der Oberfläche des Siliziumsubstrats 1 ge­ bildet ist.
Bei der Oxinitridation können anstelle des NO-Gases auch ein N2O-Gas, NH3-Gas oder NF3 verwendet werden. Alternativ kann eine Oxinitridation durchgeführt werden, während das Gas, das die At­ mosphäre bildet, geändert wird, und zwar in der Reihenfolge von N2, trockenem O2 (oder H2O) und N2; oder durch ein Verfahren zur Durchführung einer Oxidation in einer O2-Atmosphäre und an­ schließender Durchführung einer Oxinitridation in einer NO- Atmosphäre oder ein Verfahren zur Durchführung einer Oxinitrida­ tion in einer NO-Atmosphäre und anschließender Durchführung ei­ ner Oxidation in einer O2-Atmosphäre.
Das reaktive Ionenätzen erfolgt dann durch den gemusterten Sili­ ziumnitridfilm 4, der als Hartmaske dient, wodurch der Siliziu­ moxinitridfilm 6 und das Siliziumsubstrat 1 selektiv entfernt werden, wie in Fig. 6 gezeigt. Folglich wird ein Graben 7 mit einer Tiefe von etwa 100 nm bis 300 nm in dem Siliziumsubstrat 1 gebildet. Beim anisotropen Ätzen des Siliziumsubstrats 1 zieht sich die Seitenwand des Polysiliziumfilms 3 aufgrund des Silizi­ umoxinitridfilms 6a nicht zurück. Dies liegt daran, dass die Ätzselektionsrate zwischen Silizium und dem Oxinitridfilm 6a ausreichend größer ist als zwischen Silizium und Polysilizium. Folglich ist es möglich, eine aktive Region in dem Siliziumsub­ strat 1 zu bilden, und zwar in einer Größe entsprechend der Di­ mensionen der Hartmaske des Siliziumnitridfilms 4.
Es wird dann ein Oxidfilm zum Beispiel in einer HCI-Atmosphäre oder einer trocken O2-Atmosphäre mit einer Dicke von etwa 30 nm gebildet, der als Innenwandisolationsfilm 8 dient, wie in Fig. 7 gezeigt. Zu diesem Zeitpunkt wird ein Vogelschnabel 9 auf den Innenwänden des Polysiliziumfilms 3 und des Siliziumdioxidfilms 2 gebildet. Die Siliziumoxinitridfilme 6a und 6b unterdrücken jedoch eine Diffusion eines Oxidationsmittels auf den Innenwän­ den des Polysiliziumfilms 3 und des Siliziumdioxidfilms 2, wo­ durch die Vogelschnabellänge (Dicke des Vogelschnabels 9) T1 un­ terdrückt wird. Folglich wird der Bereich der aktiven Region in dem Siliziumsubstrat 1 nicht besonders durch den Vogelschnabel 9 reduziert. Die Atmosphäre zur Bildung des Innenwandisolations­ films 8 kann alternativ mit "nassem" O2 oder H2O/O2 vorbereitet werden. Ferner kann der Innenwandisolationsfilm 8 mittels eines Mehrschichtfilms, der aus Siliziumdioxidfilm und einem Siliziu­ moxinitridfilm (Siliziumdioxidfilm/Siliziumoxinitridfilm, Sili­ ziumdioxidfilm/Siliziumoxinitridfilm/Siliziumdioxidfilm oder dergleichen in Richtung von dem Siliziumsubstrat 1 des Innen­ teils der SI-Struktur aufgelistet) in einer derartigen Atmosphä­ re vorbereitet wird, gebildet werden.
Wenn der Innenwandisolationsfilm 8 aus Siliziumdioxid gebildet wird, ist die Schnittstellen-Zustandsdichte an der Schnittstelle 8s zwischen dem Innenwandisolationsfilm 8 und dem Siliziumsub­ strat 1 geringer als die, die man beobachten kann, wenn der In­ nenwandisolationsfilm 8 aus Siliziumoxinitrid gebildet wird. Selbst wenn der Innenwandisolationsfilm 8 durch einen Mehr­ schichtfilm gebildet wird, wird der Film, der die Schnittstelle 8s mit dem Siliziumsubstrat 1 bildet, aus Siliziumdioxid (SiO2) präpariert.
Wenn der Innenwandisolationsfilm 8 eine Einzelschichtstruktur von nur einer SiO2-Schicht aufweist, diffundieren die Oxidati­ onsmittel in eine Isolation, die in die STI-Struktur gefüllt ist, um das Siliziumsubstrat 1 zu erreichen, das mit der Seiten­ wand und der Bodenfläche der STI-Struktur in Kontakt kommt, und zwar bei einem Schritt zur Bildung eines Gate-Oxidfilms auf der aktiven Region nach der Bildung der STI-Struktur, was eine neue Oxidation verursacht. Zu dieser Zeit treten oxidationsbedingte Spannungen auf, die Versetzungen oder Punktdefekte in dem Sili­ ziumsubstrat 1 verursachen, was nachteilig zur Folge hat, dass ein großer Verluststrom auch in einem stand-by-Zustand fließt. Dies verursacht eine Reihe von Problemen, insbesondere in einem Flash-Memory (EEPROM) oder dergleichen mit einer hohen Oxidati­ onstemperatur und einer langen Oxidationszeit zur Bildung eines Gate-Oxidfilms.
Zur Vermeidung dieses Problems ist es notwendig, keine Oxidation an der Seitenwand und der Bodenfläche der STI-Struktur zu erzeu­ gen, also nicht zu erlauben, dass das Oxidationsmittel die Schnittstelle zwischen der großen STI-Struktur und dem Silizium­ substrat 1 in einem Gate-Oxidationsschritt erreicht. Ein Verfah­ ren zur Implementierung liegt darin, den Innenwandisolationsfilm 8 in eine Zweischicht-Struktur aus SiO2/SiON zu bringen. SiON, das die Diffusion des Oxidationsmittels unterdrückt, kann das Auftreten von oxidationsbedingten Spannungen in dem Gate- Oxidationsschritt unterdrücken.
Aus dem oben genannten Grund wird das Material für den Innenwan­ disolationsfilm 8, der entweder aus einem Einzelschichtfilm aus SiO2 oder aus einem Mehrschichtfilm aus SiO2/SiON gebildet ist, vorzugsweise aus einem Zweischichtfilm aus SiO2/SiON oder einem Dreischichtfilm aus SiO2/SiON/SiO2 von dem Siliziumsubstrat 1 in Richtung des Innenteils der STI-Struktur präpariert.
Im Siliziumoxinitridfilm 6 enthaltener Stickstoff diffundiert thermisch in die Region des Siliziumdioxids in einem Innenwandi­ solationsschritt oder einem späteren Schritt zur thermischen Schrumpf-Hitzebehandlung, woraus sich ergibt, dass Stickstoffa­ tome mit einer bestimmten Konzentrationsverteilung auf dem Vo­ gelschnabel 9 vorhanden sind. Diese Verteilung hängt von dem Hitzebehandlungsschritt ab.
Der Graben 7 wird dann mit einer gefüllten Isolation 11 (Vollisolation) gefüllt. Wenn gleichzeitig mit der Durchführung des Ätzvorgangs und der Filmbildung mit dem oben genannten HDP- CVD-Verfahren ein Aufbringverfahren durchgeführt wird, ist es möglich, den Graben 7 mit der gefüllten Isolation 11 mit einer Dicke von etwa 500 nm bis 700 nm zu füllen, während kaum ein Freiraum (Saum) in dem Graben 7 gebildet wird. Die gefüllte Iso­ lation 11 wird aufgebracht, bis sie die obere Oberfläche des Si­ liziumnitridfilms 4 bedeckt. Das Material für die gefüllte Iso­ lation 11 kann TEOS, Siliziumdioxid oder Siliziumoxinitrid sein, so lange dieses eine Isolation ist. In Anbetracht des Auftretens von Spannungen, die aufgrund von Unterschieden zwischen thermi­ schen Expansionskoeffizienten der jeweiligen Materialien entste­ hen, und zwar bei dem späteren thermischen Schrumpfschritt, ist es wünschenswert, ein Material mit einem thermischen Expansions­ koeffizienten zu wählen, der im wesentlichen mit dem des Silizi­ ums übereinstimmt. Das Material für die gefüllte Isolation 11 kann basierend auf Faktoren ausgewählt werden, wie etwa die Füllbarkeit in den Graben 7, die Isolationseigenschaft, die die­ lektische Konstante oder dergleichen.
Siliziumoxinitrid (SiON) ist als eine Isolation mit einem ther­ mischen Expansionskoeffizienten bekannt, der in etwa dem des Si­ liziums entspricht. Jedoch hat Siliziumoxinitrid eine relativ große relative dielektrische Konstante von etwa 4 bis 6, abhän­ gig von der Stickstoffkonzentration. Wenn die gefüllte Isolation 11 eine große relative dielektrische Konstante aufweist, wird die parasitäre Koppelkapazität zwischen Source/Drain-Regionen benachbarter MOSFETs, die durch die STI-Struktur gebildet sind, vergrößert, um die Schaltrate der MOSFETs zu reduzieren. Folg­ lich wird die Betriebsgeschwindigkeit der Schaltung reduziert.
Wenn die gefüllte Isolation 11 aus SiOF vorbereitet wird, liegt die relative dielektrische Konstante zwischen 3,3 und 3,5, was im Vergleich zu SiO2 (relative dielektrische Konstante: 3,7 bis 3,9) oder TEOS (relative dielektrische Konstante: 3,7 bis 3,9) kleiner ist. Folglich wird die parasitäre Koppelkapazität ver­ glichen mit der einer herkömmlichen STI-Struktur reduziert. Wenn die relative dielektische Konstante der gefüllten Isolation 11 klein ist, wird ebenfalls die parasitäre Koppelkapazität zwi­ schen einem Metalldraht (nicht gezeigt), der auf der STI- Struktur ausgebildet ist, und dem Siliziumsubstrat 1 reduziert, wodurch vorteilhafterweise eine Verzögerungszeit eines elektri­ schen Signals, das über den Metalldraht übertragen wird, redu­ ziert wird. Ferner ist die Isolationseigenschaft von SiOF im we­ sentlichen identisch mit der von SiO2, wodurch kein Problem ent­ steht. Darüber hinaus ist ferner der thermische Expansions­ koeffizient von SiOF im wesentlichen identisch mit dem von SiO2, wodurch kein Problem entsteht, obwohl der von SiOF niedriger ist als der von SiON.
Aufgrund der oben genannten Gründe ist das optimale Material für die gefüllte Isolation 11, die aus SiO2, TEOS, SiON und SiOF vorbereitet werden kann, SiOF, wenn es wichtig ist, die Be­ triebsgeschwindigkeit der Schaltung zu erhöhen bei einer Reduk­ tion der parasitären Kapazität.
Fluorosilicate (FSG), Hydrogensilsesquioxane (HSQ), fluoriertes Polysilizium, Polyphenylquinoxalin Polymer, Fluorpolyimid, Amor­ pher Fluorkohlenstoff (a-C : F), Methylpolysiloxane (MPS), Polya­ rylether(PAE), poröses SiO2 oder dergleichen sind bekannte Mate­ rialien für einen Isolationsfilm mit kleiner dielektrischen Kon­ stante zusätzlich zu SiOF, und die relative dielektrische Kon­ stante beträgt dabei etwa 2,0 bis 3,5. Dieses Material kann für die gefüllte Isolation 11 gewählt werden.
Es erfolgt dann ein CMP (chemical mechanical polishing)Verfahren durch den Siliziumnitridfilm 4, der als Stopper dient, wodurch die obere Fläche der gefüllten Isolation 11 plattgemacht wird, wie in Fig. 9 gezeigt.
Der Siliziumnitridfilm 4 und der Polysiliziumfilm 3 werden dann mittels Ätzen entfernt, wie in Fig. 10 gezeigt. Bei dem Vogel­ schnabel 9, der mindestens Teile der Siliziumoxinitridfilme 6a und 6b umfasst, ist ein Teil, der an der Seitenwand des Polysi­ liziumfilms 3 gebildet ist, mit dem Siliziumnitridfilm 4 verbun­ den. Wenn das Entfernen des Siliziumnitridfilms 4 beendet ist bei dem Schritt zum Entfernen des Siliziumnitridfilms 4 mittels Ätzen, unter Verwendung heißer Phosphorsäure, erreicht die heiße Phosphorsäure den Siliziumoxinitridfilm 6a (Fig. 6), der an der Seitenwand des Polysiliziumfilms 3 gebildet ist.
Somit wird der Siliziumoxinitridfilm 6a teilweise mittels Ätzen entfernt, während der Siliziumoxinitridfilm 6 im Vogelschnabel 9 ungeätzt zurückbleiben kann, selbst wenn das Ätzen durchgeführt wird, um keine Rückstände (ungeätzte Teile) des Siliziumnitrid­ films 4 durch Überätzen zurückzulassen, da die Ätzrate von hei­ ßer Phosphorsäure für den Siliziumoxinitridfilm 6 kleiner ist als für den Siliziumnitridfilm 4. Somit wird kein herunterge­ drückter Teil 110 (Fig. 56) gebildet, selbst wenn der Innenwan­ disolationsfilm 8 eine geringere Dicke aufweist.
Nachdem der Siliziumnitridfilm 4 mittels Ätzen entfernt ist, er­ folgt ein Ätzen mit verdünntem wässrigen Ammoniak (NH4OH), wo­ durch der Polysiliziumfilm 3 entfernt wird. Bei diesem Ätzmittel ist die Selektionsrate zwischen Polysilizium und SiON groß. Der Vogelschnabel 9, der an der Seitenwand des Polysiliziumfilms 3 gebildet ist, der aus einer Mixtur von Siliziumdioxid und Sili­ ziumoxinitrid besteht, verbleibt im wesentlichen ungeätzt zu­ rück.
Es erfolgt dann ein Ätzen durch Hydrofluorsäure (HF), wodurch ein Teil der gefüllten Isolation 11 und des Siliziumdioxidfilms 2 entfernt wird, wie in Fig. 11 gezeigt. Folglich wird eine ge­ füllte Isolation 50 aus der gefüllten Isolation 11 vorbereitet. Zu dieser Zeit wird der Vogelschnabel 9, der aus der Mixtur aus Siliziumoxinitrid und Siliziumdioxid besteht, teilweise mittels Ätzen entfernt und als Vogelschnabel 51 zurückgelassen, obwohl die Ätzrate kleiner ist als die des Siliziumdioxidfilms 2 und der gefüllten Isolation 11. Mit anderen Worten ist die Ätzrate von Hydrofluorsäure für Siliziumdioxid größer als die für SiON. Spannungsabbau kann erfolgen, indem die Stickstoffkonzentration in dem Siliziumoxinitridfilm 6 eingestellt wird, wodurch die Vo­ gelschnabellänge T2 des Vogelschnabels 51 reduziert wird und die Form des oberen Endes der STI-Struktur (Öffnung des Grabens 7) durch den Vogelschnabel 51 abgerundet wird.
Nachdem der in Fig. 11 gezeigte Schritt beendet ist, wird ein Unterschichtoxidfilm mit einer Dicke von etwa 10 nm bis 20 nm gebildet, um die Hauptoberfläche des Siliziumsubstrats 1 zu be­ decken. Anschließend erfolgt eine Hitzebehandlung in einer Stickstoffatmosphäre oder einer Argonatmosphäre bei einer Tempe­ ratur von etwa 1050°C bis 1200°C, um das Siliziumdioxid, das die gefüllte Isolation 50 bildet, zu schrumpfen und zu verdichten. Unter 1 atm. ist Siliziumdioxid zähfliessend, um einen Span­ nungsabbau zu implementieren, wenn eine Hitzebehandlung bei über 950°C erfolgt. Jedoch wird die thermische Spannung, die aufgrund des Unterschieds zwischen den thermischen Expansionskoeffizienten der gefüllten Isolation 50 und des Siliziumsubstrats 1 ent­ steht, erhöht, wenn die Hitzebehandlungstemperatur erhöht wird. Folglich stehen der Spannungsabbau mittels zähfließendem Fluß der gefüllten Isolation 50 und die Erhöhung der Spannung auf­ grund thermischer Spannung in dem Siliziumsubstrat 1 in einer Wechselbeziehung zueinander. Wenn die Breite der STI-Struktur oder der aktiven Region reduziert wird, dominiert die thermische Spannung, um nachteilig Fehler oder Versetzungen in dem Silizi­ umsubstrat 1 zu erzeugen.
Wenn die Breite gering ist, ist ein thermisches Schrumpfen bei niedriger Temperaturhitzebehandlung unter einer Nassoxidati­ onsatmosphäre effektiv, um thermische Spannungen zu unterdrüc­ ken. Jedoch werden oxidationsbedingte Spannungen erzeugt, wenn die Bodenfläche oder die Seitenwand der STI-Struktur oxidiert wird, wie oben beschrieben. Folglich ist ein Zweischichtfilm aus SiO2/SiON wünschenswert als Innenwandisolationsfilm 8, um dies zu unterdrücken.
Es ist ebenfalls möglich, die gefüllte Isolation 11 mit einem anderen thermischen Schrumpfverfahren zur Durchführung der Hit­ zebehandlung bei einer relativ geringen Temperatur von etwa 500°C bis 1000°C in einer Hochdruckedelgas-Atmosphäre (Stick­ stoffatmosphäre, Argonatmosphäre, Neonatmosphäre, Heliumatmo­ sphäre, Kryptonatmosphäre, Xenonatmosphäre oder dergleichen) zu verdichten. Bei diesem Verfahren werden keine oxidationsbeding­ ten Spannungen verursacht, da die Seitenwand und die Bodenfläche der STI-Struktur nicht oxidiert werden, während thermische Span­ nungen kaum auftreten aufgrund der geringen Temperatur, wodurch eine Verdichtung der gefüllten Isolation 50 für die STI-Struktur und eine Reduktion der Fehlerdichte in dem Siliziumsubstrat 1 kompatibel implementiert werden kann. Nach dem thermischen Schrumpfschritt erfolgt eine allgemein bekannte Wannenimplanta­ tion, eine Kanalstopperimplantation und ein Entfernen des oben genannte Unterschichtoxidfilms mittels Ätzen.
Danach wird ein N-Kanal MOSFET als Halbleiterelement gebildet, wie in Fig. 12 gezeigt. Die Hauptoberfläche des Siliziumsub­ strats 1 wird thermisch oxidiert, wodurch ein Siliziumdioxidfilm als Gate-Isolationsfilm 13 gebildet wird. Anschließend wird die Gate-Elektrode 14 aufgebracht. Die restlichen Elemente des MOS- FETs, umfassend die Source/Drain-Regionen 72 und die LDD- Regionen 73, werden ebenfalls gebildet, obwohl diese Elemente nicht gezeigt sind, wodurch die in Fig. 1 gezeigte Halbleiter­ vorrichtung vervollständigt wird.
Bei der in Fig. 12 gezeigten Struktur ist die Breite des Vogel­ schnabels 51 (die Höhe H1 des Vogelschnabels 51 von der Haupto­ berfläche des Siliziumsubstrats 1, wie in Fig. 11 gezeigt), klein, und kein heruntergedrückter Teil 110 (Fig. 56) wird ge­ bildet, unabhängig von der Dicke (Vogelschnabellänge) des Vogel­ schnabels 51, wodurch eine graduelle "Inverse Narrow Channel" Eigenschaft (Kurve C1) erhalten wird, verglichen mit einer her­ kömmlichen Halbleitervorrichtung (Kurve C3) mit heruntergedrück­ tem Teil 110, wie durch den Graphen in Fig. 13 gezeigt. Die Länge des Vogelschnabels 51 ist kleiner als bei der herkömmli­ chen Halbleitervorrichtung, wodurch die "Inverse Narrow Channel" Kurve gradueller ist, verglichen mit der herkömmlichen Halblei­ tervorrichtung (Kurve C2) ohne heruntergedrücktem Teil 110.
Die in Fig. 12 gezeigte STI-Struktur weist keinen herunterge­ drückten Teil 110 auf, wodurch kein Höcker(Fig. 60) in der Kur­ ve einer Drain-Strom/Gate-Spannungs Charakteristik auftritt, ob­ wohl dies nicht in Fig. 13 gezeigt ist. Bei der in Fig. 12 ge­ zeigten STI-Struktur wird ferner die Breite der aktiven Region 70 (Fig. 1) erhöht, wodurch die effektive Gate-Breite GW (Fig. 1) erhöht wird, wodurch vorteilhafterweise ein Drain-Strom ver­ größert werden kann.
In Bezug auf die in Fig. 5 gezeigte Struktur wird der Fall zur Bildung des Siliziumoxinitridfilms 6 mittels Oxidation in einer trocken O2-Atmosphäre und anschließender Durchführung einer Oxinitridation in einer SiON-Atmosphäre mit dem Fall zur Bildung eines Siliziumoxinitridfilms 6 mittels Durchführung einer Oxini­ tridation in einer SiON-Atmosphäre und anschließender Durchfüh­ rung einer Oxidation in einer trocken O2-Atmosphäre verglichen. Fig. 14 zeigt einen Graphen, der die Stickstoffkonzentrations­ verteilung entlang der Linie A-A in der Struktur der fertigge­ stellten STI-Struktur, wie in Fig. 12 gezeigt, verdeutlicht. Wenn in einer O2-Atmosphäre eine Oxidation durchgeführt wird und anschließend eine Oxinitridation in einer NO-Atmosphäre, dann wird die Verteilung der Stickstoffkonzentration auf der SiON/Si- Schnittstelle durch eine Kurve C4 repräsentiert. Mit anderen Worten ist die Spitze der Stickstoffkonzentrationsverteilung in der Umgebung der Schnittstelle vorhanden. Dies liegt daran, dass NO, das als Oxidationsmittel dient, in einen SiO2-Film diffun­ diert, der in der O2-Atmosphäre gebildet wird, um auf der Sili­ ziumschnittstelle zu reagieren.
Wenn in einer NO-Atmosphäre eine Oxinitridation durchgeführt wird und anschließend in einer O2-Atmosphäre eine Oxidation, diffundiert O2, das als Oxidationsmittel dient, in SiON, das in der NO-Atmosphäre gebildet wird, um auf der Siliziumschnittstel­ le zu reagieren, und folglich verschiebt sich die Spitze der Stickstoffkonzentration auf die Seite des Siliziumnitrids, wie durch die Kurve C5 in Fig. 14 gezeigt. Als Ergebnis folgt dar­ aus, dass die Stickstoffkonzentration in dem Siliziumsubstrat 1 reduziert wird. Wenn die durch die Kurve C4 gezeigte Verteilung implementiert wird, ist die Spitze der Stickstoffkonzentration auf der Schnittstelle lokalisiert. Folglich ist die Oxidations­ rate bei dem nachfolgenden Schritt zur Bildung des Oxidfilms als Gate-Isolationsfilm 13 kleiner als für den Fall, bei dem die durch die Kurve C5 gezeigte Verteilung implementiert wird. Wenn die Verteilung gemäß Kurve C4 implementiert ist, ist die Dicke des Gate-Isolationsfilms 13 in der Umgebung eines Endes der STI- Struktur kleiner als die der Gate-Isolationsstruktur 13 im Zen­ trum der aktiven Region 70. Wenn die Verteilung gemäß Kurve C5 implementiert wird, ist die Stickstoffkonzentration in dem Siliziumsubstrat 1 gering und folglich kann dieses Problem vermieden werden.
Es ist möglich, ein derartiges Problem zu vermeiden, bei dem das Oxidationsmittel in die STI-Struktur diffundiert, wenn eine Ga­ te-Oxidation erfolgt, um einen Teil des Siliziumsubstrats 1 nahe des Vogelschnabels 51 zu oxidieren, der am oberen Ende der STI- Struktur lokalisiert ist. Als Ergebnis werden Spannungen bei je­ der Verteilung gemäß den Kurven C4 und C5 implementiert, da Stickstoff die Diffusion des Oxidationsmittels unterdrückt. Wenn der Oxidationsschritt bei großer. Temperatur über eine längere Zeit durchgeführt wird, verursacht die Diffusion des Oxidations­ mittels eine Begrenzung der Oxidationsreaktion. Folglich ist die Verteilung gemäß der Kurve C5, die eine größere Stickstoffkon­ zentration in dem Oxinitridfilm 6 aufweist, vorteilhaft, in Be­ zug auf die Unterdrückung von Diffusion des Oxidationsmittels. Wenn der Oxidationsschritt bei geringer Temperatur über eine kurze Zeit durchgeführt wird, ist die Verteilung gemäß der Kurve C4, die eine größere Stickstoffkonzentration an der Schnittstel­ le aufweist vorteilhaft, da die Reaktionsrate an der Schnitt­ stelle des Siliziumsubstrats 1 die oxidative Reaktion begrenzt.
Etwa 1% des Stickstoffs, das in dem Siliziumsubstrat 1 enthal­ ten ist, ist elektrisch angeregt. In diesem Fall agieren die Stickstoffatome als Donatoren. Wenn angeregte Stickstoffatome in der Umgebung des oberen Endes der STI-Struktur vorhanden sind, wird die Elektronenmobilität in einer Inversionsschicht, die auf einer P-Type Diffusionsschicht (Kanalregion 74) eines N-Kanal MOSFET (NMOSFET) gebildet ist, erhöht. Andererseits wird die Lochmobilität in einer Inversionsschicht, die auf einer N-Type Diffusionsschicht (Kanalregion 74) eines P-Kanal MOSFET (PMOSFET) gebildet ist, reduziert. Aufgrund des vorangegangenen kann festgestellt werden, dass die Verteilung gemäß der Kurve C4 wünschenswerter ist für einen NMOSFET, während die Verteilung gemäß der Kurve C5 für einen PMOSFET wünschenswerter ist.
Im Hinblick auf die Implementierung eines Prozesses, um die Dic­ ke des Gate-Isolationsfilms 13 in der aktiven Region gleichför­ mig zu halten, während ein Bereich des Siliziumsubstrats 1 um den Vogelschnabel 9 der STI-Struktur bei der Gate-Oxidation nicht viel oxidiert wird, kann festgestellt werden, dass die Verteilungen gemäß der Kurve C4 und die Verteilung gemäß der Kurve C5 Vorzüge und Nachteile aufweisen.
Die Stickstoffkonzentrationsverteilung um die SiON/Si- Schnittstelle kann basierend auf den oben genannten Bedingungen optimiert werden. Der Siliziumoxinitridfilm 6 kann durch irgend­ ein oben genanntes Verfahren gebildet werden, um eine Optimie­ rung zu implementieren.
Ein anderer Vorteil der in Fig. 12 gezeigten Struktur gegenüber einer herkömmlichen Struktur liegt darin, dass die Region, die den Siliziumoxinitridfilm 6 enthält, auf dem oberen Ende der STI-Struktur ausgebildet ist. Folglich wird, wenn eine Diffusi­ onsschicht aus Bor, die die Kanalregion 74 eines NMOSFET bildet, in dem Siliziumsubstrat 1 in Kontakt mit dem oberen Ende der STI-Struktur gebildet wird, die den Siliziumoxinitridfilm 6 ent­ hält und zum Beispiel weiter hitzebehandelt ist, ein derartiges Phänomen unterdrückt, dass sich das Bor auf der Schnittstelle der Seitenwand der STI-Struktur absondert, und zwar von dem Si­ liziumsubstrat 1 in Richtung der STI-Struktur. Zum Beispiel wird angenommen, dass Fig. 12 eine Schnittansicht entlang der Rich­ tung der Gate-Breite GW des NMOSFET ist, also eine Schnittan­ sicht entlang der Linie X-X in Fig. 1. In diesem Fall verdeut­ licht ein Graph, wie in Fig. 15 gezeigt, die typische Bor- Konzentrationsverteilung entlang der Linie A-A in Fig. 12.
Bei der Gate-Oxidation oder der nachfolgenden Hitzebehandlung, die unter einer Edelgas-Atmosphäre aus Argon oder dergleichen durchgeführt wird, sondert sich in dem Kanal in das Siliziumsub­ strat 1 implantiertes Bor um die Seitenwand der STI-Struktur herum ab und dessen Konzentration wird reduziert, wie durch eine Kurve C7 in Fig. 15 gezeigt. Dies resultiert in einem derarti­ gen Phänomen, dass sich die Schwellenwertspannung reduziert, wenn die Gate-Breite GW reduziert wird, also ein "inverse narrow channel effect" auftritt. Wenn die Seitenwand der STI-Struktur durch einen Siliziumoxinitridfilm gebildet wird, wird diese Ab­ scheidung unterdrückt, wie durch die Kurve C6 in Fig. 15 ge­ zeigt. Folglich wird der "Inverse Narrow Channel Effect" redu­ ziert, zumindest verglichen zu der herkömmlichen STI-Struktur.
Die Absonderung wird unterdrückt aufgrund des Vorhandenseins des Siliziumoxinitridfilms an der Seitenwand der STI-Struktur, da: (1) der Siliziumoxinitridfilm, der in der STI-Struktur bereitge­ stellt ist, die Diffusion eines Oxidationsmittels bei der Gate- Oxidation unterdrückt, um die oxidative Reaktion zu begrenzen, und (2) während sich die Zwischenräume füllendes Silizium, das in das Siliziumsubstrat 1 mittels Ionenimplantation, wie etwa Kanalimplantation oder Source/Drain-Implantation, eingebracht wird, mit Boratomen paart, um eine kurzfristig verbesserte Dif­ fusion unter Edelgasatmosphäre von Stickstoff oder Argon bereit­ zustellen, und SiO2 oder SiON als Absorptionsfaktor für das Paar oder das die Zwischenräume füllende Silizium dient, so dass bei­ de zum Ende der STI-Struktur hin angezogen werden. Das SiON ab­ sorbiert diese mit einer kleineren Rate als SiO2.
Wie oben beschrieben wird die Menge von Bor, die in die STI- Struktur aufgrund thermischer Diffusion eindringt, unterdrückt, wenn Siliziumoxinitrid auf der Seitenwand der STI-Struktur vor­ handen ist. Folglich wird die Durchschlagspannung der STI- Struktur verglichen mit einer Struktur, die keinen Siliziumoxi­ nitridfilm enthält, hochgehalten.
Im folgenden werden die Vorzüge der Halbleitervorrichtung und des Verfahrens zur dessen Herstellung gemäß dem ersten Ausfüh­ rungsbeispiel gegenüber dem oben genannten Stand der Technik nä­ her beschrieben.
Literatur 1 offenbart einen Schritt zur Bildung eines Silizium­ nitridfilms auf der Seitenwand eines geätzten Polysiliziumfilms mittels Durchführung einer Plasma-Ablaß-Behandlung mit N2-Gas (Fig. 1). Diese Literatur offenbart jedoch keine Technik zur Durchführung eines Schritts zur Bildung eines Vogelschnabels auf dem oberen Ende einer STI-Struktur mittels Oxidation der Innen­ wand eines Grabens nach der Bildung eines Siliziumnitridfilms auf dem Polysiliziumfilm, wodurch ein Spannungsabbau erhalten wird.
Wenn ein Siliziumnitridfilm auf der Seitenwand des Polysilizium­ films 3 an der Stelle des Siliziumoxinitridfilms 6 bei dem Aus­ führungsbeispiel 1 gebildet wird, unterdrückt der Siliziumni­ tridfilm, der an der Seitenwand gebildet ist, thermische Oxida­ tion des Polysiliziumfilms 3 bei dem nachfolgenden Schritt der Oxidation der Innenwand. Folglich wird der Vogelschnabel 9 ex­ trem reduziert und die Oxidation zur Abrundung des oberen Endes des Grabens 7 so unzureichend, dass kein ausreichender Abbau von Spannung erhalten werden kann. 51102 00070 552 001000280000000200012000285915099100040 0002010051600 00004 50983Wenn der Siliziumnitridfilm 4 mittels Ätzen mit heißer Phosphorsäure nach dem Auffüllen des Grabens 7 mit der Isolation im nachfolgenden Schritt entfernt wird, erreicht die heiße Phosphorsäure, die als Ätzmittel dient, den Siliziumnitridfilm, der auf der Seitenwand des Polysilizium­ films 3 gebildet ist, um diesen zu entfernen. Folglich wird nachteilig der heruntergedrückte Teil 110 am oberen Ende der STI-Struktur gebildet. Ferner wird der Siliziumnitridfilm auf der Seitenwand des Polysiliziumfilms 3 mittels Plasma-Abflaß ge­ bildet, wodurch Fehler, die vom Plasma-Ablaß resultieren, nach­ teilig in einen Bereich um die Schnittstelle zwischen der STI- Struktur und dem Siliziumsubstrat 1 eingebracht werden.
Um die oben genannten Probleme zu verhindern ist der Siliziu­ moxinitridfilm 6 auf der Seitenwand des Polysiliziumfilms 3 bei dem ersten Ausführungsbeispiel gebildet. Es kann festgestellt werden, dass die Halbleitervorrichtung mit der Elementisolati­ onsstruktur gemäß dem ersten Ausführungsbeispiel und dem Verfahren zur dessen Herstellung gegenüber dem in der Literatur 1 of­ fenbarten Stand der Technik Vorteile aufweist.
Literatur 2 offenbart eine Technik zur Unterdrückung der Bildung eines Vogelschnabels mittels Implantation von Stickstoff in das obere Ende eines Grabens bei einem Schritt vor dem Auffüllen des Grabens mit einem Isolator. Bezugnehmend auf Fig. 3 der Litera­ tur 2 wird Stickstoff ebenfalls in einen Unterschichtoxidfilm, der unter einer Maske lokalisiert ist, eingebracht. Folglich be­ steht eine Möglichkeit der teilweisen Bildung eines Oxidnitrid­ films nach der Innenwandoxidation. Wenn Stickstoff in den Unter­ schichtoxidfilm oder die Oberfläche eines Siliziumsubstrats mit­ tels Ionenimplantation eingebracht wird, werden ebenfalls gleichzeitig Defekte eingebracht, die zu einem derartigen Pro­ blem führen, dass ein Verluststrom um eine STI-Struktur erhöht wird. Gemäß dem Verfahren zur Durchführung einer Oxinitridation in einer Gasatmosphäre, wie unter Bezugnahme auf das erste Aus­ führungsbeispiel gemäß der Erfindung beschrieben, kann die Sei­ tenwand der Maske vorteilhafterweise oxinitridiert werden, ohne Defekte in den Unterschichtoxidfilm oder das Siliziumsubstrat einzuführen.
Vorteile der Verwendung des Siliziumoxinitridfilms 6 liegen dar­ in, dass: (1) die Dicke des Siliziumdioxidfilms, der auf dem Po­ lysiliziumfilm 3 bei der Innenwandoxidation gebildet wird, also die Vogelschnabellänge, mittels Anpassung der Stickstoffkonzen­ tration in dem Siliziumoxinitrid eingestellt werden kann; (2) die Ätzselektionsrate zwischen dem Siliziumnitridfilm 4 und dem Siliziumoxinitridfilm 6 bezüglich der heißen Phosphorsäure si­ chergestellt werden kann, so dass kein heruntergedrückter Teil am Ende der STI-Struktur gebildet wird; und (3) der Siliziumoxi­ nitridfilm 6 mittels Hitzebehandlung durch einen Ofen oder der­ gleichen gebildet wird, und zwar in einer Gasatmosphäre, wie et­ wa einer NO-Atmosphäre, und folglich wird das Siliziumsubstrat 1 nicht durch Plasma oder dergleichen beschädigt.
Im folgenden wird eine erste Modifikation des ersten Ausfüh­ rungsbeispiels beschrieben. Die Fig. 16 bis 19 zeigen Schrit­ te, die das Herstellungsverfahren gemäß dieser Modifikation ver­ deutlichen. Bei diesem Herstellungsverfahren wird zuerst ein Si­ liziumnitridfilm 4 auf einen Siliziumdioxidfilm 2 gebildet, der als ein Unterschichtoxidfilm dient, ohne die Bildung eines Poly­ siliziumfilms 3 bei einem Schritt, der ähnlich zu dem in Fig. 2 gezeigten ist. Der Siliziumdioxidfilm 2 wird mit einer Dicke von etwa 10 nm bis 20 nm gebildet, und der Siliziumnitridfilm 4 mit einer Dicke von etwa 100 nm bis 250 nm. Anschließend erfolgen Schritte, die denen in den Fig. 3 und 4 gezeigten ähnlich sind, ohne Polysiliziumfilm 3. Somit wird eine in Fig. 16 ge­ zeigte Struktur erhalten.
Es erfolgt dann eine Oxinitridation in einer NO/O2- Mischatmosphäre, wodurch ein Siliziumoxinitridfilm 6 auf einer freigelegten Oberfläche eines Siliziumsubstrats 1 und der Sei­ tenwand des Siliziumdioxidfilms 2 gebildet wird, wie in Fig. 17 gezeigt. Der Siliziumoxinitridfilm 6 kann gebildet werden, wäh­ rend die Gasatmosphäre von einer NO-Atmosphäre zu einer O2- Atmosphäre, oder umgekehrt, geändert wird.
Das Siliziumsubstrat 1 wird dann selektiv entfernt, bis zu einer Tiefe von etwa 100 nm bis 300 nm mittels reaktiven Ionenätzens, wodurch ein Graben 7 gebildet wird, wie in Fig. 17 gezeigt. An­ schließend werden Schritte durchgeführt, die denen in den Fig. 7 bis 11 gezeigten ähnlich sind, wodurch eine in Fig. 19 gezeigte Struktur erhalten wird. Danach erfolgt ein Schritt, der dem in Fig. 12 gezeigten ähnlich ist.
Der prinzipielle Unterschied zwischen dem ersten Ausführungsbei­ spiel und der erste Modifikation liegt darin, ob ein Polysilizi­ umfilm 3 gebildet wird oder nicht. Der Polysiliziumfilm 3 ist gedacht, um Spannungen abzubauen, durch Bildung des Vogelschna­ bels 51. Folglich ist die Vogelschnabellänge T2 (Fig. 11) des Vogelschnabels 51, der mittels des Verfahrens gemäß des ersten Ausführungsbeispiels gebildet wird, größer als die Vogelschna­ bellänge T3 des Vogelschnabels 54 (Fig. 19), der bei dem Ver­ fahren gemäß der ersten Modifikation gebildet wird. Folglich ist das Verfahren gemäß dem ersten Ausführungsbeispiel gegenüber dem Verfahren gemäß der ersten Modifikation besser, in Bezug auf die Wirkung des Abbaus von Spannungen.
Der Vogelschnabel 51, der auch auf der Seitenwand des Polysili­ ziumfilms 3 gebildet ist, weist bei dem Verfahren gemäß dem er­ sten Ausführungsbeispiel eine große Höhe H1 (Fig. 11) auf, wäh­ rend die Höhe H2 (Fig. 19) des Vogelschnabels 54, der bei dem Verfahren gemäß der ersten Modifikation erhalten wird, ohne Bil­ dung eines Polysiliziumfilms 3, kleiner ist als die Höhe H1, und zwar im wesentlichen um die Dicke des Polysiliziumfilms 3. Wenn die Halbleitervorrichtung zum Beispiel ein Speicherzellen-Array enthält, und ein Gate-Elektrodendraht, der als Wortleitung dient, mittels Musterung gebildet wird, wird ein Maskenmuster gleichzeitig sowohl auf die STI-Struktur als auch auf das Sili­ ziumsubstrat 1 übertragen. Wenn zwischen der STI-Struktur und dem Siliziumsubstrat 1 eine große Stufe vorhanden ist, aufgrund der großen Höhe H1 des Vogelschnabels 51, ist ein großer Un­ schärferand bei dem Übertragungsschritt erforderlich. Das Ver­ fahren gemäß der ersten Modifikation weist eine geringe Stufe auf, und folglich wird kein großer Unschärferand benötigt.
Im folgenden wird eine andere Modifikation des ersten Ausfüh­ rungsbeispiels beschrieben. Die Fig. 20 bis 23 zeigen Schrit­ te, die ein Herstellungsverfahren gemäß der zweiten Modifikation verdeutlichen. Bei diesem Herstellungsverfahren wird zuerst ein Siliziumnitridfilm 4 auf einem Siliziumdioxidfilm 2 gebildet, der als ein Unterschichtoxidfilm dient, ohne Bildung eines Poly­ siliziumfilms 3 bei einem Schritt, der dem in Fig. 2 gezeigten ähnlich ist, ähnlich wie bei der ersten Modifikation. Der Sili­ ziumdioxidfilm 2 wird mit einer Dicke von etwa 10 nm bis 20 nm gebildet, und der Siliziumnitridfilm 4 mit einer Dicke von etwa 100 nm bis 250 nm. Danach werden Schritte durchgeführt, ohne Polysiliziumfilm 3, die den Schritten ähnlich sind, die in Fig. 3 und 4 gezeigt sind. Bei dem Schritt, der dem in Fig. 4 gezeig­ ten ähnlich ist, wird ebenfalls eine Hauptoberfläche eines Sili­ ziumsubstrats 1 mittels Ätzen selektiv entfernt. Somit wird eine in Fig. 20 gezeigte Struktur erhalten. Die Tiefe D1 des ent­ fernten Teils des Siliziumsubstrats 1 liegt in einem Bereich von etwa 10 nm bis 100 nm.
Es erfolgt dann eine Oxinitridation zum Beispiel in eine NO/O2- Mischatmosphäre, wodurch ein Siliziumoxinitridfilm 6 auf der freigelegten Oberfläche des Siliziumsubstrats 1 und der Seiten­ wand des Siliziumdioxidfilms 2 gebildet wird, wie in Fig. 21 gezeigt. Der Siliziumoxinitridfilm 6 kann gebildet werden, wäh­ rend die Gasatmosphäre von einer NO-Atmosphäre in eine O2- Atmosphäre, oder umgekehrt, geändert wird.
Das Siliziumsubstrat 1 wird dann selektiv bis zu einer Tiefe von etwa 100 nm bis 300 nm entfernt, und zwar mittels reaktiven Io­ nenätzens, wodurch ein Graben 7 gebildet wird, wie in Fig. 22 gezeigt. Anschließend werden Schritte durchgeführt, die den Schritten ähnlich sind, die in den Fig. 7 bis 11 gezeigt sind, wodurch eine in Fig. 23 gezeigten Struktur erhalten wird. Anschließend wird ein Schritt durchgeführt, der dem in Fig. 12 gezeigten ähnlich ist.
Gemäß dem Verfahren der zweiten Modifikation erstreckt sich ein Bereich eines Innenwandisolationsfilms 8, der Siliziumoxinitrid enthält, bis zu einem Teil unter einem Vogelschnabel 56, tiefer als die Hauptoberfläche des Siliziumsubstrats 1, wie in Fig. 23 gezeigt. Während Bor in einer STI-Struktur absorbiert wird, und bei der Hitzebehandlung zur Anregung des kanalimplantierten Bors abgesondert wird, wird die Menge des abgesonderten Bors redu­ ziert, wenn sich der Teil, der Siliziumoxinitrid enthält, bis zu einem tiefen Bereich des Siliziumsubstrats 1 erstreckt, also wenn ein Siliziumoxinitridfilm auf der Seitenwand der STI- Struktur vorhanden ist.
Somit ist der "Inverse Channel Effekt", der daher resultiert, dass die Konzentration von Bor aufgrund der Absonderung an der STI-Struktur auf einem Gate-Ende entlang der Gate-Breite GW ( Fig. 1) reduziert wird, bei dem Verfahren gemäß der Modifikation 2, mit der die Struktur, wie in Fig. 23 gezeigt, kleiner ver­ glichen mit dem Verfahren gemäß dem ersten Ausführungsbeispiel oder der ersten Modifikation. Es kann festgestellt werden, dass das Verfahren gemäß der zweiten Modifikation, die eine kleine Fluktuation einer Schwellenwertspannung bezüglich der Streuung bei der Fertigstellung der Gate-Breite GW aufweist, vorteilhaft ist verglichen mit dem ersten Ausführungsbeispiel und der ersten Modifikation, zur Verbesserung beim Einsatz in der Massenproduk­ tion.
Das Merkmal einer Halbleitervorrichtung und eines Verfahrens zur dessen Herstellung gemäß einem zweiten Ausführungsbeispiel der Erfindung liegt darin, dass ein Unterschichtisolationsfilm, der auf der Hauptoberfläche eines Halbleitersubstrats bei einem Schritt zur Bildung eines Grabens für eine STI-Struktur auf der Hauptoberfläche des Halbleitersubstrats gebildet ist, gebildet wird, mittels eines Mehrschichtfilms aus einem Siliziumdioxid­ film (Unterschichtoxidfilm)/Siliziumoxinitridfilm oder Silizi­ umdioxidfilm (Unterschichtoxid­ film)/Siliziumoxinitridfilm/Siliziumoxinitridfilm/Siliziumoxiflu­ orfilm (SiOF). Die Ätzrate für den Siliziumoxinitridfilm ist in Bezug auf ein Ätzmittel, das auf den Siliziumdioxidfilm wirkt, gering wodurch die Bildung des heruntergedrückten Teils 110 ( Fig. 56) in der STI-Struktur unterdrückt werden kann. Dieses cha­ rakteristische Herstellungsverfahren wird im folgenden unter Be­ zugnahme auf die Herstellungsverfahrensschritte, wie in den Fig. 24 bis 31 gezeigt, beschrieben.
Gemäß diesem Herstellungsverfahren wird zuerst der in Fig. 24 gezeigte Schritt durchgeführt. Wie in Fig. 24 gezeigt, wird zu­ erst ein Siliziumsubstrat 1 mit einer Hauptoberfläche vorberei­ tet. Danach wird das Siliziumsubstrat 1 thermisch oxidiert, wodurch ein Siliziumdioxidfilm 2 auf der Hauptoberfläche mit einer Dicke von etwa 2 nm bis 5 nm gebildet wird. Es wird dann ein Si­ liziumoxinitridfilm 30 mit einer Dicke von etwa 10 nm auf dem Siliziumdioxidfilm 2 gebildet und anschließend ein Siliziumni­ tridfilm 4 mit einer Dicke von etwa 100 nm bis 250 nm.
Es wird dann der in Fig. 25 gezeigte Schritt durchgeführt. Da­ bei wird zuerst ein Resist auf dem Siliziumnitridfilm 4 angewen­ det, und anschließend durch einen Übergangsschritt gemustert, wodurch eine Resist-Maske 5 gebildet wird. Danach erfolgt ani­ sotropes Ätzen durch die Resist-Maske 5, die als eine Maske (Schirm) dient, wodurch der Siliziumnitridfilm 4 selektiv ent­ fernt wird.
In einem nachfolgenden Schritt, wie Fig. 26 gezeigt, wird die Resist-Maske 5 entfernt, und dann ein reaktives Ionenätzen durch den gemusterten Siliziumnitridfilm 4 durchgeführt, der als eine Hartmaske dient, wodurch der Siliziumoxinitridfilm 30, der Sili­ ziumdioxidfilm 2 und das Siliziumsubstrat 1 selektiv entfernt werden. Somit wird ein Graben 7 in dem Siliziumsubstrat 1 gebil­ det. Die für das anisotrope Ätzen verwendeten Ätzmittel werden entsprechend den zu entfernenden Filmen geändert.
Die Innenwand des Grabens 7 wird dann zum Beispiel in einer HCI- Atmosphäre oder einer trocken O2-Atmosphäre oxidiert, wodurch ein Oxidfilm gebildet wird, der als Innenwandisolationsfilm 32 dient, wie in Fig. 27 gezeigt. Zu dieser Zeit ist ein Vogel­ schnabel 34 auf dem oberen Ende (Öffnungsende) E des Grabens 7 gebildet. Der Diffusionskoeffizient eines Oxidationsmittels in dem Siliziumoxinitridfilm 30 ist geringer als der in dem Silizi­ umdioxidfilm 2. Somit wird die Vogelschnabellänge reduziert, verglichen mit dem Fall, bei dem ein Siliziumdioxidfilm anstelle des Siliziumoxinitridfilms 30 verwendet wird, wodurch die Reduk­ tion einer aktiven Region unterdrückt werden kann.
Wenn anstelle des Siliziumoxinitridfilms 30 ein Siliziumdioxid­ film verwendet wird, wird der Bereich der aktiven Region redu­ ziert, obwohl ein Effekt des Abbaus von Spannungen am oberen En­ de der STI-Struktur größer ist als bei dem Vogelschnabel großer Länge. Wenn anstelle des Siliziumoxinitridfilms 30 ein Silizium­ nitridfilm verwendet wird, wird die Vogelschnabellänge weiter reduziert, verglichen mit dem Fall, bei dem der Siliziumoxini­ tridfilm 30 verwendet wird. Folglich können Spannungen unzurei­ chend abgebaut werden, da das obere Ende der STI-Struktur nicht abgerundet werden kann, obwohl die Wirkung der Unterdrückung der Reduktion des Bereichs der aktiven Region größer ist.
Folglich ist es Aufgabe des Siliziumoxinitridfilms 30, beide Ef­ fekte kompatibel zu implementieren, um die Vogelschnabellänge so weit zu reduzieren, dass die aktive Region sichergestellt ist, und die Konzentration von Spannungen am oberen Ende der STI- Struktur abzubauen. Das Gleichgewicht zwischen diesen Effekten kann optimiert werden, indem die Dicke des Siliziumoxinitrid­ films 30 und die Stickstoffkonzentration in dem Siliziumoxini­ tridfilm 30 angepaßt wird.
Es wird dann zum Beispiel Siliziumdioxid (SiO2) als ein gefüll­ ter Isolator 35 aufgebracht, wodurch der Graben 7 gefüllt wird, wie in Fig. 28 gezeigt. Der gefüllte Isolator 35 kann alterna­ tiv aus Siliziumoxinitrid, TEOS oder SiOF, anstelle des Silizi­ umdioxids präpariert sein.
Es erfolgt dann ein CMP-Verfahren durch den Siliziumnitridfilm 4, der als Stopper dient, wodurch die obere Oberfläche des ge­ füllten Isolators 35 plattgemacht wird, wie in Fig. 29 gezeigt. Anschließend werden der Siliziumnitridfilm 4 und der Siliziu­ moxinitridfilm 30 mittels Ätzen entfernt, wie in Fig. 30 ge­ zeigt.
Es erfolgt dann ein Ätzen durch eine Hydrofluorsäure (HF), wo­ durch ein Teil des gefüllten Isolators 35 und des Siliziumdioxidfilms 2 entfernt werden, wie in Fig. 31 gezeigt. Folglich wird eine gefüllte Isolation 60 aus der gefüllten Isolation 35 gebildet. Zu dieser Zeit wird der Vogelschnabel 34 teilweise mittels Ätzen entfernt. Der Vogelschnabel 34 enthält eine Region 36, die gebildet ist, um einen Teil des Siliziumoxinitridfilms 30 zu umfassen. Folglich stoppt diese Region 36 das Ätzen. Somit wird auf dem oberen Ende der STI-Struktur kein heruntergedrück­ ter Teil 110 (Fig. 56) gebildet. Dies liegt daran, dass die Ätzrate für Siliziumoxinitrid (SiON) kleiner ist als für Silizi­ umdioxid (SiO2) in Bezug auf HF.
Danach erfolgt zum Beispiel ein Schritt, der dem in Fig. 12 ge­ zeigten ähnlich ist, wodurch ein Halbleiterelement gebildet wird. Obwohl der Unterschichtisolationsfilm die Zweischicht­ struktur aus SiON/SiO2 bei der oben gegebenen Beschreibung auf­ weist, kann alternativ auch eine Dreischichtstruktur aus SiOF (Siliziumoxifluorid)/SiON/SiO2 verwendet werden. In diesem Fall erreichen Stickstoff und Fluor die SiO2/Si-Schnittstelle bei der Innenwandoxidation, wodurch ein Effekt der Reduzierung der Schnittstellenzustandsdichte erhalten wird. Ferner wird der Si­ liziumoxifluorfilm großflächig durch einen Siliziumoxihaloidfilm ersetzt.
Im folgenden wird eine erste Modifikation des zweiten Ausfüh­ rungsbeispiels beschrieben. Die Fig. 32 bis 37 zeigen Schrit­ te zur Verdeutlichung eines Verfahrens zur Herstellung gemäß dieser Modifikation. Bei diesem Herstellungsverfahren werden Schritte durchgeführt, die denen in den Fig. 24 bis 27 ge­ zeigten ähnlich sind, und anschließend erfolgt der in Fig. 32 gezeigte Schritt. Wie in Fig. 32 gezeigt, erfolgt ein Ätzen mit heißer Phosphorsäure, wodurch ein Siliziumnitridfilm 4 entfernt wird. Anschließend wird ein Siliziumnitridfilm 38 mit einer Dic­ ke von etwa 10 nm bis 20 nm aufgebracht.
Der Siliziumnitridfilm 4, der als eine Hartmaske dient, wird entfernt, so dass kein Zwischenraum (Saum) definiert wird, was das Füllen vereinfacht, wenn der Graben 7 mit Siliziumdioxid in einem späteren Schritt gefüllt wird. Wenn das Längenverhältnis des Grabens 7 als h/w mit der Tiefe h und der Breite w, wie in Fig. 32 gezeigt, definiert wird, wird die Tiefe h durch die Dicke des Siliziumnitridfilms 4 reduziert, um das Längenverhält­ nis zu reduzieren, wenn der Siliziumnitridfilm 4 entfernt wird, wobei der Graben 7 sofort mit dem Siliziumdioxid gefüllt wird. Die Wirkung, die durch das Entfernen des Siliziumnitridfilms 4 erhalten wird, verstärkt sich, wenn die Elementisolationsbreite (Breite der STI-Struktur) reduziert wird.
In dem Siliziumnitridfilm 38 dient ein Siliziumnitridfilm 38a, der auf einem Siliziumoxinitridfilm 30 gebildet ist, als Stopper in einem späteren CMP-Schritt. Andererseits dient ein Silizium­ nitridfilm 38b, der entlang eines Innenwandisolationsfilms 32 gebildet ist, dazu das Auftreten von oxidationsbedingten Fehlern zu verhindern, die aufgrund der Oxidation der Seitenwand oder der Bodenfläche der STI-Struktur in einem Oxidationsschritt nach der Bildung der STI-Struktur entstehen. Mit anderen Worten dient der Siliziumnitridfilm 38b als Anti-Oxidationsfilm.
Der Graben 7 wird dann durch Aufbringen von zum Beispiel Silizi­ umdioxid als eine gefüllte Isolation 35 gefüllt, wie in Fig. 33 gezeigt. Die gefüllte Isolation 35 kann aus irgendeiner Isolati­ on bestehen, wie etwa SiO2, SiON, TEOS oder SiOF. Wenn Wert auf eine Vergrößerung der Betriebsgeschwindigkeit der Schaltung ge­ legt wird, bei Reduzierung der parasitären Kapazität, ist SiOF (Siliziumoxifluor) mit einer kleinen Dielektrizitätskonstante optimal.
Fluorsilicate (FSG), Hydrogen Silsesquioxane (HSQ), fluoriertes Polysilizium, polyphenylquinoxalin Polymer, Fluorpolyimid, Amor­ pher Fluorkohlenstoff (a-C : F), Methylpolysiloxane (MPS), Polya­ rylenether (PAE) oder dergleichen sind bekannte Materialien für einen Isolationsfilm zusätzlich zu SiOF, und die relative dielektrische Konstante liegt zwischen 2,9 bis 3,5. Dieses Material kann für die gefüllte Isolation 11 gewählt werden.
Es erfolgt dann ein CMP-Schritt durch den Siliziumnitridfilm 38a, der als Stopper dient, wodurch die obere Oberfläche der ge­ füllten Isolation 35 plattgemacht wird, wie in Fig. 34 gezeigt. In dem danach folgenden Schritt, wie in Fig. 35 gezeigt, wird der Siliziumnitridfilm 38a mittels Ätzens mit heißer Phosphor­ säure entfernt, und anschließend wird mittels Ätzens der Silizi­ umoxinitridfilm 30 entfernt. Während der Siliziumoxinitridfilm 30 ebenfalls teilweise entfernt wird, wenn der Siliziumnitrid­ film 38a mittels Ätzens entfernt wird, ist die Ätzrate für Sili­ ziumoxinitrid in Bezug auf die heiße Phosphorsäure, die als Ätz­ mittel für das Siliziumnitrid dient, so klein, dass der Siliziu­ moxinitridfilm 30 nicht derart entfernt wird, dass ein herunter­ gedrückter Teil 110 (Fig. 56) am oberen Ende der STI-Struktur gebildet wird.
Um die Bildung des heruntergedrückten Teils 110 effektiv zu un­ terdrücken, kann die Dicke des Siliziumnitridfilms 38b reduziert werden, um die Menge zu begrenzen, die von der heißen Phosphor­ säure erreicht wird. Dazu wird die Dicke des Siliziumnitridfilms 38b nach Wunsch auf etwa 3 nm bis 7 nm gesetzt. Wenn die Dicke des Siliziumnitridfilms 38b zu sehr reduziert wird, kann zum Beispiel ein Oxidationsmittel für einen Gate-Oxid-Film nachtei­ lig die Schnittstelle zwischen der STI-Struktur und dem Silizi­ umsubstrat 1 erreichen, und oxidationsbedingte Fehler erzeugen. Somit hat die Dicke des Siliziumnitridfilms 38b eine untere Grenze. Es ist möglich, die Diffusion des Oxidationsmittels zu unterdrücken, wenn die Dicke mindestens etwa 3 nm beträgt. Da­ nach erfolgt eine Hitzebehandlung in einer Argonatmosphäre bei einer Temperatur von zum Beispiel 1100°C, um die gefüllte Isola­ tion 35 zu verdichten.
Es erfolgt dann der in Fig. 36 gezeigte Schritt. Dabei wird ein Teil des Siliziumdioxids, das die gefüllte Isolation 35 bildet, und der Siliziumdioxidfilm 2 mittels Ätzens, zum Beispiel durch eine Hydrofluorsäure (HF), entfernt. Folglich wird aus der ge­ füllten Isolation 35 eine gefüllte Isolation 62 gebildet. Zu dieser Zeit ist der Vogelschnabel 34 teilweise mittels Ätzen entfernt.
Der Vogelschnabel 34 enthält einen Teil 36, der gebildet ist, um den Siliziumoxinitridfilm 30 zu umfassen, und dieser Teil 36 be­ steht aus Siliziumoxinitrid (SiON). Die Ätzrate für SiON ist ge­ ringer als die für SiO2 und folglich stoppt dieser Teil 36 den Ätzvorgang. Somit wird am oberen Ende der STI-Struktur kein her­ untergedrückter Teil 110 (Fig. 56) gebildet. Obwohl die Vogel­ schnabellänge T4, die die Dicke des Vogelschnabels 34 zeigt, sich nicht weit zu einer aktiven Region hin erstreckt, da der Siliziumnitridfilm 30 die Oxidation in einem Schritt der Innen­ wandoxidation unterdrückt, kann die Form des oberen Endes der STI-Struktur durch den Vogelschnabel 34 abgerundet werden, da das Siliziumsubstrat 1 unter seiner Hauptoberfläche 15 oxidiert ist, so dass als Ergebnis Spannungen abgebaut werden können.
Im folgenden wird der Vorteil der Halbleitervorrichtung und des Verfahrens zur dessen Herstellung gemäß der ersten Modifikation gegenüber dem oben genannten Stand der Technik beschrieben.
Literatur 2 offenbart eine Technik zum Entfernen eines SiO2- Films, der auf der Seitenwand einer Rinne (Bezugsziffer 2 in Fig. 3) gebildet ist, und zur neuerlichen Bildung eines anderen SiO2-Films (Bezugsziffer 3 in Fig. 3) zur Entfernung von Pro­ zessstörungen in einem Bereich "0026". Der SiO2-Film (3) ist nur auf der Seitenwand der Rinne (2) ausgebildet. Während die in Li­ teratur 2 offenbarte Technik in Bezug auf das Entfernen des Films mittels Ätzens und der erneuten Bildung des gleichen Typs von Film äquivalent zu der ersten Modifikation erscheint, weist der SiO2-Film weder die Funktion des Siliziumnitridfilms 38 auf, der als Anti-Oxidationsfilm dient, noch die Funktion eines Stop­ pers in einem CMP-Schritt.
Literatur 3 offenbart einen Schritt zur Bildung eines Grabens in einem Siliziumsubstrat mit anschließender Oxidation einer Innen­ wand und weiterer Bildung eines Siliziumnitridfilms auf einem Innenwandoxidfilm neben Schritten zur Bildung einer STI-Struktur in Fig. 1. Jedoch unterscheidet sich die Modifikation 1 gemäß der Erfindung von der in Literatur 3 offenbarten Technik da­ durch, dass der Siliziumnitridfilm auf dem Innenwandoxidfilm ge­ bildet ist, und zwar nach der Bildung des Vogelschnabels auf dem oberen Ende der STI-Struktur zum Abbau von Spannungen. Gemäß Li­ teratur 3 wird kein Vogelschnabel auf dem oberen Ende einer STI- Struktur gebildet. Folglich besteht eine Möglichkeit, dass sich Spannungen auf diesem Bereich konzentrieren, die Fehler verursa­ chen. Somit wird ein Fehlerstrom erhöht. Bei der Technik gemäß der ersten Modifikation werden Spannungen auf dem oberen Ende der STI-Struktur abgebaut, und zwar aufgrund des Vorhandenseins des Vogelschnabels 34, wodurch ein Fehlerstrom reduziert wird. Die Wirkung des Spannungsabbaus mit dem Vogelschnabel 34 wird erheblich, wenn die Breite der STI-Struktur oder der aktiven Re­ gion reduziert wird.
Literatur 4 offenbart eine Elementisolationsstruktur, die gebil­ det ist, indem ein Oxidfilm auf der Innenwand eines Grabens zur Elementisolation gebildet wird, und anschließendem Füllen des Grabens mit SiOF, wie in Fig. 1 gezeigt. Das Beispiel, bei dem SiOF als gefüllte Isolation 35 bei der ersten Modifikation ver­ wendet wird, unterscheidet sich von der in Literatur 4 offenbar­ ten Technik in erster Linie bezüglich des Vorhanden­ seins/Nichtvorhandenseins des Siliziumnitridfilms 38. Bei der in Literatur 4 offenbarten Struktur ohne einen Siliziumnitridfilm 38 erreicht ein Oxidationsmittel eine STI- Struktur/Siliziumsubstrat-Schnittstelle durch eine gefüllte Iso­ lation der STI-Struktur, wodurch oxidative Reaktionen verursacht werden, wenn eine Gate-Oxidationstemperatur (Temperatur der Hit­ zebehandlung zur Bildung eines Gate-Oxidfilms) groß und die Zeit für diese Hitzebehandlung lang ist, wodurch oxidationsbedingte Spannungen erzeugt werden. Wenn die Breite aufgrund einer Verfeinerung eines Halbleiterelements reduziert wird, werden Ver­ setzungen in einer aktiven Region verursacht, die eine Erhöhung eines Fehlerstroms zur Folge haben.
um oxidationsbedingte Spannungen um die STI-Struktur herum in dem Siliziumsubstrat zu verhindern, kann in dem Graben ein Film gebildet werden, der die Diffusion eines Oxidationsmittels ver­ hindert. Der Siliziumnitridfilm 38, wie in Fig. 33 gezeigt, hat im Bezug auf die erste Modifikation die Funktion, eine Diffusion eines Oxidationsmittels zu unterdrücken, so dass die STI- Struktur/Siliziumsubstrat-Schnittstelle bei der Gate-Oxidation nicht oxidiert, wodurch keine oxidationsbedingten Fehler entste­ hen. Folglich werden keine Versetzungen in der aktiven Region um die STI-Struktur herum erzeugt, selbst wenn die Breite reduziert wird.
Literatur 5 offenbart eine Struktur zur Bildung eines Silizium­ nitridfilms entlang der Innenwand eines Grabens. Jedoch ist die Modifikation 1 auch keine Kombination der in der Literatur 4 und der Literatur 5 offenbarten Techniken, wie im folgenden be­ schrieben.
Fig. 37 zeigt einen Herstellungsschritt, der die STI-Struktur zeigt, bei der der Graben 7 mit der gefüllten Isolation 35 ( Fig. 33) aus SiOF gefüllt ist, anschließende gefüllte Isolations­ bildung 62 sowie einen thermischen Schrumpfschritt. Fig. 38 zeigt ein typisches Diagramm der Konzentrationsverteilung von Fluor (F) und Stickstoff (N) entlang der Linie B-B in Fig. 37 nach dem thermischen Schrumpfschritt. In SiOF, das die gefüllte Isolation 62 bildet, enthaltenes Fluor und Stickstoff, das in dem Siliziumnitridfilm 38 enthalten ist, diffundieren aufgrund thermischer Diffusion im thermischen Schrumpfschritt. Folglich ist jede Konzentrationsverteilung graduell. Somit wird die Kon­ zentration sowohl in dem Innenwandisolationsfilm 32 als auch in dem Siliziumssubstrat 1 erheblich erhöht. Fluor oder Stickstoff begrenzt Schlenkerverbindungen, wenn eine SiO2/Si-Schnittstelle erreicht wird, wodurch folglich die Schnittstellenzustandsdichte reduziert wird. Die Schnittstellenzustände sind nicht nur auf der Seitenfläche der STI-Struktur, wie in Fig. 38 gezeigt, vor­ handen, sondern auch auf der Bodenfläche.
Wenn die Schnittstellenzustandsdichte reduziert wird, wird ein TAT (trap assisted tunnel)-Strom reduziert, um einen Fehlerstrom zu verringern. Während ein Lawinenphänomen, aufgrund der Stroßionisation, die durch den TAT-Strom erzeugt wird, eine Iso­ lationsdurchschlagspannung reduziert, wird die Isolationsdurch­ schlagpannung verbessert, wenn die Schnittstellenzustandsdichte reduziert wird. Die Isolationsdurchschlagspannung wird ebenfalls verbessert, wenn nur Stickstoff hinzugefügt wird. Wenn man die Isolationsdurchschlagspannung auf einer horizontalen Achse auf­ trägt, während das akkumulierte Fehlerverhältnis auf der verti­ kalen Achse aufgetragen wird (allgemein bekannt als "Weibull Diagramm"), wie in Fig. 39 gezeigt, können isolierte Stichpro­ ben mit geringer Durchschlagspannung beobachtet werden, wenn nur Stickstoff hinzugefügt wird, also die gefüllte Isolation aus SiO2 oder SiON gebildet ist. Wenn Stickstoff und Fluor hinzuge­ fügt werden, wenn also die gefüllte Isolation aus SiOF präpa­ riert wird, können keine Isolationsproben mit geringer Durch­ schlagspannungen beobachtet werden. In Bezug auf das Ergebnis bei einer Massenproduktion ist es vorteilhaft, Stickstoff und Fluor hinzuzufügen, um die Isolationsdurchschlagspannung einzu­ stellen. Die gleiche Wirkung erhält man auch in Bezug auf einen Fehlerstrom. Wenn SiOF für die gefüllte Isolation 35 für den Si­ liziumnitridfilm 38 verwendet wird, erhält man eine STI-Struktur mit geringer Dielektrizitätskonstante. Ferner werden bei der Ga­ te-Oxidation keine oxidationsbedingten Fehler erzeugt, während darüber hinaus die Streuung der Isolationsdurchschlagspannung genauso wie die Streuung der Verteilung des Fehlerstroms redu­ ziert werden.
Ähnliche Effekte wie bei der ersten Modifikation können erhalten werden, wenn anstelle des Siliziumnitridfilms (Si3N4) 38 ein Si­ liziumoxinitridfilm verwendet wird.
Als zweite Modifikation des zweiten Ausführungsbeispiels können ein Siliziumoxinitridfilm 90 und ein Siliziumnitridfilm 33 mit einer Dicke von etwa 3 nm bis 10 nm und etwa 3 nm bis 7 nm je­ weils aufgebracht werden, nach dem Entfernen eines Siliziumni­ tridfilms 40, der als eine Hartmaske dient, und zwar mittels Ät­ zens anstelle des in Fig. 32 gezeigten Schritts, wie in einem Schritt in Fig. 40 gezeigt. Nachfolgende Schritte sind denen in den Fig. 33 bis 36 gezeigten ähnlich. Auch in diesem Fall kann eine STI-Struktur gebildet werden, die keinen herunterge­ drückten Teil 110 (Fig. 56) aufweist.
Um ein Entfernen eines Siliziumnitridfilms 33b aufgrund der Ätzaktion durch eine heiße Phosphorsäure zu verhindern, wenn ein Siliziumnitridfilm 33a mittels Ätzens durch die heiße Phosphor­ säure im nachfolgenden Schritt, der dem in Fig. 35 gezeigten ähnlich ist, entfernt wird, muß die Dicke des Siliziumnitrid­ films 33 unterhalb etwa 7 nm gesetzt werden. Wenn jedoch eine Gate-Oxidation bei einer relativ hohen Temperatur für eine lange Zeit durchgeführt wird, kann die Dicke des Siliziumnitridfilms 33b nicht mehr ausreichen, falls diese nicht mehr als 7 nm be­ trägt.
Eine Wirkung der Unterdrückung eines Oxidationsmittels kann ver­ stärkt werden durch Aufbringen des Siliziumoxinitridfilms 90. Der Siliziumoxidnitridfilm 90 wird durch das Ätzen, das durch Infiltration von heißer Phosphorsäure verursacht wird, nicht entfernt. Folglich weist die zweite Modifikation den Vorteil auf, dass oxidationsbedingte Fehler kaum erzeugt werden, und zwar aufgrund der Unterdrückung der Diffusion des Oxidationsmit­ tels, verglichen zu der ersten Modifikation.
Bei einer dritten Modifikation des zweiten Ausführungsbeispiels kann ein Siliziumoxinitridfilm 80 mit einer Dicke von etwa 3 nm bis 10 nm anstelle des Siliziumnitridfilms 38 aufgebracht wer­ den, und zwar nach dem Entfernen eines Siliziumnitridfilms 4, der als eine Hartmaske dient, anstelle des in Fig. 32 gezeigten Schritts, wie in Fig. 41 gezeigt. Nachfolgende Schritte sind denen in den Fig. 33 bis 36 gezeigten ähnlich. Auch in diesem Fall wird eine STI-Struktur gebildet, die keinen herunterge­ drückten Teil 110 (Fig. 56) aufweist. Der Koeffizient der Volu­ menexpansion des Siliziumoxinitrids (SiON) ist etwa gleich dem von Silizium. Folglich werden im Vergleich zu der ersten Modifi­ kation Spannungen weiter auf effektive Weise um das obere Ende einer STI-Struktur herum abgebaut.
Das Merkmal eines Verfahrens zur Herstellung einer Halbleiter­ vorrichtung gemäß einem dritten Ausführungsbeispiel der Erfin­ dung liegt darin, dass Stickstoff, Halogen oder Stickstoffhaloi­ de in einen Polysiliziumfilm oder einen Siliziumnitridfilm in einem Mehrschichtfilm aus Siliziumdioxidfilm/Polysiliziumfilm /Siliziumnitridfilm oder Siliziumdioxidfilm/Siliziumnitridfilm Ionen implantiert werden, der als eine Hartmaske zur Bildung ei­ nes Schnabels bei einem Schritt zur Bildung eines Grabens für eine STI-Struktur in einem Halbleitersubstrat dient.
Stickstoff oder Halogen, die in dem Siliziumnitridfilm oder dem Polysiliziumfilm, der als Hartmaske dient, implantiert sind, diffundieren thermisch bei der Hitzebehandlung (zum Beispiel ei­ ner Innenwandoxidation), um einen Bereich um den Schnabel herum am oberen Ende der STI-Struktur oder der Schnittstelle zwischen einem Siliziumdioxidfilm 2 und einem Siliziumsubstrat 1 zu er­ reichen. Somit wird die Schnittstellenzustandsdichte in dieser Region reduziert. Die Schnittstellenzustandsdichte wird redu­ ziert, da Stickstoff oder Halogen ungesättigte Verbindungen (Schlenkerverbindungen der Siliziumatome), die um die Schnitt­ stelle herum vorhanden sind, begrenzen. Eine Reduktion der Schnittstellenzustandsdichte führt zu Effekten, wie etwa der Reduktion der Streuung der Schwellenwertspannung eines MOSFET und eine Verbesserung des Hot Carrier Widerstands.
Die Ionenimplantation von Stickstoff oder dergleichen, die das dritte Ausführungsbeispiel charakterisiert, kann in Verbindung mit dem ersten oder zweiten Ausführungsbeispiel (einschließlich jeglicher Modifikation) durchgeführt werden, oder in einem her­ kömmlichen Herstellungsverfahren. Ferner kann die Ionenimplanta­ tion von Stickstoff oder dergleichen in verschiedenen Schritten, wie in den Fig. 42 bis 45 gezeigt, durchgeführt werden.
Bei dem in Fig. 42 gezeigten Beispiel sind ein Siliziumdioxid­ film 2 und ein Polysiliziumfilm 3, die als Materialien für eine Hartmaske zur Bildung eines Grabens dienen, auf einem Silizium­ substrat 1 gebildet. Es erfolgt dann eine Implantierung von Io­ nen 40 aus Stickstoff, Halogen (zum Beispiel Fluor) oder Stick­ stoffhaloid (zum Beispiel Stickstofffluorid (NS3)) in die gesam­ te obere Fläche des Polysiliziumfilms 3. Stickstoff und Fluor können zum Beispiel gleichzeitig implantiert werden. Die Io­ nenimplantation erfolgt bei einer Energie von etwa 10 keV bis 50 keV und einer Dosis im Bereich von etwa 1 × 1014/cm2 bis 5 × 1015/cm2. Das Element, wie etwa Stickstoff, das in den Polysili­ ziumfilm 3 eingebracht wird, diffundiert durch eine nachfolgende Hitzebehandlung (zum Beispiel Innenwandoxidation), wodurch die Schnittstellenzustandsdichte um einen Schnabel am oberen Ende der STI-Struktur oder der Schnittstelle zwischen dem Siliziumdi­ oxidfilm 2 und dem Siliziumsubstrat 1 reduziert wird.
Bei dem in Fig. 43 gezeigten Beispiel wird ein Siliziumnitrid­ film 4 auf einem Polysiliziumfilm 3 gebildet und anschließend werden Ionen 40 (Stickstoff oder dergleichen) implantiert. Die Ionen 40 werde implantiert, damit sie die den. Polysiliziumfilm 3 durch den Siliziumnitridfilm 4 hindurch erreichen.
Bei dem in Fig. 44 gezeigten Beispiel wird ein Siliziumnitrid­ film 4 als Hartmaske gemustert. Anschließend erfolgt eine Implantation von Ionen 40 (Stickstoff oder dergleichen), selektiv in einen Polysiliziumfilm 3.
Bei dem in Fig. 45 gezeigten Beispiel werden ein Siliziumni­ tridfilm 4 sowie ein Polysiliziumfilm 3 selektiv mittels Ätzens entfernt. Danach werden Ionen 40 mittels Schleuderrotationsim­ plantation mit einem Einfallwinkel von 0° bis 38° implantiert. Die Rotationsimplantation erfolgt durch Ionenimplantation mit kontinuierlicher Rotation oder Einzelkomplettrotation geteilt durch zwei, vier oder acht Schritte, während zum Beispiel der Seitenwinkel schrittweise geändert wird. Die Ionen 40 aus Stick­ stoff oder Fluor werden effektiv in die Seitenwand des Polysili­ ziumfilms 3 implantiert. Bei diesem Schritt werden die Ionen 40 auch selektiv in einen Siliziumdioxidfilm 2 oder die Hauptober­ fläche eines Siliziumsubstrats 1 zur gleichen Zeit implantiert. Bei dem in Fig. 45 gezeigten Modus werden die Ionen 40 direkt in einen Bereich implantiert, wo ein Schnabel gebildet wird, wo­ durch die Schnittstellenzustandsdichtet effektiver reduziert werden kann.
Während die Hartmaske durch einen Dreischichtfilm gebildet wird, der aus dem Siliziumdioxidfilm 2, dem Polysiliziumfilm 3 und dem Siliziumnitridfilm 4 gebildet ist, und zwar bei jedem der in den Fig. 43 bis 45 gezeigten Beispiele, ist das Herstellungsver­ fahren gemäß diesem Ausführungsbeispiel ebenfalls für eine Hart­ maske verwendbar, die durch einen Zweischichtfilm gebildet ist, der aus Siliziumdioxidfilm/Siliziumnitridfilm besteht. In diesem Fall werden die Ionen 40 aus Stickstoff oder Fluor in den Sili­ ziumnitridfilm implantiert. Das Element, zum Beispiel in den Si­ liziumnitridfilm implantierter Stickstoff, diffundiert thermisch in den Siliziumdioxidfilm 2 bei einer Hitzebehandlung, wodurch auf ähnliche Weise ein Effekt der Reduzierung der Schnittstel­ lenzustandsdichte erhalten werden kann.
Wenn die implantierten Ionen aus Stickstoff oder Stickstoffha­ loid bestehen, kann die Schnabellänge weiter unterdrückt werden.
Das Phänomen ist bekannt, dass Spannungskonzentrationen oder Ni­ tridation beim Erhitzen in einer Stickstoffatmosphäre in einem Ende (Gate-Ende) eines Gate-Isolationsfilms 13 entlang der Gate- Breite GW eines MOSFET gebildet werden, also in einem Bereich, wo der Gate-Isolationsfilm 13 sich mit einer STI-Struktur über­ schneidet. Folglich wird die Dicke des Gate-Isolationsfilms 13 am Gate-Ende entlang der Gate-Breite GW reduziert. Wenn die Dic­ ke des Gate-Isolationsfilms 13 in diesem Bereich reduziert wird, wird die Schwellenwertspannung oder die Zuverlässigkeit des Ga­ te-Isolationsfilms 13 reduziert. Es ist bekannt, dass beschleu­ nigte Oxidation verursacht wird, wenn zur Oxidation Fluor in das Silizium implantiert wird. Folglich kann das Problem der Verdün­ nung des Gate-Isolationsfilms 13 am Gate-Ende gelöst werden, in­ dem Fluorionen als implantierte Ionen 40 verwendet werden.
Wenn die implantierten Ionen 40 aus Fluor präpariert werden, diffundieren die implantierten Ionen thermisch bei der Bildung des Schnabels, um die Schnittstelle zwischen dem Siliziumsub­ strat und dem Schnabel zu erreichen, wodurch die Oxidation be­ schleunigt wird. Somit wird die Form des Schnabels, der am obe­ ren Ende der STI-Struktur gebildet wird, weiter abgerundet, um den Effekt des Spannungsabbaus weiter zu verbessern.
Ferner ist das Phänomen bekannt, dass eine Verunreinigungsdiffu­ sionsschicht, die als kanaldotierte Schicht gebildet ist, die mit der Schnittstelle zwischen der STI-Struktur und dem Silizi­ umsubstrat 1 in Kontakt tritt, sich absondert bei der Hitzebe­ handlung, um die Konzentration um diese Schnittstelle herum zu reduzieren. Folglich kann der sogenannte "inverse narrow channel effect" beobachtet werden, der die Schwellenwertspannung redu­ ziert, wenn die Gate-Breite GW reduziert wird. Wenn auf der Schnittstelle zwischen der STI-Struktur und dem Siliziumsubstrat 1 Stickstoff vorhanden ist, wird diese Abscheidung unterdrückt, und folglich der "inverse narrow channel effect" abgebaut. Somit wird eine Streuung der Schwellenwertspannung, die durch Fluktuation der Gate-Breite GW erzeugt wird, unterdrückt, wodurch das Ergebnis der Halbleitervorrichtung weiter verbessert wird.
Im folgenden wird der Vorteil des Verfahrens zur Herstellung ei­ ner Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel gegenüber dem oben genannten Stand der Technik im einzelnen be­ schrieben.
Literatur 4 offenbart eine Technik der direkten Implantierung von Stickstoffionen in die Innenwand eines Grabens (Fig. 2). Bei diesem Verfahren werden jedoch Fehler nachteilig in eine STI-Struktur/Siliziumsubstrat-Schnittstelle eingebracht, und zwar im Anschluß an die Ionenimplantation. Insbesondere wenn die Breiten der STI-Struktur und eine aktive Region unter 1 µm lie­ gen, und Stickstoff in einen Bereich um die STI-Struktur bei ei­ ner Dosis von mindestens 1 × 1014/cm2 implantiert wird, werden Versetzungen in einem Siliziumsubstrat 1 nicht nur bei der In­ nenwandoxidation, sondern auch beim thermischen Schrumpfen er­ zeugt.
Literatur 2 offenbart ein Verfahren zur Unterdrückung eines Vo­ gelschnabels, der bei einem Verfahren der Oxidation unterdrückt wird, indem Stickstoff in ein Siliziumsubstrat durch einen Sili­ ziumdioxidfilm implantiert werden, der auf dem oberen Ende einer STI-Struktur lokalisiert ist (Fig. 3).
Bei dem dritten Ausführungsbeispiel gemäß der Erfindung wird an­ dererseits Stickstoff oder Fluor in den Polysiliziumfilm 3 und den Siliziumdioxidfilm 2 implantiert, wobei letzterer unter dem Siliziumnitridfilm 4 angeordnet ist, der als eine Hartmaske zur Bildung des Vogelschnabels dient. Mit anderen Worten unterschei­ det sich das Verfahren gemäß dem dritten Ausführungsbeispiel von dem allgemein bekannten Verfahren dadurch, dass implantierte Io­ nenarten, wie etwa Stickstoff, nicht direkt in den Innenwandiso­ lationsfilm 8 eingebracht werden, der auf der Innenwand des Gra­ bens 7 gebildet ist, oder die Schnittstelle zwischen dem Siliziumdioxidfilm 2, der auf der Hauptoberfläche des Siliziumsub­ strats 1 gebildet ist, und dem Siliziumsubstrat 1, sondern durch thermische Diffusion. Während erneut Fehler verursacht werden, wenn die implantierten Ionenarten direkt in die Schnittstelle durch Ionenimplantation eingebracht werden, werden die Ionenar­ ten durch thermische Diffusion bei dem dritten Ausführungsbei­ spiel 3 eingebracht. Folglich ist es möglich, die Bildung neuer Fehler zu vermeiden, die dem Einbringen von Ionenarten folgen. Mit anderen Worten weist das Verfahren gemäß dem dritten Ausfüh­ rungsbeispiel den Vorteil auf, dass die Fehlerdichte reduziert werden kann.
Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel der Erfindung zeichnet sich dadurch aus, dass Ionen aus Stickstoff, Halogen oder Halogen- Haloide in eine gefüllte Isolation implantiert werden, die einen Hauptteil einer STI-Struktur bildet, die auf einem Halbleiter­ substrat gebildet ist. Das Element, zum Beispiel Stickstoff, das in die gefüllte Isolation eingebracht wird, diffundiert ther­ misch bei einer Hitzebehandlung (Innenwandoxidation) ähnlich wie bei dem dritten Ausführungsbeispiel, um einen Bereich um einen Vogelschnabel am oberen Ende der STI-Struktur oder der Schnitt­ stelle zwischen einem Siliziumdioxidfilm 2 und einem Silizium­ substrat 1 zu erreichen. Somit wird die Schnittstellenzustands­ dichte in dieser Region reduziert.
Eine Ionenimplantation mit Stickstoff oder dergleichen, die das vierte Ausführungsbeispiel charakterisiert, kann in Kombination mit dem ersten oder zweiten Ausführungsbeispiel (einschließlich jeglicher Modifikation) durchgeführt werden, oder in einem her­ kömmlichen Herstellungsverfahren. Die Ionenimplantation von Stickstoff oder dergleichen kann in verschiedenen Schritten, wie in den Fig. 46 und 47 gezeigt, erfolgen.
Bei dem in Fig. 46 gezeigten Beispiel werden Ionen 40 (Stick­ stoff oder dergleichen) implantiert, und zwar nachdem ein Graben 7 mit Siliziumdioxid gefüllt wird, das eine gefüllte Isolation 44 bildet. Die obere Fläche des Siliziumdioxidfilms 44 wird durch einen Siliziumnitridfilm 4, der als Stopper dient, platt­ gemacht. Zu dieser Zeit werden die Ionen 40 in die gefüllte Iso­ lation 44, den Siliziumnitridfilm 4, einen Polysiliziumfilm 3, einen Vogelschnabel 43 und dergleichen implantiert. Das implan­ tierte Element, wie etwa Stickstoff, diffundiert thermisch bei einer nachfolgenden Hitzebehandlung (zum Beispiel einem thermi­ schen Schrumpfschritt oder einer Hitzebehandlung, die zur Bil­ dung eines MOSFET notwendig ist), um die Schnittstelle zwischen einer STI-Struktur und dem Siliziumsubstrat 1 oder zwischen dem Siliziumdioxidfilm 2 und dem Siliziumsubstrat 1 zu erreichen, wodurch die Schnittstellenzustandsdichte reduziert wird.
Bei dem in Fig. 47 gezeigten Beispiel werden Ionen 40 (Stick­ stoff oder dergleichen) implantiert, und zwar nach Bildung eines Gate-Isolationsfilms 13 und einer Gate-Elektrode 14. Zu dieser Zeit werden Ionen 40 in eine gefüllte Isolation 49, einen Vogel­ schnabel 48, die Gate-Elektrode 14 und dergleichen implantiert. Die Fig. 46 und 47 dienen lediglich der Verdeutlichung, und Ionen 40 können in verschiedenen Schritten implantiert werden, solange die Ionen 40 in die gefüllte Isolation 44 oder 49 im­ plantiert werden können und ein nachfolgender Hitzebehandlungs­ schritt vorgesehen ist, um ähnliche Wirkungen zu erhalten. Zum Beispiel können die Ionen 40 nach dem Entfernen eines Dreischichtfilms, bestehend aus einen Siliziumdioxidfilm 2, ei­ nem Polysiliziumfilm 3 und einem Siliziumnitridfilm 4, der als eine Hartmaske dient, implantiert werden.
Es ist überflüssig zu erwähnen, dass die Diskussion bezüglich der Vorzüge gegenüber dem Stand der Technik auch für das vierte Ausführungsbeispiel ähnlich wie für das dritte Ausführungsbei­ spiel gelten.
Während jedes der Ausführungsbeispiele 1 bis 4 unter Bezugnahme auf ein Halbleitersubstrat beschrieben wurde, das in einem Siliziumsubstrat gebildet ist, ist es überflüssig zu erwähnen, dass die Erfindung nicht auf ein Siliziumsubstrat beschränkt ist, sondern auch auf ein Substrats anwendbar ist, das aus einem an­ deren Material als Silizium besteht.
Die Erfindung ist ferner nicht nur auf ein Bulk-Substrat, son­ dern auch auf ein SOI (silicon an insulator)-Substrat anwendbar. Ferner ist die Erfindung für große Bereiche von Halbleitervor­ richtungen anwendbar, die einen DRAM (dynamic random access me­ mory), einen SRAM (static random access memory), einen EEPROM (electrically erasable programmable read only memory), eine Lo­ gikschaltung und eine Halbleitervorrichtung, die durch eine Kom­ bination derselben präpariert ist, enthalten.

Claims (15)

1. Verfahren zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten:
  • a) Vorbereitung eines Halbleitersubstrats (1) mit einer Hauptoberfläche;
  • b) Bildung eines Mehrschichtfilms, der einen Oxidhalblei­ terfilm (2) und einen darauf angeordneten Nitridhalbleiterfilm (4) enthält, auf der Hauptoberfläche des Halbleitersubstrats (1);
  • c) Musterung des Nitridhalbleiterfilms (4) zur selektiven Bildung einer Öffnung mit einer Form, die die Hauptoberfläche in eine Mehrzahl von Regionen in dem Nitridhalbleiterfilm (4)trennt;
  • d) Ätzen durch den gemusterten Nitridhalbleiterfilm (4), der als eine Maske verwendet wird, zum selektiven Entfernen ei­ nes Bereichs unmittelbar unter der Öffnung bis mindestens die Hauptoberfläche des Halbleitersubstrats (1) freigelegt ist;
  • e) Oxinitridation einer Oberfläche, die unter dem Nitrid­ halbleiterfilm (4) lokalisiert und in einem Hohlraum, der unmit­ telbar unter der Öffnung gebildet ist, freigelegt ist;
  • f) Ätzen durch den gemusterten Nitridhalbleiterfilm (4), der als Maske verwendet wird, zur Bildung eines Grabens (7) in einem Bereich des Halbleitersubstrats (1), unmittelbar unter der Öffnung;
  • g) Bildung eines Innenwandisolationsfilms (8), umfassend einen Oxidhalbleiterfilm, der auf der Innenwand mit einer Innen­ wand des Grabens in Kontakt tritt;
  • h) Füllen des Grabens (7) mit einer Isolation (11) nach dem Schritt (g);
  • i) Entfernen des Mehrschichtfilms mindestens nach dem Schritt (g); und
  • j) Bildung einer Komponente eines Halbleiterelements in je­ der der Mehrzahl von Regionen, die durch den Graben (7) in der Hauptoberfläche des Halbleitersubstrats (1) voneinander getrennt sind.
2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei der Mehrschichtfilm ferner einen polykri­ stallinen Halbleiterfilm (3) enthält, der zwischen dem Oxidhalb­ leiterfilm (2) und dem Nitridhalbleiterfilm (4) gebildet wird.
3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Schritt (d) ferner folgenden Schritt enthält:
  • 1. Ätzen durch den gemusterten Nitridhalbleiterfilm (4), der als Maske verwendet wird, zum selektiven Entfernen eines Be­ reichs unmittelbar unter der Öffnung, bis eine Rinne in dem Halbleitersubstrat (1) gebildet ist, die flacher ist als der Graben (7)
4. Verfahren zur Herstellung einer Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 3, wobei der Schritt (e) folgende Schritte enthält:
  • 1. Oxidation der in dem Hohlraum freigelegten Oberfläche in einer Sauerstoffatmosphäre; und
  • 2. Oxinitridation der in dem Hohlraum freigelegten Ober­ fläche in einer NO-Atmosphäre, nach dem Schritt (e1),
und wobei der Schritt (j) folgenden Schritt enthält:
  • 1. Bildung einer Komponente eines N-Kanal MOSFET als die Komponente des Halbleiterelements in jeder der Mehrzahl von Re­ gionen.
5. Verfahren zur Herstellung einer Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 3, wobei der Schritt (e) folgende Schritte enthält:
  • 1. Oxinitridation der in dem Hohlraum freigelegten Ober­ fläche in einer NO-Atmosphäre; und
  • 2. Oxidation der in dem Hohlraum freigelegten Oberfläche in einer Sauerstoffatmosphäre nach dem Schritt (e1); und
wobei der Schritt (j) folgenden Schritt enthält:
  • 1. Bildung einer Komponente eines P-Kanal MOSFET als die Komponente des Halbleiterelements in jeder der Mehrzahl von Re­ gionen.
6. Verfahren zur Herstellung einer Halbleitervorrichtung mit folgenden Schritte:
  • a) Vorbereitung eines Halbleitersubstrats (1) mit einer Hauptoberfläche;
  • b) Bildung eines Mehrschichtfilms auf der Hauptoberfläche des Halbleitersubstrats (1), umfassend einen Oxidhalbleiterfilm (2), einen Oxinitridhalbleiterfilm (30) oder einen Oxihaloid­ halbleiterfilm, die miteinander in Kontakt stehen, und einen darauf angeordneten Nitridhalbleiterfilm (4);
  • c) Musterung des Nitridhalbleiterfilms (4) zur selektiven Bildung einer Öffnung mit einer Form, die die Hauptoberfläche in eine Mehrzahl von Regionen in dem Nitridhalbleiterfilm (4) trennt;
  • d) Ätzen durch den gemusterten Nitridhalbleiterfilm (4), der als Maske verwendet wird, zum selektiven Entfernen eines Be­ reichs unmittelbar unter der Öffnung, zur Bildung eines Grabens (7) in einem Bereich des Halbleitersubstrats (1) unmittelbar un­ ter der Öffnung;
  • e) Bildung eines Innenwandisolationsfilms (32), umfassend einen Oxidhalbleiterfilm, der auf der Innenwand mit einer Innen­ wand des Grabens (7) in Kontakt tritt;
  • f) Füllen des Grabens (7) mit einer Isolation (35) nach dem Schritt (e);
  • g) Entfernen des Mehrschichtfilms mindestens nach dem Schritt (e); und
  • h) Bildung einer Komponente eines Halbleiterelements in je­ der der Mehrzahl von Regionen, die durch den Graben (7) in der Hauptoberfläche des Halbleitersubstrats (1) voneinander getrennt sind.
7. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 6, wobei der Schritt (g) folgenden Schritt ent­ hält:
  • 1. Entfernen des Nitridhalbleiterfilms (4), der in dem Mehrschichtfilm enthalten ist, zwischen den Schritten (e) und (f);
wobei das Verfahren ferner folgenden Schritt enthält:
  • a) Bildung eines Isolationsfilms, umfassend einen Nitrid­ halbleiterfilm (38), auf einer freigelegten Oberfläche, zwischen den Schritten (g1) und (f).
8. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 7, wobei der Isolationsfilm ferner einen Nitrid­ halbleiterfilm (33) enthält.
9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 6, wobei der Schritt (g) folgenden Schritt ent­ hält:
  • 1. Entfernen des Nitridhalbleiterfilms (4), der in dem Mehrschichtfilm enthalten ist, zwischen den Schritten (e) und (f);
wobei das Verfahren ferner folgenden Schritt enthält:
  • a) Bildung eines Isolationsfilms, umfassend einen Oxini­ tridhalbleiterfilm (80) auf einer freigelegten Oberfläche zwi­ schen den Schritten (g1) und (f).
10. Verfahren zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten:
  • a) Vorbereitung eines Halbleitersubstrats (1) mit einer Hauptoberfläche;
  • b) Bildung eines Mehrschichtfilms, umfassend einen Oxid­ halbleiterfilm (2) und einen darauf angeordneten Nitridhalblei­ terfilm (4), auf der Hauptoberfläche des Halbleitersubstrats (1);
  • c) Musterung des Nitridhalbleiterfilms (4) durch selektive Bildung einer Öffnung mit einer Form, die die Hauptoberfläche in eine Mehrzahl von Regionen in dem Nitridhalbleiterfilm (4) trennt;
  • d) Ätzen durch den gemusterten Nitridhalbleiterfilm (4), der als Maske verwendet wird, zum selektiven Entfernen eines Be­ reichs unmittelbar unter der Öffnung, zur Bildung eines Grabens (7) in einem Bereich des Halbleitersubstrats (1) unmittelbar un­ ter der Öffnung;
  • e) Bildung eines Oxidhalbleiterfilms auf der Innenwand des Grabens;
  • f) Bildung eines Nitridhalbleiterfilms (4) auf dem Oxid­ halbleiterfilm, der auf der Innenwand gebildet ist;
  • g) Füllen des Grabens (7) mit einer fluorenthaltenden Iso­ lation nach dem Schritt (f);
  • h) Entfernen des Mehrschichtfilm mindestens nach dem Schritt (f); und
  • i) Bildung einer Komponente eines Halbleiterelements auf jeder der Mehrzahl von Regionen, die durch den Graben der Hauptoberfläche des Halbleitersubstrats (1) voneinander getrennt sind.
11. Halbleitervorrichtung mit einer Elementisolationsstruktur, die eine Hauptoberfläche eines Halbleitersubstrats (1) in eine Mehrzahl von selektiv in der Hauptoberfläche gebildeten Regionen trennt, und einem in jeder der Mehrzahl der Regionen gebildeten Halbleiterelement, wobei die Elementisolationsstruktur folgendes enthält:
einen Innenwandisolationsfilm (8), der auf einer Innenwand eines selektiv in der Hauptoberfläche gebildeten Grabens (7) ge­ bildet ist, um einen Oxidhalbleiterfilm zu umfassen, der mit der Innenwand in Kontakt tritt und einen Vogelschnabel aufweist, der an einem Öffnungsende des Grabens (7) verdickt ist, und
eine in den Graben (7) gefüllte Isolation (11).
12. Halbleitervorrichtung nach Anspruch 11, wobei der Innenwan­ disolationsfilm (8) einen Oxinitridhalbleiter (6) über einem Bereich vom Vogelschnabel bis zu einem Bereich unter dem Vogel­ schnabel aufweist, der flacher als der Graben (7) ist.
13. Halbleitervorrichtung nach Anspruch 11 oder 12, wobei ein anderer Isolationsfilm einen Nitridhalbleiterfilm aufweist, der zwischen dem Innenwandisolationsfilm (8) und der Isolation ange­ ordnet ist.
14. Halbleitervorrichtung nach Anspruch 11 oder 12, wobei ein anderer Isolationsfilm einen Oxinitridhalbleiterfilm aufweist, der zwischen dem Innenwandisolationsfilm (8) und der Isolation angeordnet ist.
15. Halbleitervorrichtung nach irgendeinem der Ansprüche 11 bis 14, wobei die in den Graben (7) gefüllte Isolation Fluor ent­ hält.
DE10051600A 1999-11-11 2000-10-18 Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur Expired - Fee Related DE10051600C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32132999A JP2001144170A (ja) 1999-11-11 1999-11-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE10051600A1 true DE10051600A1 (de) 2001-05-23
DE10051600C2 DE10051600C2 (de) 2003-05-08

Family

ID=18131386

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10051600A Expired - Fee Related DE10051600C2 (de) 1999-11-11 2000-10-18 Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur

Country Status (5)

Country Link
US (2) US6333232B1 (de)
JP (1) JP2001144170A (de)
KR (1) KR100376237B1 (de)
DE (1) DE10051600C2 (de)
TW (1) TW497203B (de)

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US20020064928A1 (en) * 1999-12-22 2002-05-30 Houston Theodore W. Method for manufacturing a high-frequency integrated circuit for reducing cross-talk and facilitating energy storage
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
JP3629187B2 (ja) * 2000-06-28 2005-03-16 株式会社東芝 電気フューズ、この電気フューズを備えた半導体装置及びその製造方法
KR100390143B1 (ko) * 2000-08-17 2003-07-04 삼성전자주식회사 소이층 밴딩 방지 방법 및 그 방법에 의해 형성되는반도체 장치
CA2389607A1 (en) 2000-10-10 2002-04-18 The Trustees Of Columbia University Method and apparatus for processing thin metal layers
US6582827B1 (en) * 2000-11-27 2003-06-24 The Trustees Of Columbia University In The City Of New York Specialized substrates for use in sequential lateral solidification processing
JP4583709B2 (ja) * 2000-11-27 2010-11-17 ザ・トラスティーズ・オブ・コロンビア・ユニバーシティ・イン・ザ・シティ・オブ・ニューヨーク 基板上の半導体膜領域のレーザー結晶化処理のための方法及びマスク投影装置
KR20020042251A (ko) * 2000-11-30 2002-06-05 박종섭 반도체 소자의 분리구조 제조방법
US6496416B1 (en) * 2000-12-19 2002-12-17 Xilinx, Inc. Low voltage non-volatile memory cell
US6882571B1 (en) 2000-12-19 2005-04-19 Xilinx, Inc. Low voltage non-volatile memory cell
JP2002203894A (ja) * 2001-01-04 2002-07-19 Mitsubishi Electric Corp 半導体装置の製造方法
US7060573B2 (en) * 2001-01-16 2006-06-13 Chartered Semiconductor Manufacturing Ltd. Extended poly buffer STI scheme
US6583488B1 (en) * 2001-03-26 2003-06-24 Advanced Micro Devices, Inc. Low density, tensile stress reducing material for STI trench fill
US6498383B2 (en) * 2001-05-23 2002-12-24 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
KR20020096137A (ko) * 2001-06-18 2002-12-31 주식회사 하이닉스반도체 반도체 소자의 격리막 제조방법
US6599813B2 (en) * 2001-06-29 2003-07-29 International Business Machines Corporation Method of forming shallow trench isolation for thin silicon-on-insulator substrates
JP2003017595A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
KR100408862B1 (ko) * 2001-06-29 2003-12-06 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100421046B1 (ko) * 2001-07-13 2004-03-04 삼성전자주식회사 반도체 장치 및 그 제조방법
KR100387531B1 (ko) * 2001-07-30 2003-06-18 삼성전자주식회사 반도체소자 제조방법
US6667224B1 (en) * 2001-08-13 2003-12-23 Cypress Semiconductor Corp. Method to eliminate inverse narrow width effect in small geometry MOS transistors
JP2005525689A (ja) * 2001-08-27 2005-08-25 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク ミクロ構造の非整列による多結晶薄膜トランジスタの均一性の改善
KR100428768B1 (ko) * 2001-08-29 2004-04-30 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
KR100421911B1 (ko) * 2001-09-20 2004-03-11 주식회사 하이닉스반도체 반도체 소자의 격리 영역 형성 방법
JP2003100869A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置とその製造方法
JP3577024B2 (ja) * 2001-10-09 2004-10-13 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7560385B2 (en) * 2001-10-17 2009-07-14 Texas Instruments Incorporated Etching systems and processing gas specie modulation
JP2003163262A (ja) * 2001-11-28 2003-06-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4139105B2 (ja) * 2001-12-20 2008-08-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US6677211B2 (en) * 2002-01-14 2004-01-13 Macronix International Co., Ltd. Method for eliminating polysilicon residue
US6780730B2 (en) * 2002-01-31 2004-08-24 Infineon Technologies Ag Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation
KR100442615B1 (ko) * 2002-03-05 2004-08-02 삼성전자주식회사 정전용량 감소를 위한 적층구조 및 그 제조방법
WO2003084688A2 (en) * 2002-04-01 2003-10-16 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
JP2003309192A (ja) * 2002-04-17 2003-10-31 Fujitsu Ltd 不揮発性半導体メモリおよびその製造方法
TWI291719B (en) * 2002-05-14 2007-12-21 Nanya Technology Corp Method for forming floating gate
US6759302B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxides by plasma nitridation on oxide
US6777281B1 (en) * 2002-08-08 2004-08-17 Advanced Micro Devices, Inc. Maintaining LDD series resistance of MOS transistors by retarding dopant segregation
JP5030382B2 (ja) * 2002-08-19 2012-09-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上のフィルム領域を処理して、こうした領域内及びその端部領域をほぼ均一にするレーザ結晶化プロセス及びシステム
WO2004017380A2 (en) 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
KR101118974B1 (ko) * 2002-08-19 2012-03-15 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 균일성을 제공하도록 기판 상의 박막 영역을 레이저 결정화처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
KR101131040B1 (ko) * 2002-08-19 2012-03-30 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에지 영역을 최소화하도록 기판 상의 박막 영역을 레이저결정화 처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
US6884638B1 (en) * 2002-08-20 2005-04-26 Advanced Micro Devices, Inc. Method of fabricating a flash memory semiconductor device by determining the active region width between shallow trench isolation structures using an overdrive current measurement technique and a device thereby fabricated
US6784075B2 (en) * 2002-09-10 2004-08-31 Silicon Integrated Systems Corp. Method of forming shallow trench isolation with silicon oxynitride barrier film
US6930920B1 (en) 2002-10-29 2005-08-16 Xilinx, Inc. Low voltage non-volatile memory cell
KR100480897B1 (ko) * 2002-12-09 2005-04-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
KR100829367B1 (ko) * 2002-12-17 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자의 트렌치 제조 방법
JP5164378B2 (ja) 2003-02-19 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス
TW200421560A (en) * 2003-04-10 2004-10-16 Macronix Int Co Ltd Method for improvement of edge breakdown caused by edge electrical field at a tunnel oxide of a high-density flash memory by a shielded bird's beak
KR100554836B1 (ko) * 2003-06-30 2006-03-03 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
US7342289B2 (en) * 2003-08-08 2008-03-11 Taiwan Semiconductor Manufacturing Co., Ltd Strained silicon MOS devices
US6974755B2 (en) * 2003-08-15 2005-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with nitrogen-containing liner and methods of manufacture
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005029547A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7364952B2 (en) 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
KR100571405B1 (ko) * 2003-12-24 2006-04-14 동부아남반도체 주식회사 반도체 소자의 소자 분리막 형성 방법
US7112513B2 (en) * 2004-02-19 2006-09-26 Micron Technology, Inc. Sub-micron space liner and densification process
JP4577680B2 (ja) * 2004-04-13 2010-11-10 エルピーダメモリ株式会社 半導体装置の製造方法
JP2005340327A (ja) 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
US7176104B1 (en) * 2004-06-08 2007-02-13 Integrated Device Technology, Inc. Method for forming shallow trench isolation structure with deep oxide region
US20060038293A1 (en) * 2004-08-23 2006-02-23 Rueger Neal R Inter-metal dielectric fill
US7271464B2 (en) * 2004-08-24 2007-09-18 Micron Technology, Inc. Liner for shallow trench isolation
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US7271463B2 (en) * 2004-12-10 2007-09-18 Micron Technology, Inc. Trench insulation structures including an oxide liner that is thinner along the walls of the trench than along the base
JP4961668B2 (ja) * 2005-01-11 2012-06-27 富士電機株式会社 半導体装置の製造方法
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
JP2006310625A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体記憶装置
KR100670666B1 (ko) * 2005-06-28 2007-01-17 주식회사 하이닉스반도체 반도체 소자 제조 방법
US20070018278A1 (en) * 2005-07-25 2007-01-25 Michael Kund Semiconductor memory device
US7432148B2 (en) * 2005-08-31 2008-10-07 Micron Technology, Inc. Shallow trench isolation by atomic-level silicon reconstruction
US7183162B1 (en) * 2005-11-21 2007-02-27 Intel Corporation Method of forming non-volatile memory cell using sacrificial pillar spacers and non-volatile memory cell formed according to the method
TW200733240A (en) 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
KR100734670B1 (ko) * 2005-12-26 2007-07-02 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7767515B2 (en) * 2006-02-27 2010-08-03 Synopsys, Inc. Managing integrated circuit stress using stress adjustment trenches
JP5524443B2 (ja) * 2006-03-24 2014-06-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US7491622B2 (en) 2006-04-24 2009-02-17 Freescale Semiconductor, Inc. Process of forming an electronic device including a layer formed using an inductively coupled plasma
US7670895B2 (en) 2006-04-24 2010-03-02 Freescale Semiconductor, Inc Process of forming an electronic device including a semiconductor layer and another layer adjacent to an opening within the semiconductor layer
US7528078B2 (en) 2006-05-12 2009-05-05 Freescale Semiconductor, Inc. Process of forming electronic device including a densified nitride layer adjacent to an opening within a semiconductor layer
KR100865853B1 (ko) * 2006-06-29 2008-10-29 주식회사 하이닉스반도체 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법
US7790540B2 (en) * 2006-08-25 2010-09-07 International Business Machines Corporation Structure and method to use low k stress liner to reduce parasitic capacitance
JP4836730B2 (ja) 2006-09-26 2011-12-14 株式会社東芝 半導体装置、およびその製造方法
JP2008124211A (ja) * 2006-11-10 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
US7879663B2 (en) * 2007-03-08 2011-02-01 Freescale Semiconductor, Inc. Trench formation in a semiconductor material
US7691693B2 (en) * 2007-06-01 2010-04-06 Synopsys, Inc. Method for suppressing layout sensitivity of threshold voltage in a transistor array
JP2008300779A (ja) * 2007-06-04 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
US20090039458A1 (en) * 2007-08-10 2009-02-12 Qimonda Ag Integrated device
KR20100074193A (ko) 2007-09-21 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 트랜지스터에서 사용되는 측면 결정화된 반도체 섬의 집합
WO2009042784A1 (en) 2007-09-25 2009-04-02 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
US7895548B2 (en) * 2007-10-26 2011-02-22 Synopsys, Inc. Filler cells for design optimization in a place-and-route system
US20090108408A1 (en) * 2007-10-29 2009-04-30 Synopsys, Inc. Method for Trapping Implant Damage in a Semiconductor Substrate
US9472423B2 (en) * 2007-10-30 2016-10-18 Synopsys, Inc. Method for suppressing lattice defects in a semiconductor substrate
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN101919058B (zh) 2007-11-21 2014-01-01 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US7902611B1 (en) 2007-11-27 2011-03-08 Altera Corporation Integrated circuit well isolation structures
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US7838353B2 (en) * 2008-08-12 2010-11-23 International Business Machines Corporation Field effect transistor with suppressed corner leakage through channel material band-edge modulation, design structure and method
US8125037B2 (en) * 2008-08-12 2012-02-28 International Business Machines Corporation Field effect transistor with channel region edge and center portions having different band structures for suppressed corner leakage
US8237233B2 (en) * 2008-08-19 2012-08-07 International Business Machines Corporation Field effect transistor having a gate structure with a first section above a center portion of the channel region and having a first effective work function and second sections above edges of the channel region and having a second effective work function
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
KR101506901B1 (ko) * 2008-10-15 2015-03-30 삼성전자주식회사 반도체 소자의 제조 방법
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
KR100987794B1 (ko) * 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법
JP2010153583A (ja) * 2008-12-25 2010-07-08 Renesas Electronics Corp 半導体装置の製造方法
JP5629450B2 (ja) * 2009-10-16 2014-11-19 キヤノン株式会社 半導体素子及び半導体素子の形成方法
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US8963241B1 (en) 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
US8987818B1 (en) 2009-11-13 2015-03-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US8969958B1 (en) 2009-11-13 2015-03-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with body extension region for poly field plate depletion assist
US20110115019A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Cmos compatible low gate charge lateral mosfet
US8946851B1 (en) 2009-11-13 2015-02-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US8349653B2 (en) 2010-06-02 2013-01-08 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional metal interconnect technologies
US10672748B1 (en) 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
US9484269B2 (en) * 2010-06-24 2016-11-01 Globalfoundries Inc. Structure and method to control bottom corner threshold in an SOI device
KR20120133652A (ko) * 2011-05-31 2012-12-11 삼성전자주식회사 반도체 소자의 제조 방법
EP2573807A1 (de) * 2011-09-23 2013-03-27 Soitec Halbleiterstruktur und Verfahren zur Vogelkopfreduzierung
US8679929B2 (en) * 2011-12-06 2014-03-25 Texas Instruments Incorporated On current in one-time-programmable memory cells
US20150087135A1 (en) * 2013-09-26 2015-03-26 Texas Instruments Incorporated Method of forming a trench isolation structure using a sion layer
JP6334370B2 (ja) 2014-11-13 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10707330B2 (en) * 2018-02-15 2020-07-07 Globalfoundries Inc. Semiconductor device with interconnect to source/drain
JP2018133585A (ja) * 2018-04-26 2018-08-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10636870B2 (en) * 2018-08-15 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation regions for reduced junction leakage
CN110970345B (zh) * 2018-09-29 2024-12-06 长鑫存储技术有限公司 半导体结构及制备方法
CN113517193B (zh) * 2021-04-06 2022-03-11 江苏新顺微电子股份有限公司 一种提高沟槽mos结构肖特基二极管性能的工艺方法
CN115915749B (zh) * 2023-01-19 2023-06-02 合肥晶合集成电路股份有限公司 半导体结构及其制作方法
CN120656992B (zh) * 2025-08-20 2025-12-16 合肥晶合集成电路股份有限公司 一种浅沟槽隔离结构的制造方法及浅沟槽隔离结构

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447884A (en) 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
JPH08203884A (ja) * 1995-01-31 1996-08-09 Mitsubishi Electric Corp オキシナイトライド膜およびその形成方法ならびにそのオキシナイトライド膜を用いた素子分離酸化膜の形成方法
JPH08213382A (ja) * 1995-02-02 1996-08-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0982794A (ja) * 1995-09-20 1997-03-28 Matsushita Electric Ind Co Ltd トレンチ分離形成方法
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
JP3604791B2 (ja) 1995-11-09 2004-12-22 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3688816B2 (ja) * 1996-07-16 2005-08-31 株式会社東芝 半導体装置の製造方法
US5780346A (en) * 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
JPH10303289A (ja) * 1997-04-30 1998-11-13 Hitachi Ltd 半導体集積回路装置の製造方法
KR100230817B1 (ko) 1997-03-24 1999-11-15 김영환 반도체 소자의 셜로우 트렌치 아이솔레이션 방법
JPH113936A (ja) 1997-06-13 1999-01-06 Nec Corp 半導体装置の製造方法
JP3125719B2 (ja) 1997-07-28 2001-01-22 日本電気株式会社 半導体装置及びその製造方法
JPH1167752A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体装置の製造方法
US6143625A (en) * 1997-11-19 2000-11-07 Texas Instruments Incorporated Protective liner for isolation trench side walls and method
US6008109A (en) * 1997-12-19 1999-12-28 Advanced Micro Devices, Inc. Trench isolation structure having a low K dielectric encapsulated by oxide
JP3519589B2 (ja) * 1997-12-24 2004-04-19 株式会社ルネサステクノロジ 半導体集積回路の製造方法
TW407335B (en) * 1998-01-23 2000-10-01 United Microelectronics Corp Method of producing shallow trench isolation
US6074932A (en) * 1998-01-28 2000-06-13 Texas Instruments - Acer Incorporated Method for forming a stress-free shallow trench isolation
TW368727B (en) * 1998-03-17 1999-09-01 United Microelectronics Corp Manufacturing method for shallow trench isolation structure
US5989978A (en) * 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US6156620A (en) * 1998-07-22 2000-12-05 Lsi Logic Corporation Isolation trench in semiconductor substrate with nitrogen-containing barrier region, and process for forming same
KR100292616B1 (ko) * 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
KR100315441B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
JP2001085511A (ja) * 1999-09-14 2001-03-30 Toshiba Corp 素子分離方法

Also Published As

Publication number Publication date
KR20010051166A (ko) 2001-06-25
US20020022326A1 (en) 2002-02-21
TW497203B (en) 2002-08-01
US6495424B2 (en) 2002-12-17
US6333232B1 (en) 2001-12-25
DE10051600C2 (de) 2003-05-08
KR100376237B1 (ko) 2003-03-15
JP2001144170A (ja) 2001-05-25

Similar Documents

Publication Publication Date Title
DE10051600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur
DE19749345C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69425527T2 (de) Oxidation von Silizium-Nitrid in der Herstellung von Halbleitenden Anordnungen
DE60312467T2 (de) Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere
DE10050357B4 (de) Graben-Isolierstruktur, eine damit ausgestattete Halbleitervorrichtung und Graben-Isolierverfahren
DE60124369T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer STI-Struktur
DE69217682T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen und integrierten Schaltkreisen mit Verwendung von Seitenwand-Abstandsstücken
DE19633914C1 (de) Halbleitereinrichtung mit einem Dünnfilmtransistor und Herstellungsverfahren derselben
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE19748501C2 (de) Verfahren zum Bilden einer Grabenelementtrennstruktur, eine Grabenelementtrennstruktur und deren Verwendung in einer DRAM-Speicherzellenstruktur
DE10124413A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE10259745A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10141948A1 (de) Halbleiterspeichervorrichtung und Hersttelungsverfahren dafür
DE19516339A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit niederohmiger Gateelektrode
DE10222083A1 (de) Isolationsverfahren für eine Halbleitervorrichtung
DE69825296T2 (de) Reduzierung von ladungsverlusten in nichtflüchtigen speicherzellen durch phosphorimplantation in pecvd-nitrid/oxynitrid-filmen
DE4229574A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
WO2004034458A1 (de) Feldeffekttransistor mit lokaler source-/drainisolation sowie zugehöriges herstellungsverfahren
DE10025217A1 (de) Halbleitereinrichtung
DE10051583A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE4028488A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE10219123A1 (de) Verfahren zur Strukturierung keramischer Schichten
DE4007582A1 (de) Verfahren zum herstellen eines halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110502