[go: up one dir, main page]

DE10032795C2 - Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben - Google Patents

Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben

Info

Publication number
DE10032795C2
DE10032795C2 DE10032795A DE10032795A DE10032795C2 DE 10032795 C2 DE10032795 C2 DE 10032795C2 DE 10032795 A DE10032795 A DE 10032795A DE 10032795 A DE10032795 A DE 10032795A DE 10032795 C2 DE10032795 C2 DE 10032795C2
Authority
DE
Germany
Prior art keywords
layer
trench
substrate
insulation material
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10032795A
Other languages
English (en)
Other versions
DE10032795A1 (de
Inventor
Uwe Schilling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10032795A priority Critical patent/DE10032795C2/de
Priority to US09/893,352 priority patent/US6624042B2/en
Publication of DE10032795A1 publication Critical patent/DE10032795A1/de
Application granted granted Critical
Publication of DE10032795C2 publication Critical patent/DE10032795C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10P14/6334
    • H10P14/6506
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387Making the trench
    • H10P14/69215

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

Die vorliegende Erfindung schafft ein Verfahren zum Herstellen eines Halbleiterbauelements nach den Schritten: Vorsehen eines Grabens (15) in einem Substrat (1); Abscheiden einer Linerschicht (8) auf der resultierenden Struktur durch einen nicht-konformen Abscheidungsprozess, so dass die Dicken (d¶L¶·1·, d¶L¶·3·) der Linerschicht (8) an den Grabenwänden und auf dem Grabenboden wesentlich geringer sind als die Dicke (d¶L¶·1·) der Linerschicht (8) auf der Substratoberfläche; Vorsehen einer Schicht (10) aus einem Isolationsmaterial auf der resultierenden Struktur durch einen konformen Abscheidungsprozess und anisotropes Ätzen der Schicht (10) aus dem Isolationsmaterial zum Entfernen der Schicht (10) von einem Bereich des Grabenbodens. Die Erfindung schafft ebenfalls ein entsprechendes Halbleiterbauelement.

Description

Die vorliegende Erfindung betrifft ein Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben.
Aus der DE 198 27 686 A1 sind ein Verfahren zur Herstellung eines Halbleiterbauelements und einer Halbleiterstruktur be­ kannt, wobei in einem Graben unter einer Schicht aus Isolati­ onsmaterial eine Linerschicht aus dem Isolationsmaterial vor­ gesehen wird, welche durch ein Plasmaverfahren aufgebracht worden ist.
Der Begriff Substrat soll im allgemeinen Sinne verstanden werden und kann daher sowohl einschichtige als auch mehrschichtige Substrate umfassen.
Obwohl auf beliebige Halbleiterbauelemente anwendbar, werden die vorliegende Erfindung sowie die ihr zu Grunde liegende Problematik in Bezug auf einen Grabenkondensator mit einem Isolationskragen erläutert.
Fig. 4-5 zeigen eine schematische Darstellung der wesentlichen Verfahrensschritte zur Herstellung eines bekannten Halbleiterbauelements.
In Fig. 4 bezeichnen 1 ein Halbleitersubstrat aus Silizium, auf dessen Oberfläche eine Nitridschicht 5 mit einer Dicke dN vorgesehen ist, welche als Hartmaskenschicht für die Ätzung des Grabens 15 dient. Als Hartmaske dient eine wesentlich dickere Oxidschicht, die zu diesem Zeitpunkt schon wieder entfernt ist.
Bei dem bekannten Grabenkondensatorprozess ist es erforderlich, eine Oxidschicht 10 an den vertikalen Grabenwänden vorzusehen. Dazu wird üblicherweise eine verhältnismäßig konforme Abscheidung beispielsweise mit Ozon- TEOS-Oxid oder kurz Ozon-Teos (d. h. Oxid, das mit Ozon und TEOS erzeugt wird) durchgeführt, was zu der in Fig. 4 gezeigten Struktur führt.
Wie Fig. 4 entnehmbar, ist die Abscheidung zwar konform, jedoch oberflächenselektiv. Das heißt, dass das Ozon-TEOS auf verschiedenen Oberflächen verschieden schnell aufwächst, wobei sich auf Siliziumnitrid ein langsameres Schichtwachstum zu einer Dicke d0 2 als auf Siliziumdioxid ergibt, welches wiederum ein Wachstum erbringt, das langsamer ist als das jenige auf dem Siliziumsubstrat (Schichtdicke d0 1).
In diesem Fall, wie auch in anderen Fällen, ist jedoch auf der Substratoberfläche, hier auf der Nitridschicht 5, eine größere Schichtdicke als am Grabenboden gewünscht. Da sich aber das Nitrid an der Substratoberfläche und Silizium oder Siliziumdioxid am Grabenboden befindet, ist dies nicht möglich.
Dies ist im Zusammenhang mit den folgenden Prozessschritten zu sehen, welche in Fig. 5 dargestellt sind. Gemäß Fig. 5 wird nämlich die Ozon-TEOS-Schicht 10 durch einen anisotropen Ätzschritt vom Grabenboden entfernt. Dies ist aber in diesem Falle nicht möglich, ohne die Oberfläche der Nitridschicht 5 anzugreifen, was zu einer reduzierten Dicke DN' der Nitritschicht 5 führt.
Dieser Stand der Technik ermöglicht also nicht, dass auf den erhabenen waagerechten Flächen das Ozon-TEOS 10 dick abgeschieden wird, um entsprechende Oxidreste am Grabenboden durch anisotropes Ätzen sicher entfernen zu können, ohne die Strukturen auf der Substratoberseite anzugreifen.
Somit war man bisher gezwungen, beim Ätzen einen hohen Nitridverlust in Kauf zu nehmen. Die Ätzung erfolgte teilweise auch selektiv, wobei auf der Nitridschicht 5 entweder ein Polymer oder ein Oxid abgeschieden wurde. Dadurch kann zwar länger überätzt werden, ohne die Nitridschicht 5 zu schmälern, jedoch wird die Oberseite der Seitenwand beim Überätzen ebenfalls herunter geätzt, und weiterhin muss das Polymer bzw. das Oxid in einem weiteren Schritt wieder entfernt werden.
Ebenfalls möglich ist eine Ofenabscheidung des Siliziumdioxids, welche nicht oberflächenselektiv ist. Die Schichtdicke auf der Struktur lässt sich aber nicht unabhängig von der an der Seitenwand einstellen. Ofenabscheidungen belasten außerdem das verfügbare Temperaturbudget. Weiterhin erzeugen Ofenabscheidungen, die derart einstellt sind, dass sie auf der Oberfläche mehr als in den Gräben abscheiden, auf den Seitenwänden von oben nach unten abfallende Oxidschichtdicken.
Die der vorliegenden Erfindung zu Grunde liegende Aufgabe liegt darin, für die Ätzung optimale Schichtdickenverhältnisse zu schaffen.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
Gemäß der vorliegenden Erfindung ist es möglich, eine dünne Isolationsschicht, z. B. SiO2, am Boden, eine dickere Isolationsschicht an der Seitenwand und eine nochmals dickere Isolationsschicht auf der Substratoberseite zu schaffen. Die Ätzung lässt sich dadurch, ggf. durch Einsatz eines Endpunktes, so gestalten, dass beim Ätzende der Boden zwischen den Strukturen restefrei geätzt wurde, und trotzdem die Oberseite der Strukturen nicht angegriffen wird. Vertikale Oberflächen haben auf ihrer gesamten Länge weitgehend gleichbleibende Isolationsschichtdicken und reichen nach dem Ätzen bis zur Oberfläche der Strukturen.
Die der vorliegenden Erfindung zugrundeliegende allgemeine Idee besteht darin, dass eine geeignete Linerschicht vorzusehen, welche es ermöglicht, das Dickenwachstum der Isolationsschicht geeignet zu kontrollieren. Die Abscheidung des Liners erfolgt zweckmäßigerweise bei hohem Druck, vorzugsweise zwischen 15 und 35 Torr, was ermöglicht, dass die Abscheidung stark nicht-konform ist, so dass sich auf der Substratoberfläche eine wesentlich dickere Isolationsschicht als auf den Grabenwänden und am Grabenboden bildet, dabei ist es durch Variation der Abscheidezeit des Liners und der Isolationsschicht möglich, das Verhältnis zwischen den Schichten auf horizontalen und vertikalen Oberflächen in weiten Bereichen von einander unabhängig einzustellen.
In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
Gemäß einer bevorzugten Weiterbildung ist das Substrat ein Siliziumsubstrat und das Isolationsmaterial Siliziumdioxid.
Gemäß einer weiteren bevorzugten Weiterbildung ist die Schicht aus dem Isolationsmaterial durch einen Ozon-TEOS- Prozess aufgebracht worden. Die gewünschten Dickenverhältnisse lassen sich einfach durch einen vor dem Ozon-TEOS-Prozess abgeschiedenen Plasmaoxid-Liner erreichen. Die Linerabscheidung kann in situ in der gleichen Prozesskammer erfolgen, in der auch das Ozon-TEOS abgeschieden wird. Dies ist beim bekannten Prozess ohnehin zweckmäßig, da die Kammer nach der Ozon-TEOS-Abscheidung mit Plasma gereinigt wird (d. h. ohne Wafer).
Gemäß einer weiteren bevorzugten Weiterbildung ist auf der Substratoberseite eine Nitridschicht vorgesehen, welche zumindest bereichsweise von der Linerschicht abgedeckt ist.
Gemäß einer weiteren bevorzugten Weiterbildung ist die Linerschicht zumindest berichsweise vom Grabenboden entfernt.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
Fig. 1-3 zeigen eine schematische Darstellung der wesentlichen Verfahrensschritte zur Herstellung eines Halbleiterbauelements als Ausführungsform der vorliegenden Erfindung; und
Fig. 4-5 zeigen eine schematische Darstellung der wesentlichen Verfahrensschritte zur Herstellung eines bekannten Halbleiterbauelements.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
Fig. 1-3 zeigen eine schematische Darstellung der wesentlichen Verfahrensschritte zur Herstellung eines Halbleiterbauelements als Ausführungsform der vorliegenden Erfindung.
Wie in Fig. 1 gezeigt, wird auf die mit der Nitridschicht 5 versehene Grabenstruktur durch einen anisotropen Plasmaprozess bei einem Druck von beispielsweise 25 Torr eine Oxid-Linerschicht 8 derart abgeschieden, dass die Schichtdicke dL 1 der Linerschicht 8 am Grabenboden und an den Grabenseitenwänden wesentlich geringer ist als die Schichtdicke dL 2 an der Substratoberfläche auf der Nitridschicht 5.
Dies wird dadurch erreicht, dass die Plasmaabscheidung gerichtet ist und auf Grund ihrer Nicht-Konformität den Grabenboden bzw. die Grabenseitenwände fast nicht bedeckt. Dazu sei bemerkt, dass der Dickenunterschied zwischen der Linerschicht 8 und der Nitridschicht 5 aus Anschaulichkeitsgründen nicht skalentreu wiedergegeben ist. In Wirklichkeit ist größenordnungsmäßig die Schichtdicke dL 2 der Linerschicht 8 typischerweise 25 nm, die Schichtdicke dL 1 der Linerschicht 8 and der Grabenwand typischerweise 2,5 nm und die Schichtdicke dL 3 der Linerschicht 8 am Grabenboden typischerweise 15 nm. Dagegen ist die Schichtdicke der Nitridschicht typischerweise im Bereich 200 nm.
In einen weiteren Prozessschritt wird gemäß Fig. 2 die Ozon- TEOS-Abscheidung in der selben Prozesskammer in situ vorgenommen und eine Ozon-TEOS-Schicht 10 mit im Wesentlichen gleicher Schichtdicke d0 3 von typischerweise 20 bis 40 nm auf der Substratoberfläche, den Grabenseitenwänden und den Grabenboden abgeschieden.
Im darauffolgenden Prozessschritt, der in Fig. 3 veranschaulicht ist, wird dann durch einen bekannten anisotropen Ätzprozess der Grabenboden frei gelegt, d. h. dort die Linerschicht 8 und die Ozon-TEOS-Schicht 10 entfernt. Damit wird die Schichtdicke der Linerschicht an der Substratoberfläche von dL 2 auf dL 2' reduziert. Dies führt dazu, dass die Nitridschicht 5 durch den Ätzprozess nicht angegriffen wird, da eine Restschichtdicke der Linerschicht 8 auf der Nitridschicht 5 zurückbleibt. Eine andere Möglichkeit wäre eine Endpunkterkennung beim Erreichen der Nitridsschicht 5.
Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
Insbesondere ist man bei dem Substrat nicht auf ein Siliziumsubstrat beschränkt, sondern kann entsprechende andere Halbleitermaterialien bzw. Materialien-Sandwiches als Substrat verwenden.
Während die vorliegende Erfindung vorstehend anhand eines Grabens (Deep Trench) mit einem Isolationskragen beim DRAM- bzw. embedded DRAM-Prozess beschrieben wurde, ist die Erfindung darauf nicht beschränkt. Insbesondere kann die Erfindung auch angewendet werden für Spacer-Abscheidungen zur Definition von Implantationsgebieten sowie Inlay- Abscheidungen zur Modifikation von Strukturbreiten.

Claims (5)

1. Verfahren zum Herstellen eines Halbleiterbauelements mit den Schritten:
Vorsehen eines Grabens (15) in einem Substrat (1);
Abscheiden einer ersten Schicht (8) auf der resultierenden Struktur durch einen nicht-konformen Abscheidungsprozeß, so dass die Dicken (dL 1, dL 3) der ersten Schicht (8) an den Grabenwänden und auf dem Grabenboden wesentlich geringer sind als die Dicke (dL 2) der ersten Schicht (8) auf der Substratoberfläche;
Vorsehen einer zweiten Schicht (10) aus einem Isolationsmaterial auf der resultierenden Struktur durch einen konformen Abscheidungsprozeß, so dass die Dicke (d0 3) der Schicht (10) an den Grabenwänden und auf dem Grabenboden im wesentlichen gleich ist; und
anisotropes Ätzen der zweiten Schicht (10) aus dem Isolationsmaterial zum Entfernen der zweiten Schicht (10) von einem Bereich des Grabenbodens.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf der Substratoberfläche eine Nitridschicht (5) unter der ersten Schicht (8) vorgesehen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Schicht (8) durch ein Plasmaverfahren aufgebracht wird, wobei der Druck vorzugsweise im Bereich zwischen 15 und 35 Torr liegt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Substrat (1) ein Siliziumsubstrat ist, das Isolationsmaterial Siliziumdioxid ist; und dass die zweite Schicht (10) aus dem Isolationsmaterial durch einen Ozon-TEOS- Prozeß aufgebracht wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die erste Schicht (8) und die zweite Schicht (10) aus dem Isolationsmaterial in situ in einer Abscheidekammer aufgebracht werden.
DE10032795A 2000-06-28 2000-06-28 Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben Expired - Fee Related DE10032795C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10032795A DE10032795C2 (de) 2000-06-28 2000-06-28 Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben
US09/893,352 US6624042B2 (en) 2000-06-28 2001-06-27 Fabrication process for a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10032795A DE10032795C2 (de) 2000-06-28 2000-06-28 Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben

Publications (2)

Publication Number Publication Date
DE10032795A1 DE10032795A1 (de) 2002-01-24
DE10032795C2 true DE10032795C2 (de) 2002-06-13

Family

ID=7647956

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10032795A Expired - Fee Related DE10032795C2 (de) 2000-06-28 2000-06-28 Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben

Country Status (2)

Country Link
US (1) US6624042B2 (de)
DE (1) DE10032795C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10019090A1 (de) * 2000-04-12 2001-10-25 Infineon Technologies Ag Grabenkondensator sowie dazugehöriges Herstellungsverfahren
US7052969B1 (en) * 2002-07-03 2006-05-30 Advanced Micro Devices, Inc. Method for semiconductor wafer planarization by isolation material growth
US20060223332A1 (en) * 2005-03-30 2006-10-05 Hynix Semiconductor Inc. Method of manufacturing semiconductor device
US20060283819A1 (en) * 2005-06-17 2006-12-21 B-O-F Corporation Modular Shelf Management System

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19827686A1 (de) * 1998-06-09 1999-12-23 Promos Technologies Inc Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterstruktur

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001020664A1 (en) * 1999-09-17 2001-03-22 Telefonaktiebolaget Lm Ericsson A self-aligned method for forming deep trenches in shallow trenches for isolation of semiconductor devices
US6319788B1 (en) * 1999-12-14 2001-11-20 Infineon Technologies North America Corp. Semiconductor structure and manufacturing methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19827686A1 (de) * 1998-06-09 1999-12-23 Promos Technologies Inc Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterstruktur

Also Published As

Publication number Publication date
DE10032795A1 (de) 2002-01-24
US6624042B2 (en) 2003-09-23
US20020030240A1 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
DE10230088B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69737433T2 (de) Lückenfüllungs- und Planarisierungsverfahren für flache Grabenisolation
DE10127622A1 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE69030709T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE10032795C2 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben
DE102004020834B4 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE102004042459B3 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis
DE10240099A1 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE19957302A1 (de) Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
EP1394848A2 (de) Ätzverfahren und Ätzsignalschicht zur Prozessierung von Halbleiterwafern
DE112013001383T5 (de) Verfahren zur Herstellung von Halbleiterwafern
DE69837059T2 (de) Planarisierung von einem Halbleitersubstrat
DE3784902T2 (de) Verfahren zur herstellung von verbindungslinien und von kreuzungspunkten verschiedener metallisierungsebenen auf einer integrierten schaltung.
DE19902999A1 (de) Verfahren zur Ausbildung einer hohlraumfreien Grabenisolation
DE19935130C1 (de) Verfahren zur Herstellung eines Kontaktloches für ein Halbleiterspeicherbauelement
DE10312202B4 (de) Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske
DE19927284C2 (de) Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur
WO2005074021A1 (de) Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten
DE102004007186B4 (de) Verfahren zum Entfernen einer Schicht auf einem Grabenboden eines in einem Substrat ausgebildeten Grabens
DE102004055649B4 (de) Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur
DE10321494B4 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE10306314B3 (de) Verfahren zur Erzeugung leitfähiger Strukturen mit Submikrometerabmessungen mittels elektrochemischer Abscheidung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee