DE10230088B4

DE10230088B4 - Verfahren zum Herstellen einer Halbleitervorrichtung

Info

Publication number: DE10230088B4
Application number: DE10230088A
Authority: DE
Inventors: Woo-Chan Jung; Jong-Koo Anyang Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Intellectual Discovery Co Ltd
Priority date: 2001-07-07
Filing date: 2002-07-04
Publication date: 2006-06-14
Anticipated expiration: 2022-07-05
Also published as: US6617259B2; KR20030004930A; KR100403630B1; US6867141B2; DE10230088A1; JP2003110021A; US20030008492A1; US20030207553A1

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, das folgende Schritte aufweist:
(a) Ausbilden einer Isolationsschicht (101) auf einem Halbleiterwafer und Ausbilden von Gates (120), die durch Lücken mit einem vorbestimmten Abstand getrennt sind, auf einem aktiven Bereich;
(b) Abscheiden einer ersten dielektrischen Zwischenschicht (131), die eine vorbestimmte Dicke aufweist, auf dem Halbleiterwafer mit den Gates, so daß die Lücken zwischen den Gates nicht vollständig aufgefüllt sind;
(c) Durchführen eines Sputter-Ätzens auf einer gesamten Oberfläche der ersten dielektrischen Zwischenschicht; danach
(d) teilweises Entfernen der ersten dielektrischen Zwischenschicht durch isotropes Ätzen auf der gesamten Oberfläche der ersten dielektrischen Zwischenschicht; und danach
(e) Abscheiden einer zweiten dielektrischen Zwischenschicht (133) auf der ersten dielektrischen Zwischenschicht, so daß die Lücken zwischen den Gates vollständig aufgefüllt sind.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung nach dem Anspruch 1.

Aus der US 6 211 040 B1 ist ein Mehrschritt-HDP-CVD-Verfahren zum Auffüllen von Lücken zwischen Zwischenschicht-Isolationsmaterial bekannt. Dabei wird eine erste Zwischen-Isolationsschicht und eine zweite Zwischen-Isolationsschicht aufgebracht.

Aus der Literaturstelle J.W.Kim u.a. „Characterization of HDP-CVD Oxide..." IITC 98, Seiten 274 – 276 ist es bekannt, in Verbindung mit einem Plasma-CVD-Verfahren auch einen Sputter-Ätzprozeß durchzuführen. Aus dieser Literaturstelle ist auch die Anwendung eines solchen Verfahrens bei Halbleiterbauelementen bekannt.

Aus der US 5 270 264 A ist ein Prozeß zum Füllen von Submicron-Spalten mit hohem Seitenverhältnis bekannt. Gemäß diesem bekannten Prozeß wird eine erste ILD-Schicht unter Verwendung eines PECVD-Verfahrens auf einem Substrat niedergeschlagen, um die Spalte teilweise zu füllen. Es wird dann ein Sputter-Ätzverfahren bei mittlerem Druck durchgeführt, um Kantenbereiche zu entfernen und um Ätzmaterial erneut in die Spalten einzubringen, wodurch kleine Spalten vollständig gefüllt werden können. Schließlich wird eine zweite ILD-Schicht, welche die jeweiligen Spalte vollständig füllt, unter Verwendung des PECVD-Verfahrens niedergeschlagen.

Da die Integrationsdichte von Halbleitervorrichtungen wächst, wird der Abstand zwischen den Vorrichtungen immer schmaler. Somit werden die kritischen Abmessungen des Gates eines MOS-Transistors, welches einer der Hauptbestandteile bei einer Halbleitervorrichtung ist, sehr klein. Folglich wird der Abstand zwischen den Gates sehr kurz. Da überdies selbst-ausgerichtete Kontakte in hochintegrierten Halbleitervorrichtungen, wie etwa DRAM-Zellen, hergestellt werden, kann zwar die Höhe eines Gates ausreichend vergrößert werden, jedoch wird die Tiefe einer Lücke zwischen den Gates verglichen mit der Breite des Gates vergleichsweise tief. In diesem Zusammenhang wurde darauf geachtet, die Lücken zwischen den Gates mit einer Isolationsschicht aufzufüllen.

Borophosphor-Silikat-Glas, welches eine hohe Fließfähigkeit bei einer hohen Temperatur aufweist, wird gewöhnlicherweise als eine dielektrische Zwischenschicht, die zwischen den Gates ausgebildet ist, verwendet, jedoch kann sie nicht während eines Herstellungsverfahrens für eine hochintegrierte Halbleitervorrichtung verwendet werden, in welcher hohe Verfahrenstemperaturen nicht verfügbar sind. Statt dessen ist eine aus einem hoch-dichten Plasma ausgebildete dielektrische Zwischenschicht bei der Herstellung einer Halbleitervorrichtung verwendet worden. Diese dielektrische Zwischenschicht wird durch Abscheiden einer Siliziumoxidschicht bis zu einer vorbestimmten Dichte durch eine chemische Dampfphasenabscheidung (CVD) unter Verwendung eines hoch-dichten Plasmas (high-density plasma HDP) erzielt, nachdem ein Gate ausgebildet worden ist, wobei die Siliziumoxidschicht durch ein Naßätzverfahren entfernt wird und schlußendlich eine Siliziumoxidschicht darauf durch eine chemische Dampfphasenabscheidung unter Verwendung eines hochdichten Plasmas ausgebildet wird.

Wenn jedoch die dielektrische Zwischenschicht wie oben beschrieben ausgebildet wird, können sich leicht Einschlüsse bzw. Hohlräume (voids) aufgrund von porösen Defekten zwischen den Gates ausbilden (siehe 11), welche eine physikalische Rißbildung um die Hohlräume herum während der darauffolgenden Verfahren zum Ausbilden von Schichten, wie beispielsweise einer Bitleitung, verursachen können, oder eine Verschlechterung der Eigenschaften der elektrischen Vorrichtung, beispielsweise ein Kurzschluß in einer Gate-Leitung, nach der Vollendung der Halbleitervorrichtung verursachen können.

KURZFASSUNG DER ERFINDUNG

Um das obige Problem zu lösen, ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung zu schaffen, mit dem ein vollständiges Füllen von Zwischenräumen beim Ausbringen von Zwischenschichtdielektrika ermöglicht wird.

Diese Aufgabe wird durch die im Anspruch 1 aufgeführten Merkmale gelöst.

Besondere Ausführungsformen und Weiterbildungen des erfindungsgemäßen Verfahrens ergeben sich aus den Unteransprüchen.

Bei dem erfindungsgemäßen Verfahren wird eine Isolationsschicht auf einem Halbleiterwafer ausgebildet und Gates werden getrennt durch eine Lücke mit einem vorbestimmten Abstand auf einem aktiven Bereich ausgebildet. Als nächstes wird eine erste dielektrische Zwischenschicht bis zu einer vorbestimmten Dicke auf dem Halbleiterwafer mit den Gates abgeschieden, so daß die Lücken zwischen den Gates nicht vollständig oder ausreichend aufgefüllt sind. Anschließend wird ein Sputter-Ätzen auf der gesamten Oberfläche der ersten dielektrischen Zwischenschicht durchgeführt, um eine vorbestimmte Dicke der ersten dielektrischen Zwischenschicht zu ätzen. Danach wird die erste dielektrische Zwischenschicht durch isotropes Ätzen teilweise entfernt. Anschließend wird eine zweite dielektrische Zwischenschicht auf der ersten dielektrischen Zwischenschicht abgeschieden, so daß Lücken zwischen den Gates vollständig aufgefüllt sind.

Hierbei wird die Isolationsschicht, die auf einem Halbleiterwafer ausgebildet ist, durch ein Ausbilden einer dielektrischen Gate-Schicht auf dem aktiven Bereich des Halbleiterwafers ausgebildet, eine Gate-Leitungsschicht auf der dielektrischen Gate-Schicht ausgebildet, ein Gate-Muster durch Mustern der Gate-Leitungsschicht ausgebildet und eine dielektrische Spacer-Schicht entlang der Seitenwand des Gate-Musters ausgebildet. Wenn die Gate-Leitungsschicht ausgebildet wird, wird ebenso eine Isolationsschicht als ein Maskenlayer auf der Gate-Leitungsschicht ausgebildet, so daß ein selbst-ausgerichteter Kontakt nach der Ausbildung des Gate-Musters leicht hergestellt werden kann.

Die erste dielektrische Zwischenschicht wird vorzugsweise aus einer Siliziumoxidschicht ausgebildet, die eine ausgezeichnete Stufenabdeckung und eine schnelle Abscheidungsrate durch eine chemische Dampfphasenabscheidung unter Verwendung eines hoch-dichten Plasmas aufweist. Silan-Gas (SiH₄) wird günstigerweise als Siliziumquellgas bei der Siliziumoxidschicht verwendet.

Nachdem die erste dielektrische Zwischenschicht vollständig ist, wird ein Sputter-Ätzen durchgeführt, um eine vorbestimmte Dicke der ersten dielektrischen Zwischenschicht in situ zu ätzen. Vorzugsweise wird zu diesem Zeitpunkt Heliumgas oder Sauerstoffgas als ein Atmosphärengas während des Sputter-Ätzens verwendet, so daß das Plasma leicht erzeugt werden kann und die Auffülleigenschaften und Partikeleigenschaften der Siliziumoxidschicht verbessert werden können.

Danach wird die auf dem Halbleiterwafer ausgebildete Siliziumoxidschicht teilweise durch ein Naßätzverfahren entfernt, so daß eine unregelmäßige Abscheidung während des Abscheidungsverfahrens unter Verwendung eines Plasmas entfernt wird und das Profil des Musters rund wird, um während eines darauffolgenden Verfahrens zur Abscheidung einer anderen Isolationsschicht darauf leichter aufgefüllt zu werden.

Anschließend wird eine zweite dielektrische Zwischenschicht abgeschieden, um die Lücke zwischen den Gate-Mustern vollständig aufzufüllen. Hierbei wird bevorzugt, daß die Siliziumoxidschicht als die zweite dielektrische Zwischenschicht verwendet wird und die Abscheidung durch eine chemische Dampfabscheidung bei einem hoch-dichten Plasma durchgeführt wird, so daß die Zeit, die für die Abscheidung notwendig ist, verringert wird.

Wie vorhergehend beschrieben, wird bei einem Verfahren zur Herstellung für eine Halbleitervorrichtung nach der Ausbildung der Gate-Muster eine dielektrische Zwischenschicht zum Ausbilden einer Siliziumoxidschicht unter Verwendung eines hoch-dichten Plasmas und anschließend durch Durchführen eines Sputter-Ätzens darauf unter Verwendung von He- oder O₂-Gas in situ erzielt. Daher wird eine Lücke zwischen Gate Mustern ohne einem Hohlraum aufgefüllt, wodurch die physikalische Zuverlässigkeit und die elektrische Stabilität einer Halbleitervorrichtung verbessert wird.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die obige Aufgabe und Vorteile der vorliegenden Erfindung werden durch die Beschreibung detaillierter bevorzugter Ausführungsformen davon unter Bezugnahme auf die begleitende Zeichnung besser ersichtlich, in welcher:

1 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;

2, 3A und 3B, 4 bis 6 Querschnittsansichten eines Halbleiterwafers zur Erläuterung eines Herstellungsverfahrens für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigen;

7A einen Überblick über eine Vorrichtung zum Herstellen einer Halbleitervorrichtung zeigt, welche zum Ausbilden einer dielektrischen Zwischenschicht unter Verwendung von hoch-dichten Plasma in der Lage ist;

7B ein Flußdiagramm zum Erläutern eines Verfahrens zum Ausbilden einer dielektrischen Zwischenschicht

8 eine Tabelle, die Bedingungen, unter welchen eine Oxidschicht abgeschieden wird und eine dielektrische Zwischenschicht sputter-geätzt wird, zeigt;

9 eine Fotografie eines Querschnitts, der in 3B gezeigten Halbleitervorrichtung zeigt, das durch ein Elektronenrastermikroskop (SEM) aufgenommen worden ist;

10 eine Fotografie eines Querschnitts der in 4 gezeigten Halbleitervorrichtung zeigt, die durch ein SEM aufgenommen worden ist; und

11 eine SEM-Fotografie eines Querschnitts einer Halbleitervorrichtung zeigt, die durch ein herkömmliches Verfahren hergestellt worden ist.

DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
Die obige Aufgabe und Vorteile der vorliegenden Erfindung werden durch ein detailliertes Beschreiben bevorzugter Ausführungsformen davon unter Bezugnahme auf die beigefügte Zeichnung besser ersichtlich.
1 zeigt einen Querschnitt einer Halbleitervorrichtung, die durch ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt ist. Bei der in 1 gezeigten Halbleitervorrichtung sind in einem Halbleiterwafer 100, der aus einem Siliciumsubstrat hergestellt ist, Gräben mit jeweils einer vorbestimmten Tiefe ausgebildet. Jeder der Gräben ist mit einer Isolationsschicht aufgefüllt, wodurch eine Isolationsoxidschicht 101 zum Isolieren von Vorrichtungen voneinander ausgebildet worden ist. Source/Drain-Übergänge 103 sind in einem aktiven Bereich derart ausgebildet, daß sie voneinander durch einen vorbestimmten Ab-stand getrennt sind. Eine Vielzahl von Gates 120, die eine Leitungsschicht und eine ultradünne Gate-Isolationsschicht 110 enthalten, sind auf dem Halbleiterwafer 100 aus-gebildet. Die Lücken zwischen den Gates 120 werden mit einer dielektrischen Zwischenschicht 130 aufgefüllt, die durch ein hoch-dichtes Plasma hergestellt ist. Eine Bitleitung 150 ist auf der dielektrischen Schicht 130 ausgebildet und eine zweite dielektrische Zwischenschicht 140 ist über der Bitleitung 150 ausgebildet. Obwohl dies nicht dargestellt ist, können während des darauffolgenden Verfahrens Elemente einschließlich eines Kondensators ausgebildet werden.
2 bis 6 sind Querschnittsansichten einer Halbleitervorrichtung, die in 1 dargestellt ist, zum Erläutern eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung.
Gemäß 2 wird die Isolationsoxidschicht 101 auf dem Halbleiterwafer 100 ausgebildet und die Gates 120 werden auf dem aktiven Bereich ausgebildet. Die Isolationsoxidschicht 101 wird durch ein Graben-Isolationsverfahren (trench isolation method) erzielt, d. h., durch Ausbilden von Gräben auf dem Halbleiterwafer 100 und anschließendem Auffüllen mit einer Siliziumoxidschicht als eine Isolationsschicht in dem Graben. Nachdem der Isolationsvorgang abgeschlossen ist, wird die ultradünne dielektrische Gate-Schicht 110 auf dem aktiven Bereich des Substrats ausgebildet, auf welchem ein Element nach dem Isolationsvorgang ausgebildet werden wird. Gate-Leitungsschichten 121 und 123 werden aufeinanderfolgend auf der dielektrischen Gateschicht 110 ausgebildet. Eine Maskenisolationsschicht 125, welche zum Ausbilden eines selbst-ausgerichteten Kontaktes während des darauffolgenden Verfahrens verwendet wird, wird als eine Maske auf den Gate-Leitungsschichten 121 und 123 ausgebildet. Als nächstes wird ein Gate-Muster auf den Gate-Leitungsschichten 121 und 123 durch allgemeine Photolitographie ausgebildet. Eine Isolationsschicht wird auf dem Gate-Muster durch eine CVD-Verfahren ausgebildet und ein Isolationsschicht-Spacer 127 wird entlang der Seitenwände des Gate-Musters durch anisotropes Ätzen unter Verwendung eines Trockenätzverfahrens ausgebildet. Im Ergebnis ist ein Gate damit abgeschlossen. Obwohl die offenbarte Ausführungsform eine Vielzahl von Gate-Leitungsschichten verwendet, d. h., die Gate-Leitungsschichten 121 und 123, ist es möglich, eine Gate-Leitungsschicht zu verwenden, die aus einem einzigen Leitungmaterial ausgebildet ist.
Gemäß 3A wird auf dem Halbleiterwafer 100 mit den Gates 120 eine erste Isolationszwischenschicht 131 abgeschieden. Die Isolationszwischenschicht 131 ist hauptsächlich eine Einzel-Schicht, kann jedoch abhängig von der Verfahrensgerätschaft durch ein Mehr-Schritt-Verfahren als eine Mehrlagen-Isolationsschicht ausgebildet sein. Es wird bevorzugt, daß die erste dielektrische Zwischenschicht 131 unter Verwendung einer Siliziumoxidschicht bis zu einer Dicke ausgebildet wird, welche geringer ist als die Hälfte eines Abstandes a zwischen den Gates 120, d. h., 0,5a. Die erzielte Siliziumoxidschicht wird durch CVD unter Verwendung von hoch-dichtem Plasma aus-gebildet, in welchen Silangas (SiH₄) als ein Siliziumquellgas verwendet wird und eine Kombination aus Sauerstoffgas (O₂) und Heliumgas (He) als ein Sauerstoffquellgas verwendet wird. Ebenso wird für die Erzeugung des Plasmas eine elektrische Hochfrequenzleitung verwendet.
Gemäß 3B wird die durch das hoch-dichte Plasma-CVD erzielte Siliziumoxidschicht teilweise durch ein Sputter-Ätzen entfernt, eine Art des Trockenätzverfahrens. Sauerstoffgas und Heliumgas, ohne Silangas (SiH₄), welches in den zuvor erwähnten Verfahren zum Ausbilden der Siliziumoxidschicht mit einem hoch-dichten Plasma verwendet worden ist, werden gemischt und als ein atmosphärisches Gas verwendet. Hierbei hängt die Ätzgeschwindigkeit des Sputter-Ätzens davon ab, wie stark das plasmaartige atmosphärische Gas gegen den Halbleiterwafer 100 kollidiert und daher muß die zugeführte elektrische Leitung höher sein als beim CVD-Verfahren. Wie in 3B gezeigt weist folglich die dielektrische Zwischenschicht 131, die um das Gate 120 ausgebildet ist, eine Bergform auf. Das heißt, die Seitenwände der dielektrischen Zwischenschicht 131, welche zwischen dem Mittelteil des Gates 120 und einer Lücke zwischen den Gates 120 ausgebildet ist, weist eine beachtliche sanfte Neigung auf, wodurch ein eine negative Steigung verursachender Überhang, welcher leicht während eines Abscheidungsverfahrens auftreten kann, verhindert wird. Wenn eine zweite dielektrische Zwischenschicht 133 (siehe 5) in dem darauffolgenden Vorgang ausgebildet wird, kann folglich ein Hohlraum aufgrund eines Überhangs, der in dem Lückenbereich zwischen den Gates 120 auftritt, verhindert werden. Die Halbleitervorrichtung, die nach der Vollendung aller dieser Verfahren, die in den 1 bis 3B gezeigt sind, erzielt wird, weist einen Querschnitt auf, der in der Photographie in 9 gezeigt ist, die durch eine Elektronenrastermikroskop (SEM) aufgenommen worden ist.
Gemäß 4 wird die dielektrische Zwischenschicht 131 durch ein Naßätzen isotrop geätzt, so daß die Siliziumoxidschicht des unregelmäßig geätzten Abschnitts, der während des zuvor erwähnten Sputter-Ätzens erzielt worden ist, entfernt wird und die Form der dielektrischen Zwischenschicht 131 wird glatt. Folglich ist die Form der dielektrischen Zwischenschicht, die die Bergform aufweist, vergleichsweise rund, was es leicht macht, eine Lücke zwischen den Gates 120 aufzufüllen, wenn die zweite dielektrischen Schicht 133 ausgebildet wird. Die Halbleitervorrichtung, die nach Vollendung all der in den 1 bis 4 gezeigten Verfahren erzielt wird, weist einen Querschnitt auf, der in der Fotografie in 10 gezeigt wird, die durch das SEM aufgenommen worden ist.
Gemäß 5 wird die zweite dielektrische Zwischenschicht 133 auf dem Halbleiterwafer 100 durch CVD unter Verwendung eines hoch-dichten Plasmas ausgebildet. Eine Siliziumoxidschicht wird als die zweite dielektrische Zwischenschicht 133 verwendet und Silangas (SiH₄) und Sauerstoffgas (O₂) werden als Quellgase wie bei der ersten dielektrischen Zwischenschicht 131 verwendet. Ebenso wird Helium (He) als ein Trägergas verwendet. Wie in 5 gezeigt, werden die Lücken zwischen den Gates 120 ohne Hohlräume aufgefüllt, und eine dielektrische Zwischenschicht 130, die aus den ersten und zweiten dielektrischen Zwischenschichten 131 und 133 besteht, wird vervollständigt.
Gemäß 6 wird die dielektrische Zwischenschicht 130 durch chemisch mechanisches Polieren (CMP) planarisiert, um eine auf der zweiten dielektrischen Zwischenschicht 133 ausgebildete Krümmung und Wölbung, welche während eines allgemeinen Herstellungsverfahrens einer Halbleitervorrichtung hergestellt worden sind, zu entfernen. Als nächstes wird im Fall der Herstellung des dynamischen Schreib-Lese-Speichers (DRAM), wie sich bei einer bevorzugten Ausführungsform der vorliegenden Erfindung stattfindet, eine Bitleitung durch darauffolgende Verfahren, die zum Ausbilden der in 1 gezeigten Bitleitung 150 verwendet werden, ausgebildet. Anschließend wird die Herstellung einer Halbleitervorrichtung durch Durchführen darauffolgender Verfahren, die von den Eigenschaften eines Produkts abhängen, abgeschlossen.
7A zeigt ein schematisches Diagramm einer Vorrichtung zur Herstellung einer Halbleitervorrichtung in welcher eine dielektrische Zwischenschicht durch CVD unter Verwendung von hoch-dichten Plasma ausgebildet wird. 7B zeigt ein Flußablaufdiagramm zum Erläutern eines Verfahrens zum Ausbilden einer ersten dielektrischen Zwischenschicht mit hoch-dichten Plasma-CVD. 8 zeigt eine Tabelle, die die Verfahrensbedingungen, unter welchen die Siliziumoxidschicht (1. Schritt) ausgebildet wird und das Sputter-Ätzen (2. Schritt) durchgeführt wird, zusammenfaßt, welche für das Verfahren zum Ausbilden der ersten dielektrischen Zwischenschicht mit einer hoch-dichten Plasma-CVD, wie es in 7B gezeigt ist, vorgeschlagen werden. Unter Bezugnahme auf 8 wird ein Reaktionsgas, eine Strömungsrate des Reaktionsgases und eine Hochfrequenzleistung, die auf den Reaktor ausgeübt wird, beispielsweise eine Radiofrequenzleistung, beschrieben, welche als am wichtigsten für die Durchführung der vorhergehend dargestellten Verfahren betrachtet werden.
Gemäß 7A enthält eine Vorrichtung zum Herstellen einer Halbleitervorrichtung unter Verwendung eines hoch-dichten Plasmas einen Reaktor 10 mit einem Waferhalter 71, auf welchem der Halbleiterwafer 100 planiert wird, eine Gaszuführvorrichtung 73, beispielsweise eine Einspritzdüse oder einen "Duschkopf', der an den Seiten des Reaktors 10 dem Waferhalter 71 gegenüberliegend installiert ist, und einen Wechselstrom-Frequenzleistungsgenerator 20 zum Zuführen einer Wechselstrom-Frequenzleistung zu dem Reaktor 10. Hierbei enthält der Wechselstrom-Frequenzleistungsgenerator 20 eine Vielzahl von Freuquenzgeneratoren, die eine Vielzahl von Frequenzen erzeugen. Einer ist ein Hochfrequenzgenerator und der andere ist ein Tieffrequenzgenerator. Der Hochfrequenzgenerator ist ein RF-(Radiofrequenz)-Generator zum Erzeugen von Radiowellen.
Eine Gaszufuhreinheit 30 zum Zuführen von Reaktionsgas und atmosphärischem Gas wird an der Außenseite des Reaktors 10 angebracht, und eine Vakuumeinheit 40, die eine Vakuumpumpe aufweist, welche mit der einen Seite des Reaktors verbunden ist, hält den Druck in dem Reaktor 10 unter 1 atm.
7B zeigt ein Flußablaufdiagramm, das ein Verfahren zum Ausbilden einer Isolationsschicht in der Vorrichtung zum Herstellen der Halbleitervorrichtung unter Verwendung eines hoch-dichten Plasmas wie bei einer bevorzugten Ausführungsform der vorliegenden Erfindung erläutert. Gemäß 7B ist das Verfahren zum Ausbilden einer Isolationsschicht in drei Hauptschritte unterteilt: (i) Planieren des Halbleiterwafers 100 (siehe 7A) mit einem vorbestimmten Muster in dem Reaktor 10 (siehe 7A) (Schritt 1); (ii) Erzeugen eines hoch-dichten Plasmas, um eine Isolationsschicht auf dem Halbleiterwafer 100 auszubilden (Schritt 2) und (iii) teilweises Entfernen der Isolationsschicht durch ein Sputter-Ätzen (Schritt 3).
Bei Schritt 1, bei welchem der Halbleiterwafer 100 vorbereitet wird, wird der Halbleiterwafer 100 mit einem vorbestimmten Muster, beispielsweise einem Gate-Muster, in dem Reaktor 10 der Vorrichtung zur Herstellung eines Halbleiters planiert. Anschließend werden die Umgebungsbedingungen in dem Reaktor 10, beispielsweise der Druck, die Temperatur und das Reaktionsgas, derart gesteuert, es für das Verfahren notwendig ist. Das heißt, der Reaktor 10 (siehe 7A) wird auf einem tiefen Druck und einem normalen Druck (oder hohen Druck, falls erforderlich) gehalten, und ein Inertgas wie beispielsweise N₂ oder Ar wird als eine atmosphärisches Gas verwendet, um den Druck und die Temperatur in dem Reaktor 10 regulär aufrechtzuerhalten.
Bei Schritt 2, in welchem eine Isolationsschicht unter Verwendung eines hochdichten Plasmas ausgebildet wird, wird eine vorbestimmte Menge des Reaktionsgases, das während eines Abscheidungsverfahrens erforderlich ist, zu dem Reaktor 10 zugeführt. Hierbei enthalten die Reaktionsgase Silangas (SiH₄) und Sauerstoffgas (O₂) als Quellgase für eine Siliziumoxid-(SiO₂)-Schicht, und eine Inertgas, wie beispielsweise Heliumgas (He) als ein Hilfsgas, das das Silangas (SiH₄) und das Sauerstoffgas (O₂) in dem Reaktor 10 trägt und die Erzeugung von Plasma verstärkt. Bei der Zuführung des Reaktionsgases wird eine vorbestimmte elektrische Hochfrequenzleistung zu dem Reaktor 10 zugeführt. Folglich werden die Reaktionsgase in Plasma verwandelt, daß elektrische Ladungen durch eine globale Entladung in dem Reaktor 10 enthält, wodurch ein Plasmabereich über dem Halbleiterwafer 100 ausgebildet wird. Anschließend werden die plasmaartigen Reaktionsgase zu dem Halbleiterwafer 100 gebracht und anschließend wird eine Siliziumoxidschicht (SiO₂) auf der Oberfläche des Halbleiterwafers 100 durch die gegenseitige chemische Reaktion (Si + O + O) zwischen dem Plasma abgeschieden. Wenn eine Oxidschicht durch ein CVD-Verfahren mit hoch-dichtem Plasma wie zuvor beschrieben ausgebildet wird, ist es möglich, eine hohe Abscheidungsrate und eine ausgezeichnete Stufenabdeckung zu erzielen. Jedoch kann ein Überhang in einem Muster mit einer vorbestimmten Phasendifferenz auftreten, da eine Oxidschicht schnell um den Eingang einer Lücke des Musters herum abgeschieden wird. Dementsprechend muß die Dicke der abgeschiedenen Oxidschicht weniger als die Hälfte des Abstands zwischen den Lücken betragen, so daß die Lücken nicht vollständig aufgefüllt werden.
Nachdem die Isolationsschicht auf dem Halbleiterwafer 100 ausgebildet worden ist, wird bei Schritt 3 die Isolationsschicht (Siliziumoxidschicht), welche leicht auf dem Eingang einer Lücke zwischen dem Mustern ausgebildet worden ist, durch ein Sputter-Ätzen entfernt. Das Sputter-Ätzen wird in einem anderen Reaktor oder in situ, d. h. in dem Reaktor 10 durchgeführt, in welchem lediglich die zugeführten Reaktionsgase und die Verfahrensbedingungen verändert werden. Hierbei werden ein Reaktionsgas, das zum Erzeugen eines Plasmas zum Sputtern, d. h. Sauerstoffgas (O₂) und Heliumgas (He) gemischt, und dem Reaktor 10 oder einem anderen Reaktor zugeführt. Während das Gas zum Sputtern zugeführt wird, wird eine elektrische Tieffrequenzleistung zusammen mit der elektrischen Hochftequenzleistung dem Reaktor zugeführt, wodurch sich eine globale Entladung darin ausbildet. Anschließend wird das Sauerstoffgas (O₂) und das Heliumgas (He), die zum Sputtern benötigt werden, aktiviert und in einen Plasmazustand umgewandelt, der eine elektrische Ladung aufgrund der globalen Entladung enthält, wodurch ein Plasmabereich auf der oberen Seite des Halbleiterwafers 100 ausgebildet wird. Das plasmaartige Sputter-Gas wird in Richtung des Halbleiterwafers 100 beschleunigt, um eine Ionenbombardierung zu bewirken, d. h. es kollidiert gegen die Siliziumoxidschicht. Hierbei werden Moleküle aus oxidiertem Silizium (SiO₂), die die Siliziumoxidschicht bilden, in Siliziumatome (Si) und Sauerstoff (O₂) aufgespalten und von dem Halbleiterwafer 100 separiert oder durch Aufnehmen eines Elektrons ionisiert, wodurch ein Sputter-Ätzen durchgeführt wird. Während des Sputter-Ätzens wird ein Objekt sehr wahrscheinlich anisotrop geätzt und dadurch kann ein Abschnitt, welcher rechtwinklig zu der Ionenrichtung ist schnell geätzt werden und ferner eine Siliziumoxidschicht, welche ungleichmäßig an den Ecken eines Einlasses einer Lücke zwischen den Mustern abgeschieden worden ist, vergleichsweise stark geätzt werden. Ebenso können die aufgrund des Ionenbombardements separierten Siliziumatome mit dem plasmaartigen Sauerstoffatomen rekombinieren und sich anschließend in den Lücken zwischen den Gate-Mustern auf den Halbleiterwafer absetzen, was als "Redeposition" bezeichnet wird.
Nach dem Sputter-Ätzen wird die dielektrische Zwischenschicht 131 geätzt, um um das Gate-Muster herum bergförmig zu sein, wie in 3D und der Fotografie in 9 gezeigt. Falls eine erste Zwischenisolationsschicht auf diese Weise geätzt wird, kann ein Überhang, der auftreten kann, wenn eine Abscheidung mit einem Ansteigen von Siliziumgas in einen Einlaß in einer Lücke beschleunigt wird, verhindert werden, wenn eine zweite Isolationszwischenschicht (d. h., im allgemeinen eine Siliziumoxidschicht, die durch ein hoch-dichtes Plasma-CVD ausgebildet worden ist) zusätzlich abgeschieden wird um eine Lücke zwischen den Mustern aufzufüllen. Folglich ist es möglich einen Hohlraumdefekt zu verhindern, wenn eine Lücke mit der zweiten Isolationszwischenschicht aufgefüllt wird.
Gemäß 8 wird Silangas (SiH₄), Sauerstoffgas (O₂) und Heliumgas (He) als Reaktionsgase während eines Verfahrens zum Ausbilden einer Siliziumoxidschicht verwendet, und Sauerstoffgas (O₂) und Heliumgas (He) werden ebenso während eines Sputter-Ätzens verwendet. Obwohl hierbei Heliumgas nicht direkt bei einer Abscheidungsreaktion oder einer Ätzreaktion notwendig ist, dient es als Trägergas, d. h., es liefert andere Gase wie etwa Silangas (SiH₄) und/oder Sauerstoffgas (O₂) in den Reaktor und spielt weiter eine entscheidenden Rolle als Mediator beim Bilden von hoch-dichten Plasma. Das heißt, wenn eine globale Entladung auftritt, verändert sich Helium (He) zu Plasma und bewegt sich in einem Reaktor, während es Elektronen mit benachbarten Reaktionsgasen austauscht, wodurch die Stärke des Ionenbombardements sich vergrößert. Wenn daher eine Siliziumoxidschicht ausgebildet wird, wird ein hoch-dichtes Plasma durch Verändern von Silangas (SiH₄) und Sauerstoffgas (O₂) in einem Plasmazustand erzielt, so daß eine Hochgeschwindigkeitsabscheidung realisiert wird. Aus diesem Grund ist es sehr wichtig, die Menge des Reaktionsgases sorgfältig zu steuern, da die Abscheidungsgeschwindigkeit sehr empfindlich auf die Menge des zugeführten Reaktionsgases reagiert.
Gemäß einer Ausführungsform der vorliegenden Erfindung liegt die Strömungsrate von Silangas (SiH₄) in dem Bereich von 30 bis 2000 sccm und die Strömungsrate von Sauerstoffgas (O₂) in dem Bereich von 50 bis 500 sccm. Die Menge an Sauerstoffgas (O₂) muß größer sein als die von Silangas (SiH₄). Ferner muß Heliumgas (He), welches als das Trägergas dient, mit einer Strömungsrate von 50 bis 1000 sccm in ausreichender Menge zugeführt werden, um die Reaktionsgase, d. h. Silangas (SiH₄) und Sauerstoffgas (O₂), in einen Reaktor zu tragen.
Leistung mit einer vorbestimmten Frequenz, beispielsweise Radiofrequenzleistung, muß dem Reaktor 10 zugeführt werden (siehe 7A), so daß die oben erwähnten Reaktionsgase zu einem Plasma geändert werden können. Insbesondere muß eine Hochfrequenzleistung (HF-Leistung) zu dem Waferhalter 71 (siehe 7A) zum Halten des Halbleiterwafers 100 zugeführt werden und eine Tieffrequenzleistung (LF-Leistung) wird zu der oberen Wand 10a (siehe 7A) des Reaktors 10 (siehe 7A) zugeführt, die dem Halbleiterwafer 100 gegenüberliegt. Genauer gesagt wird eine RF-Leistung mit einer Frequenz von 13,569+MHz dem Waferhalter 71 zugeführt und eine Tieffrequenzleistung mit 100 KHz bis 1000 KHz wird der oberen Wand 10a des Reaktors 10, die dem Waferhalter 71 gegenüberliegt, zugeführt. Jedoch in Hinsicht auf die Intensität der elektrischen Leitung, beträgt die zu der oberen Wand des Reaktors 10 zugeführte LF-Leistung 2500 bis 3500 W, und die HF-Leistung, die zu dem Waferhalter 71 zugeführt wird, 500 bis 1500 W. Das heißt, der LF-Leistungpegel ist größer als der HF-Leistungspegel.
Bei dem Sputter-Ätzen in einer Ausführungsform der vorliegenden Erfindung verändert sich Heliumgas (He) zu Plasma, während es eine kleine Menge von Sauerstoffgas (O₂) in den Reaktor 10 trägt, so daß das Sauerstoffgas (O₂) zu Plasma verändert wird, wodurch hoch-dichte ionisierte Partikel erzeugt werden. Die erzeugten hoch-dichten ionisierten Partikel werden durch ein Gleichstromspannungsgefälle auf dem Halbleiterwafer 100, das in einem Plasmabereich erzeugt wird, beschleunigt und kollidieren gegen eine Siliziumoxidschicht, die auf dem Halbleiterwafer 100 ausgebildet ist, wodurch ein beachtlich schnelles Sputter-Ätzen realisiert wird. Sauerstoffgas (O₂) mit einer Strömungsrate von 0 bis 500 sccm und Heliumgas (He) mit einer Strömungsrate von 0 bis 1000 sccm wird als Sputter-Gas zugeführt. Die Menge an zugeführtem Heliumgas (He) wird abhängig von der Menge an zugeführtem Sauerstoffgas (O₂) verändert. Während des Sputter-Ätzens kann hierbei Sauerstoffgas (O₂) und Heliumgas (He) separat verwendet werden oder miteinander vermischt werden und als Sputter-Gas verwendet werden. Es wird jedoch bevorzugt, das Sauerstoffgas (O₂) und Heliumgas (He) bei einer geeigneten Rate vermischt und verwendet werden, da Blasen und Partikel, die erzeugt werden, wenn eine Siliziumoxidschicht ausgebildet wird, durch die Verwendung von Sauerstoffgas (O₂) bzw. die Verwendung von Heliumgas (He) unterdrückt werden kann. Für den Fall, daß das Sputter-Ätzen lediglich mit Heliumgas (He) durchgeführt wird, findet keine Redeposition einer Siliziumoxidschicht aufgrund der Rekombination von Sauerstoffatomen und Siliziumatomen während des Sputter-Ätzens statt, d. h. nur wenn das Sputter-Ätzen durchgeführt wird. Da die Ätzgeschwindigkeit von der Kollisionsfrequenz der Ionenpartikel während des Sputter-Ätzens abhängt, muß mehr HF-Leistung und LF-Leistung aufgewendet werden, als wenn eine Siliziumoxidschicht ausgebildet wird. Beispielsweise beträgt die LF-Leistung 3500 bis 5000 W und die HF-Leistung 2000 bis 3000 W.
Wie vorhergehend beschrieben wird bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung eine Isolationsschicht unter Verwendung einer CVD-Abscheidung mit hoch-dichtem Plasma ausgebildet und eint Sputter-Ätzen wird anschließend darauf in situ durchgeführt, wenn eine Lücke zwischen den Gate-Mustern auf dem Halbleiterwafer 100 mit einer Isolationszwischenschicht aufgefüllt wird. Daher werden die Lücken zwischen den Gate-Mustern ohne Hohlräume aufgefüllt, wodurch eine Verfahrensstabilität sichergestellt ist.
Ferner kann die physikalische und elektrische Zuverlässigkeit einer Halbleitervorrichtung stark verbessert werden, da keine Hohlraumdefekte darin ausgebildet werden, insbesondere zwischen den Gate-Mustern, welche wichtige Bestandteile eines MOS-Transistors sind.
Obwohl bei der Ausführungsform der vorliegenden Erfindung eine Siliziumoxidschicht als eine Isolationsschicht zum Auffüllen der Lücken zwischen den Gate-Mustern verwendet worden ist, können andere Schichten, wie beispielsweise eine Siliziumnitridschicht oder eine Siliziumoxinitridschicht verwendet werden. Für diesen Fall muß ein chemisches Ätzmittel wie beispielsweise Phosphorsäure (H₃PO₄) zum Ätzen der Siliziumnitridschicht verwendet werden.
Ebenso ist die Isolationsschicht, die durch das Verfahren zum Ausbilden einer Isolationsschicht durch eine CVD-Äbscheidung mit einem hoch-dichten Plasma gemäß einer Ausführungsform der vorliegenden Erfindung erzielt worden ist, als eine Isolationsschicht zum Auffüllen der Lücke in andern Mustern, wie beispielsweise einem Gate-Muster, verfügbar, in welchem Lücken mit einem vorbestimmten Intervall ausgebildet sind, beispielsweise ein Bitleitungsmuster oder ein Metallverbindungsmuster.
Ebenso können bei dem Verfahren zum Erzeugen von hoch-dichtem Plasma in einer Ausführungsform der vorliegenden Erfindung eine Helikon-Quelle oder eine Elektron-Zyklotron-Resonanz, ebenso wie Radiofrequenzwellen verwendet werden.
Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung wird nach der Vollendung eines Gate-Musters eine vorbestimmte Dicke der dielektrischen Zwischenschicht durch ein Sputter-Ätzen, das eine Art des Trockenätzens ist, geätzt und Lücken zwischen den Mustern werden mit einer dielektrischen Zwischenschicht unter Verwendung einer CVD-Abscheidung mit hoch-dichtem Plasma aufgefüllt, wodurch die Lücken zwischen den Mustern ohne Hohlraumdefekte leicht aufgefüllt werden.
Bei dem Verfahren zum Ausbilden einer Isolationsschicht unter Verwendung von CVD mit hoch-dichtem Plasma in einer Ausführungsform der vorliegenden Erfindung werden keine Hohlräume in einer dielektrischen Zwischenschicht, die zwischen dem Gate einer Halbleitervorrichtung ausgebildet ist, ausgebildet und daher können gravierende Defekte wie beispielsweise Risse kaum auftreten, wodurch eine Halbleitervorrichtung erzeugt wird, die eine verbesserte physikalische und elektrische Zuverlässigkeit aufweist.

Claims

Verfahren zum Herstellen einer Halbleitervorrichtung, das folgende Schritte aufweist: (a) Ausbilden einer Isolationsschicht (101) auf einem Halbleiterwafer und Ausbilden von Gates (120), die durch Lücken mit einem vorbestimmten Abstand getrennt sind, auf einem aktiven Bereich; (b) Abscheiden einer ersten dielektrischen Zwischenschicht (131), die eine vorbestimmte Dicke aufweist, auf dem Halbleiterwafer mit den Gates, so daß die Lücken zwischen den Gates nicht vollständig aufgefüllt sind; (c) Durchführen eines Sputter-Ätzens auf einer gesamten Oberfläche der ersten dielektrischen Zwischenschicht; danach (d) teilweises Entfernen der ersten dielektrischen Zwischenschicht durch isotropes Ätzen auf der gesamten Oberfläche der ersten dielektrischen Zwischenschicht; und danach (e) Abscheiden einer zweiten dielektrischen Zwischenschicht (133) auf der ersten dielektrischen Zwischenschicht, so daß die Lücken zwischen den Gates vollständig aufgefüllt sind.
Verfahren nach Anspruch 1, wobei der Schritt (a) folgende Schritte aufweist: Ausbildern einer Gate-Dielektrikumsschicht (110) auf dem aktiven Bereich des Halbleiterwafers; Ausbilden einer Gate-Leitungsschicht (121, 123) auf der Gate-Dielektrikumsschicht; Ausbilden eines Gate-Musters durch Mustern der Gate-Leitungsschicht; und Ausbilden einer Spacer-Dielektrikumsschicht (127) entlang einer Seitenwand des Gate-Musters.
Verfahren nach Anspruch 2, das nach dem Schritt des Ausbildens der Gate-Leitungsschicht ferner einen Schritt eines Ausbildens einer Isolationsschicht als ein Maskenlayer (125) auf der Gate-Leitungsschicht aufweist.
Verfahren nach Anspruch 1, wobei die erste dielektrische Schicht, die während des Schritts (b) ausgebildet worden ist, durch eine chemische Dampfphasenabscheidung unter Verwendung des hoch-dichten Plasmas ausgebildet wird.
Verfahren nach Anspruch 4, wobei die erste dielektrische Zwischenschicht eine Siliziumoxidschicht aufweist.
Verfahren nach Anspruch 5, wobei die Siliziumoxidschicht Silangas (SiH₄) als ein Siliziumquellgas aufweist.
Verfahren nach Anspruch 1, wobei der Schritt (c) in situ in dem gleichen Reaktor mit einem Ausbilden der ersten dielektrischen Zwischenschicht durchgeführt wird.
Verfahren nach Anspruch 7, wobei Heliumgas und/oder Sauerstoffgas während des Sputter-Ätzens verwendet wird.
Verfahren nach Anspruch 1, wobei der Schritt (d) durch ein Naßätzen durchgeführt wird.
Verfahren nach Anspruch 1, wobei eine Siliziumoxidschicht als die zweite dielektrische Zwischenschicht bei dem Schritt (e) verwendet wird.
Verfahren nach Anspruch 10, wobei die Siliziumoxidschicht durch eine chemische Dampfphasenabscheidung unter Verwendung eines hoch-dichten Plasmas abgeschieden wird.