[go: up one dir, main page]

DE10228344B4 - Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen - Google Patents

Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen Download PDF

Info

Publication number
DE10228344B4
DE10228344B4 DE10228344A DE10228344A DE10228344B4 DE 10228344 B4 DE10228344 B4 DE 10228344B4 DE 10228344 A DE10228344 A DE 10228344A DE 10228344 A DE10228344 A DE 10228344A DE 10228344 B4 DE10228344 B4 DE 10228344B4
Authority
DE
Germany
Prior art keywords
layer
cavities
microstructures
structuring
partitions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10228344A
Other languages
English (en)
Other versions
DE10228344A1 (de
Inventor
Siegfried Schwarzl
Werner Pamler
Zvonimir Gabric
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10228344A priority Critical patent/DE10228344B4/de
Priority to US10/606,069 priority patent/US6825098B2/en
Priority to CNB031487610A priority patent/CN1249804C/zh
Priority to SG200303591A priority patent/SG115547A1/en
Publication of DE10228344A1 publication Critical patent/DE10228344A1/de
Priority to US10/972,804 priority patent/US7023063B2/en
Application granted granted Critical
Publication of DE10228344B4 publication Critical patent/DE10228344B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W20/072
    • H10W20/46
    • H10W20/495

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Herstellung von Mikrostrukturen mit den Schritten:
a) Bilden einer regelmäßigen Anordnung von verschlossenen Hohlräumen (H) in einer auf einem Substrat (S) angeordneten Strukturierungsschicht (2, S1, S2, S3), wobei die Hohlräume (H) voneinander durch Trennwände (4) getrennt sind;
b) Öffnen solcher Hohlräume (H'), in denen Mikrostrukturen (M) geschaffen werden sollen;
c) Entfernen zumindest eines Teils der zwischen benachbarten geöffneten Hohlräumen (H') befindlichen Trennwände (4) zur Bildung von sich über mindestens zwei Hohlräume (H') erstreckende Gräben (8); und
d) Einbringen eines Materials (M) in die Gräben (8) zur Herstellung der Mikrostrukturen (M).

Description

  • Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen Die Erfindung liegt auf dem Gebiet der Halbleitertechnik und betrifft ein Verfahren zur Herstellung von Mikrostrukturen.
  • Mit fortschreitender Skalierung integrierter Schaltungen und der damit verbundenen Miniaturisierung und zunehmenden Komplexität der in den integrierten Schaltungen enthaltenen Strukturen tritt eine Vielzahl von Problemen auf.
  • So erhöhen sich beispielsweise die Leiterbahnwiderstände der einzelnen Leiterbahnen innerhalb der Verdrahtungsebenen. Gleichzeitige wächst die kapazitive Kopplung zwischen den Leiterbahnen. Verbundenen damit ist ein ungünstiger Anstieg der RC-Zeitkonstanten, die zu steigenden Signallaufzeiten, abnehmenden Grenzfrequenzen, hohen Verlustleistungsdichten und Übersprecheffekten führen. Die Fachliteratur faßt diese Probleme auch unter dem Begriff 'Verdrahtungskrise' zusammen. Siehe dazu insbesondere die Fachartikel von
    M.T. Bohr, "Interconnect Scaling – The Real Limiter to High Performance ULSI", IEDM 95, 241–244;
    S. Oh & K. Chang, "2001 Needs for Multi-Level Interconnect Technology", Circuits & Devices, 1995, 16–20;
    T.H. Ning, "0.1μm Technology and BEOL", Mat. Res. Soc. Symp. Proc. Vol. 427, 1996, 17–21; und
    K. Yamashita & S. Odanaka, "Interconnect Scaling Scenario using a Chip Level Interconnect Model", Symp. on VLSI Technology Digest of Technical Papers, 1997, 53–54.
  • Ein weiteres mit der Miniaturisierung verbundenes Problem ist in den Proximity-Effekten von Lithografie (z.B. US 5,821,014 A ) und Ätztechnik zu suchen. Diese Effekte führen bei der Herstellung von integrierten Schaltungen zu Strukturresultaten, die von den gewünschten, auf der Lithografiemaske vorgegebenen Strukturen abweichen. Zur Verminderung bzw. Beseitigung der Proximity-Effekte muß auf immer aufwendiger werdende Kor rekturen (beispielsweise Layoutänderungen, US 6,083,275 A ) zurückgegriffen werden. Die angesprochenen Effekte beruhen darauf, daß einzelne Prozeßschritte des gesamten Strukturierungsprozesses (Belichtung, Entwicklung, Plasmaätzungen, chemisch-mechanisches Polieren etc.) von den lokalen Strukturbesonderheiten (Packungsdichte, Abstände zu benachbarten Strukturen, Mitte- und Randlagen) abhängen. Die erforderlichen Layoutänderungen müssen für jedes neue Layout mit hohem Aufwand ermittelt und durch geeignete Maßnahmen auf den entsprechenden Masken berücksichtigt werden.
  • Zur Senkung der RC-Zeitkonstanten werden oftmals Leiterbahnen mit hoher Leitfähigkeit (z. B. Kupfer) und Dielektrika mit niedrigen Dielektrizitätskonstanten εr (oftmals auch mit k bezeichnet) verwendet. Als 'low-k Dielektrika' werden diverse organische Dielektrika mit Dielektrizitätskonstanten von ca. 2,5 verwendet et (z.B. sogenannte Aerogele oder Xerogele, US 6,277,728 B1 ), die allerdings meist mit diversen Nachteilen verbunden sind (geringe thermische und chemische Stabilität, Hygroskopie, geringe Sperrwirkung gegen die Diffusion von z. B. Kupfer, Notwendigkeit der Entwicklung neuer Abscheide- und Strukturierungsprozesse, neue Prozeßanlagen). Poröse anorganische Dielektrika mit noch niedrigeren Dielektrizitätskonstanten (z. B. poröses SiON) sind derzeit noch nicht produktionsreif.
  • Das beste Material mit niedrigsten εr ist Vakuum oder Luft (εr = 1). Eine Reihe von Schriften befaßt sich daher mit Techniken, wie Hohlräume zwischen Leiterbahnen erzeugt werden können.
  • So werden beispielsweise gemäß US 6,252,290 B1 nach Fertigstellung der Leiterbahnen Hohlräume zwischen den Leiterbahnen durch nachträgliches Entfernen von Isolationsmaterial geschaffen.
  • In der US 5,936,295 A wird dagegen die Porösität einer dielektrischen Schicht ausgenutzt. Diese wird nach Fertigstellung von Leiterbahnabschnitten, zwischen denen sich ein Hilfsmaterial befindet, auf die Leiterbahnabschnitte und das Hilfsmaterial aufgebracht. Aufgrund der Porösität der dielektrischen Schicht kann eine Ätzsubstanz bis zum Hilfsmaterial dringen und dieses entfernen. Im Ergebnis verbleiben Hohlräume zwischen den Leiterbahnabschnitten.
  • Einen ähnlichen Ansatz verfolgt die US 6,297,125 B1 wobei hier jedoch eine dielektrische Deckschicht mit nachträglich eingebrachten Schlitzen verwendet wird, durch welche die Ätzsubstanz bis zum Hilfsmaterial dringen kann.
  • Im Gegensatz dazu wird gemäß US 5,869,880 A in jeder Strukturierungsebene (Metallisierungs- und Kontaktloch-Ebene) das anfänglich massive Dielektrikum zwischen den Metallstrukturen abschließend strukturiert, so daß im Vergleich zu den Metallstrukturen vergleichsweise kleine Öffnungen in dem Dielektrikum gebildet werden, die zu einer Verminderung der effektiv wirkenden Dielektrizitätskonstanten beitragen.
  • Ein weiteres Verfahren zur Bildung von Hohlräumen zwischen Metallstrukturen ist in der DE 199 57 302 A1 offenbart, wobei sich hier die Hohlräume selbstjustiert zu den Metallstrukturen erzeugen lassen.
  • Nachteil der vorgenannten Verfahren ist eine relativ hohe Prozeßkomplexität. Trotz der Hohlräume treten zwischen den Leiterbahnen unterschiedlicher Metallisierungsebenen kapazitive Kopplungen aufgrund der dort befindlichen dielektrischen Schichten (z. B. Siliziumoxid oder Siliziumnitrid) auf. Eine Möglichkeit, diese kapazitiven Kopplungen zu vermindern, bietet die Erzeugung von makroskopischen Hohlraumanordnungen in diesen dielektrischen Schichten, d. h. in der Kontaktlochebene, wie es beispielsweise in der nicht vorveröffentlichten DE 101 09778 A1 vom 01. 03. 2001 der selben Anmelderin und in der bereits genannten US 5,869,880 A beschrieben ist.
  • Die grundsätzlichen, auf die Proximity-Effekte von Lithografie und Ätztechnik zurückgehenden Probleme werden mit den vorgenannten Verfahren jedoch nicht vermieden.
  • Es ist daher Aufgabe der vorliegenden Erfindung ein Verfahren anzugeben, bei welchem die Auswirkungen von Proximity-Effekten erheblich vermindern sind.
  • Diese Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1.
  • Das erfindungsgemäße Verfahren zur Herstellung von Mikrostrukturen umfaßt dabei die Schritte:
    • a) Bilden einer regelmäßigen Anordnung von verschlossenen Hohlräumen in einer auf einem Substrat angeordneten Strukturierungsschicht, wobei die Hohlräume voneinander durch Trennwände getrennt sind;
    • b) Öffnen solcher Hohlräume, in denen Mikrostrukturen geschaffen werden sollen;
    • c) Entfernen zumindest eines Teils der zwischen benachbarten geöffneten Hohlräumen befindlichen Trennwände zur Bildung von sich über mindestens zwei Hohlräume erstreckende Gräben; und
    • d) Einbringen eines Materials in die Gräben zur Herstellung der Mikrostrukturen.
  • Erfindungsgemäß wird demnach zunächst in einer Strukturierungsschicht eine regelmäßige Anordnung von verschlossenen Hohlräumen gebildet. Regelmäßige Strukturen lassen sich mit besonders hoher Präzision und Genauigkeit bei vergleichsweise geringer Ausdehnung herstellen. Aufgrund der Regelmäßigkeit treten keine lokalen Unterschiede bei der Belichtung und der Ätzung auf. Lokale Proximity-Effekte werden daher insbesondere bei einer globalen regelmäßigen Strukturierung der Struk turierungsschicht vermieden. Andererseits gestattet die Regelmäßigkeit der Hohlräume auch die Abbildung von derart kleinen Hohlräumen, die bei separater Abbildung nicht mehr zufriedenstellend abgebildet werden können. Die einzelnen Hohlräume sind voneinander durch Trennwände getrennt, die aus dem Material der Strukturierungsschicht bestehen.
  • Um die Regelmäßigkeit sicher zu gewährleisten, werden die verschlossenen Hohlräume durch an sich bekannte mikroelektronische Prozesse (z. B. CVD, Lithografie, Ätzen, CMP) gebildet. Bevorzugt werden daher zur Bildung der Hohlräume Vertiefungen in der Strukturierungsschicht geschaffen, die mit einer Deckschicht verschlossen werden, so daß die Hohlräume entstehen. Die Dimensionen der Vertiefungen bzw. der Hohlräumen liegen dabei in der Größenordnung der zu erzeugenden Mikrostrukturen. Insbesondere die minimale laterale Ausdehnung der zu erzeugenden Mikrostrukturen wird durch die Ausdehnung der Hohlräume bestimmt.
  • Bevorzugt werden die Hohlräume bzw. die zur Bildung der Hohlräume in die Strukturierungsschicht geätzten Vertiefungen lithografisch definiert und nachfolgend in die Strukturierungsschicht geätzt. Dabei kann bevorzugt zur lithografischen Definition der Hohlräume bzw. der Vertiefungen eine Lackmaske verwendet wird, in die nacheinander mindestens zwei gegeneinander um einen vorgegebenen Winkel verdrehte regelmäßige Streifenmuster abgebildet werden. Streifenmuster lassen sich im Gegensatz zu rasterförmigen Mustern sogar noch mit höherer Genauigkeit bei gleicher Auflösung abbilden. Andererseits lassen sich damit auch enger benachbarte Linien abbilden, als es bei einem rasterförmigen Muster möglich ist. Die Möglichkeiten der Lithografie lassen sich durch die Abbildung von Streifenmustern maximal ausnutzen.
  • Bei Abbildung von regelmäßigen Streifenmustern werden mindestens zwei Belichtungen benötigt, wobei das Streifenmuster zwischen den einzelnen Belichtungen um einen vorgegebenen Winkel, z.B. 90°, gedreht wird. Grundsätzlich ist es auch möglich, unterschiedliche (z. B. mit unterschiedlichem Linienabstand), zueinander verdrehte Streifenmuster abzubilden, um beispielsweise im Querschnitt rechteckige Hohlräume zu erzeugen.
  • Günstig ist, wenn
    • – zur Bildung der Strukturierungsschicht zumindest eine erste und eine zweite Schicht nacheinander auf das Substrat aufgebracht werden, wobei die Materialien der ersten und der zweiten Schicht so gewählt werden, daß eine Abscheidung des Materials der Deckschicht auf der zweiten Schicht selektiv zur ersten Schicht ermöglicht wird, und
    • – zur Bildung der Hohlräume die Vertiefungen in der ersten und zweiten Schicht gebildet werden, wobei die Vertiefungen die zweite Schicht vollständig und die erste Schicht zumindest teilweise durchsetzen, und nachfolgend das Material der Deckschicht so abgeschieden wird, daß es im wesentlichen lediglich auf der zweiten Schicht aufwächst, da sich hiermit die Deckschicht besonders einfach und zielsicher aufbringen läßt. Außerdem wird ein versehentliches Auffüllen der Vertiefungen sicher vermieden. Die Materialien für die erste und zweite Schicht werden demnach so ausgewählt, das eine selektive Abscheidung der Deckschicht auf der zweiten Schicht gesichert ist. Die Vertiefungen werden vollständig in der zweiten und zumindest teilweise in der ersten Schicht ausgebildet. Bevorzugt wird die erste Schicht ebenfalls vollständig durchätzt. Das zwischen den Vertiefungen verbliebene Material bildet die Trennwände.
  • Zusätzlich kann zur ersten und zur zweiten Schicht eine dritte Schicht aufgebracht wird, deren Material sich von der zweiten Schicht unterscheidet, so daß das Material der Deckschicht im wesentlichen ebenfalls lediglich auf der zweiten Schicht aufwächst. Auf der ersten und der dritten Schicht wächst demnach kein Material der Deckschicht auf, auch wenn die dritte Schicht beim fortschreitenden Aufwachsenden des Materials der Deckschicht auf der zweiten Schicht möglicherweise von diesem überdeckt wird. Im Falle eines dreischichtigen Aufbaus der Strukturierungsschicht dient bevorzugt die dritte Schicht als Polierstopp beim nachfolgenden Rückpolieren des überstehenden Materials der Deckschicht. Bei einem zweischichtigen Aufbau übernimmt dagegen bevorzugt die zweite Schicht diese Funktion.
  • Bevorzugt handelt es sich bei der ersten, zweiten und dritten Schicht um dielektrische Schichten, da für dielektrische Schichten auf eine Vielzahl von geeigneten und erprobten Strukturierungsverfahren, insbesondere anisotrope Plasmaätzverfahren, zurückgegriffen werden kann.
  • Besonders günstig ist die Verwendung von Siliziumnitrid für die erste und dritte Schicht. Für die zweite Schicht wird dagegen bevorzugt ein auf Silan basierendes, plasma-unterstützt abgeschiedenes Siliziumoxid verwendet. Bei dieser Wahl der Materialien für die erste, zweite und dritte Schicht läßt sich ein Oxid mittels O3/TEOS-Abscheidung selektiv auf der zweiten Schicht abscheiden. Daher wird bevorzugt ein derartiges Oxid für die Deckschicht verwendet.
  • Um die Ausbildung der Hohlräume sicher zu gewährleisten, wird die erste Schicht bevorzugt etwa 4 bis 5-mal dicker als die zweite Schicht ausgebildet.
  • Anschließend werden solche Hohlräume an ihrer Oberseite bevorzugt durch Verfahren der Lithografie und Ätztechnik geöffnet, in denen die herzustellenden Mikrostrukturen ausgebildet werden sollen. Dazu wird eine Maske (Fotomaske/Lackmaske) auf die Deckschicht aufgebracht, welche die zu öffnenden Hohlräume unbedeckt läßt. Die Ätzung des Materials der Deckschicht erfolgt günstigerweise selektiv zum Material der ersten, zweiten und dritten Schicht sowie dem Material der Maske. Dadurch werden selbst bei einer eventuellen Dejustage dieser Maske bezüglich der Hohlräume die Seitenwände der Hohlräume nicht geätzt, so daß die Lage und Ausdehnung der Hohlräume erhalten bleibt. Die für die Bildung der Hohlräume (bzw. der Vertiefungen) verwendete Maske (beispielsweise die Streifenmasken) ist demnach die eigentliche strukturgebende Maske, während die Maske zum Öffnen der Hohlräume eher die Funktion einer Auswahlmaske übernimmt. Daher können an die Maske zum Öffnen der Hohlräume geringere Anforderungen als an die Maske zur Definition der Hohlräume gestellt werden.
  • Zumindest ein Teil der Mikrostrukturen soll sich über mehrere geöffnete Hohlräume erstrecken. Dazu ist es erforderlich, daß die zwischen diesen geöffneten Hohlräumen befindlichen Stege bzw. Trennwände der Strukturierungsschicht entfernt werden. Bevorzugt wird dabei auf dieselbe Maske (Auswahlmaske) zurückgegriffen, die bereits zum Öffnen der verschlossenen Hohlräumen verwendet wurde. Durch das Entfernen der Stege bzw. der Trennwände werden anfänglich voneinander getrennte benachbarte Hohlräume zu einzelnen in der Strukturierungsschicht verlaufende Gräben zusammengefaßt. Durch Auffüllen der geöffneten Hohlräume bzw. der Gräben mit dem Material der herzustellenden Mikrostrukturen und ggf. Rückpolieren (beispielsweise mittels CMP) wird die Herstellung der Mikrostrukturen abgeschlossen.
  • Es liegt im Rahmen der Erfindung, ausschließlich solche Mikrostrukturen mit dem erfindungsgemäßen Verfahren herzustellen, die sich über mindestens zwei Hohlräume erstrecken, als auch zusätzlich dazu solche Mikrostrukturen herzustellen, die lediglich einzelne geöffnete Hohlräume ausfüllen. In letzterem Fall werden zusätzlich zu den Gräben auch einzelne geöffnete Hohlräume zur Bildung von Mikrostrukturen mit dem Material gefüllt.
  • Die Hohlräume weisen eine insbesondere durch die verwendete Lithographie (Masken) vorgegebene laterale Ausdehnung auf. Dabei wird im Rahmen der Erfindung unter laterale Ausdehnung diejenige verstanden, die sich in der Ebene der Strukturie rungsschicht erstreckt. Im einfachsten Fall weisen die Hohlräume in Draufsicht auf die Strukturierungsschicht einen quadratischen oder annähernd quadratischen Querschnitt auf, wobei Abweichungen vom quadratischen Querschnitt insbesondere durch die Unvollkommenheit bei der lithografischen Abbildung bedingt sind. Sofern die herzustellenden Mikrostrukturen in einem zwei benachbarte Hohlräume umfassenden Graben ausgebildet werden, beträgt deren laterale Ausdehnung zumindest in einer Richtung mindestens dem doppelten der lateralen Ausdehnung der Hohlräume in diese Richtung.
  • Das erfindungsgemäße Verfahren kann auch als 'zelluläre Damascene-Methode' bezeichnet werden. Grundgedanke ist die Herstellung der Mikrostrukturen durch Auswahl einzelner und ggf. Zusammenfassen mehrerer Hohlräume. Jeder Hohlraum bildet dabei eine Zelle. Die Anordnung und der Verlauf der herzustellenden Mikrostrukturen richtet sich dabei nach der rasterförmigen Anordnung der Zellen. Diese können beispielsweise quadratisch ausgebildet und reihen- und zeilenweise angeordnet sein. Andere Anordnungen sind ebenfalls möglich.
  • Bei den herzustellenden Mikrostrukturen kann es sich letztendlich um beliebige Mikrostrukturen handeln d. h. sowohl um mikroelektronische als auch mikromechanische Strukturen. Die Art der herzustellenden Mikrostrukturen entscheidet auch über das Material, mit dem die freigelegten Hohlräume bzw. die Gräben aufgefüllt werden. Bei dem Material kann es sich z. B. um Metalle, Isolatoren, Halbleitern, Ferroelektrika und andere handeln. Besonders bevorzugt ist die Herstellung von Leiterbahnen, so daß es sich bei dem einzubringenden Material insbesondere um Metalle und/oder Metallegierungen und besonders bevorzugt um Kupfer handelt.
  • Durch das erfindungsgemäße Verfahren wird gleichzeitig auch das Problem der kapazitiven Kopplung insbesondere zwischen Leiterbahnen abgemildert, da durch Auswahl der zu öffnenden Hohlräume die Leiterbahnen so gelegt werden können, daß zwi schen benachbarten Leiterbahnen verschlossene Hohlräume verbleiben. Da deren Dielektrizitätskonstante εr = 1 beträgt, reduziert sich die zwischen den benachbarten Leiterbahnen effektiv wirkende Dielektrizitätskonstanten entsprechend.
  • Die mit dem erfindungsgemäßen Verfahren erreichbaren Vorteile lassen sich insbesondere wie folgt zusammenfassen:
    • – Durch die regelmäßige Anordnung der Hohlräume entstehen Mikrostrukturen, die nicht von Proximity-Effekten abhängen. Die Linienbereiten und -längen sind gleich der Zellenbreite oder einem Vielfachen davon ggf. zuzüglich der Stegbreite.
    • – Steilheit und Genauigkeit der Mikrostrukturen werden unabhängig vom einzubringenden Material im wesentlichen durch die Hohlraumseitenwände bestimmt, also vor allem durch zur Bildung der Vertiefungen bzw. Hohlräume verwendeten Strukturierungsverfahren, insbesondere bewährte anisotrope Plasmaätzungen von Dielektrika (Siliziumoxid, Siliziumnitrid). Die Seitenwände können daher für alle Materialien der herzustellenden Mikrostrukturen steil und glatt sein.
    • – Der Abstand der Mikrostrukturen wird durch die Stegbreite der Zellen allein oder durch die Stegbreite und die Hohlraumbreite bestimmt.
    • – Aufwendige Proximity-Korrekturen entfallen wegen der regelmäßigen Anordnung der Zellen. Länge und Breite der entstehenden Mikrostrukturen sind ein ganzzahliges Vielfaches der Zellengröße zzgl. der Breite der zwischen den zusammengefaßten Zellen ursprünglich befindlichen Trennwände. Sofern die Zellen rechteckig sind, beträgt die Länge und die Breite der Mikrostrukturen jeweils dem ganzzahligen Vielfachen der lateralen Ausdehnung der Zellen in der entsprechenden Richtung.
    • – Durch Hohlräume zwischen den Leiterbahnen können die kapazitiven Kopplungen zwischen den Leiterbahnen und damit allgemein kapazitive Kopplungen und Signalverzögerungen verringert werden.
    • – Es kann auf sämtliche Vorteile der Damascene-Methode, z.B. Strukturierung nicht- oder schwer ätzbarer Materialien, zurückgegriffen werden.
  • Die Größe der Mikrostrukturen liegt bevorzugt im Bereich von Mikrometern, d.h. 1–1000 μm, und darunter (< 1 μm). Bevorzugt wird das Verfahren bei der Herstellung von integrierten Schaltungen eingesetzt.
  • Die Erfindung betrifft weiterhin eine Anordnung von Mikrostrukturen mit einer Strukturierungsschicht, in der eine Vielzahl von verschlossenen Hohlräumen und eine Vielzahl von Mikrostrukturen angeordnet sind, wobei die verschlossenen Hohlräume auf Gitterpunkten eines vorgegebenen regelmäßigen sitzen und die Mikrostrukturen entlang der die Gitterpunkte verbindenden Verbindungslinien verlaufen, und wobei die verschlossenen Hohlräume eine gegebene laterale Ausdehnung in mindesten einer Richtung aufweisen und die laterale Ausdehnung der Mikrostrukturen in dieser Richtung mindestens dem doppelten der lateralen Ausdehnung der Hohlräume entspricht.
  • Bei der erfindungsgemäßen Anordnung ist die Ausrichtung und die Lage der einzelnen Mikrostrukturen durch das Raster der Hohlräume vorgegeben. Überall dort, wo sich Mikrostrukturen befinden, waren ursprünglich Hohlräume vorhanden. Durch Zusammenfassen von wenigstens zwei benachbarten Hohlräumen, d.h. durch Entfernen der zwischen diesen Hohlräumen befindlichen Trennwände bzw. Stege, ist ein durchgehender, mit dem Material der Mikrostrukturen aufgefüllter Graben entstanden. Die zwischen benachbarten Hohlräumen und zwischen Hohlräumen und dazu benachbarten Mikrostrukturen verlaufenden Trennwände weisen bevorzugt die gleiche Dicke auf, wobei die Trennwände parallel zu den Verbindungslinien und gleichmäßig zu diesen versetzt verlaufen.
  • Bevorzugt weisen die verschlossenen Hohlräume eine gegebene laterale Ausdehnung auf, so daß die Länge der Mikrostrukturen mindestens dem doppelten der Ausdehnung der Hohlräume, ggf. zuzüglich der Breite der ursprünglich vorhandenen Trennwand zwischen den benachbarten Hohlräumen, entspricht. Bevorzugt entspricht die minimale Ausdehnung der Mikrostrukturen der Ausdehnung der Hohlräume.
  • Bevorzugt ist weiterhin, daß die Gitterpunkte entlang einer ersten Richtung einen Abstand D und die verschlossenen Hohlräume entlang dieser Richtung eine laterale Ausdehnung B aufweisen, wobei die Länge der Mikrostrukturen n · D + B beträgt und n eine natürliche Zahl (n > 0) ist. Sofern z.B. n = 1 ist, erstreckt sich die Mikrostruktur über zwei benachbarte Hohlräume. Es liegt im Rahmen der Erfindung, daß die Gitterpunkte in unterschiedlicher Richtung, z.B. senkrecht zueinander, einen unterschiedlichen Abstand D1 und D2 und eine unterschiedliche laterale Ausdehnung B1 und B2 aufweisen können. Dies kann z.B. bei Hohlräumen mit in Draufsicht auf die Strukturierungsschicht rechteckförmigem Querschnitt sein. Die Mikrostrukturen weisen dann in der jeweiligen Richtung eine Ausdehnung von n · D1 + B1 bzw. m · D2 + B2 auf, wobei m und n natürliche Zahlen sind und wenigstens eine dieser beiden Zahlen größer 0 ist. Beispielsweise kann m = 0 sein, und n > 0. In diesem Fall entspricht die Breite der Mikrostrukturen der lateralen Ausdehnung B2 und die Länge einem Vielfachen von D1 zuzüglich B1. Die Mikrostrukturen können praktisch jede beliebige Form innerhalb des durch die Hohlräume vorgegebenen Rasters annehmen. Als Beispiele sollen hier streifenförmige, flächige und winkelige Formen genannt werden. Bevorzugt weisen die Hohlräume in Draufsicht auf die Strukturierungsschicht einen quadratischen Querschnitt auf, so daß D1 = D2 = D und B1 = B2 = B gilt.
  • Bevorzugt besteht die Strukturierungsschicht zumindest aus einer ersten und einer auf der ersten Schicht liegenden zweiten Schicht aus unterschiedlichem Material, wobei die Hohlräume zumindest in der ersten Schicht und die Mikrostrukturen zumindest in beiden Schichten verlaufen. In der Ebene der zweiten Schicht ist bevorzugt eine die Hohlräume verschließende Deckschicht angeordnet, so daß sich die Hohlräume im wesentlichen unterhalb der zweiten Schicht, d. h. im wesentlichen innerhalb der ersten Schicht erstrecken. Die Mikrostrukturen durchsetzten dagegen bevorzugt sowohl die erste als auch die zweite Schicht, wobei sie bevorzugt mit der Oberkante der zweiten Schicht abschließen. Sofern die Strukturierungsschicht sogar über mindestens drei Schichten verfügt, erstrecken sich die Mikrostrukturen über alle drei Schichten. Die Hohlräume können vollständig oder lediglich teilweise in der ersten Schicht ausgebildet sein, d. h. sie durchsetzten die erste Schicht auf der der zweiten Schicht abgewandten Seite nicht vollständig.
  • Bevorzugt handelt es sich bei dem Material der ersten Schicht um Siliziumnitrid und bei dem Material der zweiten Schicht um Siliziumoxid. Die Mikrostrukturen stellen bevorzugt Leiterbahnen dar, wobei sie insbesondere aus einem Metall oder einer Metallegierung und besonders bevorzugt aus Kupfer bestehen.
  • Die die Hohlräume verschließende Deckschicht ist bevorzugt selektiv auf dem Material der zweiten Schicht aufgewachsen.
  • Bei der erfindungsgemäßen Anordnung handelt es sich bevorzugt um Mikrostrukturen und insbesondere um Leiterbahnen einer integrierten Schaltung.
  • Im folgenden wird die Erfindung anhand von Ausführungsbeispielen beschrieben und in Figuren dargestellt. Es zeigen:
  • 1 einzelne Herstellungsschritte eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens;
  • 2 einzelne Herstellungsschritte eines weiteren Ausführungsbeispiels des erfindungsgemäßen Verfahrens;
  • 3 einer REM-Aufnahme der Abscheidung von Oxid auf Silan PE-CVD Oxid; und
  • 4 die Belichtung einer Lackmaske mit zwei um 90° gedrehten Streifenmustern.
  • 1 zeigt eine Ausführungsform der 'zellulären Damascene-Methode', bei der die herzustellenden Mikrostrukturen durch Hohlräume voneinander getrennt sind. Das dabei erzeugte Hohlraumraster erstreckt sich über die gesamte Oberfläche eines herzustellenden Chips oder zumindest über den größten Teil seiner Fläche.
  • (a) der 1 zeigt ein Substrat S, auf dem nacheinander drei dielektrische Schichten S1, S2 und S3 abgeschieden wurden. Zumindest das Material der zweiten Schicht S2 unterscheidet sich von dem Material der ersten Schicht S1 und der dritten Schicht S3. Beispielsweise können die erste und dritte Schicht S1 und S3 aus Siliziumnitrid und die zweite Schicht S2 aus Siliziumoxid bestehen, welches durch eine Plasma-unterstützte Abscheidung aus einer Silan-Atmosphäre gebildet wurde. Die erste Schicht S1 übernimmt hier die Funktion einer Trägerschicht und definiert die Höhe der nachfolgend zu bildenden Hohlräume. Aus diesem Grund weist diese Schicht eine etwa 4- bis 5-mal höhere Dicke als beispielsweise die zweite Schicht S2 auf. Letztere dient als Trägermaterial, auf dem nachfolgend selektiv die Deckschicht zum Verschließen der Hohlräume aufwächst. Um die Selektivität bei der Abscheidung des Materials der Deckschicht zu gewährleisten, müssen die Materialien der Schichten S1 bis S3 entsprechend gewählt werden. Die dritte Schicht S3 wiederum dient als Polierstopp für einen später durchzuführenden Polierschritt. Die gesamte Dicke dieser Mehrfachschicht entspricht in etwa der gewünschten Höhe der zu erzeugenden Mikrostrukturen. Die drei Schichten S1 bis S3 bilden zusammen die Strukturierungsschicht 2.
  • Durch Lithografie und Ätzen wird ein Gittermuster zur Bildung der Vertiefungen 6 in der Strukturierungsschicht 2 erzeugt, wobei eine nicht dargestellte Lackmaske verwendet wird. Die Breite der Gitterstege bzw. der Trennwände 4 wird möglichst gering gewählt, wobei nach unten die erforderliche mechanische Stabilität für die nachfolgenden Prozeßschritte begrenzend ist. Begrenzend ist auch die Genauigkeit mit der die Maske zum Öffnen der Hohlräume und Entfernen der Trennwände zu dem Hohlraumraster justiert werden kann. Beispielsweise liegt die Overlaygenauigkeit, die zur Zeit in der Massenfertigung erreicht wird, bei etwa 15 nm. Es ist zu erwarten, daß diese Genauigkeit zukünftig noch verbessert wird. Die Breite der Trennwände sollte daher größer als die jeweils erreichbare Overlaygenauigkeit sein.
  • Alle Lithografieverfahren, z. B. optische Lithografie, Elektronen- oder Ionenstrahlprojektionslithografie oder die EUV-Lithografie, können für die Herstellung der Vertiefungen 6 verwendet werden. Für den Fall, daß eines der Lithografieverfahren wegen ungenügender Auflösung keine Vertiefungen mit scharfen Winkeln erzeugen würde, können zwei regelmäßige Streifenmuster, die um 90 Grad gegeneinander gedreht sind, nacheinander in die Lackmaske abgebildet werden. Die Belichtung mit zwei um 90° zueinander gedrehten Streifenmustern ist näher im Zusammenhang mit 4 dargestellt.
  • Die Draufsicht auf die so gewonnene Struktur zeigt Abbildung (b') der 1, wobei die zugehörige (b) einen Querschnitt entlang der mit Pfeil gekennzeichneten Linie darstellt. In sämtlichen nachfolgenden Abbildungen der 1 zeigen die jeweils mit einem Apostroph (') gekennzeichneten Abbildungen die Draufsicht während die zugehörigen Abbildungen ohne Apostroph den Querschnitt entlang der mit den Pfeilen angedeuteten Linie zeigen.
  • In einem weiteren Verfahrensschritt folgt eine selektive Abscheidung des Materials der Deckschicht S4 auf der zweiten Schicht S2. Wegen der Selektivität dieser Abscheidung wächst das Material der Deckschicht S4 weder auf der ersten noch auf der dritten Schicht auf. Die Zeitdauer für diese Abscheidung wird so gewählt, daß die Vertiefungen 6 durch laterales Wachstum des Materials der Deckschicht S4 sicher verschlossen sind, so daß abgeschlossene Hohlräume H entstehen und die Oberkante der abgeschiedenen Deckschicht S4 mindestens die Oberkante der dritten Schicht S3 erreicht. Ein Zwischenstadium der Abscheidung der Deckschicht S4 mit bereits teilweise verschlossenen Vertiefungen zeigen die Abbildungen (c1) und (c1') der 1, während die Abbildungen (c2) und (c2') das Endstadium wiedergeben. Die so geschaffenen Hohlräume H bilden die einzelnen Zellen, welche die Ausdehnung und den Verlauf der herzustellenden Mikrostrukturen bestimmt. Durch die regelmäßige Anordnung der Hohlräume H wird ein Gitter definiert, in deren Gitterpunkten die Hohlräume angeordnet sind. Die nachfolgend in den Hohlräumen auszubildenden Mikrostrukturen sind daher ebenfalls an diesem Gitter ausgerichtet und verlaufen entlang der die Gitterpunkte verbindenden Verbindungslinien.
  • Im Falle der oben angegebenen Materialien für die Schichten S1 bis S3 wird als Material der Deckschicht S4 Siliziumoxid gewählt, welches durch eine Ozon-unterstützte TEOS(Tetra-Ethyl-Ortho-Silacate)-Abscheidung lediglich auf der zweiten Schicht S2 aufwächst.
  • Mittels chemisch-mechanischem Polieren (CMP) wird das über die dritte Schicht S3 hinausragende Material der Deckschicht S4 entfernt, wobei der CMP-Schritt so eingestellt werden kann, daß er sicher auf der dritten Schicht S3 stoppt ( (d) der 1).
  • Durch einen weiteren Lithografieschritt werden diejenigen Hohlräume H' definiert, die durch einen nachfolgenden Ätzschritt geöffnet werden sollen. Dazu wird eine Lackmaske PR auf die polierte Oberfläche der Deckschicht S4 und der drit ten Schicht S3 aufgebracht, belichtet und entwickelt. Dieses Verfahrensstadium zeigen die (e) und (e') der 1. Bei der Belichtung der Lackmaske PR sollte beachtet werden, daß die Breite und Länge der in der Lackmaske PR zu bildenden Öffnungen so gewählt werden, daß diese unter Einbeziehung der Overlay-Justiergenauigkeit nicht über die die einzelnen Hohlräume H, H' begrenzenden Trennwände 4 hinausragenden. Sie können jedoch auch kleiner gewählt werden, solange die Konformität des nachfolgenden Abscheideprozesses zum Auffüllen der geöffneten Hohlräume H' gewährleistet ist.
  • Ein nachfolgender Ätzprozesses öffnet die Deckschicht S4 über den ausgewählten Hohlräumen H' und legt dabei zuerst die Oberfläche der dritten Schicht S3 und abschließend die Oberfläche der ersten Schicht S1 der zwischen geöffneten Hohlräumen H' befindlichen Trennwände 4 frei. Es ist auch möglich, die Ätzung so durchzuführenden, daß die zweite und dritte Schicht auf den Trennwänden 4 zunächst nicht entfernt wird. Dadurch kann selbst bei möglicher Dejustage der Lackmaske PR zu den Seitenwänden der Hohlräume H, H' ein Öffnen der Hohlräume H' ohne Abtrag von Trennwänden erreicht werden. Die so erhaltene Struktur zeigen die (f) und (f') der 1, wobei in Abbildung (f') die Trennwände 4 zwischen freigelegten Hohlräumen H' bereits bis auf die erste Schicht S1 abgetragen sind.
  • Durch einen anisotropen Plasmaätzschritt werden unter Verwendung der Lackmaske PR die verbliebenen, lediglich aus dem Material der ersten Schicht S1 bestehenden Trennwände zwischen freigelegten Hohlräumen H' entfernt. Durch das Zusammenfassen mehrerer geöffneter Hohlräume H' entstehen Gräben 8 in der Strukturierungsschicht 2 ((g) und (g') der 1).
  • Die durch die Lackmaske PR definierten Gräben 6 und/oder Löcher werden nun mit dem Material M der zu bildenden Mikrostrukturen aufgefüllt und überstehendes Material durch ei nen CMP-Schritt entfernt. Dazu werden je nach Material M Sputter-, Aufdampf-, CVD-, elektrochemische Abscheideverfahren oder Kombinationen daraus eingesetzt. Bei dem Material M kann es sich beispielsweise um Kupfer zur Bildung von Leiterbahnen handeln. Die zur Abscheidung und Planarisierung von Kupfer im einzelnen erforderlichen Verfahrensschritte sind beispielsweise in der bereits genannten DE 199 57 302 A1 beschrieben, deren Offenbarungsinhalt hiermit vollständig aufgenommen wird. Der Zustand nach dem abschließenden CMP-Schritt mit den fertiggestellten Mikrostrukturen M (hier Leiterbahnen) zeigen die (h) und (h') der 1.
  • Wenn anstelle der Dreifachschicht bestehend aus erster, zweiter und dritte Schicht S1 bis S3 nur eine Doppelschicht (S1 und S2) verwendet oder beim abschließenden CMP-Schritt die dritte Schicht S3 wieder entfernt wurde, ergibt sich der in den (i) und (i') der 1 dargestellte Endzustand.
  • Bei dem vorstehend beschriebenen Ausführungsbeispiel wurden die erzeugten Mikrostrukturen (hier Leiterbahnen) so hergestellt, daß sie durch Hohlräume voneinander getrennt sind. Durch die geringe Dielektrizitätskonstante εr = 1 von Luft bzw. Vakuum reduziert sich die effektiv wirkende Dielektrizitätskonstante entsprechend, so daß sich die RC-Zeitkonstanten verringern.
  • Werden die geometrischen Mittelpunkte der Hohlräume (Zellen) als Gitterpunkte angesehen und der Abstand zwischen benachbarten Zellen mit D und die Ausdehnung eines (im wesentlichen quadratischen) Hohlraumes mit B bezeichnet, so weisen die Mikrostrukturen M eine Länge von n · D + B auf, wobei n eine natürliche Zahl (n > 0) ist, d.h. die Mikrostrukturen erstrecken sich zumindest über zwei Hohlräume. Im einfachsten Fall entspricht die Breite der Mikrostrukturen der lateralen Ausdehnung eines Hohlraums. Selbstverständlich können sich die Mikrostrukturen in ihrer Breite ebenfalls über mehrere Hohlräume erstrecken, so daß für die Breite bei im wesentlichen quadratischen Hohlräumen m · D + B mit m eine natürliche Zahl gilt.
  • Anhand von 2 wird der prinzipielle Prozeßablauf für die 'zelluläre Damscene-Methode' für den Fall skizziert, daß die erzeugten Mikrostrukturen nicht generell durch Hohlräume voneinander getrennt sind.
  • Ausgehend von dem in den (a) und (a') der 1 gezeigten Schichtaufbau wird durch Lithografie und Ätzen analog der Beschreibung zu obigen (b) und (b') der 1 ein Gittermuster erzeugt ((a) und (a') der 2). Hier wurde jedoch die Breite der Trennwände gleich der Breite der geätzten Vertiefungen 6 gesetzt.
  • Ebenso wie in der 1 sind in der 2 einander zugeordnete Drauf sichten und Querschnitte entlang der in den Draufsichten mit Pfeilen angedeuteten Linien dargestellt.
  • Mit gleichen wie im Zusammenhang mit 1 beschriebenen Prozessen werden die Vertiefungen 6 mit der Deckschicht S4 verschlossen und planarisiert, wobei hier der CMP-Schritt auf der zweiten Schicht S2 stoppt. Die so erhaltene Struktur zeigen die (b) und (b').
  • Nach weiteren, ebenfalls im Zusammenhang mit 1 beschriebenen Prozeßschritten, werden lithografisch diejenigen Hohlräume H' definiert und durch eine Ätzung geöffnet, in welchen die Mikrostrukturen (hier Leiterbahnen und/oder Kontaktlöcher) geschaffen werden sollen. Anschließend werden die freigelegten Trennwände bzw. Stege 4 zwischen den geöffneten Hohlräumen (Zellen) H' entfernt und die so entstandene Gräben mit dem Material M der herzustellenden Mikrostrukturen gefüllt. Das überstehende Material M wird durch einen CMP-Schritt entfernt. Bei der Lithografie zur Auswahl der zu öffnenden Hohlräume H' wurde berücksichtigt, daß benachbarte Mi krostrukturen in der Regel eng benachbarten sind, und nur durch Trennwände und nicht zusätzlich durch Hohlräume voneinander getrennt sind. Auf Hohlräume zwischen benachbarten Leiterbahnen kann insbesondere dann verzichtet werden, wenn das Material der ersten Schicht S1 ein 'low-k Dielektrikum' ist. Für den Lithografieschritt gelten ähnliche Anforderungen wie oben im Zusammenhang mit den (e) und (e') der 1 erwähnt. Sie sind jedoch wegen der im Vergleich zu 1 breiteren Stege bzw. Trennwände entspannter. Die nach dem abschließenden planarisierendem Schritt (CMP) zum Entfernen überschüssigen Materials M erhaltene Struktur mit den fertiggestellten Mikrostrukturen M (hier Leiterbahnen) zeigen die (c) und (c') der 2.
  • Selbstverständlich lassen sich die vorstehend beschriebenen Ausführungsbeispiels ohne weiteres miteinander kombinieren.
  • 3 zeigt einen Querschnitt durch eine REM-Aufnahme (Rasterelektronenmikroskop) durch einen Hohlraum, der durch selektive Ozon-unterstützte TEOS-Abscheidung der vierten Schicht S4 (Ozon-TEOS-Oxid) auf PE-CVD (plasma enhanced – CVD) Silan-Oxid der zweiten Schicht S2 entstanden ist. Auf der aus Siliziumnitrid (Si3N4) bestehenden ersten Schicht S1 ist dagegen kein Material der vierten Schicht abgeschieden. Die Bedeckung der oberen Kante der ersten Schicht S1 ist durch das allseitige Wachsen des Ozon-TEOS-Oxids auf der zweiten Schicht S2 bedingt.
  • 4 zeigt zwei identische, um 90° gedrehte Streifenmuster 10 und 12, die nacheinander in die zur Definition der Vertiefungen bzw. Hohlräume verwendeten Lackmaske 14 abgebildet werden.
  • S
    Substrat
    S1
    erste Schicht
    S2
    zweite Schicht
    S3
    dritte Schicht
    S4
    Deckschicht
    H, H'
    Hohlräume
    PR
    Lackmaske
    M
    Mikrostrukturen/Material der Mikrostrukturen
    2
    Strukturierungsschicht
    4
    Trennwände/Stege
    6
    Vertiefungen
    8
    Gräben
    10, 12
    Streifenmuster
    14
    Lackmaske

Claims (24)

  1. Verfahren zur Herstellung von Mikrostrukturen mit den Schritten: a) Bilden einer regelmäßigen Anordnung von verschlossenen Hohlräumen (H) in einer auf einem Substrat (S) angeordneten Strukturierungsschicht (2, S1, S2, S3), wobei die Hohlräume (H) voneinander durch Trennwände (4) getrennt sind; b) Öffnen solcher Hohlräume (H'), in denen Mikrostrukturen (M) geschaffen werden sollen; c) Entfernen zumindest eines Teils der zwischen benachbarten geöffneten Hohlräumen (H') befindlichen Trennwände (4) zur Bildung von sich über mindestens zwei Hohlräume (H') erstreckende Gräben (8); und d) Einbringen eines Materials (M) in die Gräben (8) zur Herstellung der Mikrostrukturen (M).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung der Hohlräume (H) Vertiefungen (6) in der Strukturierungsschicht (2, S1, S2, S3) geschaffen werden, die mit einer Deckschicht (S4) verschlossen werden, so daß die Hohlräume (H) entstehen.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß – zur Bildung der Strukturierungsschicht (2, S1, S2, S3) zumindest eine erste und eine zweite Schicht (S1, S2) nacheinander auf das Substrat (S) aufgebracht werden, wobei die Materialien (M) der ersten und der zweiten Schicht (S1, S2) so gewählt werden, daß eine Abscheidung des Materials der Deckschicht (S4) auf der zweiten Schicht (S2) selektiv zur ersten Schicht (S1) ermöglicht wird, – zur Bildung der Hohlräume (H, H') die Vertiefungen (6) in der ersten und zweiten Schicht (S1, S2) gebildet werden, wobei die Vertiefungen (6) die zweite Schicht (S2) voll ständig und die erste Schicht (S1) zumindest teilweise durchsetzen, und – nachfolgend das Material der Deckschicht (S4) so abgeschieden wird, daß es im wesentlichen lediglich auf der zweiten Schicht (S2) aufwächst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Hohlräume (H, H') bzw. die Vertiefungen (6) lithografisch definiert und nachfolgend in die Strukturierungsschicht (2, S1, S2, S3) geätzt werden.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zur lithografischen Definition der Hohlräume (H, H') bzw. der Vertiefungen (6) eine Lackmaske (14) verwendet wird, in die nacheinander mindestens zwei gegeneinander um einen vorgegebenen Winkel verdrehte regelmäßige Streifenmuster (10, 12) abgebildet werden.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der vorgegebene Winkel 90° beträgt.
  7. Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß zur Bildung der Strukturierungsschicht (2, S1, S2, S3) zusätzlich zur ersten und zur zweiten Schicht (S1, S2) eine dritte Schicht (S3) aufgebracht wird, deren Material sich von der zweiten Schicht (S2) unterscheidet, so daß das Material der Deckschicht (S4) im wesentlichen lediglich auf der zweiten Schicht (S2) aufwächst.
  8. Verfahren nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, daß das Material der Deckschicht (S4) bis zur dritten oder bis zur zweiten Schicht rückpoliert wird, wobei jeweils die dritte oder die zweite Schicht als Polierstopp wirkt.
  9. Verfahren nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, daß es sich bei der ersten, zweiten und dritten Schicht (S1, S2, S3) um dielektrische Schichten handelt.
  10. Verfahren nach einem der Ansprüche 3 bis 9, dadurch gekennzeichnet, daß es sich bei dem Material der ersten und der dritten Schicht (S1, S3) um Siliziumnitrid, bei dem Material der zweiten Schicht (S2) um auf Silan basierendes, plasma-unterstützt abgeschiedenes Siliziumoxid und bei dem Material der Deckschicht (S4) um ein mittels O3/TEOS-Abscheidung hergestelltes Oxid handelt.
  11. Verfahren nach einem der Ansprüche 3 bis 10, dadurch gekennzeichnet, daß die erste Schicht (S1) etwa 4 bis 5-mal dicker ist als die zweite (S2) Schicht.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zusätzlich zu den Gräben (8) auch einzelne geöffnete Hohlräume (H') zur Bildung von Mikrostrukturen mit deren Material gefüllt werden.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zum Öffnen der Hohlräume (H') und zum Entfernen der Trennwände (4) eine Maske (PR) auf die Deckschicht (S4) aufgebracht wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Material der zu bildenden Mikrostrukturen (M) in die geöffneten Hohlräume (H') eingebracht und überstehendes Material rückpoliert wird.
  15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es sich bei dem Material der zu bildenden Mikrostrukturen (M) um Metall und/oder Metallegierungen und insbesondere um Kupfer handelt.
  16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es sich bei den herzustellenden Mikrostrukturen (M) um Leiterbahnen handelt.
  17. Anordnung von Mikrostrukturen mit einer Strukturierungsschicht (2, S1, S2, S3), in der eine Vielzahl von verschlossenen Hohlräumen (H) und eine Vielzahl von Mikrostrukturen (M) angeordnet sind, wobei die verschlossenen Hohlräume (H) auf Gitterpunkten eines vorgegebenen regelmäßigen Rasters sitzen und die Mikrostrukturen (M) entlang der die Gitterpunkte verbindenen Verbindungslinen verlaufen, und wobei die verschlossenen Hohlräume (H) eine gegebene laterale Ausdehnung in mindestens einer Richtung aufweisen und die laterale Ausdehnung der Mikrostrukturen (M) in dieser Richtung mindestens dem doppelten der lateralen Ausdehnung der Hohlräume (H) entspricht.
  18. Anordnung nach Anspruch 20, dadurch gekennzeichnet, daß es sich bei dem Material der ersten Schicht (S1) um Silizium nitrid und bei dem Material der Zweiten Schicht (S2) um Siliziumoxid handelt.
  19. Anordnung nach Anspruch 17 oder 18, dadurch gekennzeichnet, daß daß die Gitterpunkte einen Abstand D aufweisen, die laterale Ausdehnung der verschlossen Hohlräume (H) B beträgt, und die laterale Ausdehnung der Mikrostrukturen n · D + B ist, wo bei n eine natürliche Zahl ist.
  20. Anordnung nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, daß die Strukturierungsschicht (2, S1, S2, S3) zumindest aus einer ersten und einer auf der ersten Schicht liegenden zweiten Schicht (S1, S2) aus unterschiedlichem Material besteht und die Hohlräume (H) zumindest in der ersten Schicht (S1) und die Mikrostrukturen (M) zumindest in beiden Schichten (S1, S2) verlaufen.
  21. Anordnung nach Anspruch 20, dadurch gekennzeichnet, daß es sich bei dem Material der ersten Schicht (S1) um Silizium nitrid und bei dem Material der Zweiten Schicht (S2) um Siliziumoxid handelt.
  22. Anordnung nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, daß es sich bei den Mikrostrukturen (M) um Leiterbahnen handelt.
  23. Anordnung nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, daß die Mikrostrukturen (M) aus einem Metall oder einer Metallegierung und insbesondere aus Kupfer bestehen.
  24. Anordnung nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, daß die Hohlräume (H) mit einer selektiv auf dem Material der zweiten Schicht (S2) aufgewachsenen Deckschicht (S4) verschlossen sind.
DE10228344A 2002-06-25 2002-06-25 Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen Expired - Fee Related DE10228344B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10228344A DE10228344B4 (de) 2002-06-25 2002-06-25 Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
US10/606,069 US6825098B2 (en) 2002-06-25 2003-06-25 Method for fabricating microstructures and arrangement of microstructures
CNB031487610A CN1249804C (zh) 2002-06-25 2003-06-25 微结构制造方法及微结构装置
SG200303591A SG115547A1 (en) 2002-06-25 2003-06-25 Method for fabricating microstructures and arrangement of microstructures
US10/972,804 US7023063B2 (en) 2002-06-25 2004-10-25 Arrangement of microstructures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10228344A DE10228344B4 (de) 2002-06-25 2002-06-25 Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen

Publications (2)

Publication Number Publication Date
DE10228344A1 DE10228344A1 (de) 2004-01-15
DE10228344B4 true DE10228344B4 (de) 2007-02-08

Family

ID=29723429

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10228344A Expired - Fee Related DE10228344B4 (de) 2002-06-25 2002-06-25 Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen

Country Status (4)

Country Link
US (2) US6825098B2 (de)
CN (1) CN1249804C (de)
DE (1) DE10228344B4 (de)
SG (1) SG115547A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10341544B4 (de) * 2003-09-09 2005-10-13 Infineon Technologies Ag Verfahren zum Herstellen einer Leiterbahnanordnung und Leiterbahnanordnung
WO2007093931A1 (en) * 2006-02-13 2007-08-23 Nxp B.V. Interconnect structure and method of manufacture
KR100802303B1 (ko) * 2006-12-27 2008-02-11 동부일렉트로닉스 주식회사 이미지 센서 제조방법
US7919388B2 (en) * 2008-05-30 2011-04-05 Freescale Semiconductor, Inc. Methods for fabricating semiconductor devices having reduced gate-drain capacitance
US7838389B2 (en) * 2008-05-30 2010-11-23 Freescale Semiconductor, Inc. Enclosed void cavity for low dielectric constant insulator
DE102009010845B4 (de) * 2009-02-27 2016-10-13 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen
CN102299095B (zh) 2010-06-22 2015-09-16 中国科学院微电子研究所 层间介质层、具有该介质层的半导体器件及制造方法
US8481400B2 (en) * 2010-09-17 2013-07-09 Infineon Technologies Ag Semiconductor manufacturing and semiconductor device with semiconductor structure
US8668835B1 (en) 2013-01-23 2014-03-11 Lam Research Corporation Method of etching self-aligned vias and trenches in a multi-layer film stack
US8762898B1 (en) * 2013-04-12 2014-06-24 Freescale Semiconductor, Inc. Double patterning aware routing without stitching
US8906810B2 (en) 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
CN105489476B (zh) * 2014-09-16 2018-07-13 旺宏电子股份有限公司 图案化的方法与半导体结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
US5936295A (en) * 1994-05-27 1999-08-10 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US6083275A (en) * 1998-01-09 2000-07-04 International Business Machines Corporation Optimized phase shift design migration
DE19957302A1 (de) * 1999-11-29 2001-05-31 Infineon Technologies Ag Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung
US6252290B1 (en) * 1999-10-25 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form, and structure of, a dual damascene interconnect device
US6277728B1 (en) * 1997-06-13 2001-08-21 Micron Technology, Inc. Multilevel interconnect structure with low-k dielectric and method of fabricating the structure
US6297125B1 (en) * 1998-01-23 2001-10-02 Texas Instruments Incorporated Air-bridge integration scheme for reducing interconnect delay
EP1152463A1 (de) * 1999-01-12 2001-11-07 Tokyo Electron Limited Halbleiterbauelement und dessen herstellungsverfahren
DE10109778A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962909A (en) * 1996-09-12 1999-10-05 Institut National D'optique Microstructure suspended by a microsupport
US5821014A (en) * 1997-02-28 1998-10-13 Microunity Systems Engineering, Inc. Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask
US6201243B1 (en) * 1998-07-20 2001-03-13 Institut National D'optique Microbridge structure and method for forming the microbridge structure
US6140200A (en) * 1998-09-02 2000-10-31 Micron Technology, Inc. Methods of forming void regions dielectric regions and capacitor constructions
GB9820490D0 (en) * 1998-09-22 1998-11-11 Forsberg Services Limited Computer game
US6265304B1 (en) * 1999-10-05 2001-07-24 Advanced Micron Devices, Inc. Controlling an etching process of multiple layers based upon thickness ratio of the dielectric layers
DE10023736A1 (de) * 2000-05-15 2001-11-22 Harting Elektrooptische Bauteile Gmbh & Co Kg Leiterplatte sowie Verfahren zur Herstellung einer Leiterplatte
JP3736619B2 (ja) * 2000-06-29 2006-01-18 日産自動車株式会社 トロイダル型無段変速機
US6612917B2 (en) * 2001-02-07 2003-09-02 3M Innovative Properties Company Abrasive article suitable for modifying a semiconductor wafer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936295A (en) * 1994-05-27 1999-08-10 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
US6277728B1 (en) * 1997-06-13 2001-08-21 Micron Technology, Inc. Multilevel interconnect structure with low-k dielectric and method of fabricating the structure
US6083275A (en) * 1998-01-09 2000-07-04 International Business Machines Corporation Optimized phase shift design migration
US6297125B1 (en) * 1998-01-23 2001-10-02 Texas Instruments Incorporated Air-bridge integration scheme for reducing interconnect delay
EP1152463A1 (de) * 1999-01-12 2001-11-07 Tokyo Electron Limited Halbleiterbauelement und dessen herstellungsverfahren
US6252290B1 (en) * 1999-10-25 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to form, and structure of, a dual damascene interconnect device
DE19957302A1 (de) * 1999-11-29 2001-05-31 Infineon Technologies Ag Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung
DE10109778A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
K. Yamashita & S. Odanaka, "Interconnect Scaling Scenario using a Chip Level Interconnect Model", Symp. on VLSI Technology Digest of Technical Papers, 1997, 53-54 *
M.T. Bohr, "Interconnect Scaling - The Real Limiter to High Performance ULSI", IEDM 95, 241-244 *
S. Oh & K. Chang, "2001 Needs for Multi-Level Interconnect Technology", Circuits & Devices, 1995, 16-20 *
T. UEDA et al.: A Novel Air Gap Integration Scheme for Multilevel Interconnects using Self-aligned Via Plugs, in: 1998 Symposium on ULSI Technology Digest of Technical Papers, S. 46-47
T. UEDA et al.: A Novel Air Gap Integration Schemefor Multilevel Interconnects using Self-aligned Via Plugs, in: 1998 Symposium on ULSI Technology Digest of Technical Papers, S. 46-47 *
T.H. Ning, "O.1µm Technology and BEOL", Mat. Res. Soc. Symp. Proc. Vol. 427, 1996, 17-21
T.H. Ning, "O.1mum Technology and BEOL", Mat. Res. Soc. Symp. Proc. Vol. 427, 1996, 17-21 *

Also Published As

Publication number Publication date
DE10228344A1 (de) 2004-01-15
US20040033652A1 (en) 2004-02-19
US6825098B2 (en) 2004-11-30
CN1249804C (zh) 2006-04-05
US7023063B2 (en) 2006-04-04
CN1495880A (zh) 2004-05-12
SG115547A1 (en) 2005-10-28
US20050054184A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE10207131B4 (de) Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe
DE112018005825B4 (de) VFET mit verbesserter Stromansteuerbarkeit und Verfahren zu seiner Herstellung
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE69528099T2 (de) Isolationsverfahren für aktive Zonen eines Halbleitersubstrates mit untiefen planarisierten Graben
DE3834241A1 (de) Halbleitereinrichtung
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE102020008064A1 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102013103976A1 (de) Halbleiterbauelement mit selbstausgerichteten Verbindungen und Sperrabschnitten
DE102019203224A1 (de) Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen
EP1540712B1 (de) Herstellungsverfahren für eine halbleiterstruktur
EP1364404B1 (de) Hohlraumstruktur in einer intergrierten schaltung und verfahren zum herstellen einer hohlraumstruktur in einer integrierten schaltung
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE4409718A1 (de) Kondensator für ein Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102007043709A1 (de) Power-Via-Struktur zur Integration in Advanced-Logic/Smart-Power-Technologien
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102006048960B4 (de) Verfahren zur Herstellung von Isolationsstrukturen mit integrierten tiefen und flachen Gräben
DE10301291B3 (de) Verfahren zum Einbringen von eine unterschiedliche Dimensionierung aufweisenden Strukturen in ein Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee