[go: up one dir, main page]

DE10303926B4 - Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement - Google Patents

Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement Download PDF

Info

Publication number
DE10303926B4
DE10303926B4 DE10303926A DE10303926A DE10303926B4 DE 10303926 B4 DE10303926 B4 DE 10303926B4 DE 10303926 A DE10303926 A DE 10303926A DE 10303926 A DE10303926 A DE 10303926A DE 10303926 B4 DE10303926 B4 DE 10303926B4
Authority
DE
Germany
Prior art keywords
trench
contact
contact trench
buried
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10303926A
Other languages
English (en)
Other versions
DE10303926A1 (de
Inventor
Ralf Van Bentum
Manfred Horstmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10303926A priority Critical patent/DE10303926B4/de
Priority to US10/624,712 priority patent/US7064074B2/en
Publication of DE10303926A1 publication Critical patent/DE10303926A1/de
Application granted granted Critical
Publication of DE10303926B4 publication Critical patent/DE10303926B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W10/0143
    • H10W10/17
    • H10W15/00
    • H10W15/01

Landscapes

  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Bilden einer Halbleiterstruktur (100), wobei das Verfahren umfasst:
Bilden eines vergrabenen leitenden Gebietes (102) in einem Substrat (101) in einer Tiefe, die an die Entwurfstiefe (107) eines Isolationsgrabens (103) angepasst ist;
Bilden des Isolationsgrabens (103) und eines Kontaktgrabens (105) in dem Substrat (101), wobei das vergrabene leitende Gebiet (102) vor dem Kontaktgraben (105) gebildet wird und wobei eine Breite (104) des Isolationsgrabens (103) kleiner als eine Breite (106) des Kontaktgrabens (105) ist;
Abscheiden eines isolierenden Materials (108) über dem Isolationsgraben (103) und dem Kontaktgraben (105), um im Wesentlichen den Isolationsgraben (103) zu füllen und eine effektive Breite (106A) dieses Kontaktgrabens (105) zu reduzieren;
Entfernen zumindest teilweise des isolierenden Materials (108) von einer Unterseite des Kontaktgrabens (105); und
Einfüllen eines leitenden Materials (112) in dem Kontaktgraben (105), um einen Kontakt (113) zu bilden, der leitend mit dem vergrabenen leitenden Gebiet (102) verbunden ist.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung eines Kontakts, der eine Verbindung zu einem vergrabenen leitenden Gebiet herstellt, das in einem Halbleitersubstrat gebildet ist.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • In modernen integrierten Schaltungen sind typischerweise eine sehr große Anzahl einzelner Schaltungselemente, etwa Transistoren, Widerstände, Kondensatoren und dergleichen auf einer begrenzten Chipfläche ausgebildet, wobei die Strukturgrößen der einzelnen Schaltungselemente für gewöhnlich bei jeder neuen Schaltungsgeneration abnimmt, um damit die Funktionalität der Schaltung durch Verbessern des Leistungsverhaltens der einzelnen Schaltungselemente und durch Erhöhen der Anzahl der Schaltungselemente, die auf einem spezifizierten Chipbereich bereitgestellt werden, zu verbessern. Das Vergrößern der Anzahl der Schaltungselemente pro Einheitsfläche zieht für gewöhnlich einen noch größeren Anstieg der Anzahl der elektrischen Verbindungen nach sich, die die einzelnen Schaltungselemente entsprechend den Entwurtserfordernissen elektrisch verbinden.
  • Zusätzlich zu dotierten Halbleiterleitungen, die als zusätzliche Schichten vorgesehen sind, und Metallleitungen, die in Form sogenannter Metallisierungsschichten vorgesehen sind, können typischerweise sogenannte vergrabene Leitungen, d. h. vergrabene Zonen oder Gebiete, die in dem Halbleitersubstrat unter dessen Oberfläche ausgebildet sind, als Verbindungen zwischen Schaltungselementen und/oder Schaltungsgebieten verwendet werden, ohne die Herstellung zusätzlicher Schichten über der Substratschicht, die die Schaltungselemente beinhaltet, zu erfordern. Diese vergrabenen Leitungen müssen jedoch so kontaktiert werden, um diesen entsprechende Spannungen oder Signale zuzuführen, wobei eine photolithographische Technik für gewöhnlich angewendet wird, die das Justieren einer entsprechenden Abbildungsmaske zu den vergrabenen Leitungen, die in dem Halbleitersubstrat gebildet sind, erfordert. Nach der Belichtung und der Entwicklung des Photolacks, der während des Photolithographieschrittes verwendet wird, wird die entsprechende Lackmaske dann benutzt, um eine Öffnung zu der vergrabenen Leitung mittels beispielsweise anisotroper Ätzverfahren zu bilden. Anschließend wird die Öffnung mit einem geeigneten Material, etwa einem hochschmelzenden Metall, gefüllt, um damit einen Kontakt mit geringem Widerstand zu der vergrabenen Leitung zu bilden. Der dazugehörige Photolithographieschritt, für welchen eine präzise Justierung zum Erzielen einer optimalen Leitfähigkeit zwischen dem Kontaktmaterial und der vergrabenen Leitung erforderlich ist, ist jedoch zeitaufwendig und damit kostenintensiv.
  • Die Patentschrift US 4 256 514 offenbart ein Verfahren zum Bilden von Gräben in Siliziumsubstraten. In einer Ausführungsform wird ein Diffusionsbereich oder ein implantierter Bereich unter einem Graben gebildet. In einer weiteren Ausführungsform wird eine Öffnung geätzt und mit einem leitenden Material gefüllt, um einen Substratkontakt zu bilden. Ein zusätzlicher dielektrischer Isolationsgraben kann gleichzeitig gebildet werden, um monokristalline Bereiche zu isolieren. Das Problem des Kontaktierens von vergrabenen leitenden Gebieten mit geringen Abmessungen, wie vergrabenen Leitungen, die vor dem Bilden der Gräben gebildet wurden, wird durch die Lehre der Patentschrift US 4 256 514 nicht gelöst.
  • Die Patentschrift US 6 091 154 offenbart ein Halbleiterbauteil mit Feldeffekttransistoren, einer Verdrahtungsschicht und selbstausrichtenden Kontakten. Ein enges Kontaktloch wird geätzt, um Kontakte zu bilden, die die Elektroden der Feldeffekttransistoren kontaktieren und ein weites Kontaktloch wird geätzt, um die Verdrahtungsschicht zu kontaktieren. Das Problem des effektiven Kontaktierens von vergrabenen leitenden Gebieten wird durch die Lehre der Patentschrift US 6 091 154 nicht gelöst.
  • Die Patentschrift US 6 096 612 offenbart Feldeffekttransistoren, die durch Grabenisolationsstrukturen getrennt sind. Seitenwandabstandselemente oder Doppelseitenwandabstandselemente können verwendet werden, um die Breite der Grabenisolationsstruktur zu reduzieren. Das Problem des Kontaktierens von vergrabenen leitenden Gebieten wird durch die Lehre dieser Patentschrift nicht gelöst.
  • Es besteht daher ein Bedarf für eine Technik, die es ermöglicht, einen Kontakt herzustellen, der eine Verbindung zu einer vergrabenen Leitung mit einer minimalen Anzahl an zusätzlichen Prozessschritten und einem hohen Maß an Kompatibilität zu bestehenden Prozessschemata herstellt.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die vorliegende Erfindung beruht auf dem Konzept, dass ein Kontakt im Wesentlichen zur selben Zeit und unter Verwendung zumindest teilweise der gleichen Prozessschritte hergestellt werden kann, wie sie typischerweise zur Herstellung von Flachgrabenisolationsstrukturen angewendet werden können, die häufig in technisch weit entwickelten integrierten Schaltungen eingebaut sind. Durch Integrierung des Herstellungsprozesses für den Kontakt zu einem vergrabenen Gebiet in das Prozessschema, das für die Ausbildung der Flachgrabenisolationsstrukturen entworfen ist, kann die Anzahl der zusätzlichen erforderlichen Schritte im Vergleich zu dem konventionellen Ansatz deutlich reduziert werden. Ferner kann die Herstellung des Kontaktes als ein selbstjustierender Prozess gestaltet sein, wodurch die Notwendigkeit für einen zusätzlichen Justierschritt entfällt.
  • Die Aufgabe wird insbesondere durch ein Verfahren gemäß dem Anspruch 1 gelöst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen aus der folgenden detaillierten Beschreibung deutlicher hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a bis 1f schematisch Querschnittsansichten einer Halbleiterstruktur während diverser Schritte zur Herstellung eines Kontakts zu einem vergrabenen Gebiet, wobei gleichzeitig eine Grabenisolationsstruktur gebildet wird.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Bekanntlich werden in technisch fortschrittlichen integrierten Schaltungen sogenannte Grabenisolationsstrukturen häufig angewendet, um benachbarte Schaltungselemente elektrisch voneinander zu isolieren. Die Herstellung dieser Grabenisolationsstrukturen erfordert Photolithographie-, Abscheide- und anisotrope Ätztechniken in mehr oder weniger technisch weit entwickelter Form, abhängig von den Entwurfserfordernissen, d. h. abhängig von den dimensionalen Beschränkungen der zu bildenden Isolationsgräben. Basierend auf den Erkenntnissen der Erfinder kann diese Prozesssequenz vorteilhafter Weise genutzt werden, um gleichzeitig Isolationsgräben und Kontaktgräben zu bilden, wodurch lediglich eine geänderte Photolithographiemaske erforderlich ist, die den zusätzlichen Kontaktgräben Rechnung trägt, deren Abmessungen so gestaltet sind, um die gewünschte hohe Leitfähigkeit bereitzustellen. Die laterale Abmessung des Kontaktgrabens, d. h. die Grabenbreite, übertrifft deutlich die entsprechende Abmessung des Isolationsgrabens, so dass keine weiteren Probleme bei der photolithographischen Darstellung des Kontaktgrabens auftreten, wenn eine entsprechende photolithographische Technik für die Herstellung des Isolationsgrabens, der eine kritischere Größe aufweist, ausgewählt ist. Somit kann die Komplexität des photolithographischen Schrittes, der für äußerst größenreduzierte Strukturelemente von fortschrittlichen Isolationsstrukturen als ein kritischer Schritt zu betrachten ist, auf Grund der zusätzlichen Herstellung der Kontaktgräben nicht erhöht.
  • Der Vorgang des Auffüllens der Isolationsgräben mit einem isolierenden Material kann in ähnlicher Weise wie in einem konventionellen Prozess durchgeführt werden, wobei die konforme Abscheidung des isolierenden Materials lediglich die effektive Breite der Kontaktgräben verringert, ohne diese auf Grund der unterschiedlichen Breiten der Isolationsgräben und der Kontaktgräben zu füllen. Anschließend können diese Kontaktgräben mit reduzierter Breite mit einem leitenden Material gefüllt werden, um somit einen elektrischen Kontakt zu einem vergrabenen leitenden Gebiet bereitzustellen, das zuvor, während und nach der Grabenbildung hergestellt werden kann.
  • Mit Bezug zu den 1a bis 1f werden weitere anschauliche Ausführungsformen der vorliegenden Erfindung nunmehr in detaillierterer Weise beschrieben.
  • In 1a umfasst eine Halbleiterstruktur 100 ein Substrat 101, beispielsweise ein Siliziumsubstrat, ein SOI(Silizium auf Isolator)Substrat mit einer darauf gebildeten Halbleiterschicht, oder ein anderes geeignetes Substrat mit einem darauf gebildeten halbleitendem Material, das zur Herstellung von Schaltungselementen für eine integrierte Schaltung geeignet ist. Es sollte beachtet werden, dass im Folgenden von einem Siliziumsubstrat gesprochen wird, da die Mehrzahl integrierter Schaltungen, die gegenwärtig auf dem Markt verfügbar ist; Bauelemente auf Siliziumbasis sind, wobei jedoch die vorliegende Erfindung auf ein beliebiges Halbleiterbauelement anwendbar ist, das die Ausbildung von Grabenisolationsstrukturen zur Isolation von Schaltungselementen erfordert.
  • In dem Substrat 101 ist ein vergrabenes leitendes Gebiet 102 gebildet, das eine Form und Abmessungen aufweist, wie sie zum Bereitstellen der gewünschten Leitfähigkeit erforderlich sind. Beispielsweise kann das vergrabene Gebiet 102 eine Dotierstoffkonzentration aufweisen, etwa Dotierstoffe, die eine N-artige Leitfähigkeit verleihen, wenn das Substrat 101 eine P-artige Leitfähigkeit aufweist, in einer Konzentration, die ausreicht, um die intrinsische Leitfähigkeit in gewünschter Weise zu vergrößern. Eine Tiefe, an der das vergrabene Gebiet 102 liegt, wird so gewählt, um den Entwurfserfordernissen für die Herstellung der Grabenisolationsstrukturen zu entsprechen, wie dies mit Bezug zu 1b beschrieben wird.
  • Ein typischer Prozessablauf zur Herstellung der Halbleiterstruktur 100, wie sie in 1a gezeigt ist, kann die folgenden Schritte aufweisen. Nach Herstellung einer Lackmaske (nicht gezeigt), wobei möglicherweise zuvor beliebige Opferschichten hergestellt werden können, etwa als eine Oxidschicht, wird eine Implantationssequenz mit einer speziellen Art von Dotierstoffen, einer vordefinierten Beschleunigungsenergie und einer geeigneten Dosis für eine vorbestimmte Dauer so ausgeführt, um eine gewünschte Dotierstoffkonzentration und ein gewünschtes Profil bei der gewünschten Tiefe und Lage innerhalb des Substrats 101 zu erhalten. Es sollte beachtet werden, dass 'die Form des vergrabenen Gebiets 102 entsprechend den Entwurfserfordernissen ausgebildet werden kann und dass dieses beispielsweise als eine Leitung gestaltet werden kann, die eine Verbindung mit Schaltungselementen und/oder Chipbereichen herstellt, die im und auf dem Substrat 101 zu bilden sind. Geeignete Implantationsparameter können experimentell oder durch gut bekannte eindimensionale Simulationstechniken ermittelt werden. Danach kann die Lackmaske entfernt werden und ein Ausheizzyklus kann ausgeführt werden, um die Dotierstoffatome in dem vergrabenen Gebiet 102 zu aktivieren. Das vergrabene Gebiet 102 kann vor der Herstellung beliebiger anderer Implantationsgebiete, etwa Potenzialtopfgebiete von Transistorelementen, ausgeführt werden und folglich muss der Ausheizzyklus nicht notwendigerweise zu dem thermischen Budget der noch zu bildenden Leitungselemente beitragen. Wie zuvor dargelegt ist, muss das vergrabene Gebiet 102 nicht notwendigerweise in dieser Phase des Herstellungsprozesses gebildet werden, sondern kann in einem späteren Abschnitt gebildet werden, wie dies im weiteren detaillierter beschrieben wird.
  • 1b zeigt schematisch die Halbleiterstruktur 100 mit einem Isolationsgraben 103 mit einer Ausdehnung 104 in lateraler Richtung, d. h. in 1b die horizontale Richtung, die in Übereinstimmung mit den Entwurtserfordernissen gewählt ist. Die laterale Abmessung 104, die hierin auch als Grabenbreite bezeichnet wird, kann von einigen Mikrometern bis ungefähr 0.1 Mikrometer oder sogar darunter für äußerst weit entwickelte integrierte Schaltungen reichen. Eine Tiefe 107 des Isolationsgrabens 103 kann im Bereich von ungefähr 0.2 bis 1 Mikrometer liegen, wobei in künftigen Bauteilgenerationen mit noch weiter reduzierten Strukturgrößen die Tiefe 107 sogar auf ungefähr 0.2 bis 0.1 Mikrometer und sogar darunter reduziert werden kann. Über und teilweise in dem vergrabenen Gebiet 102 ist ein Kontaktgraben 105 mit einer Grabenbreite 106 ausgebildet, die deutlich größer als die Grabenbreite 104 des Isolationsgrabens 103 ist. In einer Ausführungsform kann die Grabenbreite 106 so gewählt werden, dass diese im Wesentlichen der lateralen Abmessung des vergrabenen Gebiets 102 entspricht. In anderen Ausführungsformen kann die Grabenbreite 106 größer als die laterale Abmessung des vergrabenen Gebiets 102 sein, wodurch die Problematik der Überlagerungsgenauigkeit deutlich entspannt wird, wenn das vergrabene Gebiet 102 vor dem Kontaktgraben 105 gebildet wird. Ferner stellen die Abmessungen des vergrabenen Gebiets 102 sowie die des Kontaktgrabens 105 typischerweise keine kritischen Parameter dar und können ausreichend groß gewählt werden, so dass ein Überlapp des Kontaktgrabens 105 und des vergrabenen Gebiets 102 mit einer gewünschten Größe erreicht wird, selbst wenn die Justiergenauigkeit in dem Photolithographieprozess zur Herstellung der Grabenisolationsstruktur den höchsten Prozessschwankungen unterliegt, die bei der Herstelldung des Isolationsgrabens 103 akzeptabel sind.
  • In anderen Fällen kann die laterale Abmessung des vergrabenen Gebiets 102 deutlich größer als die Grabenbreite 106 sein, insbesondere, wenn eine hohe Leitfähigkeit des vergrabenen Gebiets 102 wünschenswert ist und eine ausreichend große Querschnittsfläche erfordert, um die notwendige hohe Leitfähigkeit bei einer vernünftigen Dotierstoffkonzentration bereitzustellen. Abhängig von der Art des in dem Kontaktgraben 105 einzufüllenden leitenden Materials kann dann die Grabenbreite 106 entsprechend so dimensioniert werden, um die Erfordernisse für einen Kontakt mit geringem Widerstand zu erfüllen. Beispielsweise kann für ein sehr leitfähiges Metall die Grabenbreite 106 deutlich kleiner gewählt werden als beispielsweise für ein dotiertes Polysilizium, das in dem Kontaktgraben 105 einzufüllen ist.
  • Es sollte erwähnt werden, dass unabhängig von dem tatsächlich gewählten Abmessungen des Kontaktgrabens 105 die Breite 106 so gewählt ist, um die Breite 104 des Isolationsgrabens 103 zu übersteigen, um eine minimale effektive Grabenbreite bei einem nachfolgenden Prozess für das Füllen des Isolationsgrabens 103 beizubehalten.
  • Ein typischer Prozessablauf zur Herstellung der Gräben 103 und 105 kann gut bekannte Isolationsgrabenstrukturprozesssequenzen beinhalten, etwa das Herstellen einer Lackmaske und das anisotrope Ätzen der Gräben 103 und 105 bis die erforderliche Tiefe 107 erreicht ist. Da eine Ätzrate für das Material des Substrats 101 genau bekannt sein kann, kann die Tiefe 107 durch Einstellen einer Ätzzeit gesteuert werden, um so die gewünschte Tiefe 107 zu erreichen. Die Ausdehnung des vergrabenen Gebiets 102 kann so gewählt werden, dass diese deutlich über den Toleranzen der gut etablierten Ätzverfahren liegt, so dass der Ätzprozess zuverlässig innerhalb des vergrabenen Gebiets 102 beendet wird.
  • In anderen Ausführungsformen kann das stark dotierte vergrabene Gebiet 102 Dotierstoffatome in die Ätzatmosphäre freisetzen, wenn der Ätzvorgang das vergrabene Gebiet 102 erreicht, so dass ein entsprechendes Signal durch eine spektroskopische Analyse der Ätzatmosphäre erzeugt wird. Das Auftreten eines derartigen repräsentativen Signals kann dann verwendet werden, um einen Endpunkt des anisotropen Ätzprozesses zu bestimmen.
  • Anschließend können beliebige Prozesse entsprechend den konventionellen Isolationsstrukturherstellungsprozessen ausgeführt werden, etwa das Eckenabrunden der Gräben durch beispielsweise Wachsen eines thermischen Oxids innerhalb der Gräben. Der Einfachheit halber sind diese Prozesse in 1b nicht gezeigt.
  • 1c zeigt schematisch die Halbleiterstruktur 100 mit einer isolierenden Materialschicht 108, die über und in den Gräben 103 und 105 gebildet ist, wobei der Isolationsgraben 103 im Wesentlichen vollständig mit dem isolierenden Material gefüllt ist. Die isolierende Schicht 108 kann aus einem Schichtstapel mit beispielsweise einer dünnen Siliziumnitridschicht gefolgt von einer großvolumigen Siliziumdioxidschicht aufgebaut sein. Andere Materialstapel mit mindestens einem dielektrischen Material, um somit die isolierenden Eigenschaften der isolierenden Schicht 108 in dem Isolationsgraben 103 sicherzustellen, können ebenso verwendet werden. Die isolierende Schicht 108 kann durch gut etablierte Abscheideverfahren, etwa das plasmaverstärkte chemische Dampfabscheiden (CVD) gebildet werden, das eine im Wesentlichen konforme Abscheidung des Materials ermöglicht und ferner ein ausreichendes Füllvermögen zeigt, um ein gewünschtes Maß an Füllung in dem Isolationsgraben 103 zu erzeugen. Es sollte beachtet werden, dass der Isolationsgraben 103 nicht notwendigerweise vollständig mit dem Material der Schicht 108 gefüllt sein muss, sondern das kleine Hohlräume oder Säume in dem Graben 103 zurückbleiben können. Auf Grund der deutlich größeren lateralen Abmessungen des Kontaktgrabens 105 im Vergleich zu dem Isolationskörpern 103 verringert in jedem Falle die äußerst konforme Abscheidung die laterale Abmessung des Grabens 105 entsprechend einer Dicke der Schicht 108, lässt aber einen inneren Raumbereich in dem Graben zurück, der als eine Breite 106A bezeichnet ist.
  • Die Abscheideparameter zum zuverlässigen Füllen – in dem oben erläuterten Sinne – des Isolationsgrabens 103 können in einfacher Weise im Voraus ermittelt werden, so dass die laterale Abmessung, d. h. die anfängliche Breite 106 (1b) auf der Grundlage dieser Abscheideparameter so ausgewählt werden kann, um eine erforderliche effektive Breite 106A zu erreichen, die im Wesentlichen die Querschnittsfläche und damit in Verbindung mit der Art des verwendeten leitenden Materials die elektrische Leitfähigkeit des in dem Graben 105 zu bildenden Kontakts bestimmt.
  • In einer erläuternden Ausführungsform, die zu einem besseren Verständnis der vorliegenden Erfindung beitragen soll, aber selbst nicht Gegenstand der Erfindung ist, kann die Struktur 100 im Wesentlichen so hergestellt werden, wie dies mit Bezug zu den 1b und 1c beschrieben ist, wobei jedoch das vergrabene Gebiet 102 noch nicht gebildet ist. Um die erforderliche Dotierstoffkonzentration unterhalb des Kontaktgrabens 105 zur Herstellung des vergrabenen Gebiets 102 zu erzeugen, kann ein Implantationsschritt mit einer Energie und Dosis ausgeführt werden, die es ermöglichen, Dotierstoffatome in das Substrat 101 durch die Schicht 108 hindurch einzubringen. Dies kann vorteilhaft sein, wenn ein dotiertes Gebiet in einer selbstjustierenden Weise herzustellen ist, das im Wesentlichen eine Form und Abmessung entsprechend dem Kontaktgraben 105 aufweist. Ferner kann in anderen erläuternden Ausführungsformen, die ebenfalls nicht Gegenstand der vorliegenden Erfindung sind, die Implantation so ausgeführt werden, dass die eindringenden Ionen im Wesentlichen an der Unterseite des, Grabens 105 konzentriert sind, d. h. im Wesentlichen noch innerhalb der isolierenden Schicht 108 liegen, wobei in einem anschließenden Ausheizzyklus die Dotierstoffe in das Substrat 101 eindiffundieren. Auf diese Weise werden Kristallschäden an dem Substrat beim Herstellen des vergrabenen Gebiets 102 minimiert.
  • Es sollte beachtet werden, dass typischerweise auf Grund der Abscheidedynamik eine Dicke der Schicht 108 an der Unterseite des Kontaktgrabens 105 geringfügig kleiner als eine Dicke der Schicht 108 an horizontalen Oberflächenbereichen des Substrats 101 sein kann, so dass implantationsverursachte Schäden der horizontalen Oberflächenbereiche des Substrats 101 in einem akzeptablen Bereich gehalten werden können, da die Spitzenkonzentration der Dotierstoffe über dem horizontalen Oberflächenbereich angeordnet werden kann, wohingegen die Spitzenkonzentration in dem Kontaktgraben 105 bereits innerhalb des Substrats 101 liegen kann.
  • In einer weiteren Ausführungsform kann während des Abscheidens der Schicht 108 ein Dotierstoffmaterial – vorzugsweise während einer abschließenden Phase des Abscheideprozesses – der Abscheideatmosphäre in Form eines geeigneten Vorstufengases während eines CVD-Prozesses zugesetzt werden, um einen stark dotierten Oberflächenbereich der Schicht 108 zu erhalten, wobei ein Teil dieser Dotierstoffe in das Substrat 101 unter dem Kontaktgraben 105 getrieben werden kann. Die Dotierstoffdiffusion muss nicht notwendigerweise deutlich die Isolationseigenschaften des Isolationsgrabens 103 nachteilig beeinflussen, da die Dotierstoffe der Abscheideatmosphäre während einer Zeit zugesetzt werden können, wenn der Graben 103 bereits im Wesentlichen mit dem isolierenden Material gefüllt ist. In einer weiteren Ausführungsform kann das Abscheiden eines dotieren dielektrischen Materials während einer späten Phase des Abscheideprozesses und eine nachfolgende Implantation mit geringer Energie ausgeführt werden, wobei vorzugsweise die Implantation so gestaltet ist, um ein Eindringen in horizontale Oberflächenbereiche des Substrats 101 von Dotierstoffionen zu vermeiden, die ansonsten nachfolgende Prozessschritte bei der Herstellung von Schaltungselementen, etwa von Transistoren, beeinflussen könnten.
  • Unabhängig davon, ob das vergrabene Gebiet 102 vor oder nach der Herstellung der Gräben 103 und 105 gebildet wird, wird die Materialschicht 108 dann teilweise mittels eines anisotropen Ätzprozesses entfernt, wobei – abhängig von der Art des in der Schicht 108 vorliegenden Materials – ein erster anisotroper Schritt den Großteil des Materials der Schicht 108 entfernen kann, und wobei eine darunter liegende Teilschicht, etwa die Siliziumnitridschicht, die zuvor beschrieben ist, als eine Ätzstopschicht wirken kann. In einer weiteren Ausführungsform wird der anisotrope Ätzprozess mit reaktiven Vorstufengasen mit einer vordefinierten Ätzselektivität zwischen dem isolierenden Material der Schicht 108 und dem Substrat 101 ausgeführt. Wenn beispielsweise die Schicht 108 Siliziumdioxid und das Substrat Silizium aufweist, können zumindest in jenen Bereichen, in denen die Gräben 103, 105 gebildet sind, entsprechende gut bekannte selektive Ätzschemata eingesetzt werden. Es können jedoch auch andere Schemata in Abhängigkeit von den Prozesserfordernissen und den verwendeten Materialien angewendet werden.
  • 1d zeigt schematisch die Halbleiterstruktur 100 nach Abschluss des anisotropen Ätzprozesses zum teilweisen Entfernen der isolierenden Schicht 108. Auf Grund des vorhergehenden anisotropen Ätzprozesses sind Seitenwandabstandselemente 109 an Seitenwänden des Grabens 105 gebildet, wobei die effektive Breite des Grabens 105 in der Nähe der Unterseite etwas größer im Vergleich zur Breite 106A auf Grund des Materialabtrags während des anisotropen Ätzprozesses sein kann. Die tatsächliche Grabenbreite kann entlang der Tiefenrichtung des Grabens 105 variieren und kann durch die Breite an der Unterseite, die durch 106B in 1d gekennzeichnet ist, spezifiziert werden. Auf Oberflächenbereichen 110 des Substrats 101 ist die isolierende Schicht 108 im Wesentlichen vollständig entfernt, wobei eine Ätzstopschicht, etwa die Siliziumnitridschicht, durch einen nasschemischen Ätzprozess entfernt worden sein kann, so dass insbesondere die Unterseite des Kontaktgrabens 105 im Wesentlichen frei von isolierendem Material ist. In einer Ausführungsform kann ein flacher Implantationsprozess dann ausgeführt werden, um eine höhere Leitfähigkeit an der Grenzfläche zwischen dem Kontaktgraben 105 und dem darunter liegenden vergrabenen Gebiet 102 bereitzustellen. Der flache Implantationsprozess kann so gestaltet sein, um eine Eindringtiefe zu ergeben, die im Wesentlichen auf die Ausdehnung des vergrabenen Gebiets 102 entlang der Tiefenrichtung beschränkt ist. Auf diese Weise wird das Eindringen von Dotierstoffionen durch die Oberflächenbereiche 110 ebenso auf einen ähnlichen Bereich eingeschränkt und muss nicht nachteilig weitere Prozessschritte bei der Herstellung von Schaltungselementen beeinflussen, oder kann in einfacher Weise durch nachfolgende Implantationszyklen kompensiert werden, die während der Herstellung der Schaltungselemente ausgeführt werden. In einigen Fällen kann es als geeignet erachtet werden, eine Lackmaske zu bilden, die im Wesentlichen die Oberflächenbereiche 110 bedeckt, während der Kontaktgraben 105 freigelegt ist. Da die Abmessungen des Kontaktgrabens 105 verhältnismäßig groß im Vergleich zu jenen kritischer Schaltungselemente sind, führen Überlagerungs- oder Justierprobleme in einem entsprechenden nichtkritischen Photolithographieschritt nicht zu einer unnötigen Komplexität des Gesamtvorganges.
  • In einer Ausführungsform kann eine Plasmabehandlung ausgeführt werden, wobei die Plasmaumgebung ein Dotierstoffmaterial enthält, das dann – durch Anlegen einer relativ geringen Vorspannung zwischen der Plasmaumgebung und dem Substrat 101 – in Oberflächenbereiche eingebaut werden kann, um damit einen geringeren Kontaktwiderstand an der Unterseite des Kontaktgrabens 105 zu erhalten.
  • In einer weiteren erläuternden Ausführungsform, die nicht Gegenstand der vorliegenden Erfindung ist, kann das vergrabene Gebiet 102 in diesem Stadium des Prozesses beispielsweise durch geeignetes Gestalten eines Implantationsprozesses gebildet werden, um die erforderliche Dotierstoffkonzentration unter dem Graben 105 bereitzustellen. Auf diese Weise wird das vergrabene Gebiet 102 in einer selbstjustierenden Weise erhalten. Wie zuvor dargestellt ist, kann, wenn die in die Oberflächenbereiche 110 implantierten Dotierstoffe die Herstellung anderer Schaltungselemente als negativ beeinflussend erachtet werden, eine Lackmaske vor der Implantation gebildet werden, wobei die Photolithographie unkritisch ist, wie dies zuvor erläutert ist.
  • 1e zeigt schematisch die Halbleiterstruktur 100 mit einer Schicht leitenden Materials 112, die über dem Substrat 101 und insbesondere innerhalb des Kontaktgrabens 105 gebildet ist. Die Schicht 112 kann ein beliebiges geeignetes leitfähiges Material aufweisen und kann vorteilhafterweise ein Material aufweisen, das thermisch bei hohen Temperaturen, die möglicherweise während nachfolgender Prozessschritte, die zur Herstellung der Schaltungselemente erforderlich sind, erzeugt werden, stabil ist. Beispielsweise können hochschmelzende Metalle, wie Wolfram, Kobalt, Titan, Tantal und dergleichen verwendet werden. In anderen Ausführungsformen kann die Schicht 112 im Wesentlichen aus dotiertem Polysilizium aufgebaut sein. Wie zuvor erläutert ist, können die Abmessungen des vergrabenen Gebiets 102 und des Kontaktgrabens 105 im Voraus auf der Grundlage der elektrischen Eigenschaften des Materials bzw. der Materialien, die die Schicht 112 bilden, ausgewählt werden. Folglich sind in Ausführungsformen, die relativ kleine Abmessungen für den Kontaktgraben 105 erfordern, äußerst leitfähige hochschmelzende Metalle, etwa Wolfram, vorteilhaft, wohingegen hoch dotiertes Polysilizium, das eine ausgezeichnete thermische Stabilität zeigt, verwendet werden kann, wenn größere Abmessungen des Kontaktgrabens 105 kein Problem darstellen.
  • In einer Ausführungsform kann die Schicht 112 mindestens eine Teilschicht 111 aufweisen, die aus einem Material aufgebaut ist, das als eine Diffusionsbarriere und/oder eine Haftschicht für den Hauptanteil des Materials der Schicht 112 dient. Beispielsweise kann die Barrierenschicht 111 Titan und/oder Titannitrid aufweisen, die in ausreichender Weise ein Herausdiffundieren von Metallatomen, etwa von Wolfram-Atomen, in darunter liegenden Materialgebiete verhindert. Beliebige andere gut etablierte Abscheideschemata, wie sie beispielsweise bei der Kontaktherstellung für Schaltungselemente, etwa von Transistoren, eingesetzt werden, können ebenso angewendet werden, um ein erforderliches Verhalten des herzustellenden Kontaktes und/oder eine gewünschte Kompatibilität zu weiteren Prozessschritten zu erreichen.
  • Die Schicht 112 kann durch etablierte Abscheideverfahren, etwa CVD- und/oder physikalische Dampfabscheidung (PVD), das zum Abscheiden eines Metalls vorteilhaft sein kann, abgeschieden werden. Wenn dotiertes Polysilizium für die Schicht 112 verwendet wird, kann ein plasmaunterstützter CVD-Prozess angewendet werden, wobei Dotierstoffe während des Abscheidevorganges zugesetzt werden, oder in die abgeschiedene Schicht 112 durch einen anschließenden Implantationsschritt eingebaut werden können. Es sollte betont werden, dass die Schicht 112 vorzugsweise mit einem ausreichenden Maß an „Überfüllung" abgeschieden wird, um den Kontaktgraben 105 vollständig zu füllen.
  • 1f zeigt schematisch die Halbleiterstruktur 100, wobei der Hauptteil der Schicht 112 entfernt ist, wodurch ein Kontakt 113 gebildet wird, der mit leitendem Material gefüllt ist. Das überschüssige Material der Schicht 112 kann durch chemisch-mechanisches Polieren (CMP) entfernt werden, wobei in einer Ausführungsform ein gewisses Maß an „Nachpolieren" ausgeführt wird, um die Schicht 112 an den Oberflächenbereichen 110 zuverlässig zu entfernen.
  • In anderen Ausführungsformen kann es als geeignet erachtet werden, den CMP-Prozess an den Oberflächenbereichen 110 oder unmittelbar vor dem Erreichen der Oberfläche zu stoppen und Materialreste, die von Prozessungleichförmigkeiten des CMP-Prozesses herrühren, durch einen nachfolgenden Reinigungsprozess zu entfernen, wobei eine nasschemische und/oder eine Plasmabehandlung beteiligt ist, wobei ein gewisses Maß an Selektivität des Reinigungsprozesses in Bezug auf die Schicht 112 und das Substrat 101 helfen können, im Wesentlichen die Unversehrtheit der Oberflächenbereiche 110 zu bewahren. In einer weiteren Ausführungsform kann die Barrierenschicht 111 so gestaltet sein, um zusätzlich oder alternativ als eine CMP-Stopschicht zu dienen, um damit den CMP-Prozess deutlich zu verlangsamen, wenn die Schicht 112 an gewissen Oberflächenbereichen 110 entfernt ist. Die Reste können dann durch Ätzen oder durch einen speziell gestalteten CMP-Prozess entfernt werden.
  • In anderen Ausführungsformen kann das Entfernen einer dünnen Oberflächenschicht des Substrats 101 während des CMP-Prozesses und/oder des Reinigungsprozesses absichtlich durchgeführt werden, um damit zumindest teilweise dotierte Bereiche des Oberflächenbereiches 110 zu entfernen.
  • Somit wird eine planare Oberfläche des Substrats 101 erhalten mit elektrisch isolierenden Isolationsgräben 103 und den Kontakten 113, die ein thermisch stabiles Material aufweisen, so dass die weitere Bearbeitung des Substrats gemäß standardmäßigen Prozessrezepten weitergeführt werden kann.
  • Weitere Modifikationen und Variationen der vorliegenden Erfindung werden dem Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (13)

  1. Verfahren zum Bilden einer Halbleiterstruktur (100), wobei das Verfahren umfasst: Bilden eines vergrabenen leitenden Gebietes (102) in einem Substrat (101) in einer Tiefe, die an die Entwurfstiefe (107) eines Isolationsgrabens (103) angepasst ist; Bilden des Isolationsgrabens (103) und eines Kontaktgrabens (105) in dem Substrat (101), wobei das vergrabene leitende Gebiet (102) vor dem Kontaktgraben (105) gebildet wird und wobei eine Breite (104) des Isolationsgrabens (103) kleiner als eine Breite (106) des Kontaktgrabens (105) ist; Abscheiden eines isolierenden Materials (108) über dem Isolationsgraben (103) und dem Kontaktgraben (105), um im Wesentlichen den Isolationsgraben (103) zu füllen und eine effektive Breite (106A) dieses Kontaktgrabens (105) zu reduzieren; Entfernen zumindest teilweise des isolierenden Materials (108) von einer Unterseite des Kontaktgrabens (105); und Einfüllen eines leitenden Materials (112) in dem Kontaktgraben (105), um einen Kontakt (113) zu bilden, der leitend mit dem vergrabenen leitenden Gebiet (102) verbunden ist.
  2. Das Verfahren nach Anspruch 1, wobei das vergrabene leitende Gebiet (102) zumindest teilweise mit dem Kontaktgraben (105) überlappt, wobei das vergrabene leitende Gebiet (102) leitend mit dem Kontakt (113) verbunden ist.
  3. Das Verfahren nach Anspruch 2, wobei der Kontaktgraben (105) so positioniert ist, dass die effektive Breite (106A) zumindest teilweise mit dem vergrabenen leitenden Gebiet (102) überlappt.
  4. Das Verfahren nach Anspruch 2, wobei der Kontaktgraben (105) so positioniert ist, dass der Kontaktgraben (105) sich in das vergrabene leitende Gebiet (102) erstreckt.
  5. Das Verfahren nach Anspruch 1, wobei die Breite (106) des Kontaktgrabens (105) und/oder mindestens ein Abscheideparameter während des Abscheidens des isolierenden Materials (108) eingestellt wird, um die effektive Breite (106A) im Wesentlichen in Übereinstimmung mit deren vordefinierten Entwurfswert zu erhalten.
  6. Das Verfahren nach Anspruch 1, wobei das zumindest teilweise Entfernen des isolierenden Materials (108) anisotropes Ätzen des isolierenden Materials (108) umfasst.
  7. Das Verfahren nach Anspruch 6, wobei Abscheiden des isolierenden Materials (108) das Abscheiden einer Ätzstopschicht und Abscheiden einer dielektrischen Schicht auf der Ätzstopschicht umfasst.
  8. Das Verfahren nach Anspruch 1, wobei das Einfüllen eines leitenden Materials (112) in dem Kontaktgraben (105) umfasst: Abscheiden des leitenden Materials (112) über dem Kontaktgraben (105) und dem Isolationsgraben (103) und das Entfernen von Überschussmaterial des leitenden Materials (112) mittels chemisch-mechanischen Polierens.
  9. Das Verfahren nach Anspruach 1, wobei das leitende Material (112) ein hochschmelzendes Metall aufweist.
  10. Das Verfahren nach Anspruch 1, wobei das leitende Material (112) dotiertes Polysilizium umfasst.
  11. Das Verfahren nach Anspruch 8, wobei das Abscheiden des leitenden Materials (112) das Abscheiden einer Barrierenschicht (111) auf inneren Seitenwänden des Kontaktgrabens (105) umfasst.
  12. Das Verfahren nach Anspruch 2, das ferner das Implantieren einer Dotierstoffspezies in das vergrabene leitende Gebiet (102) vor dem zumindest teilweisen Entfernen des isolierenden Materials (108) von der Unterseite des Kontaktgrabens (105) umfasst.
  13. Das Verfahren nach Anspruch 2, das ferner das Implantieren einer Dotierstoffspezies in das vergrabene leitende Gebiet (102) nach dem zumindest teilweisen Entfernen des isolierenden Materials (108) von der Unterseite des Kontaktgrabens (105) umfasst.
DE10303926A 2003-01-31 2003-01-31 Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement Expired - Fee Related DE10303926B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10303926A DE10303926B4 (de) 2003-01-31 2003-01-31 Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
US10/624,712 US7064074B2 (en) 2003-01-31 2003-07-22 Technique for forming contacts for buried doped regions in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10303926A DE10303926B4 (de) 2003-01-31 2003-01-31 Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement

Publications (2)

Publication Number Publication Date
DE10303926A1 DE10303926A1 (de) 2004-08-19
DE10303926B4 true DE10303926B4 (de) 2005-01-05

Family

ID=32730658

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10303926A Expired - Fee Related DE10303926B4 (de) 2003-01-31 2003-01-31 Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement

Country Status (2)

Country Link
US (1) US7064074B2 (de)
DE (1) DE10303926B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005039667A1 (de) * 2005-08-22 2007-03-01 Infineon Technologies Ag Verfahren zum Herstellen einer Struktur mit geringem Aspektverhältnis
DE102006054334B3 (de) * 2006-11-17 2008-07-10 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100523648B1 (ko) * 2003-12-31 2005-10-24 동부아남반도체 주식회사 반도체소자의 소자 분리 방법
US7498232B2 (en) * 2006-07-24 2009-03-03 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20090072355A1 (en) * 2007-09-17 2009-03-19 International Business Machines Corporation Dual shallow trench isolation structure
US8021943B2 (en) * 2009-11-25 2011-09-20 International Business Machines Corporation Simultaneously formed isolation trench and through-box contact for silicon-on-insulator technology
US11347925B2 (en) 2017-05-01 2022-05-31 Advanced Micro Devices, Inc. Power grid architecture and optimization with EUV lithography
US11211330B2 (en) * 2017-05-01 2021-12-28 Advanced Micro Devices, Inc. Standard cell layout architectures and drawing styles for 5nm and beyond
US10796061B1 (en) 2019-08-29 2020-10-06 Advanced Micro Devices, Inc. Standard cell and power grid architectures with EUV lithography
US12205897B2 (en) 2021-09-23 2025-01-21 Advanced Micro Devices, Inc. Standard cell design architecture for reduced voltage droop utilizing reduced contacted gate poly pitch and dual height cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US6091154A (en) * 1997-03-19 2000-07-18 Fujitsu Limited Semiconductor device with self-aligned contact and manufacturing method thereof
US6096612A (en) * 1998-04-30 2000-08-01 Texas Instruments Incorporated Increased effective transistor width using double sidewall spacers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0138295B1 (ko) * 1994-11-30 1998-06-01 김광호 도전선 형성방법
US5872045A (en) * 1997-07-14 1999-02-16 Industrial Technology Research Institute Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation
US6498372B2 (en) * 2001-02-16 2002-12-24 International Business Machines Corporation Conductive coupling of electrical structures to a semiconductor device located under a buried oxide layer
US6479377B1 (en) * 2001-06-05 2002-11-12 Micron Technology, Inc. Method for making semiconductor devices having contact plugs and local interconnects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US6091154A (en) * 1997-03-19 2000-07-18 Fujitsu Limited Semiconductor device with self-aligned contact and manufacturing method thereof
US6096612A (en) * 1998-04-30 2000-08-01 Texas Instruments Incorporated Increased effective transistor width using double sidewall spacers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005039667A1 (de) * 2005-08-22 2007-03-01 Infineon Technologies Ag Verfahren zum Herstellen einer Struktur mit geringem Aspektverhältnis
DE102006054334B3 (de) * 2006-11-17 2008-07-10 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben
DE112007002739B4 (de) * 2006-11-17 2014-09-18 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben

Also Published As

Publication number Publication date
US7064074B2 (en) 2006-06-20
DE10303926A1 (de) 2004-08-19
US20040152324A1 (en) 2004-08-05

Similar Documents

Publication Publication Date Title
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE10219107B4 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat
DE102004057237B4 (de) Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
DE102007052050B4 (de) Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE112008002270T5 (de) MOS-Strukturen mit einem geringeren Kontaktwiderstand und Verfahren zu deren Herstellung
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE10324433B4 (de) Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil
DE4233486B4 (de) Grabenkondensator-Speicherzelle und Verfahren zu deren Herstellung
DE3855889T2 (de) Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
DE102017120571A1 (de) Verfahren zum reduzieren der kontakttiefenschwankung bei der halbleiterherstellung
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE19845858A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102006025364B4 (de) Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens
DE102006029682B4 (de) Halbleiterstruktur und Verfahren zur Herstellung der Struktur
DE102005063131B4 (de) Halbleiterbauelement und Verfahren zum Reduzieren von Leckströmen, die durch eine Fehljustierung einer Kontaktstruktur hervorgerufen werden, durch Erhöhen einer Fehlertoleranz des Kontaktstrukturierungsprozesses
DE19843160A1 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE10258761B4 (de) Verfahren zur Herstellung eines Kontaktlochs
DE102007041407A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung, Verwendung einer Grabenstruktur und Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130801