[go: up one dir, main page]

DE10027932A1 - Verfahren zum Ätzen einer Isolierschicht eines Bauelements - Google Patents

Verfahren zum Ätzen einer Isolierschicht eines Bauelements

Info

Publication number
DE10027932A1
DE10027932A1 DE10027932A DE10027932A DE10027932A1 DE 10027932 A1 DE10027932 A1 DE 10027932A1 DE 10027932 A DE10027932 A DE 10027932A DE 10027932 A DE10027932 A DE 10027932A DE 10027932 A1 DE10027932 A1 DE 10027932A1
Authority
DE
Germany
Prior art keywords
catalyst
etching
insulating layer
etched
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10027932A
Other languages
English (en)
Other versions
DE10027932C2 (de
Inventor
Manfred Engelhardt
Volker Weinrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10027932A priority Critical patent/DE10027932C2/de
Priority to US09/871,012 priority patent/US20010055664A1/en
Publication of DE10027932A1 publication Critical patent/DE10027932A1/de
Application granted granted Critical
Publication of DE10027932C2 publication Critical patent/DE10027932C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10P50/283
    • H10P50/73
    • H10W20/089
    • H10P76/4085
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Ätzen einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements, insbesondere ein Verfahren zum Oxidätzen unter Einsatz eines Katalysators. Der Katalysator ist während der Ätzung anwesend, er kann als gasförmiger Zusatz und/oder als Zwischenschicht auf dem Bauelement vorliegen. DOLLAR A Außerdem betrifft sie ein Bauelement mit in ein Dielektrikum geätzten Strukturen, bei dem Spuren eines Ätz-Katalysators im und/oder um das Kontaktblech und/oder die Struktur nachweisbar sind.

Description

Die Erfindung betrifft ein Verfahren zum Ätzen einer Isolier­ schicht eines elektronischen oder mikroelektronischen Bauele­ ments, insbesondere ein Verfahren zum Oxidätzen unter Einsatz eines Katalysators.
Bei der Herstellung elektronischer oder mikroelektronischer Bauelemente ist unter anderem für die Verdrahtung die Ausbil­ dung tiefer Lochstrukturen und/oder sogenannter Kontaktlöcher erforderlich.
Da die Integrationsdichte der Bauelemente ständig erhöht und dadurch gleichzeitig die lateralen Ausdehnungen ständig er­ niedrigt werden, ergeben sich immer komplexere und engere Strukturen. Deshalb sind immer präzisere und zuverlässigere Ätzverfahren nötig, um komplizierte Strukturen auf kleinstem Raum zu realisieren.
Mit zunehmendem Integrationsgrad nimmt das Aspektverhältnis (Verhältnis der Tiefe eines Kontaktloches zu seinem Durchmes­ ser) zu. Die Ätzraten nehmen dabei jedoch gleichzeitig dra­ stisch ab, so dass nach Techniken gesucht wird, die der Ab­ nahme der Ätzraten bei größer werdendem Aspektverhältnis ent­ gegenwirken.
Bekannt sind Ätzverfahren, beipielsweise aus der US 5,653,851 bei denen eine wachsende Abnahme der Ätzrate mit zunehmendem Aspektverhältnis, d. h. mit zunehmender Tiefe der zu ätzenden Struktur in Kauf genommen wird. Die Wahrscheinlichkeit, mit der Ionen oder angeregte, neutrale Spezies, die den Ätzpro­ zess ausführen, auf der zu ätzenden Oberfläche auftreffen, wird immer kleiner, da diese zum Teil seitlich an den inneren Oberflächen der geätzten Struktur abprallen und in eine ande­ re Richtung gelenkt werden, wobei ihre Energie verloren geht.
Aufgabe der Erfindung ist es, ein Verfahren zur Erhöhung der Ätzrate, insbesondere bei der Ätzung einer Isolierschicht zu schaffen, durch das die Ätzrate bei zunehmendem Aspektver­ hältnis und/oder bei zunehmender Ätztiefe langsamer abnimmt, gleichbleibt und/oder sogar steigt.
Gegenstand der Erfindung ist ein Verfahren zum Ätzen einer Isolierschicht, bei dem vor und/oder während der Ätzung ein Katalysator anwesend ist. Außerdem ist Gegenstand der Erfin­ dung ein Bauelement mit zumindest einem Kontaktloch und/oder einer tiefen Struktur, bei dem Spuren eines Ätz-Katalysators im und/oder um diese Struktur nachweisbar sind.
Der Katalysator kann auch direkt in der Lochstruktur enthal­ ten sein, z. B. an den Innenflächen des Loches und/oder des Grabens. Während der Ätzung ist der Katalysator anwesend, an einer Stelle oder an mehreren Stellen, als Feststoff, in der Gasphase und/oder als flüssiger Zusatz.
Vorteilhaft ist es dabei, wenn der Katalysator während der Ätzung in der Gasphase vorhanden ist, d. h. wenn er gasförmig zugesetzt wird. Die Menge des Katalysators richtet sich nach der Aktivität der eingesetzten Spezies, sowohl im Hinblick auf die chemische Verbindung als auch im Hinblick auf deren Aggregatszustand. So kann ein gasförmiger Zusatz in geringe­ ren Mengen als ein fester ausreichen, weil bei dem festen Zu­ satz z. B. nur die freiliegende Oberfläche katalytisch aktiv wird.
Der Katalysator ist auch, nach einer Ausführungsform, Teil einer Komponente der Ätzkammer, wie z. B. des Prozesskits, des Kammerliners und/oder des shadow rings. Während des Ätzpro­ zesses wird durch die Betriebstemperatur, den Betriebsdruck das Plasma und ähnliches der Katalysator in ausreichender Menge freigesetzt, so dass die Ätzrate erhöht wird.
Nach einer Ausführungsform liegt der Katalysator auf dem Wa­ fer selbst vor. Dabei wird der Katalysator beispielsweise be­ reits in die zu ätzende Isolierschicht eingebunden. Alterna­ tiv kann er z. B. in Form zumindest einer Katalysatorschicht in die Isolierschicht eingebracht werden. So entsteht z. B. ein Dielektrikum mit Sandwichstruktur, in dem es eine oder mehrere Katalysatorschichten gibt. Alternativ oder ergänzend dazu kann in der Isolierschicht ein Spacer aus Katalysatorma­ terial eingesetzt werden.
Nach einer vorteilhaften Ausführungsform ist der Katalysator eine Titan enthaltende Verbindung wie z. B. Titannitrid (TiN). Dabei kann der Katalysator eine Einzelsubstanz sein oder auch ein Gemisch aus mehreren Verbindungen.
Als Katalysator dient jede Substanz, deren Anwesenheit wäh­ rend der Ätzung zu einer Erhöhung der Ätzrate führt. Dabei ist bei zunehmendem Aspektverhältnis und/oder zunehmender Ätztiefe auch die Verlangsamung der Abnahme, die Beibehaltung und/oder Steigerung der Ätzrate gemeint.
Die "zu ätzende Struktur" ist die Isolierschicht eines Bau­ elements, die entsprechend einer vorgegebenen Maske durchge­ ätzt wird, damit ein freier Kontakt zu einer tiefer liegenden Schicht möglich wird. Das Material der Isolierschicht ist beispielsweise ein Dielektrikum wie Siliziumoxid/Silizium­ nitrid.
Im folgenden wird die Erfindung anhand zweier Ausführungsformen näher erläutert. Die Fig. 1 und 2 zeigen jeweils einen Querschnitt durch ein Bauelement mit Schichtaufbau, wobei nur der enge Ausschnitt einer Lochstruktur zu sehen ist.
Fig. 1 zeigt ein Silizium-Substrat 1. Auf dem Substrat 1 ist eine erste Isolierschicht 2 aufgebracht, z. B. aus Siliziumoxid (SiO2). In dieser Schicht eingebettet findet sich eine dünne Schicht 3 mit Katalysatormaterial wie z. B. einer titan­ haltigen Verbindung. Die Isolierschicht 2 besitzt dementspre­ chend eine Sandwichstruktur. Oben auf der Isolierschicht 2 ist eine Schicht mit Photolack 4 aufgebracht, die das Ätzmu­ ster vorgibt. Das Ausmaß der zu ätzenden Struktur wird durch den fehlenden Photolack und die Tiefe durch die Höhe der Iso­ lierschicht vorgegeben. An der Stelle der Isolierschicht 2, an der der Photolack 4 fehlt, soll die Isolierschicht 2 bis zum Substrat 1 durchgeätzt werden. Am Beginn der Ätzung, also bei der Ätzung des oberen Teils der Isolierschicht 2b beträgt die Ätzrate beispielsweise 500 nm/min. Nachdem die Katalysa­ torschicht an der inneren Oberfläche 5 der zu ätzenden Struktur freigelegt wird, steigt die Ätzrate für die untere Iso­ lierschicht 2a auf über 800 nm/min an. Dies ist auf die Wirk­ samkeit des Katalysators zurückzuführen.
Fig. 2 zeigt die Verwendung eines Katalysator-Spacers. Die Figur teilt sich in 6 Teilbilder auf, die den Ablauf des Ver­ fahrens zeigen. Im ersten Teilbild (1) sieht man ganz unten zunächst das Substrat 1, das z. B. aus einkristallinem Silizium besteht, auf das ein Metall (z. B. Aluminium), Polysilizium und/oder elektrisch isolierendes Material aufgebracht ist. Darüber ist die Isolierschicht 2 aufgebracht. Im Anschluß an die Isolierschicht 2 befindet sich die strukturierte Maske 4, die aus Photolack, Polyimid, Photoimid oder ähnlichem bestehen kann. Hier sieht man die fertige Strukturierungsmaske 4 auf der noch völlig ungeätzten Isolierschicht 2. Das Teilbild (1) ist Stand der Technik. Ebenso ist das Teilbild (2) Stand der Technik, es zeigt das Ergebnis einer Teilätzung der Isolierschicht 2, die mit einer üblichen Ätzrate verläuft. Im Teilbild (3) ist gemäß dieser Ausführungsform der Erfindung auf die Oberfläche der teilgeätzten Isolierschicht ein Film 5 aus Katalysatormaterial, z. B. Titannitrid, aufgebracht. Die Aufbringung des Films erfolgt z. B. durch Aufdampfen oder übliche Beschichtungstechniken wie PVD (Physical Vapour Deposi­ tion) und/oder MOCVD (Metal Organic Chemical Vapour Depositi­ on). Wie aus Teilbild (4) zu erkennen ist, wird dieser Film dann durch eine Teilätzung, die eine Spacerätzung mit Überät­ zung sein kann, strukturiert. Es entsteht, wie in Teilbild (5) zu erkennen ist, ein Spacer 6 aus Katalysatormaterial, wobei lediglich an der inneren Oberfläche der zu ätzenden Struktur noch Katalysatormaterial haftet. In diesem Zustand findet die vollständige Ätzung der Isolierschicht statt, die dank des haftenden Katalysators mit höheren Ätzraten als nach dem Stand der Technik verläuft. Teilbild (6) zeigt die fertig geätzte Struktur, bei der die Maske bereits entfernt ist. Im Ausführungsbeispiel bleibt der Katalysator Spacer 6 in der geätzten Struktur erhalten, es ist aber auch möglich, den Ka­ talysator wieder aus der Isolierschicht zu entfernen.
Mit Hilfe der vorliegenden Erfindung ist es erstmals möglich, die Ätzrate des jeweils verwendeten Reaktors bei der Ätzung der Isolierschicht eines Bauelements über die gesamte Dauer der Ätzung zu erhöhen. Das bedeutet, dass zumindest die dra­ stische Abnahme der Ätzrate, gegen die bislang gekämpft wird, eingedämmt werden kann. Damit wird eine bessere Auslastung der eingesetzten Maschinen und ein erhöhter Scheibendurchsatz bei den Anlagen, insbesondere bei Clusteranlagen erreicht. Dies wird durch die Anwesenheit eines Katalysators möglich, der an verschiedenen Stellen, vom Wafer, der Gasphase bis hin zu Kammerelementen, eingebaut sein kann und in verschiedenen Aggregatszuständen vorliegen kann.
Die Erfindung betrifft auch ein Bauelement mit in ein Dielek­ trikum geätzten Strukturen, bei dem Spuren eines Ätz-Katalysators im und/oder um das Kontaktloch und/oder die Struktur nachweisbar sind.

Claims (10)

1. Elektronisches oder mikroelektronisches Bauelement mit zu­ mindest einem Kontaktloch und/oder einer tiefen Struktur, bei dem Spuren eines Ätz-Katalysators im und/oder um das Kontaktloch und/oder die Struktur nachweisbar sind.
2. Bauelement nach Anspruch 1, bei dem eine titanhaltige Ver­ bindung und/oder Titan nachweisbar ist.
3. Verfahren zum Ätzen einer Isolierschicht, bei dem vor und/oder während der Ätzung ein Katalysator anwesend ist.
4. Verfahren nach Anspruch 3, bei dem vor und/oder während der Ätzung ein Katalysator an zumindest einer inneren Ober­ fläche der zu ätzenden Struktur aufgebracht wird.
5. Verfahren nach einem der Ansprüche 3 oder 4, bei dem der Katalysator bereits Teil der Isolierschicht ist.
6. Verfahren nach einem der vorstehenden Ansprüche 3 bis 5, bei dem der Katalysator als Spacer eingesetzt wird.
7. Verfahren nach einem der vorstehenden Ansprüche 3 bis 6, bei dem der Katalysator der Gasphase zugesetzt wird.
8. Verfahren nach einem der Ansprüche 3 bis 7, bei dem vor und/oder während der Ätzung ein Katalysator auf Teilbereichen des zu ätzenden Wafers/Substrates aufgebracht wird.
9. Verfahren nach einem der vorstehenden Ansprüche 3 bis 8, bei dem der Katalysator Teil der Ätzkammer ist.
10. Verfahren nach einem der vorstehenden Ansprüche 3 bis 9, bei dem als Katalysator eine Titanverbindung eingesetzt wird.
DE10027932A 2000-05-31 2000-05-31 Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements Expired - Fee Related DE10027932C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10027932A DE10027932C2 (de) 2000-05-31 2000-05-31 Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements
US09/871,012 US20010055664A1 (en) 2000-05-31 2001-05-31 Electronic component and method for etching an insulating layer of a component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10027932A DE10027932C2 (de) 2000-05-31 2000-05-31 Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements

Publications (2)

Publication Number Publication Date
DE10027932A1 true DE10027932A1 (de) 2001-12-13
DE10027932C2 DE10027932C2 (de) 2003-10-02

Family

ID=7644831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10027932A Expired - Fee Related DE10027932C2 (de) 2000-05-31 2000-05-31 Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements

Country Status (2)

Country Link
US (1) US20010055664A1 (de)
DE (1) DE10027932C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004012280B4 (de) * 2004-03-12 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterstruktur
CN102691080B (zh) * 2011-03-24 2016-08-03 广东广云新材料科技股份有限公司 铝制品

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246636A (ja) * 1984-05-22 1985-12-06 Toshiba Corp 半導体装置の製造方法
EP0553961A2 (de) * 1992-01-29 1993-08-04 Applied Materials, Inc. Reaktives Ionenätzverfahren mit Wasserstoff-Radikalen
EP0596593A1 (de) * 1992-10-09 1994-05-11 Advanced Micro Devices, Inc. Plasma-Ätzverfahren
EP0368732B1 (de) * 1988-11-04 1995-06-28 Fujitsu Limited Verfahren zum Erzeugen eines Fotolackmusters
US5508062A (en) * 1994-12-02 1996-04-16 Dow Corning Corporation Method for forming an insoluble coating on a substrate
EP0443348B1 (de) * 1990-02-23 1996-04-24 Rohm Co., Ltd. Verarbeitungsmethode mit einer Metall-Schiefablagerung
DE19653614A1 (de) * 1995-12-30 1997-07-03 Hyundai Electronics Ind Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen
JPH10177992A (ja) * 1996-12-16 1998-06-30 Sharp Corp 微細コンタクトホールのテーパエッチング方法
JPH11307632A (ja) * 1998-04-20 1999-11-05 Matsushita Electron Corp 半導体装置およびその製造方法
WO2000007224A1 (en) * 1998-07-29 2000-02-10 Asm International N.V. Method and installation for etching a substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5653851A (en) * 1994-07-05 1997-08-05 Texas Instruments Incorporated Method and apparatus for etching titanate with organic acid reagents
KR0176199B1 (ko) * 1996-03-19 1999-04-15 김광호 반도체 소자의 접촉창 형성방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246636A (ja) * 1984-05-22 1985-12-06 Toshiba Corp 半導体装置の製造方法
EP0368732B1 (de) * 1988-11-04 1995-06-28 Fujitsu Limited Verfahren zum Erzeugen eines Fotolackmusters
EP0443348B1 (de) * 1990-02-23 1996-04-24 Rohm Co., Ltd. Verarbeitungsmethode mit einer Metall-Schiefablagerung
EP0553961A2 (de) * 1992-01-29 1993-08-04 Applied Materials, Inc. Reaktives Ionenätzverfahren mit Wasserstoff-Radikalen
EP0596593A1 (de) * 1992-10-09 1994-05-11 Advanced Micro Devices, Inc. Plasma-Ätzverfahren
US5508062A (en) * 1994-12-02 1996-04-16 Dow Corning Corporation Method for forming an insoluble coating on a substrate
DE19653614A1 (de) * 1995-12-30 1997-07-03 Hyundai Electronics Ind Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen
JPH10177992A (ja) * 1996-12-16 1998-06-30 Sharp Corp 微細コンタクトホールのテーパエッチング方法
JPH11307632A (ja) * 1998-04-20 1999-11-05 Matsushita Electron Corp 半導体装置およびその製造方法
WO2000007224A1 (en) * 1998-07-29 2000-02-10 Asm International N.V. Method and installation for etching a substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WIDMANN, D., MADER, H., FRIEDRICH, H.: Technolo- gie hochintegrierter Schaltungen, Springer-Verlag,1988, S. 213-215 *

Also Published As

Publication number Publication date
US20010055664A1 (en) 2001-12-27
DE10027932C2 (de) 2003-10-02

Similar Documents

Publication Publication Date Title
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102016117486B4 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE102014118843B4 (de) Verfahren zum Beheben von Problemen eines Linienbruchs und eines Fotolackrandes beim Strukturieren eines dreilagigen Fotolacks
DE102014117338B4 (de) Verfahren zum ausbilden einer verbindungsstruktur für eine halbleitervorrichtung
DE102014019674B4 (de) Selbstjustierte cut-first-strukturierung durch lithografie und ätzen
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE69113579T2 (de) Verfahren zur Herstellung einer DRAM-Zelle mit Stapelkondensator.
DE69621412T2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem aus einer Grube herausragenden Isolationsoxid
DE3334624C2 (de)
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE69932472T2 (de) Halbleiter-Schmelzsicherung
DE19711482A1 (de) Verfahren zur Herstellung eines vertikalen MOS-Transistors
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102008049727A1 (de) Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
DE102011002769A1 (de) Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE10244570A1 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE102021114103A1 (de) Metallische hartmasken zum reduzieren der leitungskrümmung
DE102007030021B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE19822048A1 (de) Verfahren zum Ätzen von Tantaloxidschichten
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht
DE19524846A1 (de) Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee