[go: up one dir, main page]

DE19653614A1 - Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen - Google Patents

Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen

Info

Publication number
DE19653614A1
DE19653614A1 DE19653614A DE19653614A DE19653614A1 DE 19653614 A1 DE19653614 A1 DE 19653614A1 DE 19653614 A DE19653614 A DE 19653614A DE 19653614 A DE19653614 A DE 19653614A DE 19653614 A1 DE19653614 A1 DE 19653614A1
Authority
DE
Germany
Prior art keywords
metal
insulating layer
layer
patterns
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19653614A
Other languages
English (en)
Other versions
DE19653614C2 (de
Inventor
Sang-Hoon Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19653614A1 publication Critical patent/DE19653614A1/de
Application granted granted Critical
Publication of DE19653614C2 publication Critical patent/DE19653614C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W20/01

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung bezieht sich allgemein auf ein Verfahren zur Herstellung einer Halbleitereinrichtung und insbesondere auf ein Verfahren zur Herstellung eines Anschlusses bzw. einer Zwischenverbindung gemäß dem Patentanspruch 1 um einen unteren leitenden Bereich an eine obere Verbindung bzw. Zwischenverbindung anzuschließen.
Als Halbleitereinrichtungen immer höher bzw. dichter integriert wurden, zusammen mit einer steilen Entwicklung der Halbleitertechnologie, wurden feinere Strukturen bzw. Muster, die bei der Herstellung von Halbleitereinrichtungen verwendet wurden, erforder­ lich. Um diese Anforderung zu erfüllen, mußte auch eine Anstrengung zur Minimierung des Verfahrensfreiheitsgrades unternommen werden, wenn ein Layout bzw. ein Schaltplan einer Halbleiterschaltung konstruiert wurde.
Jedoch werden die Ingenieure bei der Herstellung einer Halbleitereinrichtung mit äußerst feinen Strukturen bzw. Mustern entsprechend der konstruierten Schaltung mit verschiedenen Schwierigkeiten beim Auffinden eines angemessenen Verfahrens zum Ausrichten bzw. Anordnen jeweiliger Kontaktlöcher und Verbindungen bzw. Zwischenverbindungen kon­ frontiert. Insbesondere ist es im Falle einer Belichtungsvorrichtung, die eine der Vor­ richtungen zur Herstellung einer Halbleitereinrichtung mit äußerst feinen Strukturen bzw. Mustern ist, sehr schwierig, jeweilige Muster bzw. Strukturen zueinander auszurichten, ohne einen Fehler bei den Abmessungen der Halbleitereinrichtung während des Herstel­ lungsverfahrens zu verursachen.
Die Fig. 2 ist eine vereinfachte querschnittliche Ansicht einer Halbleitereinrichtung mit einer oberen Verbindung bzw. Zwischenanschluß, der elektrisch an eine untere Verbindung bzw. Zwischenanschluß gemäß dem herkömmlichen Stand der Technik angekoppelt ist. Bezugnehmend auf Fig. 2 wird ein Halbleitersubstrat 1 zur Verfügung gestellt, wobei eine intermetallische isolierende Schicht 2 mit einer ausgewählten Dicke, ein unterer Zwischen­ anschluß 3, eine Oxidschicht 4 zur Planarisierung bzw. Einebnung jeweils darauf ausge­ bildet sind. Um den unteren Zwischenanschluß elektrisch an einen oberen Zwischen­ anschluß bzw. Zwischenverbindung 6 anzuschließen, die ausgebildet wird, werden in ausgewählten Abschnitten der Oxidschicht 4 zur Planarisierung Kontaktlöcher ausgebildet. Danach werden die Kontaktlöcher mit einem Metall, wie etwa Wolfram, gefüllt, wodurch Verschlüsse bzw. Pfropfen 5 ausgebildet werden. Danach wird der obere Zwischenanschluß 6 als der Kontakt zu den Verschlüssen bzw. Pfropfen 5 ausgebildet.
Jedoch weist das herkömmliche Verfahren zur Ausbildung einer Zwischenverbindung bzw. eines Zwischenanschlusses einen Nachteil auf, indem der untere Zwischenanschluß elek­ trisch nicht an den oberen Zwischenanschluß angeschlossen ist, weil der obere Zwischen­ anschluß 6, wenn der Ausrichtungs- bzw. Anordnungsfehler während der Herstellung einer Maske für den oberen Zwischenanschluß auftritt, nicht elektrisch an den Verschluß bzw. Pfropfen 5 angeschlossen wird. Im Ergebnis wird die Ausbeute bei der Herstellung der Einrichtung verringert.
Es ist folglich eine Aufgabe dieser Erfindung, den oben aufgezeigten Nachteilen des Standes der Technik wenigstens teilweise Abhilfe zu verschaffen und insbesondere ein Verfahren zum Ausbilden einer Zwischenverbindung bzw. eines Zwischenanschlusses in einer Halbleitereinrichtung zur Verfügung zu stellen, das dazu in der Lage ist, elektrische Fehler zu vermeiden, wie etwa Kontakt- bzw. Anschlußmängel zwischen Verbindungen bzw. Zwischenverbindungen, indem eine Attrappen- bzw. Dummystruktur oder -muster eingesetzt wird.
Die oben aufgeführte Aufgabe wird wenigstens teilweise durch ein Verfahren gemäß dem Patentanspruch 1 gelöst. Zweckmäßige Ausführungsformen des erfindungsgemäßen Verfah­ rens ergeben sich aus den Unteransprüchen.
Gemäß der vorliegenden Erfindung weist ein Verfahren zur Ausbildung einer Zwischen­ verbindung bzw. Verbindung in einer Halbleitereinrichtung die folgenden Schritte auf:
Ein Halbleitersubstrat wird zur Verfügung gestellt, wo darauf eine Metallzwischenverbin­ dungsschicht ausgebildet wird; eine erste isolierende Schicht wird mit einer ausgewählten Dickte auf dem Halbleitersubstrat ausgebildet; mehrere zweite isolierende Schichtmuster bzw. -strukturen werden auf der ersten isolierenden Schicht ausgebildet; Räume bzw. Abstände zwischen den mehreren zweiten isolierenden Schichtstrukturen bzw. -mustern werden mit einem ersten Metall wenigstens teilweise gefüllt; die zweiten isolierenden Schichtmuster bzw. -strukturen über jeweiligen Mustern bzw. Strukturen der ersten Metall­ zwischenverbindung und der darunterliegenden ersten isolierenden Schicht werden geätzt, um mehrere Kontaktlöcher auszubilden; die mehreren Kontaktlöcher werden mit einem zweiten Metall gefüllt; und eine zweite Metallzwischenverbindung bzw. ein zweiter Metall­ zwischenanschluß wird ausgebildet, der in Kontakt zu mindestens entweder dem ersten Metall oder dem zweiten Metall steht.
Weitere Aufgaben und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung ersichtlich, wobei auf die begleitenden Darstellungen Bezug zu nehmen ist, in denen eine bevorzugte Ausführungsform nach der vorliegenden Erfindung deutlich gezeigt wird. In den Darstellungen zeigt:
Fig. 1A-1G vereinfachte querschnittliche Ansichten, um ein Verfahren zur Ausbildung eines Zwischenanschlusses gemäß einer Ausführungsform der vorliegenden Erfindung zu beschreiben; und
Fig. 2 eine vereinfachte querschnittliche Ansicht einer Halbleitereinrichtung gemäß dem herkömmlichen Stand der Technik.
Im Folgenden wird eine Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die anliegenden Darstellungen beschrieben.
Die Fig. 1A bis 1G sind vereinfachte querschnittliche Ansichten einer Halbleiterein­ richtung, um ein Verfahren zur Ausbildung eines Kontaktloches gemäß einer Ausführungs­ form der vorliegenden Erfindung zu beschreiben.
Bezugnehmend auf Fig. 1A wird ein Halbleitersubstrat 11 eines einkristallinem Siliciums, wo eine zwischen Metall isolierende Schicht 12 mit einer ausgewählten Dicke darauf ausgebildet ist, zur Verfügung gestellt. Eine erste Metallschicht wird bei einer ausgewählten Dicke auf der zwischen Metall isolierenden Schicht 12 ausgebildet und strukturiert, um die erste Metallschicht auszubilden, wodurch eine erste Metallzwischenverbindung bzw. ein erster Zwischenanschluß aus Metall 13 ausgebildet ist. Anschließend wird eine zweite isolierende Schicht 14 auf der ersten Zwischenverbindung 13 aus Metall und der zwischen dem Metall isolierenden Schicht 12 ausgebildet. Die zweite isolierende Schicht 14 ist zur Einebnung bzw. Planarisierung der abgeschiedenen Oberfläche. Eine oder mehrere werden aus einer Gruppe ausgewählt, die aus Borphosphorsilicatglas (BPSG), Phosphorsilikatglas (PSG), Borsilikatglas (BSG) und aufschleuderbarem Glas (SOG), als die zweite isolierende Schicht ausgewählt.
Danach wird die Nitridschicht bei einer Dicke von 300 bis 800 Å auf der zweiten isolieren­ den Schicht 14 abgeschieden und wird durch ein photolithographisches Verfahren struktu­ riert, wodurch mehrere Nitridschichtmuster bzw. -strukturen 15 und 15′ mit einem Abstand zwischen zwei Strukturen bzw. Mustern ausgebildet werden. Unter den Nitridstrukturen ist die Struktur 15, die jeweils über der ersten Metallzwischenverbindungsstruktur 13 an­ geordnet ist, über einen Abstand von ca. 0,05 bis ungefähr 0,2 µm von der Struktur 15′, die jeweils über Abstände zwischen dem ersten Metallzwischenverbindungsmuster bzw. -struktur 13 angeordnet ist, getrennt.
Bezugnehmend auf Fig. 1B wird ein Metall aus der Gruppe der Übergangsmetalle ausge­ wählt, wie etwa Wolfram (W), Titan (Ti), Tantal (Ta) und Molybdän (Mo). Das ausge­ wählte Metall wird mit einer Dicke von ca. 500 bis 1000 Å in einem Maße ausgebildet, das ausreicht, um die Abstände bzw. Räume zwischen den Nitridschichtstrukturen 15 und 15′ zu füllen.
Bezugnehmend auf Fig. 1C wird das abgeschiedene Übergangsmetall weggeätzt bzw. zurückgeätzt, bis die Oberfläche der Nitridschicht 15 und 15′ freigelegt wird, wodurch ein Attrappen- bzw. Dummymuster 16′ ausgebildet wird. Ein chemisch-mechanisches Polier­ verfahren (CMP-Verfahren) kann ebenfalls verwendet werden, um die Nitridschicht 15 freizulegen.
Bezugnehmend auf Fig. 1D wird eine Photolack- bzw. Photoresistmaskenstruktur 17 auf den ausgewählten Attrappen- bzw. Dummystrukturen 16′ und den Nitridschichtstrukturen 15 ausgebildet. Das freigelegte Nitridmuster bzw. Nitridstruktur 15′ und die darunterliegen­ de zweite isolierende Schicht werden in der gestapelten Ordnung durch ein anisotropes Ätzverfahren entfernt, wodurch Kontaktlöcher 18 ausgebildet werden, und die erste Metall­ zwischenverbindungsschicht, wie in Fig. 1E gezeigt, freigelegt wird.
Bezugnehmend auf Fig. 1F wird Wolfram auf dem Substrat abgeschieden, wo das Photo­ resist- bzw. Photolackmaskenmuster 17 entfernt worden ist, so daß die Kontaktlöcher ausreichend mit Wolfram gefüllt sind. Danach wird das abgeschiedene Wolfram zurück­ geätzt bzw. weggeätzt, bis die Oberfläche der Nitridschichtstrukturen 15 und 15′ und die Oberfläche der Attrappen- bzw. Dummystrukturen 16′ freigelegt sind, wodurch die Wol­ framverschlüsse bzw. -pfropfen 19 gebildet. Das chemisch-mechanische Polierverfahren (CMP-Verfahren) kann auch zur Ausbildung der Wolframpfropfen bzw. -verschlüsse 19 verwendet werden. Zusätzlich können, um die Haftkraft zu der zweiten isolierenden Schicht 14 zu verstärken und die Erzeugung von Hohlräumen in dem ausgebildeten Wolframpf­ ropfen bzw. -verschluß zu verhindern, drei Schichten, die eine Stapelstruktur, beispiels­ weise eine Titanschicht, eine Titannitridschicht und eine Wolframschicht haben, auch als Ersatz für die einzelnen Wolframverschlüsse bzw. -pfropfen verwendet werden.
Zu dieser Zeit beträgt die Dicke der drei gestapelten Schichten bzw. etwa 200 bis 400 Å, etwa 500 bis 700 Å und etwa 6000 bis 8000 Å. Es wird jedoch bevorzugt, daß die Dicke der drei gestapelten Schichten 300 Å, 600 Å bzw. 7000 Å betragen kann.
Danach werden mehrere zweite Metallzwischenverbindungsschichtstrukturen auf dem Substrat ausgebildet, wo die Wolframverschlüsse bzw. -pfropfen 19 ausgebildet worden sind.
Obwohl die zweiten Metallzwischenverbindungsschichtstrukturen nicht ausgewählten Positionen durch eine Fehlausrichtung bzw. Fehlanordnung, wie in Fig. 1G gezeigt, ausgebildet werden, gibt es bei dem Betrieb der Einrichtung keine Probleme, weil die erste Metallzwischenverbindung und die zweite Metallzwischenverbindung elektrisch durch die Attrappen- bzw. Dummystrukturen 16′ angeschlossen werden.
Wie zuvor beschrieben, verhindert das Verfahren gemäß der vorliegenden Erfindung Öffnungsfehler bzw. Verbindungsfehler bei elektrischen Anschlüssen bzw. Kontakten zwischen einer unteren Zwischenverbindung und einer oberen Zwischenverbindung auf­ grund der Fehlausrichtung in dem Attrappen- bzw. Dummystrukturen bzw. -muster um die Kontaktlöcher gebildet werden. Im Ergebnis stellt die vorliegende Erfindung eine Aus­ wirkung zur Verfügung, um die Ausbeute zu erhöhen.
Andere Merkmale, Vorteile und Ausführungsformen der Erfindung, die hier offenbart sind, werden für die Fachleute im Stand der Technik, nachdem sie die voranstehende Offenba­ rung gelesen haben, leicht erkennbar. In dieser Hinsicht können, während spezifische Ausführungsformen der Erfindung ins einzelne gehend beschrieben worden sind, Variatio­ nen und Modifikationen dieser Ausführungsformen ausgeführt werden, ohne das Wesen und den Bereich der Erfindung, wie sie beschrieben und beansprucht worden ist, zu verlassen.
Die Erfindung betrifft ein Verfahren zur Ausbildung von Zwischenverbindungen bzw. Zwischenanschlüssen in Halbleitereinrichtungen, wobei zunächst ein Halbleitersubstrat 11 vorgesehen wird, auf dem eine erste Metallzwischenverbindung ausgebildet ist. Eine erste isolierende Schicht 12 wird auf dem Halbleitersubstrat 11 ausgebildet. Danach werden mehrere zweite isolierende Schichtstrukturen auf der ersten isolierenden Schicht 12 ausge­ bildet. Danach werden Hohlräume bzw. Räume zwischen den mehreren zweiten isolieren­ den Schichtstrukturen bzw. -mustern mit einem ersten Metall gefüllt. Daraufhin werden die zweiten isolierenden Schichtstrukturen über den jeweiligen Strukturen bzw. Mustern der ersten Metallzwischenverbindung und die überdeckende erste isolierende Schicht geätzt, um mehrere Kontaktlöcher 18 auszubilden. Die mehreren Kontaktlöcher 18 werden mit einem zweiten Metall gefüllt. Zuletzt wird eine zweite Metallzwischenverbindung ausgebildet.

Claims (15)

1. Verfahren zur Ausbildung einer Verbindung bzw. Zwischenverbindung in einer Halbleitereinrichtung mit den folgenden Schritten:
ein Halbleitersubstrat (11) wird vorgesehen, wobei eine erste Metallzwischen­ verbindung darauf ausgebildet ist;
eine erste isolierende Schicht (12) wird mit einer ausgewählten Dicke auf dem Halbleitersubstrat (12) ausgebildet;
mehrere zweite isolierende Schichtstrukturen bzw. -muster werden auf der ersten isolierenden Schicht ausgebildet, wobei die zweiten isolierenden Schichtstrukturen bzw. -muster eine unterschiedliche Ätzrate haben, als die erste isolierende Schicht (12);
Räume bzw. Zwischen- oder Hohlräume zwischen den mehreren der zweiten isolie­ renden Schichtstrukturen bzw. -muster (14) werden mit einem ersten Metall gefüllt; die zweiten isolierenden Schichtstrukturen bzw. -muster werden über jeweiligen Strukturen bzw. -mustern der ersten Metallzwischenverbindung und der darunterlie­ genden ersten isolierenden Schicht (12) geätzt, um mehrere Kontaktlöcher (18) auszubilden;
die mehreren Kontaktlöcher (18) werden mit einem zweiten Metall gefüllt, und eine zweite Metallzwischenverbindung wird ausgebildet, die einen Kontakt zu zumindest entweder dem ersten Metall oder dem zweiten Metall herstellt.
2. Verfahren nach Anspruch 1, bei dem die erste isolierende Schicht (12) eine Schicht ist, die bei einem Planarisierungs- bzw. Einebnungsschritt verwendet wird.
3. Verfahren nach Anspruch 2, bei dem eines oder mehrere der Materialien als die Schicht für den Einebnungsschritt aus der Gruppe verwendet werden die BPSG, PSG, BSG und SOG umfaßt, bzw. daraus besteht.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die zweite isolierende Schicht (14) eine Nitridschicht ist.
5. Verfahren nach Anspruch 4, bei der die Nitridschicht (14) mit einer Dicke von etwa 300 bis ungefähr 800 Å ausgebildet ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die erste Isolierschicht (12) eine Schicht zur Einebnung ist, und die zweite isolierende Schicht (14) ein Nitrid ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem ein Abstand zwischen mehre­ ren der zweiten isolierenden Schichtstrukturen bzw. -muster in etwa 0,05 bis ca. 0,2 µm beträgt.
8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem das erste Metall aus einer Gruppe von Übergangsmetallen ausgewählt wird, die Wolfram, Titan, Tantal und Molybdän umfaßt bzw. daraus besteht.
9. Verfahren nach Anspruch 8, bei dem das erste Metall mit einer Dicke von ungefähr 500 bis 3000 Å ausgebildet wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, bei dem der Schritt zum Ausfüllen mit dem ersten Metall folgende Schritte umfaßt:
das erste Metall wird mit einer ausgewählten Dicke auf dem Substrat abgeschieden, wo die erste isolierende Schicht (12) ausgebildet worden ist, und
das abgeschiedene erste Metall wird geätzt, bis die Oberfläche der ersten isolieren­ den Schicht freigelegt ist.
11. Verfahren nach Anspruch 10, bei dem das erste Metall aus einer Gruppe von Übergangsmetallen ausgewählt wird, die Wolfram, Titan, Tantal und Molybdän aufweist bzw. daraus besteht.
12. Verfahren nach einem der Ansprüche 10 oder 11, bei dem das erste Metall durch ein chemisch-mechanisches Polierverfahren geätzt bzw. abgetragen wird.
13. Verfahren nach einem der Ansprüche 1 bis 12, bei dem das zweite Metall Wolfram ist bzw. daraus im wesentlichen besteht.
14. Verfahren nach einem der Ansprüche 1 bis 13, bei dem das zweite Metall bzw. das erste Metall eine gestapelte Struktur mit drei Schichten hat, insbesondere eine Titanschicht, eine Titannitridschicht und eine Wolframschicht, deren Dicken ca. 200 bis etwa 400 Å, ungefähr 500 bis etwa 700 Å bzw. etwa 6000 bis ungefähr 8000 Å betragen.
15. Verfahren nach einem der Ansprüche 1 bis 14, bei dem das zweite Metall bzw. das erste Metall eine Schichtstruktur bzw. Stapelstruktur mit drei Schichten haben, insbesondere mit einer Titanschicht, einer Titannitridschicht und einer Wolfram­ schicht, die Dicken von bevorzugt 300 Å, 600 Å bzw. 7000 Å haben.
DE19653614A 1995-12-30 1996-12-20 Verfahren zur Herstellung von Zwischenverbindungen in Halbleitereinrichtungen Expired - Fee Related DE19653614C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069499A KR0185298B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 콘택홀 매립용 플러그 형성방법

Publications (2)

Publication Number Publication Date
DE19653614A1 true DE19653614A1 (de) 1997-07-03
DE19653614C2 DE19653614C2 (de) 2001-10-11

Family

ID=19448485

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19653614A Expired - Fee Related DE19653614C2 (de) 1995-12-30 1996-12-20 Verfahren zur Herstellung von Zwischenverbindungen in Halbleitereinrichtungen

Country Status (5)

Country Link
US (1) US5759914A (de)
JP (1) JP2916905B2 (de)
KR (1) KR0185298B1 (de)
DE (1) DE19653614C2 (de)
GB (1) GB2309824B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10027932A1 (de) * 2000-05-31 2001-12-13 Infineon Technologies Ag Verfahren zum Ätzen einer Isolierschicht eines Bauelements

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822969B2 (ja) * 1996-01-29 1998-11-11 日本電気株式会社 集積回路マスクパターンの検証方法
EP0912996B1 (de) * 1996-07-18 2002-01-02 Advanced Micro Devices, Inc. Verwendung einer ätzstopschicht in einer integrierten schaltung für die herstellung von versetzt angeordneten leiterbahnen
US5854515A (en) * 1996-07-23 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area
US5847462A (en) * 1996-11-14 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer
US6245664B1 (en) * 1998-01-05 2001-06-12 Texas Instruments Incorporated Method and system of interconnecting conductive elements in an integrated circuit
US6221759B1 (en) * 1998-06-19 2001-04-24 Philips Electronics North America Corp. Method for forming aligned vias under trenches in a dual damascene process
JP3428905B2 (ja) * 1998-06-30 2003-07-22 ティーディーケイ株式会社 金属膜形成方法及び薄膜磁気ヘッドのポール形成方法
JP3230667B2 (ja) * 1998-11-17 2001-11-19 日本電気株式会社 半導体装置の配線構造
JP4553461B2 (ja) * 2000-08-23 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置、その設計方法および設計装置
KR100368973B1 (ko) * 2000-12-29 2003-01-24 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
KR100421280B1 (ko) * 2001-12-04 2004-03-09 주식회사 하이닉스반도체 반도체 소자의 다층 금속 배선 형성 방법
KR100434511B1 (ko) * 2002-08-12 2004-06-05 삼성전자주식회사 다마신 배선을 이용한 반도체 소자의 제조방법
KR100688761B1 (ko) * 2002-12-30 2007-02-28 동부일렉트로닉스 주식회사 반도체의 금속배선 형성방법
KR100545865B1 (ko) * 2003-06-25 2006-01-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR100780610B1 (ko) * 2003-11-28 2007-11-29 주식회사 하이닉스반도체 반도체소자 제조 방법
KR100655427B1 (ko) * 2004-07-14 2006-12-08 삼성전자주식회사 용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법
KR100675303B1 (ko) * 2006-01-23 2007-01-29 삼성전자주식회사 자기정렬 콘택을 갖는 반도체소자 및 그 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0175604B1 (de) * 1984-08-23 1989-07-19 Fairchild Semiconductor Corporation Verfahren zum Herstellen von Kontaktlöchern auf integrierten Schaltungen
US4670091A (en) * 1984-08-23 1987-06-02 Fairchild Semiconductor Corporation Process for forming vias on integrated circuits
JP3074713B2 (ja) * 1990-09-18 2000-08-07 日本電気株式会社 半導体装置の製造方法
US5169802A (en) * 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10027932A1 (de) * 2000-05-31 2001-12-13 Infineon Technologies Ag Verfahren zum Ätzen einer Isolierschicht eines Bauelements
DE10027932C2 (de) * 2000-05-31 2003-10-02 Infineon Technologies Ag Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements

Also Published As

Publication number Publication date
KR0185298B1 (ko) 1999-04-15
US5759914A (en) 1998-06-02
GB2309824B (en) 2000-08-09
GB2309824A (en) 1997-08-06
GB9626978D0 (en) 1997-02-12
DE19653614C2 (de) 2001-10-11
JP2916905B2 (ja) 1999-07-05
JPH1032249A (ja) 1998-02-03

Similar Documents

Publication Publication Date Title
DE3784751T2 (de) Verfahren zur herstellung von verbindungsloechern auf integrierten schaltungen.
DE19653614A1 (de) Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE69721411T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE69222586T2 (de) Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE4125221A1 (de) Verfahren zur bildung einer mehrstufenverbindung in einer halbleitereinrichtung
DE10253938A1 (de) Bonding-Pad-Struktur einer Halbleitervorrichtung und Herstellungsverfahren dafür
DE19626038C2 (de) Verfahren zum Herstellen der Verbindungsstruktur eines Halbleiterbauteils
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE19614164C2 (de) Verfahren zum Bilden einer Mehrschichtverbindung
DE68918983T2 (de) Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung.
DE2734176A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE69030433T2 (de) Herstellungsmethode für Halbleiterspeicher
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4222584A1 (de) Verfahren zur herstellung von halbleiterbausteinen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/768

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8339 Ceased/non-payment of the annual fee