DE10026622A1 - Treiberschaltung - Google Patents

Abstract

Gemäß der Erfindung weist eine Treiberschaltung einen DMOS-Transistor (2) mit einer Drain-Elektrode, die mit den Eingängen von Inverterschaltungen (6, 22) verbunden ist, sowie einen DMOS-Transistor (3) mit einer Drain-Elektrode auf, die mit den Eingängen von Inverterschaltungen (7, 23) verbunden ist. Die Ausgänge der Inverterschaltungen (6, 7) sind jeweils mit dem Eingang von NAND-Schaltungen (8, 9) verbunden. Die Ausgänge der NAND-Schaltungen (8, 9) sind jeweils mit dem ersten Eingang von NOR-Schaltungen (11, 12) verbunden. Die Inverterschaltungen (22, 23) sind derart gewählt, daß die niedrigere der Betriebs-Schwellenspannungen der Inverterschaltungen (22, 23) höher ist als die höhere der Betriebs-Schwellenspannungen der Inverterschaltungen (6, 7). Die Ausgänge der Inverterschaltungen (22, 23) sind mit dem ersten und dem zweiten Eingang einer UND-Schaltung (10) verbunden, die einen mit den zweiten Eingängen der NOR-Schaltungen (11, 12) verbundenen Ausgang aufweist. Die Treiberschaltung kann eine Fehlfunktion aufgrund eines dv/dt-Einschwing- bzw. Übergangssignals selbst dann vermeiden, wenn Schwankungen in der Betriebs-Schwellenspannung zwischen den Inverterschaltungen vorhanden sind.

Description

Die vorliegende Erfindung bezieht sich auf eine Treiberschal­ tung und im spezielleren auf eine Leistungsvorrichtungs-Trei­ berschaltung, die eine Schutzschaltung zum Verhindern einer Fehlfunktion aufweist, die aus einem dv/dt-Einschwing- bzw. Übergangssignal resultiert.

Fig. 4 zeigt ein Schaltungsdiagramm einer Leistungsvorrich­ tungs-Treiberschaltung 200 des einschlägigen Standes der Technik zur Verwendung in einer integrierten Schaltung mit hoher Spannung (Hochspannungs-IC oder HVIC) und dergleichen. Eine Treiberschaltung HD für eine Leistungsvorrichtung mit hohem Potential weist eine Schutzschaltung 130 zwischen Inverterschaltungen 106, 107 und einer RS-Fliflopschaltung 113 auf, um eine Fehlfunktion zu verhindern, die aufgrund eines dv/dt-Übergangssignals entsteht.

In Anbetracht der Tatsache, daß eine dv/dt-Einschwing- bzw. Stoßspannung, die gleichzeitig an DMOS-Transistoren 102 und 103 erzeugt wird, zu einem gleichzeitigen Spannungsabfall an Widerständen 104 und 105 führt, hat die Schutzschaltung 130 die Funktion, den Betrieb der RS-Flipflopschaltung 113 durch Anlegen eines "L"-Signals (low potential oder Niedrigpoten­ tial-Signals) sowohl an einen Setzeingang S also auch an einen Rücksetzeingang R der RS-Flipflopschaltung 113 zu mas­ kieren, wenn beide Inverterschaltungen 106 und 107 ein "H"- Signal (high potential oder Hochpotential-Signal) abgeben.

Die Schutzschaltung 130 beinhaltet NAND-Schaltungen 108 und 109, die mit den Ausgängen der Inverterschaltungen 106 bzw. 107 verbunden sind, eine UND-Schaltung 110 mit einem mit dem Ausgang der Inverterschaltung 106 verbundenen ersten Eingang und einem mit dem Ausgang der Inverterschaltung 107 verbunde­ nen zweiten Eingang, eine NOR-Schaltung 111 mit einem mit dem Ausgang der NAND-Schaltung 108 verbundenen ersten Eingang und mit einem mit dem Ausgang der UND-Schaltung 110 verbundenen zweiten Eingang, sowie eine NOR-Schaltung 112 mit einem mit dem Ausgang der NAND-Schaltung 109 verbundenen ersten Eingang und mit einem mit dem Ausgang der UND-Schaltung 110 verbunde­ nen zweiten Eingang. Die Ausgänge der NOR-Schaltungen 111 und 112 sind mit dem Setzeinang S bzw. dem Rücksetzeingang R der RS-Flipflopschaltung 113 verbunden.

Weitere Komponenten, deren Beschreibung an dieser Stelle weg­ gelassen wird, werden nachfolgend in Verbindung mit den bevorzugten Ausführungsbeispielen der vorliegenden Erfindung ausführlich erläutert.

Fig. 5 zeigt ein Zeitsteuerungsdiagramm zur Erläuterung der Arbeitsweise der Schutzschaltung 130. In Fig. 5 sind die Betriebs-Schwellenspannungen Vth106 und Vth107 der jeweiligen Inverterschaltungen 106 und 107 aufgrund von Herstellungs­ schwankungen mit folgender Beziehung zueinander dargestellt: Vth106 < Vth107.

Es sei angenommen, daß von dem Ausgang Q der RS-Flipflop­ schaltung 113 das "L"-Signal (das Signal mit niedrigem Poten­ tial) abgegeben wird, bevor die Entstehung des dv/dt-Über­ gangssignals erfolgt. Ein Problem bei der Leistungsvorrich­ tungs-Treiberschaltung gemäß dem Stand der Technik wird nun unter Bezugnahme auf die Fig. 4 und 5 beschrieben.

Bei der Treiberschaltung HD für eine Leistungsvorrichtung mit hohem Potential wird ein schnelles dv/dt-Übergangssignal auf einer von einem Verbindungspunkt N1 zu den Anoden von Dioden 120 und 121 verlaufenden Leitung in Abhängigkeit von einem Schaltzustand einer Halbbrücken-Leistungsvorrichtung 152 erzeugt.

Aufgrund des Vorhandenseins einer parasitären Kapazität C zwischen Drain und Source der DMOS-Transistoren 102 und 103 wird die dv/dt-Einschwing- bzw. Übergangsspannung, die sich als Produkt C . dv/dt aus der parasitären Kapazität C und dem dv/dt-Übergangssignal ergibt, gleichzeitig an den DMOS-Tran­ sistoren 102 und 103 erzeugt.

Die Erzeugung einer solchen dv/dt-Einschwing- bzw. Übergangs­ spannung verursacht gleichzeitig einen Spannungsabfall an den Widerständen 104 und 105, was dazu führt, daß die in Fig. 5 mit NA1 und NA2 bezeichneten Spannungen an die Inverterschal­ tungen 106 bzw. 107 angelegt werden.

Dies ist äquivalent zu der Beaufschlagung der Inverterschal­ tungen 106 bzw. 107 mit "L"-Signalen zum Zeitpunkt t1. Die Inverterschaltungen 106 und 107 invertieren die angelegten "L"-Signale, so daß sie zu dem Zeitpunkt t1 "H"-Signale abge­ ben, die in Fig. 5 mit NB und NC bezeichnet sind.

Die den jeweiligen Inverterschaltungen 106 und 107 zugeführ­ ten Eingangsspannungswerte steigen mit der Zeit an. Wenn diese Eingangsspannungswerte die Betriebs-Schwellenspannungen Vth106 und Vth107 der Inverterschaltungen 106 bzw. 107 über­ schreiten (wobei dies äquivalent mit der Beaufschlagung der Inverterschaltungen 106 bzw. 107 mit "H"-Signalen ist), dann invertieren die Inverterschaltungen 106 und 107 die zugeführ­ ten "H"-Signale, so daß sie jeweils "L"-Signale an ihren Aus­ gängen abgeben.

Aufgrund der Beziehung Vth106 < Vth107 ist das von der Inver­ terschaltung 106 abgegebene "L"-Signal gegenüber dem von der Inverterschaltung 107 abgegebenen "L"-Signal verzögert.

Die NAND-Schaltungen 108 und 109 geben invertierte Versionen der Ausgangssignale von den Inverterschaltungen 106 und 107 ab, wie sie in Fig. 5 mit ND bzw. NE bezeichnet sind. Die UND-Schaltung 110 gibt während der Zeitdauer (zwischen den Zeitpunkten t1 und t2), in der beide Inverterschaltungen 106 und 107 das "H"-Signal abgeben, ein "H"-Signal ab, das in Fig. 5 mit NF bezeichnet ist.

Die NOR-Schaltung 111 erhält das "H"-Signal von der NAND- Schaltung 108 vor dem Zeitpunkt t1, das "H"-Signal von der UND-Schaltung 110 zwischen den Zeitpunkten t1 und t2 und das "H"-Signal von der NAND-Schaltung 108 nach dem Zeitpunkt t3. Die NOR-Schaltung 111 erhält jedoch das "H"-Signal weder von der NAND-Schaltung 108 noch von der UND-Schaltung 110 zwi­ schen den Zeitpunkten t2 und t3.

Dies führt dazu, daß an den Setzeingang S der RS-Flipflop­ schaltung 113 zwischen den Zeitpunkten t2 und t3 ein "H"- Signal angelegt wird, wie es in Fig. 5 mit S bezeichnet ist. Als Ergebnis hiervon gibt der Ausgang Q der RS-Flipflopschal­ tung 113 nach dem Zeitpunkt t2 ein in Fig. 5 mit Q bezeichne­ tes "H"-Signal ab, so daß eine Fehlfunktion entsteht.

Eine solche Fehlfunktion ergibt sich nicht nur aus der Diffe­ renz in den Betriebs-Schwellenspannungen zwischen den Inver­ terschaltungen 106 und 107, sondern auch aus einer Differenz der parasitären Kapazitäten zwischen den DMOS-Transistoren 102 und 103, einer Differenz zwischen den Widerstandswerten der Widerstände 104 und 105 und dergleichen und läßt sich bei der Herstellung nicht vermeiden.

Eine Aufgabe der vorliegenden Erfindung besteht daher in der Angabe einer Leistungsvorrichtungs-Treiberschaltung, die in der Lage ist, eine Fehlfunktion als Ergebnis eines dv/dt- Übergangssignals selbst dann in geeigneter Weise zu vermeiden, wenn aufgrund von Herstellungsschwankungen eine Differenz in den Betriebs-Schwellenspannungen zwischen den Inverterschaltungen vorhanden ist.

Gelöst wird diese Aufgabe erfindungsgemäß durch eine Treiber­ schaltung, wie sie im Anspruch 1 angegeben ist.

Gemäß einem ersten Gesichtspunkt schafft die Erfindung eine Treiberschaltung, die folgendes aufweist: eine Logikschal­ tung, die mit einer ersten und einer zweiten Signalleitung verbunden ist, zum Erzeugen eines Logiksignals zum Treiben einer Schaltung in einer nachfolgenden Stufe auf der Basis eines ersten Potentials auf der ersten Signalleitung und eines zweiten Potentials auf der zweiten Signalleitung; und eine Schutzschaltung, die unabhängig von der Logikschaltung mit der ersten und der zweiten Signalleitung verbunden ist, wobei die Schutzschaltung einen Schutzvorgang ausführt, um zu verhindern, daß die Logikschaltung das Logiksignal verändert, wenn sowohl das erste als auch das zweite Potential sich in Übergangszuständen befinden.

Gemäß dem ersten Gesichtspunkt der vorliegenden Erfindung ist die Schutzschaltung unabhängig von der Logikschaltung mit der ersten und der zweiten Signalleitung verbunden. Wenn ein dv/dt-Übergangssignal erzeugt wird, so daß sowohl das erste als auch das zweite Potential stoßartigen Übergangszuständen ausgesetzt werden, ist die Schutzschaltung in der Lage, den Schutzvorgang für eine längere Zeitdauer auszuführen, als die Logikschaltung die Übergangszustände detektiert.

Die Treiberschaltung kann somit eine Fehlfunktion als Ergeb­ nis der dv/dt-Übergangsspannung in geeigneter Weise vermei­ den, wenn aufgrund von Herstellungsschwankungen eine Änderung bzw. Differenz in den Kennlinien der die Logikschaltung bil­ denden Vorrichtungen auftritt.

Gemäß einem zweiten Gesichtspunkt der vorliegenden Erfindung beinhaltet die Logikschaltung in der Treiberschaltung vorzugsweise eine erste Vorrichtung, die mit der ersten Signal­ leitung zum Unterscheiden von Logikwerten mit dem ersten Potential verbunden ist, sowie eine zweite Vorrichtung, die mit der zweiten Signalleitung zum Unterscheiden von Logikwer­ ten mit dem zweiten Potential verbunden ist.

Die Schutzschaltung beinhaltet eine dritte Vorrichtung, die mit der ersten Signalleitung zum Unterscheiden von Logikwer­ ten mit dem ersten Potential verbunden ist, sowie eine vierte Vorrichtung, die mit der zweiten Signalleitung zum Unter­ scheiden von Logikwerten mit dem zweiten Potential verbunden ist.

Gemäß dem zweiten Gesichtspunkt der vorliegenden. Erfindung können die Betriebs-Schwellenspannungen der ersten, zweiten, dritten und vierten Vorrichtung derart eingestellt werden, daß die niedrigere der Betriebs-Schwellenspannungen der drit­ ten und der vierten Vorrichtung höher ist als die höhere der Betriebs-Schwellenspannungen der ersten und der zweiten Vor­ richtung.

Wenn eine dv/dt-Übergangsspannung erzeugt wird und dadurch sowohl das erste als auch das zweite Potential zu Übergängen von hoch nach niedrig veranlaßt werden, kann die Schutzschal­ tung den Schutzvorgang für eine längere Zeitdauer ausführen, als die Logikschaltung die Übergangszustände feststellt.

Gemäß einem dritten Gesichtspunkt ist bei der genannten Trei­ berschaltung vorzugsweise die niedrigere der Betriebs-Schwel­ lenspannungen der dritten und der vierten Vorrichtung höher als die höhere der Betriebs-Schwellenspannungen der ersten und der zweiten Vorrichtung.

Wenn gemäß dem dritten Gesichtspunkt der vorliegenden Erfin­ dung das erste und das zweite Potential Übergängen von hoch nach niedrig ausgesetzt werden, stellen die dritte und die vierte Vorrichtung die Übergänge früher fest als die erste und die zweite Vorrichtung. Somit kann die Schutzschaltung den Schutzvorgang beginnen, bevor die Logikschaltung die Übergangszustände feststellt.

Wenn das erste und das zweite Potential einen Übergang von niedrig nach hoch erfahren, stellen ferner die dritte und die vierte Vorrichtung die Übergangszustände später fest als die erste und die zweite Vorrichtung. Die Schutzschaltung kann somit den Schutzvorgang für eine vorbestimmte Zeitdauer fort­ setzen, nachdem die Logikschaltung die Erfassung der Über­ gangszustände abgeschlossen hat.

Gemäß einem vierten Gesichtspunkt weisen bei der genannten Treiberschaltung die Logikschaltung und die Schutzschaltung vorzugsweise folgendes auf: einen ersten, zweiten, dritten und vierten Inverter, die als erste, zweite, dritte bzw. vierte Vorrichtung dienen; einen fünften Inverter, der mit einem Ausgang der ersten Vorrichtung verbunden ist; eine erste NOR-Schaltung, von der ein erster Eingangsanschluß mit einem Ausgang des fünften Inverters verbunden ist; einen sechsten Inverter, der mit einem Ausgang der zweiten Vorrich­ tung verbunden ist; eine zweite NOR-Schaltung, von der ein erster Eingangsanschluß mit einem Ausgang des sechsten hnver­ ters verbunden ist; ein Flipflop, von dem ein erster Ein­ gangsanschluß mit einem Ausgang der ersten NOR-Schaltung ver­ bunden ist und ein zweiter Eingangsanschluß mit einem Ausgang der zweiten NOR-Schaltung verbunden ist; und eine UND-Schal­ tung, von der ein erster Eingangsanschluß mit einem Ausgang der dritten Vorrichtung verbunden ist, ein zweiter Eingangs­ anschluß mit einem Ausgang der vierten Vorrichtung verbunden ist und ein Ausgangsanschluß mit einem zweiten Eingangs­ anschluß der ersten NOR-Schaltung sowie einem zweiten Ein­ gangsanschluß der zweiten NOR-Schaltung verbunden ist.

Gemäß dem vierten Gesichtspunkt der vorliegenden Erfindung können die Logikschaltung und die Schutzschaltung eine einfache Schaltungskonfiguration unter Verwendung von logischen Gattern aufweisen.

Gemäß einem fünften Gesichtspunkt der vorliegenden Erfindung weist eine Treiberschaltung folgendes auf: eine Logikschal­ tung zum Erzeugen eines Logiksignals zum Treiben einer Schal­ tung in einer nachfolgenden Stufe auf der Basis eines ersten Potentials auf einer ersten Signalleitung und eines zweiten Potentials auf einer zweiten Signalleitung; und eine Schutz­ schaltung zum Detektieren des Auftretens von Übergangszustän­ den sowohl des ersten als auch des zweiten Potentials für eine längere Zeitdauer als die Logikschaltung die Übergangs­ zustände detektiert, um eine Schutzoperation auszuführen, damit verhindert wird, daß die Logikschaltung das Logiksignal während dieser Zeitdauer verändert.

Gemäß dem fünften Gesichtspunkt der vorliegenden Erfindung kann dann, wenn eine dv/dt-Übergangsspannung erzeugt wird, die sowohl das erste als auch das zweite Potential zu Über­ gängen veranlaßt, die Schutzschaltung den Schutzvorgang für eine längere Zeitdauer ausführen als die Logikschaltung die Übergangszustände feststellt.

Die Treiberschaltung gemäß dem fünften Gesichtspunkt ist somit in der Lage, eine Fehlfunktion in geeigneter Weise zu vermeiden, die aus der dv/dt-Übergangsspannung resultiert, wenn aufgrund von Herstellungsschwankungen Schwankungen in den Kennlinien zwischen den die Logikschaltung bildenden Vor­ richtungen auftreten.

Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen eines bevorzugten Ausführungsbeispiels noch näher erläutert. In den Zeichnungen zeigen:

Fig. 1 ein Schaltungsdiagramm einer Leistungsvorrichtungs- Treiberschaltung gemäß einem bevorzugten Ausfüh­ rungsbeispiel der vorliegenden Erfindung;

Fig. 2 ein Zeitsteuerungsdiagramm zur Erläuterung eines Pegelverschiebungsvorgangs einer Hochpotential-Lei­ stungsvorrichtungs-Treiberschaltung;

Fig. 3 ein Zeitsteuerungsdiagramm zur Erläuterung einer Arbeitsweise der Hochpotential-Leistungsvorrich­ tungs-Treiberschaltung, wenn ein dv/dt-Übergangs­ signal erzeugt wird;

Fig. 4 ein Schaltungsdiagramm einer Leistungsvorrichtungs- Treiberschaltung gemäß dem Stand der Technik; und

Fig. 5 ein Zeitsteuerungsdiagramm zur Erläuterung der Arbeitsweise einer Schutzschaltung gemäß dem Stand der Technik.

Fig. 1 zeigt ein Schaltungsdiagramm einer Leistungsvorrich­ tungs-Treiberschaltung 100 gemäß einem bevorzugten Ausfüh­ rungsbeispiel der vorliegenden Erfindung. Leistungsvorrich­ tungen 50 und 51, wie z. B. Bipolar-Transistoren mit isolier­ tem Gate (IGBTs), sind zwischen einer Stromversorgung 54 und Masse GND in Reihe geschaltet, so daß sie eine Halbbrücken- Leistungsvorrichtung 52 bilden. Freilaufdioden 55 und 56 sind in Sperr-Richtung in Parallelschaltung zu den Leistungsvor­ richtungen 50 bzw. 51 angeordnet. Eine Last 53, wie z. B. ein Motor, ist mit einem Verbindungspunkt N1 der Leistungsvor­ richtungen 50 und 51 verbunden.

Bei der Leistungsvorrichtung 50 handelt es sich um eine Vor­ richtung, die das Potential an dem Verbindungspunkt N1 als Bezugspotential zur Ausführung eines Umschaltvorgangs zwi­ schen dem Bezugspotential und einem von der Stromversorgung 54 zugeführten Stromversorgungspotential VDD verwendet, wobei diese Vorrichtung als Leistungsvorrichtung mit hohem Poten­ tial bezeichnet wird.

Bei der Leistungsvorrichtung 51 handelt es sich um eine Vor­ richtung, die das Massepotential GND als Bezugspotential zur Ausführung eines Umschaltvorgangs zwischen dem Bezugspoten­ tial und einem Potential an dem Verbindungspunkt N1 verwen­ det, wobei diese Vorrichtung als Leistungsvorrichtung mit niedrigem Potential bezeichnet wird.

Die in Fig. 1 gezeigte Leistungsvorrichtungs-Treiberschal­ tung 100 weist somit eine Hochpotential-Leistungsvorrich­ tungs-Treiberschaltung HD und eine Niedrigpotential-Lei­ stungsvorrichtungs-Treiberschaltung LD auf, wobei vorliegend jedoch eine Beschreibung der Niedrigpotential-Leistungsvor­ richtungs-Treiberschaltung weggelassen ist.

Nachfolgend wird die Konstruktion der Hochpotential-Lei­ stungsvorrichtungs-Treiberschaltung HD ausführlich erläutert. Eine Impulserzeugungsschaltung 1 weist einen Eingang, der mit einem nicht gezeigten Mikrocomputer oder dergleichen verbun­ den ist, einen ersten Ausgang, der mit einer Gate-Elektrode eines doppelt diffundierten MOS-(DMOS-)Transistors 2 verbun­ den ist, sowie einen zweiten Ausgang auf, der mit einer Gate- Elektrode eines DMOS-Transistors 3 verbunden ist.

Bei den DMOS-Transistoren 2 und 3 handelt es sich um Feldef­ fekttransistoren mit hoher Durchbruchspannung, wobei diese auch als Pegelverschiebungs-Transistoren bezeichnet werden. Die Source-Elektroden der DMOS-Transistoren 2 und 3 sind mit Masse GND verbunden. Die Drain-Elektroden der DMOS-Transisto­ ren 2 und 3 sind mit ersten Enden von Widerständen 4 und 5 sowie mit den Eingängen von Inverterschaltungen 6 bzw. 7 ver­ bunden.

Ferner sind die Drain-Elektroden der DMOS-Tranistoren 2 und 3 mit den Eingängen der Inverterschaltungen 22 bzw. 23 verbunden. Die zweiten Enden der Widerstände 4 und 5 sind mit der Anode einer Stromversorgung 19 verbunden. Signalleitungen, in denen die Widerstände 4 und 5 angeordnet sind, werden in der vorliegenden Beschreibung als "erste Signalleitung" bzw. "zweite Signalleitung" bezeichnet.

Die Ausgänge der Inverterschaltungen 6 und 7 sind mit den Eingängen von NAND-Schaltungen 8 bzw. 9 verbunden. Jede der NAND-Schaltungen 8 und 9 weist einen ersten und einen zweiten Eingang auf, die miteinander kurzgeschlossen sind, so daß sie als Inverterschaltung wirken. Die Ausgänge der NAND-Schaltun­ gen 8 und 9 sind mit ersten Eingängen von NOR-Schaltungen 11 bzw. 12 verbunden.

Die Inverterschaltungen 22 und 23 sind derart gewählt, daß die niedrigere der Betriebs-Schwellenspannungen der Inverter­ schaltungen 22 und 23 höher ist als die höhere der Betriebs- Schwellenspannungen der Inverterschaltungen 6 und 7. Die Aus­ gänge der Inverterschaltungen 22 und 23 sind mit dem ersten bzw. zweiten Eingang einer UND-Schaltung 10 verbunden.

Die UND-Schaltung 10 weist einen mit den zweiten Eingängen der NOR-Schaltungen 11 und 12 verbundenen Ausgang auf. Eine Logikschaltung, die die Inverterschaltungen 22, 23, die NAND- Schaltungen 8, 9 sowie die UND-Schaltung 10 und die NOR- Schaltungen 11, 12 aufweist, wirkt als Schutzschaltung 30 zum Verhindern einer Fehlfunktion, die aus einem dv/dt-Übergangs­ signal resultiert.

Bei den Inverterschaltungen 6 und 7 handelt es sich um Vorrichtungen zum Auslösen bzw. Aktivieren einer Logikschaltung, die die Inverterschaltungen 6, 7 und eine RS- Flipflopschaltung 13 aufweist, und zwar zum Starten und Beenden eines Vorgangs, wobei diese Inverterschaltungen die Funktion haben, zwischen den Logikwerten der Potentiale der ersten bzw. der zweiten Signalleitung zu unterscheiden.

Bei den Inverterschaltungen 22 und 23 handelt es sich um Vor­ richtungen zum Auslösen bzw. Aktivieren der Schutzschaltung 30 zum Starten und Beenden eines Schutzvorgangs, wobei diese Inverterschaltungen die Funktion haben, zwischen den Logik­ werten der Potentiale der ersten bzw. der zweiten Signallei­ tung zu unterscheiden.

Die Ausgänge der NOR-Schaltungen 11 und 12 sind mit einem Setzeingang S bzw. einem Rücksetzeingang R der RS-Flipflop­ schaltung 13 verbunden. Der Ausgang Q der RS-Flipflopschal­ tung 13 ist mit dem Eingang einer Inverterschaltung 14 ver­ bunden. Der Ausgang der Inverterschaltung 14 ist mit einer Gate-Elektrode eines pMOS-Transistors 15 und einer Gate-Elek­ trode eines nMOS-Transistors 16 verbunden.

Der pMOS-Transistor 15 weist eine mit der Anode der Stromver­ sorgung 19 verbundene Drain-Elektrode sowie eine mit einem ersten Ende eines Widerstands 17 verbundene Source-Elektrode auf. Ein zweites Ende des Widerstands 17 ist mit einem ersten Ende eines Widerstands 18 sowie mit einer Basis-Elektrode der Leistungsvorrichtung 50 verbunden.

Ein zweites Ende des Widerstands 18 ist mit der Drain-Elek­ trode des nMOS-Tranistors 16 verbunden, dessen Source-Elek­ trode mit der Kathode der Stromversorgung 19 verbunden ist. Die Source-Elektrode des nMOS-Transistors 16 ist mit den Anoden von Dioden 20 und 21 verbunden. Die Kathoden der Dio­ den 20 und 21 sind mit den Drain-Elektroden der DMOS-Transi­ storen 2 bzw. 3 verbunden.

Fig. 2 zeigt ein Zeitsteuerungsdiagramm zur Erläuterung eines Pegelverschiebungsvorgangs der Treiberschaltung HD. Die Arbeitsweise der Treiberschaltung HD wird unter Bezugnahme auf die Fig. 1 und 2 beschrieben.

Als erstes wird der Vorgang des Einschaltens der Leistungs­ vorrichtung 50 unter Bezugnahme auf den Zeitraum zwischen den in Fig. 2 gezeigten Zeitpunkten t1 und t2 beschrieben. Die Impulserzeugungsschaltung 1 erzeugt ein "H"-Signal als EIN- Signal und ein "L"-Signal als AUS-Signal, und zwar auf der Basis eines von außen an die Hoch-Seite angelegten Eingangs­ signals.

Das EIN-Signal und das AUS-Signal werden an die Gate-Elektro­ den der DMOS-Transistoren 2 bzw. 3 angelegt, um den DMOS- Transistor 2 einzuschalten und den DMOS-Transistor 3 auszu­ schalten. Das Einschalten des DMOS-Transistors 2 erzeugt einen Spannungsabfall an dem Widerstand 4, so daß den Inver­ terschaltungen 6 und 22 ein "L"-Signal zugeführt wird.

Da andererseits kein Spannungsabfall an dem mit dem DMOS- Transistor 3 verbundenen Widerstand 5 auftritt, wird den Inverterschaltungen 7 und 23 ein "H"-Signal zugeführt. Die Inverterschaltungen 6 und 22 geben somit ein "H"-Signal an ihrem Ausgang ab, während die Inverterschaltungen 7 und 23 ein "L"-Signal an ihrem Ausgang abgeben.

Das von der Inverterschaltung 6 abgegebene "H"-Signal wird von der NAND-Schaltung 8 in ein "L"-Signal invertiert. Das von der Inverterschaltung 7 abgegebene "L"-Signal wird von der NAND-Schaltung 9 in ein "H"-Signal invertiert. Die UND- Schaltung 10 erhält das "H"-Signal von der Inverterschaltung 22 und das "L"-Signal von der Inverterschaltung 23, um ein "L"-Signal abzugeben.

Die NOR-Schaltung 11 erhält das "L"-Signal von der NAND- Schaltung 8 und das "L"-Signal von der UND-Schaltung 10, um ein "H"-Signal abzugeben. Die NOR-Schaltung 12 erhält das "H"-Signal von der NAND-Schaltung 9 und das "L"-Signal von der UND-Schaltung 10, um ein "L"-Signal abzugeben.

Die RS-Flipflopschaltung 13 erhält an ihrem Setzeingang S das "H"-Signal von der NOR-Schaltung 11 und an ihrem Rücksetzein­ gang R das "L"-Signal von der NOR-Schaltung 12, um an ihrem Ausgang Q ein "H"-Signal zu liefern. Dieses "H"-Signal wird von der Inverterschaltung 14 in ein "L"-Signal invertiert, das wiederum den Gate-Elektroden des pMOS-Transistors 15 und des nMOS-Transistors 16 zugeführt wird.

Dadurch werden der pMOS-Tranistor 15 eingeschaltet und der nMOS-Transistor 16 ausgeschaltet, so daß die Stromversorgung 19 dazu veranlaßt wird, der Basis-Elektrode der Leistungsvor­ richtung 50 ein "H"-Signal zuzuführen, um dadurch die Lei­ stungsvorrichtung 50 einzuschalten. Infolgedessen wird der Last 53 Strom von der Stromversorgung 54 zugeführt.

Als nächstes wird auf den Zeitraum zwischen den in Fig. 2 gezeigten Zeitpunkten t2 und t3 Bezug genommen; wenn der DMOS-Transistor 2 an der Abfallsflanke eines Impulses des EIN-Signals ausgeschaltet wird, kommt es zu keinem Spannungs­ abfall an dem Widerstand 4. Anschließend wird der Inverter­ schaltung 6 ein "H"-Signal zugeführt. Somit gibt die Inver­ terschaltung 6 ein "L"-Signal ab, die NAND-Schaltung 8 gibt ein "H"-Signal ab, und die NOR-Schaltung 11 gibt ein "L"- Signal ab.

Infolgedessen wird der RS-Flipflopschaltung 13 sowohl an ihrem Setzeingang S als auch an ihrem Rücksetzeingang R ein "L"-Signal zugeführt, so daß sie ihren vorherigen Zustand an ihrem Ausgang Q beibehält. Mit anderen Worten, es gibt der Ausgang Q der RS-Flipflopschaltung 13 weiterhin das "H"- Signal ab.

Nachfolgend wird der Vorgang zum Ausschalten der Leistungs­ vorrichtung 50 unter Bezugnahme auf den Zeitraum zwischen den in Fig. 2 gezeigten Zeitpunkten t3 und t4 beschrieben. Die Impulserzeugungsschaltung 1 erzeugt ein "L"-Signal als EIN- Signal und ein "H"-Signal als AUS-Signal. Dadurch werden der DMOS-Transistor 2 ausgeschaltet und der DMOS-Transistor 3 eingeschaltet.

Das Ausschalten des DMOS-Transistors 2 führt dazu, daß den Inverterschaltungen 6 und 22 ein "H"-Signal zugeführt wird. Das Einschalten des DMOS-Transistors 3 führt dazu, daß den Inverterschaltungen 7 und 23 ein "L"-Signal zugeführt wird. Die Inverterschaltungen 6 und 22 geben somit ein "L"-Signal an ihrem Ausgang ab, während die Inverterschaltungen 7 und 23 ein "H"-Signal an ihrem Ausgang abgeben.

Das von der Inverterschaltung 6 abgegebene "L"-Signal wird von der NAND-Schaltung 8 in ein "H"-Signal invertiert. Das von der Inverterschaltung 7 abgegebene "H"-Signal wird von der NAND-Schaltung 9 in ein "L"-Signal invertiert. Die UND- Schaltung 10 erhält das "L"-Signal von der Inverterschaltung 22 und das "H"-Signal von der Inverterschaltung 23, um ein "L"-Signal abzugeben.

Die NOR-Schaltung 11 erhält das "H"-Signal von der NAND- Schaltung 8 und das "L"-Signal von der UND-Schaltung 10, um ein "L"-Signal abzugeben. Die NOR-Schaltung 12 erhält das "L"-Signal von der NAND-Schaltung 9 und das "L"-Signal von der UND-Schaltung 10, um ein "H"-Signal abzugeben.

Die RS-Flipflopschaltung 13 erhält an ihrem Setzeingang S das "L"-Signal von der NOR-Schaltung 11 und an ihrem Rücksetzein­ gang R das "H"-Signal von der NOR-Schaltung 12, um an ihrem Ausgang Q ein "L"-Signal zu liefern. Dieses "L"-Signal wird von der Inverterschaltung 14 in ein "H"-Signal invertiert, das wiederum den Gate-Elektroden des pMOS-Transistors 15 und des nMOS-Transistors 16 zugeführt wird. Dadurch werden der pMOS-Tranistor 15 ausgeschaltet und der nMOS-Transistor 16 eingeschaltet, so daß die Leistungsvorrichtung 50 ausgeschal­ tet wird.

Wenn unter Bezugnahme auf den in Fig. 2 dargestellten Zeit­ punkt t4 sowie danach der DMOS-Transistor 3 bei der Abfalls­ flanke eines Impulses des AUS-Signals ausgeschaltet wird, wird der RS-Flipflopschaltung 13 sowohl an ihrem Setzeingang S als auch an ihrem Rücksetzeingang R das "L"-Signal zuge­ führt, so daß sie ihren vorherigen Zustand an ihrem Ausgang Q beibehält, in ähnlicher Weise wie bei dem Vorgang, wie er zwischen den Zeitpunkten t2 und t3 ausgeführt wird. Mit ande­ ren Worten, es gibt der Ausgang Q der RS-Flipflopschaltung 13 weiterhin das "L"-Signal ab.

Fig. 3 zeigt ein Zeitsteuerungsdiagramm zur Erläuterung der Arbeitsweise der Treiberschaltung HD, wenn das dv/dt-Über­ gangssignal auf einer Leitung (die im folgenden mit dem Buch­ staben L bezeichnet wird) erzeugt wird, die sich von dem Ver­ bindungspunkt N1 zu den Anoden der Dioden 20 und 21 erstreckt.

In Fig. 3 weisen die Betriebs-Schwellenspannungen Vth6, Vth7, Vth22 und Vth23 der jeweiligen Inverterschaltungen 6, 7, 22 und 23 die nachfolgende Beziehung zueinander auf: Vth6 < Vth7 < Vth22 < Vth23. Dabei wird davon ausgegangen, daß vor der Erzeugung des dv/dt-Übergangssignals das "L"-Signal von dem Ausgang Q der RS-Flipflopschaltung 13 abgegeben wird.

Bei Erzeugung des dv/dt-Übergangssignals auf der Leitung L wird eine dv/dt-Übergangsspannung gleichzeitig an dem DMOS- Transistoren 2 und 3 erzeugt. Die Erzeugung einer solchen dv/dt-Übergangsspannung verursacht gleichzeitig einen Span­ nungsabfall an den Widerständen 4 und 5, was dazu führt, daß ein in Fig. 3 mit NA1 bezeichnete Spannung an die Inverter­ schaltungen 6 und 22 angelegt wird und eine in Fig. 3 mit NA2 bezeichnete Spannung an die Inverterschaltungen 7 und 23 angelegt wird.

Dies ist äquivalent zu der gleichzeitigen Anlegung von "L"- Signalen an die Inverterschaltungen 6, 7, 22 bzw. 23 zum Zeitpunkt t1. Die Inverterschaltungen 6, 7, 22 und 23 inver­ tieren die angelegten "L"-Signale, um an ihren Ausgängen zum Zeitpunkt t1 "H"-Signale abzugeben, die in Fig. 3 mit NB, NC, ND bzw. NE bezeichnet sind.

Die vier Inverterschaltungen 6, 7, 22 und 23 detektieren gleichzeitig die Potentialübergänge auf den Signalleitungen, die aus dem Spannungsabfall an den Widerständen 4 und 5 resultieren, wie dies vorstehend beschrieben wurde. Streng genommen detektieren die Inverterschaltungen 23, 22, 7 und 6 die Übergänge jedoch in der soeben genannten Reihenfolge, und zwar in Abhängigkeit von der Differenz in der Betriebs- Schwellenspannung.

Die den jeweiligen Inverterschaltungen 6, 7, 22 und 23 zuge­ führten Eingangsspannungswerte steigen mit der Zeit an. Wenn diese Eingangsspannungswerte die Betriebs-Schwellenspannungen der Inverterschaltungen 6, 7, 22 bzw. 23 überschreiten (wobei dies äquivalent mit der Beaufschlagung der Inverterschaltun­ gen 6, 7, 22 bzw. 23 mit "H"-Signalen ist), invertieren die Inverterschaltungen 6, 7, 22 und 23 die zugeführten "H"- Signale, so daß sie jeweils "L"-Signale abgeben.

Aufgrund der Beziehung Vth6 < Vth7 < Vth22 < Vth23 nehmen zeitliche Verzögerungen bei der Abgabe der "L"-Signale von den Inverterschaltungen 6, 7, 22 und 23 in der geannten Rei­ henfolge zu.

Die NAND-Schaltungen 8 und 9 geben invertierte Versionen der Ausgangssignale von den Inverterschaltungen 6 und 7 ab, wie sie in Fig. 3 mit NF bzw. NG bezeichnet sind. Die UND-Schal­ tung 10 gibt das in Fig. 3 mit NH bezeichnete "H"-Signal wäh­ rend des Zeitraums (zwischen den Zeitpunkten t1 und t4) ab, in dem beide Inverterschaltungen 22 und 23 das "H"-Signal an ihrem Ausgang abgeben.

Die NOR-Schaltung 11 erhält das "H"-Signal von der NAND- Schaltung 8 vor dem Zeitpunkt t1, das "H"-Signal von der UND- Schaltung 10 zwischen den Zeitpunkten t1 und t2, die "H"- Signale sowohl von der NAND-Schaltung 8 als auch von der UND- Schaltung 10 zwischen den Zeitpunkten t2 und t4, und das "H"- Signal von der NAND-Schaltung 8 nach dem Zeitpunkt t4. Infolgedessen liegt an dem Setzeingang S der RS-Flipflopschaltung 13 stets das "L"-Signal an, wie es in Fig. 3 mit S bezeichnet ist.

In ähnlicher Weise erhält die NOR-Schaltung 12 das "H"-Signal von der NAND-Schaltung 9 vor dem Zeitpunkt t1, das "H"-Signal von der UND-Schaltung 10 zwischen den Zeitpunkten t1 und t3, die "H"-Signale sowohl von der NAND-Schaltung 9 als auch von der UND-Schaltung 10 zwischen den Zeitpunkten t3 und t4, und das "H"-Signal von der NAND-Schaltung 9 nach dem Zeitpunkt t4. Infolgedessen liegt an dem Rücksetzeingang R der RS-Flip­ flopschaltung 13 stets das "L"-Signal an, wie es in Fig. 3 mit R bezeichnet ist.

Da somit stets das "L"-Signal sowohl an dem Setzeingang S als auch an dem Rücksetzeingang R der RS-Flipflopschaltung 13 anliegt, behält der Ausgang Q der RS-Flipflopschaltung 13 seinen vorherigen Zustand (d. h. im vorliegenden Fall den "L"- Signal-Ausgangszustand) bei.

Wie vorstehend beschrieben ist, kann die Treiberschaltung HD für eine Leistungsvorrichtung mit hohem Potential gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung eine Fehlfunktion aufgrund des auf der Leitung L erzeugten dv/dt-Übergangssignals selbst dann in geeigneter Weise ver­ meiden, wenn die Betriebs-Schwellenspannungen Vth6 und Vth7 der Inverterschaltungen 6 und 7 aufgrund von Herstellungs­ schwankungen voneinander verschieden sind, so daß erfindungs­ gemäß eine zuverlässige Pegelverschiebungsvorrichtung angege­ ben wird.

Claims (5)

1. Treiberschaltung, gekennzeichnet durch
eine Logikschaltung (6, 7, 13), die mit einer ersten und
einer zweiten Signalleitung verbunden ist, zum Erzeugen eines Logiksignals zum Treiben einer Schaltung in einer nachfolgenden Stufe auf der Basis eines ersten Poten­ tials auf der ersten Signalleitung und eines zweiten Potentials auf der zweiten Signalleitung;
und durch eine Schutzschaltung (30), die unabhängig von der Logikschaltung mit der ersten und der zweiten Signalleitung verbunden ist, wobei die Schutzschaltung (30) eine Schutzoperation ausführt, um zu verhindern, daß die Logikschaltung das Logiksignal verändert, wenn sowohl das erste als auch das zweite Potential Über­ gangszuständen unterliegen.

2. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet,
daß die Logikschaltung (6, 7, 13) eine erste Vorrichtung (6), die mit der ersten Signalleitung zum Unterscheiden von Logikwerten mit dem ersten Potential verbunden ist, sowie eine zweite Vorrichtung (7) aufweist, die mit der zweiten Signalleitung zum Unterscheiden von Logikwerten mit dem zweiten Potential verbunden ist,
und daß die Schutzschaltung (30) eine dritte Vorrichtung (22) aufweist, die mit der ersten Signalleitung zum Unterscheiden von Logikwerten mit dem ersten Potential verbunden ist, sowie eine vierte Vorrichtung (23) auf­ weist, die mit der zweiten Signalleitung zum Unterschei­ den von Logikwerten mit dem zweiten Potential verbunden ist.

3. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die niedrigere der Betriebs-Schwellenspannungen der dritten und der vierten Vorrichtung (22, 23) höher ist als die höhere der Betriebs-Schwellenspannungen der ersten und der zweiten Vorrichtung (6, 7).

4. Treiberschaltung nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet,
daß die Logikschaltung (6, 7, 13) und die Schutzschal­ tung (30) folgendes aufweisen:
einen ersten, zweiten, dritten und vierten Inverter (6, 7, 22, 23), die als erste, zweite, dritte bzw. vierte Vorrichtung dienen;
einen fünften Inverter (8), der mit einem Ausgang der ersten Vorrichtung (6) verbunden ist;
eine erste NOR-Schaltung (11), von der ein erster Ein­ gangsanschluß mit einem Ausgang des fünften Inverters (8) verbunden ist;
einen sechsten Inverter (9), der mit einem Ausgang der zweiten Vorrichtung (8) verbunden ist;
eine zweite NOR-Schaltung (12), von der ein erster Ein­ gangsanschluß mit einem Ausgang des sechsten Inverters (9) verbunden ist;
ein Flipflop (13), von dem ein erster Eingangsanschluß mit einem Ausgang der ersten NOR-Schaltung (11) verbun­ den ist und ein zweiter Eingangsanschluß mit einem Aus­ gang der zweiten NOR-Schaltung (12) verbunden ist; und
eine UND-Schaltung (10), von der ein erster Eingangsan­ schluß mit einem Ausgang der dritten Vorrichtung (22) verbunden ist, ein zweiter Eingangsanschluß mit einem Ausgang der vierten Vorrichtung (23) verbunden ist und ein Ausgangsanschluß mit einem zweiten Eingangsanschluß der ersten NOR-Schaltung (11) sowie mit einem zweiten Eingangsanschluß der zweiten NOR-Schaltung (12) verbun­ den ist.

5. Treiberschaltung, gekennzeichnet durch:
eine Logikschaltung (6, 7, 13) zum Erzeugen eines Logik­ signals zum Treiben einer Schaltung in einer nachfolgen­ den Stufe auf der Basis eines ersten Potentials auf einer ersten Signalleitung und eines zweiten Potentials auf einer zweiten Signalleitung; und
eine Schutzschaltung (30) zum Detektieren des Auftretens von Übergangszuständen sowohl des ersten als auch des zweiten Potentials für eine längere Zeitdauer als die Logikschaltung (6, 7, 13) die Übergangszustände detek­ tiert, um eine Schutzoperation auszuführen, damit verhindert wird, daß die Logikschaltung (6, 7, 13) das Logiksignal während dieser Zeitdauer verändert.