DE10222777B4

DE10222777B4 - Halbleitereinrichtung

Info

Publication number: DE10222777B4
Application number: DE10222777A
Authority: DE
Inventors: Shoichi Orita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-10-30
Filing date: 2002-05-14
Publication date: 2009-03-19
Anticipated expiration: 2022-05-15
Also published as: KR20030035780A; JP3711257B2; DE10222777A1; US6529061B1; JP2003133927A; KR100420403B1

Abstract

Halbleitereinrichtung zum Betrieb eines Leistungs-Halbleiters, welche aufweist:
eine Pegelverschiebungsschaltung mit Widerstandselementen (3, 4, 5, 6) und einer Umschaltvorrichtung (1, 2);
wobei die Widerstandselemente (3, 4, 5, 6) einen Einschaltpegelverschiebewiderstand, welcher in eine erste und eine zweite Widerstandskomponente (3, 4) unterteilt ist, und einen Ausschaltpegelverschiebewiderstand, welcher in eine erste und eine zweite Widerstandskomponente (5, 6) unterteilt ist, umfasst,
einen Spannungsdetektor (NOT), der an der Widerstandskomponente Potentiale als Signale detektiert;
wobei der Spannungsdetektor (NOT) Potentiale an beiden Enden der ersten Widerstandskomponente (3) des Einschaltpegelverschiebewiderstandes erfasst und entsprechende Signale Aon und Bon ausgibt und Potentiale an beiden Enden der ersten Wider standskomponente (5) des Ausschaltpegelverschiebewiderstandes erfasst und als entsprechende Signale Aoff und Boff ausgibt,
einen logischen Filtersatz (7) zum logischen Ausschließen eines Fehlersignals infolge eines Erholungsstromes aus den durch den Spannungsdetektor (NOT) erfassten Signalen;
wobei, wenn eine Ausgangsperiode des Signals Bon länger als diejenige des Signals Aon und/oder...

Description

Die Erfindung betrifft eine Halbleiterschaltung, insbesondere eine Halbleitereinrichtung zum Vermeiden von Fehlfunktionen aufgrund nachteiliger Störungen [negative noise].
4 zeigt eine Schaltung zum Betrieb von Leistungsgeräten (vom Typ einer Verstärkerschleife), die einen konventionellen HVIC und den Bereich einer Schaltung von einem Pegelverschiebebereich [level shift section] bis zu einem Hochseitenausgang [high-side-output] des HVIC umfasst. Beim Ansteuern von Leistungshalbleiterelementen 100 und 101 (beispielsweise von Feldeffekttransistoren MOSFET und IGBT), die in Form einer Halbbrücke [half-bridge] durch einen gegenüber hohen Spannungen widerstandsfähigen integrierten Schaltkreis (HVIC) verbunden sind, sind die meisten Lasten des Leistungshalbleiters induktive Lasten (L), wie beispielsweise ein Motor und eine Fluoreszenzlampe.
Weiterhin fluktuiert der Mittelpunkt der Halbbrücken-Verbindung, das Hochseiten-Referenzpotential(-VS) eines HVIC, vorübergehend zur negativen Seite zu einem GND (Substratpotential des HVIC: niedrigstes Potential) während Schaltvorgängen (insbesondere dann, wenn eine Ausgabe auf der Nieder-Seite (getriebener niedrigerer Arm) eingeschaltet wird), weil dieser dem Einfluss einer störenden Induktivitätskomponente L aufgrund einer Wicklung oder einer Platinengestaltung unterliegt.
Weiterhin schwingt, im Fall einer induktiven Last L, weil ein Zwei- oder Dreiphasen-Schaltkreis über die Last in Fig. verbunden ist, das Referenzpotential VS zur negativen Seite nur bei Schaltvorgängen einer anderen Phase.
Wenn die Referenzspannung VS zur negativen Seite ausschlägt und sich wieder erholt, fließt der in 5 dargestellte Erholungsstrom durch einen Pegelverschiebewiderstand R von einer VB-Schnittstelle als Senken-Strom eines pegelverschiebenden hochspannungsfesten MOSFET (nachfolgend als HVMOS bezeichnet). Deshalb wird der Erholungsstrom fälschlicherweise als ein Hochseiteneingabesignal wahrgenommen, und damit als Fehlfunktion auf der Hochseite, woraufhin ein anormales Signal am Ausgang (HO: Hocharmkontrollsignal) der Schaltung ausgegeben wird und eine Störung, insbesondere ein Kurzschluss des Armes, verursacht werden kann. Eine Pegelverschiebung erfordert eine Pegelumsetzung, die zum Betreiben eines hochratigen Ausgabegerätes bei einigen Volt benötigt wird (beispielsweise als Kontroll-Signal-Pegel eines Personal Computers).
Die Fehlfunktion kann durch ein dv/dt hervorgerufen werden, die einem Hochseitenreferenzsignal (VS) aufgeprägt ist. Dies ist dann der Fall, wenn ein externes dv/dt an einer zwischen Senke und Quelle des HVMOS angeordneten Störkapazität anliegt, bei einem als eine Schalteinheit zur Pegelverschiebung eines Referenzsignals auf einem niedrigen Potential (GND des HVIC, Substratspannung) zu einem Hochseiten-Referenzsignal (V) dienenden HVIC. Ein Strom der Größe Ip = Cp × dv/dt fließt somit durch die Störkapazität. Dadurch durchfließt der erwähnte Strom einen Pegelverschiebewiderstand, der mit einer Hochseiten-Spannungsquelle (VB) verbunden ist, und ein Spannungsabfall aufgrund des Stromflusses liegt als Eingabe an einem Eingabegerät eines Hochseiten-Pegelverschiebungssignals an. Als Folge davon gibt eine Schaltung auf der Hochseite ein anormales Signal aus.
Für dieses Problem werden folgende Lösungen vorgeschlagen: ein System zur Auswahl eines Pegel-Verschiebungssignals durch einen CR-Filter und ein logisches Filtersystem (Japanische ungeprüfte Patentveröffentlichung JP 2001-145370 A ), das eine gleichzeitige Eingabe fehlerhafter Signale an eine RS Flip-Flop-Schaltung, die in eine Hochseitenschaltung eingebaut ist, durch eine logische Schaltung ausschließt, wie in 6 gezeigt.
Aus der DE 100 26 622 A1 (= JP 2001-145370 A ) sowie der EP 1 035 654 A2 sind jeweils Schaltungen zum Betrieb eines Leistungs-Halbleiters bekannt, die hinsichtlich der Maßnahmen zur Spannungsdetektion relevanten Stand der Technik darstellten. Ein Spannungsdetektor jeweils einer von mehreren Gruppen von Spannungsdetektoren hat einen höheren Schwellenwert als ein anderer Spannungsdetektor dieser Gruppe, und es ist jeweils ein logischer Filtersatz vorgesehen, der eine Ausgabe eines anormalen Signals durch die Betriebssteuereinrichtung verhindert.
Eine Halbleitervorrichtung zum Ansteuern eines Leistungshalbleiters gemäß einer erfindungsgemäßen Ausführungsform umfasst in ihrer Hochseitenkomponente eine Pegelverschiebungsschaltung, einen Spannungsdetektor NOT, einen Logischen Filtersatz 7 und einen Steuerteil 9. Die Pegelverschiebungsschaltung umfasst ein Widerstandsglied 3, 4, 5, 6 und eine Umschaltvorrichtung 1, 2. Das Widerstandsglied beinhaltet einen Einschalt-Pegelverschiebewiderstand, der in zwei erste Widerstande 3, 4 und einem Ausschalt-Pegelverschiebewiderstand, der in zwei zweite Widerstände 5, 6 unterteilt ist. Der Spannungsdetektor NOT detektiert Potentiale an beiden Enden eines Widerstandes 3 der beiden ersten Widerstande als Signale Aon und Bon und Potentiale an beiden Enden eines Widerstandes 5 der beiden zweiten Widerstande als Signale, Aoff und Boff. Der Logische Filtersatz 7 schließt logisch ein aus einem dv/dt resultierendes fehlerhaftes Signal aus den vom Spannungsdetektor NOT detektierten Signalen aus. Der Steuerteil 9 steuert den Leistungshalbleiter auf der Basis der Outputs des logischen Filtersatzes 7 an. Wenn eine Ausgabeperiode der Signale Bon und Boff länger als die der Signale Aon und Aoff ist, gibt der Logische Filtersatz kein anormales Signal aus.
Eine Halbleitervorrichtung zum Betrieb eines Leistungshalbleiters gemäß einer weiteren Ausführungsform der vorliegenden Erfindung umfasst auf ihrer Hochseite eine Pegelverschiebungsschaltung, Spannungsdetektoren NOT1, NOT2, NOT3, NOT4, einen Logischen Filtersatz 7 und einen Steuerteil 9. Die Pegel-Verschiebungsschaltung umfasst einen Einschalt-Pegelverschiebewiderstand 10, einen Ausschalt-Pegelverschiebewiderstand 11 und eine Umschalteinrichtung 1, 2. Die Spannungsdetektoren NOT1, NOT2 detektieren Potentiale am Ende des Widerstandes 10 als Signale Aon und Bon, und die Spannungsdetektoren NOT3, NOT4 detektieren Potentiale am Ende des Widerstandes 11 als Signale Aoff und Boff. Der logische Filtersatz 7 schließt logisch eine Ausgabe fehlerhafter Signale aufgrund eines dv/dt der aus den vom Spannungsdetektor registrierten Signale aus. Der Steuerteil 9 steuert den Leistungshalbleiter auf der Grundlage der Ausgabe des Logischen Filtersatzes 7 an. Die erwähnten Spannungsdetektoren NOT2 und NOT4 weisen Schwellwerte auf, die höher als diejenigen der Spannungsdetektoren NOT1 und NOT3 sind. Ist eine Ausgabeperiode der Signale Bon und Boff länger, als die der Signale Aon und Aoff, gibt der logische Filtersatz kein anormales Signal aus.
Die erfindungsgemäße Anordnung wird im Folgenden anhand von Ausführungsbeispielen näher erläutert. Zur Verdeutlichung dienen die 1 bis 6. Im Einzelnen zeigt:
1 einen Schaltplan eines Halbleitergerätes mit einer ersten erfindungsgemäßen Ausführungsform,
2 einen Schaltplan eines Halbleitergerätes mit einer zweiten erfindungsgemäßen Ausführungsform,
3 eine Darstellung einer Verlaufsform eines Umschaltsignals und eines Erholungsstromes,
4 einen Schaltplan eines herkömmlichen Halbleitergerätes,
5 eine weitere Darstellung einer Verlaufsform eines Umschaltsignals und eines Erholungsstromes,
6 einen Schaltplan mit einer detaillierten Darstellung einer logischen Filtereinrichtung.
Ein Mechanismus, der die bereits erwähnte Fehlfunktion verursacht, wird im Folgenden näher beschrieben. Die Fehlfunktion tritt besonders dann auf, wenn ein Pegel nachteiliger Störungen [negative noise] an der VS-Schnittstelle hoch ist. Dann schwankt das Potential vorübergehend außerordentlich stark gegen die negative Seite zur GND des HVIC aufgrund von Störungen, einer bei Schaltvorgängen innerhalb des Niederarmes auftretenden Last (insbesondere im eingeschalteten Zustand) oder einer Störinduktivität L auf einer Platine. Wenn sich das VB-Potential zur negativen Seite des GND-Potentials des HVIC verschiebt, wird in diesem Fall eine Stördiode D1, die zwischen einer Insel eines hohen Potentials und dem GND des HVIC und einer weiteren Stördiode D2, welche zwischen Quelle und Senke eines HVMOS angeordnet ist, befindet, aktiviert, und ein beträchtlicher Strom fließt vom Träger des HVIC zum VB. Wenn die Stördiode D1 ausgeschaltet wird, fließt anschließend ein Erholungsstrom [recovery current], sobald sich das zwischen VS und VB zur negativen Seite verschobene Potential erholt. In diesem Falle zirkuliert der Erholungsstrom ebenfalls durch die Stördiode D2 zwischen Quelle und Senke des HVMOS.
In diesem Fall, weil die Pegelverschiebung der HVIC Signalübertragung in Übereinstimmung mit einem Flanken-Signal (EIN-Puls oder AUS-Puls) des Hoch-Seiten-Outputs erfolgt, sind insgesamt zwei HVMOS als EIN-Puls-HVMOS und AUS-Puls-HVMOS geschaltet und der Erholungsstrom zirkuliert durch die Stördioden der bei den HVMOS während der Zeit der genannten Erholung. Weil der Erholungsstrom durch einen Pegelverschiebewiderstand R von der VB her durchflossen wird, erniedrigt sich das VB-Potential. Er reicht das erniedrigte VB-Potential einen Schwellwert eines Spannungsdetektors NOT, wird dieses veränderte VB-Potential als Signal einer Pegelverschiebung zu einer Änderung von Hochseitenausgaben detektiert.
In diesem Fall, weil der Erholungsstrom während des EIN-Puls und des AUS-Puls-Signals fließt, ist es prinzipiell möglich, eine Fehlfunktion logisch durch ein Filtersystem zu vermeiden, wenn Falsch-Signale gleichzeitig an einer RS-Flip-Flop-Schaltung, die auf der Hoch-Seite enthalten ist, anliegen. Tatsächlich ist es jedoch so, dass wegen eines stets vorhandenen Unterschiedes der Störkapazitäten in der Nähe des EIN-Puls Pegelverschiebungs-HVMOS bzw. des AUS-Puls Pegelverschiebungs-HVMOS eine Differenz zwischen den Fehlfunktionen der beiden HVMOS auftritt. Somit tritt eine Fehlsteuerung aufgrund nachteiliger Störungen [negative noise] auf, und es ist anzunehmen, dass der Zeitpunkt des Auftretens der Fehlfunktion nicht mit demjenigen Zeitpunkt zusammenfällt, an dem die zugrundeliegenden Störungen tatsachlich auftreten, sondern stattdessen aus der oben genannten Erholung resultieren. (Zeit ist kürzer, als Umschalt-Puls).
3 zeigt einen Erholungsstrom, der fließt, nachdem die nachteiligen Störungen anlagen. Aus 3 geht hervor, dass sich die Erholungsstromstärke vom normalen Verlauf der Umschaltstromstärke unterscheidet. Dies zeigt sich darin, dass das dv/dt eines Pegel-Verschiebungssignals beträchtlich größer als das dv/dt eines durch einen, einen passiven, zwei Arten von Schwellwerten von Pegel-Verschiebungssignalen für den EIN-und den AUS-Puls umfassenden Schaltkreis durchfließenden Erholungsstrom hervorgerufenen fehlerhaften Signals ist, und beide Signale somit voneinander unterschieden werden können, wie in der unteren Darstellung in 3 gezeigt. Vorrichtungen, bei denen diese Umstände berücksichtigt werden, werden im Folgenden im Einzelnen beschrieben.
Ausführungsform 1
1 stellt in einem Schaltplan eine erste Ausführungsform der hier beschriebenen erfindungsgemäßen Vorrichtung in einem Überblick dar, bei dem der Bereich von einem Pegelverschiebe-Bereich bis zu Vorrichtungen zu einer Leistungsabgabe an einer Hochseite in einem HVIC dargestellt ist. Ein EIN-Puls und ein AUS-Puls gehen als Eingabewerte auf die Tore eines EIN-Puls Pegelverschiebungs-HVMOS1 und eines AUS-Puls Pegelverschiebungs-HVMOS2 von einem Pulsgenerator ein (4). Der Senken-Eingang des EIN-Puls Pegelverschiebungs-HVMOS1 ist mit der Schnittstelle VB über Widerstände 3 und 4 in Reihe und der Senken-Eingang des AUS-Puls Pegelverschiebungs-HVMOS2 ist mit der Schnittstelle VB über Widerstände 5 und 6 in Reihe geschaltet.
Die Potentiale an beiden Enden des geteilten Senken-Seiten Widerstandes 3 werden einem Logischen Filtersatz 7 über eine Spannungsdetektoranordnung NOT als Signale Aon und Bon, und die Potentiale an beiden Enden des geteilten Senken-Seiten Widerstandes 5 werden einem Logischen Filtersatz 7 ebenfalls über die Spannungsdetektoranordnung NOT als Signale Aoff und Boff zugeführt. Es wird somit ein Paar von Signalen Aon und Aoff und ein Paar von Signalen Bon und Boff, wobei die Signale Aon und Bon auf höheren Potentialen liegen, vom dem Logischen Filtersatz 7 erfasst. Eine RS-Flip-Flop-Schaltung 8 oder eine gleichartige Schaltung ist, vergleichbar mit einem konventionellen Ausführungsbeispiel, dem Logischen Filtersatz 7 nachgeschaltet.
Wie in 3 dargestellt, sind die EIN-Signale Aon und Bon sowie die AUS-Signale Aoff und Boff im Allgemeinen miteinander synchronisiert, wenn ein Umschaltsignal angelegt wird. Dennoch dauern die Signale Bon und Boff im Vergleich zu den Signalen Aon und Aoff langer an, wenn der Erholungsstrom fließt. Der Logische Filtersatz 7 detektiert diesen Umstand, stellt dadurch einen fließenden Erholungsstrom fest und gibt eine Bestätigung darüber an die RS-Flip-Flop-Schaltung 8 weiter, woraufhin ein normales Signal ausgegeben wird. Dieses Signal wird zu einem HVIC Steuerteil 9 übermittelt und von dem HVIC als Steuersignal ausgegeben.
2 stellt einen Schaltplan mit einem zweiten erfindungsgemäßen Ausführungsbeispiel dar, welches sich vom in 1 dargestellten Ausführungsbeispiel hinsichtlich der Pegelverschiebungsschaltung unterscheidet. Der Senken-Eingang eines EIN-Puls-Pegelverschiebungs-HVMOS1 ist mit einer Schnittstelle VB über einen Widerstand 10 und der Senken-Eingang eines AUS-Puls-Pegelverschiebungs-HVMOS2 ist mit der Schnittstelle VB über einen Widerstand 11 verbunden. Außerdem ist der Senken-Eingang des EIN-Puls-Pegel-Verschiebungs-HVMOS1 über die Spannungsdetektoren NOT1 und NOT2 mit einem Logischen Filtersatz 7 verknüpft, und gibt an diesen die Signale Aon und Bon aus. Zusätzlich dazu ist der Senken-Eingang des AUS-Puls-Pegel Verschiebungs-HVMOS2 über die Spannungsdetektoren NOT3 und NOT4 mit dem Logischen Filtersatz 7 verbunden, um an diesem die Signale Aoff und Boff bereitzustellen.
In diesem Falle sind die Schwellwerte Vth an den Spannungsdetektoren NOT2 und NOT4 höher als diejenigen der Spannungsdetektoren NOT1 und NOT3. Weil auf diese Weise das Potential jeder Senke über zwei unterschiedliche Schwellwerte detektiert wird, ist es möglich, einen geflossenen Strom auf zwei unterschiedliche Arten in ähnlicher Weise wie bei der Ausführungsform in 1 zu registrieren und zu bestätigen, ob dieser aus einem Umschalt-Puls oder einem Erholungsstrom resultiert und auf diese Weise eine aus einem Erholungsstrom resultierende Fehlfunktion zu vermeiden.
Weil der eben beschriebene Schaltungsaufbau nur zwei Pegelverschiebewiderstände benötigt, vergleichbar mit einem herkömmlichen Ausführungsbeispiel, ist es möglich, Platinenplatz zu sparen und Kosten zu reduzieren.
In Übereinstimmung mit Anspruch 1 der hier vorliegenden Erfin dung ist es möglich, eine Fehlfunktion aufgrund eines Erholungssignals dadurch zu vermeiden, dass ein Pegel-Verschiebungsschaltkreis mit Mitteln zur Verhinderung einer Ausgabe eines anormalen Signals ausgestattet wird. Dies wird durch eine Teilung eines Einschaltpegelverschiebewiderstandes und eines Ausschaltpegelverschiebewiderstandes in jeweils zwei Widerstände erreicht, an denen die Potentiale an beiden Enden von Ein-Seiten-Widerständen als Signale Aon und Bon und Aoff und Boff abgeleitet und diese als Signale eines Erholungsstromes erfasst werden, sofern die Ausgabezeiträume der Signale Bon und Boff länger als die der Signale Aon und Aoff sind.
In Übereinstimmung mit dem Anspruch 2 der vorliegenden Erfindung ist es alternativ möglich, eine Fehlfunktion aufgrund eines Erholungsstroms zu vermeiden, indem eine Pegelverschiebungsschaltung der Hochseite eines HVIC vorgesehen ist, die über Mittel zu einer Verhinderung einer Ausgabe eines anormalen Signals durch ein Ableiten von Potentialen von einem Ende des Einschaltpegelverschiebewiderstandes 10 als ein Paar von Signalen Aon und Bon unter Verwendung von Spannungsdetektoren NOT1 und NOT2 bzw. einer Detektion von Potentialen an einem Ende eines Ausschaltpegelverschiebewiderstandes 11 als Signale Aoff und Boff mittels Spannungsdetektoren NOT3 und NOT4 verfügen. Dabei liegen die Schwellwerte der Spannungsdetektoren NOT1 und NOT3 über denjenigen der Spannungsdetektoren NOT2 und NOT4. Ein Erholungssignal wird dann als detektiert angesehen, sofern die Ausgabeperioden der Signale Bon und Boff länger als die der Signale Aon und Aoff sind.

Claims

Halbleitereinrichtung zum Betrieb eines Leistungs-Halbleiters, welche aufweist: eine Pegelverschiebungsschaltung mit Widerstandselementen (3, 4, 5, 6) und einer Umschaltvorrichtung (1, 2); wobei die Widerstandselemente (3, 4, 5, 6) einen Einschaltpegelverschiebewiderstand, welcher in eine erste und eine zweite Widerstandskomponente (3, 4) unterteilt ist, und einen Ausschaltpegelverschiebewiderstand, welcher in eine erste und eine zweite Widerstandskomponente (5, 6) unterteilt ist, umfasst, einen Spannungsdetektor (NOT), der an der Widerstandskomponente Potentiale als Signale detektiert; wobei der Spannungsdetektor (NOT) Potentiale an beiden Enden der ersten Widerstandskomponente (3) des Einschaltpegelverschiebewiderstandes erfasst und entsprechende Signale Aon und Bon ausgibt und Potentiale an beiden Enden der ersten Wider standskomponente (5) des Ausschaltpegelverschiebewiderstandes erfasst und als entsprechende Signale Aoff und Boff ausgibt, einen logischen Filtersatz (7) zum logischen Ausschließen eines Fehlersignals infolge eines Erholungsstromes aus den durch den Spannungsdetektor (NOT) erfassten Signalen; wobei, wenn eine Ausgangsperiode des Signals Bon länger als diejenige des Signals Aon und/oder eine Ausgangsperiode des Signals Boff länger als diejenige des Signals Aoff ist, der logische Filtersatz (7) eine Ausgabe eines anormalen Signals verhindert und ein auf der Basis von Ausgaben des logischen Filtersatzes (7) den Leistungs-Halbleiter ansteuerndes Steuerteil.
Halbleitereinrichtung zum Betrieb eines Leistungshalbleiters, welche aufweist: eine Pegelverschiebungsschaltung mit Widerständen (10, 11) und einer Umschalteinrichtung (1, 2); wobei die Widerstände (10, 11) als ein Einschaltpegelverschiebewiderstand (10) und ein Ausschaltpegelverschiebewiderstand (11) ausgeführt sind, erste und zweite Spannungsdetektoren (NOT1, NOT2, NOT3, NOT4), die an diesen Widerständen (10, 11) Potentiale als Signale detektieren; wobei die ersten Spannungsdetektoren (NOT1, NOT2) an den Enden des Einschaltpegelverschiebewiderstandes (10) Potentia le erfassen und entsprechende Signale Aon und Bon ausgeben und die zweiten Spannungsdetektoren (NOT3, NOT4) an den Enden des Einschaltpegelverschiebewiderstandes (11) Potentiale erfassen und entsprechende Signale Aoff und Boff ausgeben, wobei ein erster der Spannungsdetektoren (NOT2, NOT4) einen höheren Schwellwert als ein zweiter der Spannungsdetektoren (NOT1, NOT3) aufweist, einen logischer Filtersatz (7) zum logischen Ausschluss von Fehlersignalen aufgrund eines Erholungsstromes aus den von den Spannungsdetektoren erfassten Signalen; wobei, wenn eine Ausgangsperiode des Signals Bon länger als diejenige des Signals Aon und/oder eine Ausgangsperiode des Signals Boff länger als diejenige des Signals Aoff ist, der logische Filtersatz (7) eine Ausgabe eines anormalen Signals verhindert, und ein auf der Basis von Ausgaben des logischen Filtersatzes den Leistungs-Halbleiter ansteuerndes Steuerteil (9).
Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass bei einem in Übereinstimmung mit einem EIN- oder AUS-Puls detektierten Erholungssignal eines der beiden das Erholungssignal detektierenden Puls-Signale maskiert wird, sodass es nicht ausgegeben wird.