DE19618752C2 - Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung - Google Patents

Description

Die Erfindung bezieht sich auf einen Einschaltrücksetzsignal- Erzeugungsschaltkreis einer Halbleitervorrichtung mit MOS-Transistoren eines ersten Kanaltyps (PMOS) und MOS-Transistoren eines zweiten Kanaltyps (NMOS), wie er in der US 5 030 845 beschrieben ist.

Aus der US 4 296 340 ist ein weiterer Einschaltrücksetzsignal- Erzeugungsschaltkreis bekannt, bei dem eine Gegenvorspannungs-Erzeugungseinheit die Substratanschlüsse von MOS-Transistoren mit einer Gegenvorspannung versorgt, sobald die Versorgungsspannung hochgefahren wird. Dabei wird in Reaktion auf eine Eingabe der Gegenvorspannung ein Rücksetzsignal ausgegeben, wozu ein mit der Substrat-Gegenvorspannung gesteuerter Transistor ausgeschaltet wird, so daß ein die Rücksetzung ausführender Transistor den Ausgang auf Masse legen kann.

Aufgabe der Erfindung ist es, einen solchen Einschaltrücksetzsignal- Erzeugungsschaltkreis so auszubilden, daß während des Hochfahrens einer Versor­ gungsspannung und dem anschließenden Hochfahren einer von der Versorgungsspan­ nung erzeugten Gegenspannung eine Halbleiterschaltung auf definiertem Ausgangspo­ tential gehalten wird, bis Versorgungs- und Gegenspannung erreicht sind, wobei dieser Erzeugungsschaltkreis für hochintegrierte Schaltungen, die MOS-Bauteile mit verringer­ ter Kanallänge aufweisen, einsetzbar ist.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Damit eine Halbleitervorrichtung arbeiten kann, wenn eine rampenförmig anstei­ gende Versorgungsspannung Vdd aus einer externen Spannungsversorgungsvorrich­ tung angelegt wird, ist ein Pegel der Versorgungsspannung Vdd höher als der einer Spannung "Vtn + Vtp" (wobei Vtp für eine Schwellenwertspannung eines PMOS- Transistors und Vtn für eine Schwellenwertspannung eines NMOS-Transistors steht). Die Halbleitervorrichtung, die nach Anlegen der Versorgungsspannung Vdd arbeitet, schließt einen Einschaltrücksetzsignal-Erzeugungsschaltkreis ein, der das Rücksetzsignal zum Verhindern von Fehlfunktionen von Schaltkreisen darin bei anfänglichem Anlegen der externen Versorgungsspannung erzeugt. Um einen genauen Rücksetzimpuls zu erzeu­ gen, muß dieser Einschaltrücksetzsignal-Erzeugungsschaltkreis in dem Fall betrieben werden, in dem die Versorgungsspannung Vdd unter dem Pegel von Vtn + Vtp liegt.

Dieser Typ eines Einschaltrücksetzsignal-Erzeugungsschaltkreises ist in der US 50 30 845 beschrieben.

In Fig. 1, die diesen Schaltkreis zeigt, bezeichnen 10, 11, 14a und 15 PMOS- Transistoren, 12 und 16 NMOS-Transistoren, 13 einen NMOS-Kondensator und 14b einen PMOS-Kondensator. Dieser Einschaltrücksetzsignal-Erzeugungsschaltkreis er­ kennt ein Anlegen der Spannung beim Einschalten und erzeugt den Rücksetzimpuls mit logischem "hoch"-Pegel.

Weil jedoch ein hochintegrierter dynamischer Speicher RAM mit wahlfreiem Zugriff einen Gegenvorspannungsgenerator zur Stabilisierung der Charakteristik der Auf­ frischoperation und der Schwellenwertspannung des NMOS-Transistors enthält, der auf einem Halbleitersubstrat gebildet ist, kann der oben erwähnte Schaltkreis nicht in der hochintegrierten Speichervorrichtung benutzt werden. Der vorgenannte Gegenvorspän­ nungsgenerator erzeugt Gegenvorspannungen von etwa -1 V oder -2 V, um sie dem NMOS-Transistor zuzuführen. Wie beim allgemeinen Halbleiterschaltkreis muß der Pe­ gel der zugeführten Versorgungsspannung für den Betrieb des Gegenvorspannungsge­ nerators größer als der von Vtn + Vtp sein. Deshalb arbeitet der in Fig. 1 gezeigte Ein­ schaltrücksetzsignal-Erzeugungsschaltkreis abnormal in einem Fall, in dem die Versor­ gungsspannung Vdd kleiner als Vtn + Vtp ist, bevor die Gegenvorspannung Vbb er­ zeugt wird.

Um die hochintegrierte Halbleitervorrichtung herzustellen, muß der Herstellungs­ prozeß modifiziert werden. D. h., ein Prozeß zur Absenkung der Schwellenwertspannung des NMOS-Transistors ist erforderlich. Falls der Pegel der Schwellenwertspannung durch eine Modifikation des Herstellungsprozesses niedriger wird, ist die Schwellenwert­ spannung Vtn in einer Situation, in der der Pegel von Vdd niedriger als der von Vtn + Vtp ist, d. h., bevor die an den Substratanschluß des NMOS-Transistors geführte Gegenvor­ spannung Vbb erzeugt wird, niedriger als die Schwellenwertspannung Vtn, nachdem Vbb erzeugt wird.

Falls der Pegel der Versorgungsspannung Vdd höher wird als der der Schwellen­ wertspannung Vtp der PMOS-Transistoren 10 und 11, ist deshalb die Spannung Vn1 eines internen Knotens n1 von Fig. 1 gleich der Spannung "Vdd-Vtp₁₁-Vtp₁₀" (wobei Vtp₁₁ für eine Schwellenwertspannung des PMOS-Transistors 11 und Vtp₁₀ für eine Schwellenwertspannung des PMOS-Transistors 10 steht). Der NMOS-Transistor 16, der mit seinem Gate-Anschluß mit dem internen Knoten n1 verbunden ist, wird durch die Spannung Vn1 des internen Knotens N1 eingeschaltet, während er die niedrige Schwel­ lenwertspannung Vth aufweist, bevor die Gegenvorspannung Vbb erzeugt wird, um sei­ nen Ausgang OUT auf logischem "niedrig"-Pegel zu halten, und dadurch wird der Rück­ setzimpuls mit einem logischen "hoch"-Pegel nicht beim Einschalten erzeugt.

Um dieses Problem zu überwinden, wird die Kanallänge des in Fig. 1 gezeigten NMOS-Transistors 16 so entworfen, daß sie länger ist als die eines üblichen NMOS- Transistors, so daß der Ausgang OUT des NMOS-Transistors 16 kontinuierlich als die Spannung von logischem "hoch"-Pegel ausgegeben wird, selbst in der Situation, in der die Versorgungsspannung Vdd einen hinreichend "hohen" Pegel erreicht, und so die Schaltkreise innerhalb der Halbleitervorrichtung in den Rücksetzzustand gehen. Folglich funktioniert die Halbleitervorrichtung nicht.

Hier schafft die Erfindung Abhilfe mit einem Schaltkreis einer Halb­ leitervorrichtung zur Erzeugung eines Einschaltrücksetzsignals mit einem MOS- Transistor eines ersten Kanaltyps und einem MOS-Transistor eines zweiten Kanaltyps, wobei der Schaltkreis einschließt: einen Gegenvorspannungsgenerator, der eine Gegenvorspannung an einen Substratan­ schluß des MOS-Transistors vom zweiten Kanaltyp führt, wenn ein Pegel einer eingege­ benen Versorgungsspannung höher ist als der Summenschwellenwert der ersten Schwellenwertspannung des MOS-Transistors vom ersten Kanaltyp und der zweiten Schwellenwertspannung des MOS-Transistors vom zweiten Kanaltyp, eine Hochziehein­ heit bzw. Pull-up-Einrichtung, die zwischen Bezugspotential und einen Versorgungs­ spannungseingabeanschluß geschaltet ist, und die ein Einschaltrücksetzsignal erzeugt, das anwachsen soll, wenn der Pegel der Versorgungsspannung höher wird als der der Schwellenwertspannung, einen ersten MOS-Transistor von einem ersten Kanaltyp, der die Versorgungsspannung als ein Rücksetzsignal in Reaktion auf eine anfängliche Ein­ gabe des Einschaltsteuerungssignals ausgibt, und eine Rücksetz­ signalausgabesteuerungseinheit, die zwischen einen Rücksetzsignalausgabeanschluß und den Bezugspotentialanschluß geschaltet ist und eine Ausgabe des Rücksetzsignals in Reaktion auf eine Eingabe der Gegenvorspannung abschaltet.

Die Erfindung wird anhand eines in der Zeichnung dargestellten Ausführungsbei­ spiels näher erläutert. Im einzelnen zeigen:

Fig. 1 ein Schaltkreisdiagramm, das den Einschaltrücksetzsignal- Erzeugungsschaltkreis einer Halbleitervorrichtung nach dem Stand der Technik veran­ schaulicht;

Fig. 2 ein Schaltkreisdiagramm des erfindungsgemäßen Einschaltrücksetzsignal- Erzeugungsschaltkreises, und

Fig. 3 eine Wellenform eines Spannungspegels zur Erläuterung der Operationen des Einschaltrücksetzsignal-Erzeugungsschaltkreises aus Fig. 2.

In Fig. 2 ist eine Hochzieheinheit, die ein Hochziehsteuerungssignal ausgibt, das proportional mit der Versorgungsspannung Vdd anwächst, zwischen einen Versor­ gungsspannungseingabeanschluß und einen Bezugspotentialanschluß geschaltet. Hier schließt die Hochzieheinheit den MOS-Transistor vom ersten Kanaltyp ein, der mit sei­ nem Source-Anschluß mit der Versorgungsspannung Vdd verbunden ist, d. h. einen PMOS-Transistor 1. Ein Gate- und ein Drain-Anschluß des PMOS-Transistors 1 sind mit einem internen Knoten n11 verbunden, und ein Widerstand 2 ist mit dem internen Kno­ ten n11 und einem Bezugspotential Vss verbunden. Falls der Pegel der Versorgungs­ spannung Vdd sich erhöht, wie in Fig. 3 gezeigt, wird dementsprechend die Spannung am internen Knoten n11 durch den Source-Drain-Strom Ip1 des PMOS-Transistors 1 bestimmt. Wie oben festgestellt, ist der interne Knoten n11 mit dem Widerstand 2 ver­ bunden, und deshalb wird unter der Annahme, daß seine Spannung Vn11 ist, Vn11 durch die folgende Gleichung wiedergegeben.

Vn11 = Ip1 × R (1)

wobei R ein Widerstandswert des Widerstands 2 ist.

Um dazu den Stromverbrauch während eines Bereitzustands zu unterdrücken, verwendet die Erfindung den PMOS-Transistor 1 in der Hochzieheinheit, dessen Ka­ nallänge etwa zehnmal so lang ist wie die eines üblichen PMOS-Transistors, und den Widerstand 2 mit einem Widerstandswert von mehreren hundert Kilo-Ohm (kΩ).

Die Spannung Vn11 des internen Knotens n11 wächst, wie in Fig. 3 gezeigt, durch den PMOS-Transistor 1 der Hochzieheinheit und den Widerstand 2, d. h., das Hochzieh­ steuerungssignal wird dem Gate-Anschluß eines PMOS-Transistors 3 zugeführt, der mit der Versorgungsspannung Vdd verbunden ist. Der PMOS-Transistor 3 ist mit seinem Drain-Anschluß mit einem Ausgangsknoten n12 verbunden. Zusätzlich sind ein NMOS- Transistor 4a innerhalb der Rücksetzsignalausgabesteuerungseinheit, die die NMOS- Transistoren 4a und 4b enthält, und ein PMOS-Transistor 5 mit ihren Drain-Anschlüssen mit dem Knoten n12 verbunden. Der NMOS-Transistor 4a ist mit seinem Gate-Anschluß mit dem Source-Anschluß des NMOS-Transistors 4b und mit seinem Source-Anschluß mit dem Bezugspotential Vss verbunden. Jeder Gate-Anschluß der NMOS-Transistoren 4a und 4b ist mit dem internen Knoten n11 in der Hochzieheinheit verbunden. Der PMOS-Transistor 5 ist mit seinem Source- bzw. Drain-Anschluß mit dem Drain- bzw. Source-Anschluß des NMOS-Transistors 4b verbunden. Die Gegenvorspannung Vbb, die von dem (nicht gezeigten) Gegenvorspannungsgenerator erzeugt wird, wird dem Gate-Anschluß des PMOS-Transistors 5 zugeführt. Inder oben erwähnten Konfiguration ist die Kanallänge des NMOS-Transistors 4b ungefähr fünfzehnmal so lang wie die eines herkömmlichen NMOS-Transistors. Ferner haben der NMOS-Transistor 4a und der PMOS-Transistor 5 in der in Fig. 2 gezeigten Konfiguration dieselbe Kanallänge wie die eines normal verwendeten MOS-Feldeffekttransistors.

Falls die Spannung Vn11 am internen Knoten n11 in der Hochzieheinheit propor­ tional zur Versorgungsspannung ansteigt, wie in Fig. 3 gezeigt, steigt die Spannung Vn12, die dem Drain-Anschluß des PMOS-Transistors 3 zugeführt wird, ebenfalls propor­ tional zur Versorgungsspannung Vdd. Wie oben festgestellt, obgleich der Pegel der Ver­ sorgungsspannung Vdd von "0" V bis zum Pegel von Vtn + Vtp ansteigt, und dadurch die Spannung Vn12 am Knoten n12, der mit dem Drain-Anschluß des PMOS-Transistors 3 verbunden ist, ansteigt, wird der PMOS-Transistor 5 innerhalb des Einschaltrücksetzsi­ gnal-Erzeugungsschaltkreises nach Fig. 2 nicht eingeschaltet. Das kommt daher, daß für den Fall, daß die Schwellenwertspannung Vtn des NMOS-Transistors mit der Modifika­ tion des Halbleiterherstellungsprozesses niedriger wird, der Pegel der Versorgungs­ spannung Vdd (Vdd < Vtn + Vtp), der wie in Fig. 3 gezeigt durch das anfängliche Ein­ schalten angewachsen ist, nicht hoch genug ist, um den Gegenvorspannungsgenerator zu betreiben:

Hier ist die Kanallänge des NMOS-Transistors 4b, der mit seinem Drain-Anschluß mit dem Knoten n12 von Fig. 2 verbunden ist, mindestens fünfzehnmal so lang wie die eines herkömmlichen NMOS-Transistors, und deshalb wird der Pegel des Ausgabekno­ tens n12 nicht heruntergezogen, selbst wenn die Spannung Vn11 am internen Knoten n11 erhöht ist. Dementsprechend ist während eines anfänglichen Einschaltens der Aus­ gang des Ausgabeknotens n12 der logische "hoch"-Pegel, der derselbe ist wie der der Versorgungsspannung Vdd. Das über eine Kette von Invertern 6a, 6b und 6c, die mit dem Knoten n12 verbunden ist, ausgegebene Rücksetzsignal wird als das Signal mit logischem "niedrig"-Pegel an Rücksetzschaltkreise innerhalb der Halbleitervorrichtung ausgegeben.

Falls der Pegel der Versorgungsspannung Vdd durch fortgesetzten Einschaltvor­ gang höher geworden ist als Vtn + Vtp und so die Gegenvorspannung Vbb (ungefähr -1 V oder -2 V) vom (nicht gezeigten) Gegenvorspannungsgenerator erzeugt wird, wird der PMOS-Transistor 5, dessen Gate-Anschluß die Gegenvorspannung Vbb aufnimmt, eingeschaltet. Damit wird die Spannung des Ausgabeknotens n12 vom logischen "hoch"-Pegel zum logischen "niedrig"-Pegel durch die Source-Drain-Strecke des PMOS- Transistors 5 und die Drain-Source-Strecke des NMOS-Transistors 4a heruntergezogen.

Dementsprechend wird das Signal des Ausgabeknotens n12 vom logischen "niedrig"- Pegel in den logischen "hoch"-Pegel (der der Pegel der Versorgungsspannung Vdd ist) durch eine Kette von Invertern 6a, 6b und 6c invertiert, um dadurch den Schaltkreisen innerhalb der Halbleitervorrichtungen zugeführt zu werden, und dadurch wird der Rück­ setzzustand aufgehoben.

In derselben Weise wie allgemeine Inverter enthält jeder der Inverter 6a, 6b und 6c die NMOS- und PMOS-Transistoren, und sie werden zum Puffern der Spannung des Ausgabeknotens n12 für jeden Schaltkreis innerhalb der Halbleitervorrichtung benutzt. Um einen Stromverlust zu verhindern, werden die Kanallängen der in den oben erwähn­ ten Invertern verwendeten NMOS- und PMOS-Transistoren so entworfen, daß sie viel länger sind als die eines herkömmlichen MOS-Transistors.

Wie oben diskutiert wird bei der Erfindung die Ausgabe des Rücksetzsignals unter Benutzung der Gegenvorspannung gesteuert, die den Substratanschlüssen der NMOS- Transistoren zugeführt wird, selbst in der Situation, in der die Schwellenwertspannung Vtn der NMOS-Transistoren mit der Modifikation des Halbleiterherstellungsprozesses niedriger wird, und dadurch kann ein stabiles Rücksetzsignal erzeugt werden.

Claims (8)

1. Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung mit: MOS-Transistoren (1, 3, 5) eines ersten Kanaltyps (PMOS) und MOS- Transistoren (4a, 4b) eines zweiten Kanaltyps (NMOS),
einer Gegenvorspannungs-Erzeugungseinheit, die die Substratanschlüsse der MOS-Transistoren (4a, 4b) des zweiten Kanaltyps (NMOS) mit einer Gegenvorspan­ nung (V_bb) versorgt, so daß das Substrat der MOS-Transistoren (4a, 4b) auf eine in Sperrichtung gepolte Vorspannung gelegt werden kann, sobald der Pegel einer Ver­ sorgungsspannung (V_dd) beim Hochfahren oder Einschalten der Versorgungsspan­ nung (V_dd) größer wird als die Summe der Schwellenwertspannungen einer ersten Schwellenwertspannung eines ersten MOS-Transistors (3) des ersten Kanaltyps (PMOS) und einer zweiten Schwellenwertspannung eines zweiten MOS-Transistors (4a) des zweiten Kanaltyps (NMOS),
einer Pull-up-Einrichtung (1, 2), die zwischen einer Bezugsspannung (v_ss) und einem Eingabeanschluß der Versorgungsspannung (V_dd) geschaltet ist, und die ein Ein­ schaltsteuerungssignal für den ersten MOS-Transistor (3) erzeugt, das ansteigt, wenn der Pegel der Versorgungsspannung (V_dd) beim Hochfahren oder Einschalten der Versorgungsspannung (V_dd) größer wird als der Pegel der ersten Schwellenwert­ spannung, wobei der erste MOS-Transistor (3) des ersten Kanaltyps (PMOS) die Versorgungsspannung (V_dd) als ein Rücksetzsignal in Reaktion auf das Einschalt­ steuerungssignal ausgibt; und
einer Steuerungseinheit (4a, 4b und 5) für die Abschaltung des Rücksetzsignals, die den zweiten MOS-Transistor (4a) umfaßt und die zwischen dem Rücksetzsignal- Ausgabeanschluß (n₁₂) und dem Bezugspotential (V_ss)-Anschluß geschaltet ist und das Rücksetzsignal in Reaktion auf eine Eingabe der Gegenvorspannung (V_bb) ab­ schaltet.

2. Schaltkreis nach Anspruch 1, wobei die Pull-up-Einrichtung (1, 2) einen zweiten MOS-Transistor (1) vom ersten Kanaltyp aufweist, der mit seinem Source-Anschluß mit der Versorgungsspannung (V_dd) verbunden ist und mit seinen Drain- und Gate- Anschlüssen gemeinsam mit dem Gate des ersten MOS-Transistors (3) verbunden ist.

3. Schaltkreis nach Anspruch 2, wobei der erste MOS-Transistor (3) zwischen die Versorgungsspannung (V_dd) und den Rücksetzsignal-Ausgabeanschluß (n₁₂) geschaltet ist.

4. Schaltkreis nach Anspruch 3, wobei die Steuereinheit (4a, 4b, 5) einen dritten MOS-Transistor (5) vom ersten Kanaltyp aufweist, der zwischen den Rücksetzsignal- Ausgabeanschluß (n₁₂) und das Bezugspotential (V_ss) geschaltet ist, und der eine Span­ nung des Ausgabeanschlusses (n₁₂) auf einen Pegel des Bezugspotentials herunter­ zieht, wenn die Gegenvorspannung (V_bb) an seinem Gate-Anschluß eingegeben wird.

5. Schaltkreis nach Anspruch 1 bis 4, wobei der Rücksetzsignal-Ausgabeanschluß (n₁₂) mit einem oder mehreren Invertern (6a-6c) verbunden ist zum Puffern des Rücksetzsi­ gnals für einen Schaltkreis innerhalb der Halbleitervorrichtung.

6. Schaltkreis nach Anspruch 4, wobei die Steuereinheit (4a, 4b, 5) ferner einen vierten MOS-Transistor (4b) vom zweiten Kanaltyp enthält, der parallel zum dritten MOS- Transistor (5) vom ersten Kanaltyp geschaltet ist, und dessen Gate mit dem Gate des ersten Transistors (3) verbunden ist.

7. Schaltkreis nach Anspruch 4, wobei die Steuereinheit (4a, 4b, 5) ferner einen fünften MOS-Transistor (4a) vom zweiten Kanaltyp enthält, der zwischen den Drain-Anschluß des dritten MOS-Transistors (5) vom ersten Kanaltyp und das Bezugspotential (V_ss) ge­ schaltet ist, und dessen Gate mit dem Gate des ersten Transistors (3) verbunden ist.

8. Schaltkreis nach Anspruch 6 und 7, wobei eine Kanallänge des vierten MOS- Transistors (4b) mindestens fünfzehnmal so lang ist wie die des fünften MOS-Transistors (4a) vom zweiten Kanaltyp, der eine normale Kanallänge hat.