DE10044453A1 - Aktiver, gegen Unterschwingen gehärteter FET-Schalter - Google Patents

Abstract

Die vorliegende Erfindung schafft einen Busschalter zum Übertragen von Logiksignalen zwischen Knoten ohne die mit einer Unterschwingungsleitung verbundenen Probleme. Der Busschalter ist ein FET-Schalter, der einen einzigen primären Übertragungstransistor enthält. Die Masse des Übertragungstransistors ist mit einer differentiellen Logikabfühlschaltung gekoppelt, die dafür ausgelegt ist, eine Pseudo-Niederpotential-Leistungsschiene einzurichten. Die Logikabfühlschaltung ist mit den beiden Übertragungsknoten und einer standardmäßigen Niederpotential-Leistungsschiene gekoppelt. Sie vergleicht die den Übertragungsknotensignalen und der Niederpotentialschiene zugeordneten Potentiale und wählt das niedrigste Potential aus, um das Potential der Pseudo-Niederpotentialschiene einzurichten. Die Logikabfühlschaltung sorgt für eine aktive Auswahl des Elements mit dem niedrigsten Potential einschließlich unter Bedingungen mit sehr kleinem Unterschwingen. Die Logikabfühlschaltung kann auf eine Reihe von Arten vorzugsweise durch Einbeziehen eines Paares differentieller Komparatoren eingerichtet werden, wobei einer mit einem der beiden Übertragungsknoten und der andere differentielle Komparator mit dem anderen Übertragungsknoten verbunden ist. Ausgaben der beiden differentiellen Steuerlogiktreiber, die wiederum den Übertragungsknoten oder eine Standard-Niederpotentialschiene regeln, werden mit der Pseudo-Niederpotential-Leistungsschiene gekoppelt. Diese Anordnung stellt sicher, daß ...

Description

Die vorliegende Erfindung bezieht sich auf elektronische Schalter. Insbesondere bezieht sich die vorliegende Erfindung auf Halbleiterschalter einschließlich derjenigen, die aus ei­ nem oder mehreren Metall-Oxid-Halbleiter-(MOS)-Transistoren bestehen. Die vorliegende Erfindung bezieht sich im einzelnen auf Busschalter mit MOS-Feldeffekttransistoren (FET) vom N- Typ (NMOS).

Die Entwicklungen in der Halbleitertechnologie haben die Möglichkeit geschaffen, kostengünstige, äußerst zuverlässige Schalter herzustellen, die tatsächlich Ausführungen mechani­ scher Relais sind. Es wurde festgestellt, daß sie ohne Be­ schränkung darauf als einpolige Ein/Aus- bzw. Kipprelais von besonderem Nutzen sind, wenn sie implementiert sind. Halblei­ terschalter werden infolge der zur Verfügung stehenden hohen Schaltgeschwindigkeit sowie ihrer Fähigkeit, relativ hohe Ströme ohne Störung zu übertragen, mehr und mehr als Ersatz für die früheren mechanischen Relais verwendet. Diese Schal­ ter werden oft als Übertragungsgatter oder Durchlaßtransisto­ ren bezeichnet, da sie die Eigenschaften von Transistoren - gewöhnlich MOS-Transistoren - nutzen, um entweder den Durch­ gang eines Signals zu gestatten oder zu verhindern.

Bekanntlich werden auf vielen Gebieten Schalter weithin verwendet. Sie werden in einer Reihe großer und kleiner Ver­ brauchsgüter einschließlich, nicht aber darauf beschränkt, Automobile und Heimelektronik verwendet. Sie können als ana­ loge Router, Gatter und Relais verwendet werden und werden es auch. Sie werden auch als digitale Multiplexer, Router und Gatter verwendet.

Mehrere Übertragungsgatter nach dem Stand der Technik wurden für digitale und analoge Anwendungen entwickelt. Jüng­ ste Innovationen haben Verfahren zum Betrieb bei niedrigeren Stromversorgungspotentialen wie z. B. 3,3 Volt und 2,5 Volt geliefert, während irgendein Verfahren vorgesehen wurde, um eine Isolierung aufrechtzuerhalten, wenn Eingangswerte über Werte von Hoch- und Niederpotential-Leistungsschienen hinaus­ gehen, d. h. wenn nämlich ein Eingangspotential eines Übertra­ gungsgatters die Hochpotentialschiene Vcc in positiver Rich­ tung oder die Niederpotentialschiene GND in negativer Rich­ tung überschreitet. In Fig. 1 ist eine solche, verhältnismä­ ßig häufig verwendete Vorrichtung dargestellt.

Ein komplementäres Paar Transistoren, ein NMOS-Transistor M1 und PMOS-Transistor M2, leiten Signale zwischen Knoten A und B, wobei jeder dieser Knoten mit einer erweiterten Schal­ tung gekoppelt werden kann. Wenn ein Steuersignal OEN (das nur zu Veranschaulichungszwecken in Fig. 1 dem Knoten A als dem Eingang zugeordnet dargestellt ist, das aber ebenso dem Knoten B als dem Eingang zugeordnet werden kann) ein Signal mit Logikpegel "Hoch" oder "1" ist, wird der Transistor M1 eingeschaltet, und als Folge der durch einen Inverter 11 er­ zeugten Inversion wird auch der Transistor M2 eingeschaltet. In diesem Zustand sind die beiden Transistoren "AN", und das Potential am Knoten B ist im wesentlichen das gleiche wie das Potential am Knoten A. Wenn OEN bei einem Logikpegel "Niedrig" oder "0" liegt, sind beide Transistoren aus, und es liegt eine hohe Impedanz für die Übertragung eines beliebigen Signals zwischen den Knoten A und B vor. Dies gilt für alle Potentiale am Knoten A oder B, die niedriger als das Potenti­ al der Hochpotential-Leistungsschiene Vcc und höher als das der Niederpotential-Leistungsschiene GND sind. Wenn jedoch entweder der Eingangs- oder Ausgangsknoten höher als Vcc oder niedriger als GND liegt, reicht das Potential, das mit dem typischen niedrigen Logikpegel am Gate des Transistors M1 und einem typischen hohen Logikpegel am Gate von M2 verbunden ist, nicht aus, diese Transistoren ausgeschaltet zu halten. Ist ein Potential höher als Vcc, wird M2 einschalten; ist ein Potential niedriger als GND, wird M1 einschalten ungeachtet des am Eingang OEN angelegten Logikpegels. Folglich wird ein Überspannungszustand an entweder dem Eingang oder dem Ausgang bewirken, daß M1 und M2 ein Signal durchlassen, das nach OEN blockiert werden sollte. Ein Unterspannungszustand wird unter der gleichen OEN-Bedingung ebenso durchgeleitet.

Für den Zweck dieser Beschreibung bedeuten die Ausdrücke "Überspannung" und "Unterspannung" die angegebenen Potential­ schwankungen, die unter statischen (Gleichstrom-)Bedingungen sowie dynamischen (Wechselstrom-)Bedingungen auftreten. Aus diesem Grund kann Überspannung im Austausch mit Überschwingen verwendet werden. Entsprechend kann Unterspannung im Aus­ tausch mit negativem Überschwingen bzw. Unterschwingen ver­ wendet werden. Die Durchleitung irgendeines dieser Zustände ist unerwünscht, wenn OEN bestimmt, daß solche Zustände bloc­ kiert werden sollen.

Eine Vorrichtung, die entworfen wurde, um zumindest einen Teil der mit dem komplementären Übertragungsgatter von Fig. 1 verbundenen Probleme zu lösen, ist in Fig. 2 dargestellt. In der Vorrichtung ist der PMOS-Transistor M2 beseitigt, wobei der NMOS-Transistor M1 zwischen den Knoten A und B gekoppelt bleibt, der Knoten A der Eingang von oder Ausgang zu einer ersten erweiterten Schaltung ist und der Knoten B der Eingang von oder Ausgang zu einer zweiten erweiterten Schaltung ist. Wie zuvor ist der Steuerknoten OEN dafür ausgelegt, eine Freigabe von M1 zu steuern. Im Betrieb schaltet ein hoher Lo­ gikpegel von OEN zum Gate von M1 M1 ein und gestattet da­ durch, daß ein Signal zwischen den Knoten A und B durchgelei­ tet wird. Ein niedriger Logikpegel schaltet M1 aus und bloc­ kiert die Übertragung des Signals zwischen A und B. Die Eli­ minierung des Transistors M2 löst das Problem, wenn das Po­ tential am Knoten A oder Knoten B Vcc überschreitet, weil dieser Transistor fehlt, um eingeschaltet zu werden. Leider eliminiert dies nicht die Möglichkeit, daß das Übertragungs­ gatter einschaltet, wenn es unter Bedingungen einer GND über­ schreitenden negativen Spannung ausgeschaltet sein sollte.

Ein alternatives und komplexeres Übertragungsgatter nach dem Stand der Technik ist in Fig. 3 dargestellt. Diese Vor­ richtung enthält ein Paar in Reihe geschaltete NMOS-Durch­ laßtransistoren. Wenn OEN ein niedriges Logik- oder "Aus"- Signal überträgt, bleibt die Schaltung von Fig. 3 aus, selbst wenn Vcc und GND überschritten werden. Folglich ist diese Schaltung eine vernünftige Alternative zu der in Fig. 2 ge­ zeigten Schaltung. Der effektive Drain-Source-Widerstand R_DS, der mit einer Verwendung der beiden, in Reihe geschalteten NMOS-Transistoren verbunden ist, beträgt in Abhängigkeit von den besonderen Charakteristiken und der Kopplung der Transi­ storen mehrere hundert Ohm. Obgleich dieser Widerstandswert in analogen Vorrichtungen annehmbar ist, ist er es nicht in digitalen Systemen, wo die RC-Zeitkonstante ein kritischer Faktor bei der Betriebsgeschwindigkeit einer Schaltung ist. Daher wäre dieses Übertragungsgatter für eine digitale Schal­ tungsanordnung, die bei zunehmend schnelleren Geschwindigkei­ ten, nicht besonders geeignet.

Das an Hui et al. erteilte US-Patent Nr. 5 808 502 be­ schreibt einige der Probleme, die in Verbindung mit einem Transistor oder zwei Reihentransistoren festgestellt wurden, die verwendet werden, um ausgewählte Signale zwischen Knoten oder Kontaktierungsflecken zu übertragen. Hui liefert eine Lösung, bei der das den Gates der Transistoren zugeführte Po­ tential durch die Verwendung einer Ladungspumpe erhöht wird. Eine derartige Lösung hat ihre eigenen Probleme einschließ­ lich des Rauschproblems, das Hui durch den Zusatz eines mit der Ladungspumpe gekoppelten Kondensators zu lösen versucht. Die Hui-Lösung erfordert jedoch die Verwendung von Reihen­ transistoren, um eine Isolierung aufrechtzuerhalten. Ansätze mit Reihentransistoren bestrafen den Benutzer, da die Kapazi­ tät des Übertragungsgatters des freigegebenen Reihentransi­ stors viel höher als die eines Übertragungsgatters eines ein­ zigen Transistors ist. Die Kapazitäten beider FET-Vorrich­ tungen sind auf den I/O-Ports des Übertragungsgatters vorhan­ den.

Es wäre wünschenswert, ein Übertragungsgatter zu haben, das im wesentlichen mit einem einzigen NMOS-Transistor als dem FET-Schalter wie in der Schaltung von Fig. 2 gezeigt ar­ beitet. Dies würde die Probleme eines relativ hohen Wider­ standswertes und einer relativ hohen Kapazität lösen, auf die man am Ausgang des Schaltkreises trifft, wenn die Schaltung im wesentlichen wie in Fig. 3 ist. Der einzige NMOS-Schalter von Fig. 2 nach dem Stand der Technik ist jedoch während Un­ terschwingungszuständen insofern inakzeptabel, als es eine parasitäre Diode gibt, die zwischen entweder die Source oder den Drain des Transistors und seine Masse (bulk) geschaltet ist. Die Masse ist mit der gewöhnlich als Erdung identifi­ zierten Niederpotential-Leistungsschiene verbunden. Während Unterschwingungszuständen der Spannung bei der Niederpotenti­ alschiene leitet die parasitäre Diode Strom von der Erdung zu entweder dem Eingangsknoten oder dem Ausgangsknoten in Abhän­ gigkeit davon, welcher bei einem niedrigeren Potential als das Erdungspotential liegt. In diesem Zustand geht der Strom vom Ausgangsknoten zum Eingangsknoten, wodurch eine Unterbre­ chung einer Signalübertragung hervorgerufen wird, die anson­ sten am Ausgangsknoten stattfindet. Dies kann unabhängig vom Zustand des Freigabesignals bei OEN geschehen.

Zwei Charakteristiken des physikalischen Aufbaus eines einzigen NMOS-FET-Schalters rufen diesen eindeutig uner­ wünschten parasitären Leitungszustand hervor. Die erste ist die Bildung eines parasitären Bipolar-NPN-Transistors. Die zweite ist das nicht beabsichtigte Einschalten des NMOS-FET- Schalters in bestimmten Unterschwingungssituationen. Bezüg­ lich der ersten Bedingung bilden der Drain (N-Typ-Kollektor), die Transistormasse (P-Typ-Basis) und die Source (N-Typ- Emitter) den NPN-Transistor. Fertigungsschritte für Transi­ storen, die gegenwärtig in Submikrometerprozessen im Gebrauch sind, können bei diesem parasitären Bipolartransistor mit ge­ meinsamer Basis eine Stromverstärkung ergeben, die das Äqui­ valent der Emitterverstärkung (β) von etwa 10 ist. Während eines Unterschwingungszustandes ergibt somit der relativ ge­ ringe Strom, der von der Niederpotentialschiene zu dem nega­ tiveren Eingangsknoten geht, eine zehnfache Erhöhung des un­ erwünschten parasitären Stroms, der vom Ausgangsknoten zum Eingangsknoten fließt. Natürlich sollte es bei einem idealen FET-Schalter keinen vom Ausgangsknoten zum Eingangsknoten fließenden Strom geben, es sei denn, dieser ist konkret frei­ gegeben.

Die andere unerwünschte, mit der parasitären Diode des einzigen FET-Schalters nach dem Stand der Technik verbundene Bedingung bezieht sich auf das unbeabsichtigte Einschalten des FET-Schalters während eines Unterschwingungsereignisses. Konkret geschieht dies, wenn ausreichend, im Substrat des Transistors erzeugter Strom vorliegt, um einen Spannungsab­ fall in der Masse des Transistors herbeizuführen, der aus­ reicht, den Transistor einzuschalten. Falls der zwischen der Niederpotentialschiene und einem Niederpotential-Schaltungs­ knoten entwickelte Strom einen Abfall über den Substrat/Mas­ se-Widerstand hervorruft, der zumindest das Äquivalent des Schwellen-Einschaltpotentials V_TN des Transistors ist, leitet der Transistor Strom von einem Schaltungsknoten zum anderen.

Man kann erkennen, daß es notwendig ist, die primäre FET- Masse von der Erdung zu isolieren, wenn der Schalter gesperrt ist, um den parasitären Zustand des NPN-Bipolartransistors zu verhindern. Um das zweite Problem anzugehen, ist es jedoch notwendig, das Gatepotential des primären Transistors im we­ sentlichen gleich seinem Massepotential (bulk potential) zu halten. Eine verwandte Schaltung, die diese Probleme in einer passiven Anordnung löst, ist in Fig. 4 dargestellt. In dieser Schaltung enthält der Schalter 10 eine erste Verteilerschal­ tung 20, eine zweite Verteilerschaltung 30, eine Pseudo- Niederpotentialschiene PGND, eine Massepotential-Kopplungs­ schaltung 40 und einen Übertragungstransistor M1. Eine von einer standardmäßigen Hochpotential-Leistungsschiene Vcc ver­ sorgte Freigabe-Steuerschaltung 50 wird verwendet, um ein auswählbares Signal zu definieren, um den Übertragungstransi­ stor M1 zu aktivieren. Ein von einer (nicht dargestellten) Steuerschaltung durch den Ausgabe-Freigabeknoten OEN kommen­ des Freigabesignal ist durch die Schaltung 50 mit dem Gate von M1 und der Pseudo-Niederpotential-Leistungsschiene PGND gekoppelt. Der Transistor M1 ist der Primärregler der Über­ tragung eines Signals zwischen den Knoten A und B und ist ein MOS-Transistor vom N-Typ, der mit einer isolierten P-Typ- Wanne ausgebildet ist. Jeder der Knoten A und B kann in Ab­ hängigkeit von der Richtung des zwischen der mit diesen bei­ den Knoten gekoppelten externen Schaltungsanordnung durchge­ lassenen Signals ein Eingangsknoten oder ein Ausgangsknoten sein.

Obgleich die Schaltung von Fig. 4 die früheren Probleme von Unterschwingungs- und Überschwingungssituationen angeht, erfordert sie nichts desto trotz, einen Auslösezustand (Unterspannung oder Überspannung) von etwa einem Schwellenpo­ tentialabfall (Vt), der etwa 0,6 V betragen kann. Das heißt, in dieser Schaltung ist ein Differenzsignal ausreichender Größe erforderlich, um die Komparatoren genügend zu aktivie­ ren, um die Masse des Übertragungstransistors mit der Pseudo- Niederpotential-Leistungsschiene zu verbinden. In diesen Si­ tuationen, in denen es wünschenswert ist, das Über/Unter­ schwingungs-Problem schneller anzugehen, kann es eine mit der Lösung der Schaltung von Fig. 4 verbundene unerwünschte Ver­ zögerung geben. Es wäre daher in einigen Situationen vorzu­ ziehen, die Verbindung mit der Pseudoschiene schneller zu ak­ tivieren, als es über die passive Schaltung von Fig. 4 mög­ lich ist.

Daher wird ein FET-Schalter benötigt, der die primäre FET-Masse von der Erdung (für Unterspannungszustände) iso­ liert und das Gatepotential des primären FET bei oder nahe dem Potential der Masse dieses Transistors hält. Es wird auch ein FET-Schalter benötigt, der einen geringeren Widerstands­ wert und eine geringere Kapazität als frühere Schalter lie­ fert. Ferner wird noch ein FET-Schalter benötigt, der aus­ wählbar aktiviert werden kann, um einen Knoten von Überspan­ nungs- oder Unterspannungs-Potentialabweichungen zu isolie­ ren, die relativ klein sind.

Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleiterschaltung zu schaffen, die als Schalter für digitale und analoge Operationen dient. Eine Aufgabe der vor­ liegenden Erfindung ist auch, einen Halbleiterschalter zu schaffen, der ein Übertragungs- oder Durchlaßgatter ist, das über einen weiten Bereich von Versorgungsspannungen ein­ schließlich Versorgungsspannungen von weniger als fünf Volt betreibbar ist. Eine weitere Aufgabe der vorliegenden Erfin­ dung besteht darin, eine Übertragungsgatterschaltung zu schaffen, die während Unterschwingungszuständen in erwünsch­ ter Weise betriebsfähig bleibt. Als Teil dieser Aufgabe ist das Ziel mit einbezogen, einen FET-Schalter zu schaffen, der die Masse des Primär-FET von der Erdung isoliert, wenn der Schalter gesperrt ist, um einen parasitären Zustand des NPN- Bipolartransistors zu verhindern. Ein weiteres Ziel besteht darin, das Gatepotential des Primärtransistors im wesentli­ chen gleich seinem oder niedriger als sein Massepotential zu halten. Eine Aufgabe ist, einen derartigen FET-Schaltkreis mit reduzierten Widerstands- und Kapazitätseigenschaften zu schaffen, der die Leistungsfähigkeit für den Benutzer opti­ miert. Schließlich ist eine Aufgabe der vorliegenden Erfin­ dung, einen solchen Schaltkreis mit Logikeinrichtungen zu schaffen, um dem Benutzer zu ermöglichen, den Schalter aktiv zu härten, um ihn von relativ kleinen Über- oder Unterspan­ nungsschwankungen zu isolieren.

Diese und andere Aufgaben werden in der vorliegenden Er­ findung durch die Einführung einer Logiksensorteilschaltung gelöst, die mit der Masse des vorher beschriebenen primären Durchlaßgattertransistors koppelbar ist. Der FET-Schaltkreis der vorliegenden Erfindung einschließlich der Sensorteil­ schaltung ist mit Hoch- und Niederpotential-Leistungsschienen und mit den Eingangs- und/oder Ausgangsknoten einer Schal­ tungsanordnung gekoppelt, an die sie gekoppelt werden kann. Die Sensorteilschaltung und ein Logiktreiber, der einen Teil davon bildet, isolieren den primären FET-Schalter, d. h. die Eingabe/Ausgabe-Übertragungsvorrichtung, unter allen Ein­ gangs/Ausgangsspannungsbedingungen. Zusammengefaßt wird der einzige NMOS-Transistor des Stands der Technik, der in Fig. 4 dargestellt ist, als der Schalter verwendet. Mit dem Gate dieses einzigen NMOS-Transistors ist eine Steuerteilschaltung und mit der Masse des einzigen NMOS-Transistors die Sensor­ teilschaltung gekoppelt. Die Sensorteilschaltung ist, wenn sie aktiviert ist, dafür ausgelegt, das Potential der Masse des primären Schalttransistors in bezug auf das Potential des ersten und zweiten Schaltungsknotens (jeder kann Eingang oder Ausgang sein) zu regeln. Die Sensorteilschaltung wählt, wel­ cher der beiden Schaltungsknoten, falls überhaupt, niedriger als die Erdung ist, und stellt sicher, daß das Signal von diesem Knoten als das Massepotential an die Masse des primä­ ren Schalttransistors der vorliegenden Erfindung geliefert wird. Die Masse des Primärschalters oder Übertragungstransi­ stors der vorliegenden Erfindung liegt folglich immer beim niedrigsten möglichen Potential und entwickelt daher keinen Potentialzustand mit parasitärer Leitung.

Die Sensorteilschaltung kann in einer beliebigen von meh­ reren bekannten Arten entwickelt werden und ist vorzugsweise eine Logikvorrichtung. Insbesondere wurde bestimmt, daß eine differentielle Schaltung wie z. B. ein differentieller Kompa­ rator verwendet werden kann, um die Potentialdifferenz zwi­ schen der niedrigen Schiene und jedem der Schaltungsknoten auszuwerten. Die resultierende Ausgabe von der differentiel­ len Abfühlschaltung ist ein komplementäres Paar Ausgangs­ signale, die in eines oder mehrere Logikgatter zum Abgeben des geeigneten Signals eingeführt werden, um sicherzustellen, daß ein mit jedem der Schaltungsknoten verbundenes Potential, das geringer als die Erdung ist, mit der Masse des Durchlaß­ gatterransistors gekoppelt ist. Es ist besonders zu erwähnen, daß eine differentielle Abfühlschaltung für jeden Schaltungs­ knoten vorgesehen ist, worin der Schaltungsknoten und die Er­ dungs-Leistungsschiene die Eingänge in die Schaltung für ei­ nen Vergleich sind.

Die Logikgatter, die verwendet werden, um den geeigneten Schaltungsknoten mit der Masse des Durchlaßgattertransistors zu koppeln, können beliebige, dem Fachmann bekannte sein. Über die ausgewählte Empfindlichkeit der differentiellen Ab­ fühlschaltung kann das System so zugeschnitten werden, um den Unterschwingungszustand zu definieren, der eine Änderung in der Kopplung der Masse des Primärtransistors mit einem Schal­ tungsknoten bewirkt. Sind die Schaltungsknoten nicht in einem Unterschwingungs- (oder Überschwingungs-)Zustand, ist natür­ lich die Masse des Durchlaßgattertransistors gewöhnlich mit der Erdung verbunden. Eine zusätzliche Schaltungsanordnung stellt sicher, daß eine Signalübertragung unter normalen Be­ dingungen nicht gesperrt wird.

Die Schaltung der vorliegenden Erfindung enthält ferner eine Steuerschaltung, die dafür ausgelegt ist, das Gate des Übertragungstransistors mit dem Freigabesignal auf eine Weise zu verknüpfen, die eine vollständige Betriebstauglichkeit des Busschalters unter allen Bedingungen sicherstellt. Insbeson­ dere enthält die Steuerschaltung vorzugsweise eine oder meh­ rere Invertergruppen in einer Kette, deren Ausgang mit dem Gate des Übertragungstransistors gekoppelt ist. Der Ausgang des Inverters ist auch vorzugsweise mit einer Massepotential- Kopplungsschaltung gekoppelt, die einen Standardbetrieb des Busschalters sicherstellt, wenn er freigegeben ist.

Im folgenden wird eine Ausführungsform eines gegen Unter­ schwingen gehärteten Busschalters gemäß der vorliegenden Er­ findung anhand von Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein vereinfachtes schematisches Diagramm eines Übertragungsgatters nach dem Stand der Technik mit einem CMOS-Transistorpaar als dem primären Übertragungselement der Übertragungsvorrichtung;

Fig. 2 ein vereinfachtes schematisches Diagramm eines Übertragungsgatters nach dem Stand der Technik mit einem ein­ zigen NMOS-Transistor mit Verstärkungsmodus als die Übertra­ gungsvorrichtung;

Fig. 3 ein vereinfachtes Diagramm eines Übertragungsgat­ ters nach dem Stand der Technik mit einer Reihe von MOS- Transistoren als den primären Übertragungskomponenten der Übertragungsvorrichtung;

Fig. 4 ein vereinfachtes Diagramm eines Übertragungsgat­ ters nach dem Stand der Technik einschließlich eines passiven Systems zur Vermeidung von Unterschwingen unter bestimmten Bedingungen;

Fig. 5 ein schematisches Blockdiagramm eines aktiven, ge­ gen Unterschwingen widerstandsfähigen FET-Schaltkreises der vorliegenden Erfindung, das einen NMOS-Transistor in Kombina­ tion mit einer Logiksensorschaltung und einer Steuereinheit als den primären Übertragungskomponenten des Busschalters zeigt, der mit einer erweiterten Schaltung gekoppelt werden kann;

Fig. 6 ein vereinfachtes schematisches Diagramm des akti­ ven, gegen Unterschwingen widerstandsfähigen FET-Schalters der vorliegenden Erfindung, das einige Einzelheiten der Frei­ gabeschaltung der Vorrichtung zeigt;

Fig. 7 ein vereinfachtes schematisches Diagramm einer be­ vorzugten Anordnung der aktiven differentiellen Logiksensor­ schaltung der vorliegenden Erfindung, das ein Paar differen­ tielle Komparatorteilschaltungen der vorliegenden Erfindung zeigt; und

Fig. 8 ein schematisches Diagramm einer bevorzugten An­ ordnung einer der beiden differentiellen Komparatorteilschal­ tungen der vorliegenden Erfindung.

In Fig. 5 ist ein aktiver, gegen Unterschwingen gehärte­ ter Busschalter 100 der vorliegenden Erfindung dargestellt. Der Schalter 100 enthält eine Freigabe-Steuerschaltung 200, die von einer standardmäßigen Hochpotential-Leistungsschiene Vcc versorgt wird, einen primären Übertragungstransistor M1 und eine mit einer Masse des Transistors M1 gekoppelte Logik­ sensorschaltung 300. Der Transistor M1 ist der Primärregler der Übertragung eines Signals zwischen den Knoten A und B. Er ist vorzugsweise ein mit einer isolierten P-Typ-Wanne ausge­ bildeter MOS-Transistor vom N-Typ. In Abhängigkeit von der Richtung des zwischen der mit diesen beiden Knoten gekoppel­ ten externen Schaltungsanordnung durchgehenden Signals kann jeder der Knoten A oder der Knoten B ein Eingangsknoten oder ein Ausgangsknoten sein. Die Freigabe-Steuerschaltung 200 wird verwendet, um den Übertragungstransistor M1 in einer dem Fachmann bekannten Art und Weise zu aktivieren. Eine Logik­ sensorschaltung 300 wird, wenn sie freigegeben ist, verwen­ det, um die Masse des Transistors M1 mit der Stromquelle mit dem negativsten Potential zu verknüpfen; sei es das dem Kno­ ten A, dem Knoten B oder der standardmäßigen Niederpotential- Leistungsschiene GND zugeordnete Potential. Es ist besonders zu erwähnen, daß die Schaltung 200 und die Schaltung 300 auf verschiedene Arten ausgeführt sein können. Der wesentliche Punkt besteht darin zu gestatten, daß die Logiksensorschal­ tung 300 die Potentialschwankung feststellt, die ein Verknüp­ fen der Masse von M1 mit einem speziellen der Ein­ gangs/Ausgangsknoten oder GND auslöst.

Ein bevorzugtes Konstruktionsbeispiel des Schalters 100 einschließlich Einzelheiten eines Entwurfs der Freigabe- Steuerschaltung 200 im Kontext ist in Fig. 6 dargestellt. Um die Verwendung eines einzigen Übertragungstransistors im Schalter 100 voll auszunutzen, ist die Masse von M1 mit der Pseudoschiene Prail gekoppelt. Die Logiksensorschaltung 300 ist mit sowohl den Knoten A und B als auch mit GND derart ge­ koppelt, daß sie, wenn sie aktiv ist, wiederum das Potential von Prail aktiv so definiert, daß es immer das niedrigere des Potentials an dem Knoten A, dem Knoten B oder bei GND ist. Es ist besonders zu erwähnen, daß der Schalter 100 derart ausge­ legt ist, daß die Masse von M1 "geschützt" ist ohne Rücksicht darauf, ob am Knoten A oder Knoten B negatives Überschwingen bzw. Unterschwingen auftritt. Konkret ist die Sensorschaltung 300 mit den Knoten A und B und GND mit hierin zu beschreiben­ den Einrichtungen gekoppelt, um das diesen drei Bezugsstellen zugeordnete niedrigste Potential auszuwählen, um es zu Prail zu übertragen.

Die in Fig. 6 gezeigte Schaltung 100 blockiert eine durch den Bipolareffekt des Transistors M1 hervorgerufene parasitä­ re Leitung durch die Verbindung der Masse von M1 mit Prail und die Konfiguration der Schaltung 300. Die bipolare parasi­ täre Leitung würde ansonsten während Unterschwingungsereig­ nissen auftreten, die sowohl am Knoten A als auch Knoten B auftreten. Da die Masse von M1, die das Äquivalent der Basis des parasitären bipolaren Transistors ist, während des Unter­ schwingungsereignisses beim niedrigsten Potential irgendeines Knotens und daher niedriger als das Potential bei GND liegt, liegt jedoch ein ungenügendes Potential vor, um ein Einschal­ ten dieser Vorrichtung zu veranlassen. Es ist besonders zu erwähnen, daß die Logiksensorschaltung 300 vorzugsweise durch ihre Kopplung mit dem Freigabeknoten OEN aktiviert wird, so daß die Sensorschaltung 300 auch aktiviert wird, wenn der Übertragungstransistor M1 aktiviert werden soll. Natürlich kann der Fachmann für Logiksensorentwürfe bekannte alternati­ ve Einrichtungen für alternative Verfahren zum Aktivieren der Schaltung 300 nutzen.

Die Schaltung 100 von Fig. 6 ist auch dafür ausgelegt, die parasitäre Leitung zu verhindern, die ansonsten auftreten kann, wenn ein Feldeffektpotential in M1 ausreicht, um zu be­ wirken, daß ein Gate-Masse-Potential Vt übersteigt. Dies wird insbesondere erreicht, indem die Freigabe-Steuerschaltung 200 statt auf GND auf Prail bezogen wird. Die Schaltung 200 ent­ hält einen ersten Inverter IV1 mit einem mit dem Schaltungs- Freigabeknoten OEN gekoppelten Eingang und einem mit einem zweiten Inverter IV2 gekoppelten Ausgang. Der zweite Inverter IV2 enthält einen PMOS-Transistor M2 und einen NMOS-Transi­ stor M3, die wie gezeigt gekoppelt sind. Der Ausgang des zweiten Inverters IV2 ist mit einem Eingang eines dritten In­ verter IV3 gekoppelt. Der dritte Inverter IV3 enthält einen PMOS-Transistor M4 und einen NMOS-Transistor M5. Der Ausgang des dritten Inverters IV3 ist mit dem Gate des Übertragungs­ transistors M1 gekoppelt, um dessen Funktion zu steuern. Es ist besonders zu erwähnen, daß die Sources der Invertertran­ sistoren M3 und M5 mit Prail gekoppelt sind, um eine parasi­ täre Leitung wie früher dargelegt zu verhindern.

Mit Fig. 6 fortfahrend schafft ein NMOS-Transistor M6, dessen Gate mit dem Ausgang von IV1 gekoppelt ist, dessen Drain mit GND gekoppelt ist und dessen Source mit Prail ge­ koppelt ist, einen Nebenschluß für Prail, wenn die Schaltung 100 eingeschaltet ist. Ein Transistor M7 wirkt im wesentli­ chen wie eine Diode, die einen Stromfluß durch den Schalter 100 freigibt, wenn die Sensorschaltung 300 inaktiv ist. Der Stromfluß in diesem Fall wird durch den ersten Inverter IV1, den zweiten Inverter IV2, den dritten Inverter IV3 erreicht und läuft dann nach Bedarf zyklisch durch M7.

Wie in Fig. 7 veranschaulicht ist, ist die Logiksensor­ schaltung 300 der vorliegenden Erfindung eine differentielle Logikvorrichtung, die eine Differenzverstärkerschaltung 340 enthält. Die Schaltung 340 enthält eine erste differentielle Komparatorschaltung 301 und eine zweite differentielle Kompa­ ratorschaltung 302. Die Schaltung 301 wird durch den Freiga­ beknoten OEN des Schalters 100 oder irgendeine andere Form einer Freigabeschaltung freigegeben. Sie ist dafür ausgelegt, für einen Vergleich die Signale vom Knoten A und von GND zu empfangen, und wird vorzugsweise durch die Leistungsschienen Vcc und GND gespeist. Sie liefert ein komplementäres Ausgabe­ paar am wahren Ausgabeknoten A' und ihrem Komplementärknoten A'_BAR. Entsprechend erfolgt für die zweite differentielle Komparatorschaltung 302 eine Freigabe vorzugsweise über den Freigabeknoten OEN des Schalters 100 oder irgendeine andere Form einer Freigabeschaltung. Sie ist dafür ausgelegt, Sig­ nale vom Knoten B und von GND zu empfangen, und wird vorzugs­ weise durch die Leistungsschienen Vcc und GND gespeist. Die Schaltung 302 liefert ein komplementäres Ausgabepaar beim wahren Ausgabeknoten B' und seinem Komplementärknoten B'_BAR.

Die differentiellen Signale A', A'_BAR, B' und B'_BAR der Schaltung 340 liefern die Eingangssignale für eine Treiber­ logikschaltung 350, die wiederum verwendet wird, um Komponen­ tentreiber der Treiberschaltung 360 zu regeln, die verwendet wird, um ein Potentialsignal an Prail abzugeben. Der Fachmann erkennt ohne weiteres, daß jede beliebige geeignete Konfigu­ ration von Logikvorrichtungen verwendet werden kann, um den der Treiberlogikschaltung 350 zugeordneten Ausgabesatz einzu­ richten. Im allgemeinen sind jedoch die Schaltung 300 und ih­ re relevanten Teilschaltungen so konfiguriert, daß im Betrieb der Knoten A mit Prail verbunden ist, wenn der Knoten A bei einem niedrigeren Potential als das Potential von GND liegt. Liegt der Knoten B bei einem niedrigen Potential als das Po­ tential von GND, wird der Knoten B mit Prail verbunden. Lie­ gen beide Knoten A und B bei höheren Potentialen als das Po­ tential von GND, wird Prail mit GND verbunden. Liegen schließlich beide Knoten A und B bei niedrigeren Potentialen als das Potential von GND, wird Prail mit GND verbunden.

Zu Veranschaulichungszwecken enthält die in Fig. 7 darge­ stellte spezielle Schaltung 350 vorzugsweise ein erstes NAND- Gatter NAND1 mit A'_BAR und B' als seine Eingänge, wobei ein Ausgang mit einem vierten Inverter IV4 gekoppelt ist. Die Schaltung 350 enthält ferner ein zweites NAND-Gatter NAND2 mit A' und B'_BAR als seine Eingänge, wobei ein Ausgang mit einem fünften Inverter IV5 gekoppelt ist. Schließlich enthält die Schaltung 350 ein drittes NAND-Gatter NAND3 mit A' und B' als seine Eingänge, wobei ein Ausgang mit einem sechsten In­ verter IV6 gekoppelt ist. Dieser Aufbau der Schaltung 350 stellt sicher, daß logische Vergleiche an den den Knoten A, B und GND zugeordneten Signalen vorgenommen werden.

Fährt man mit Fig. 7 fort, sind die Ausgänge der Inverter IV4-IV6 separat mit der Treiberschaltung 360 wie folgt ge­ koppelt. Zunächst ist der Ausgang des Inverters IV4 mit dem A-Knoten-Verbinder 361 gekoppelt, der aus einem NMOS-Transi­ stor M9 und einem NMOS-Transistor M10 besteht. Der Drain des Transistors M9 ist mit A, sein Gate mit dem Ausgang von IV4 und seine Source mit Prail gekoppelt. Das Gate des Transi­ stors M10 ist mit OEN, sein Drain mit dem Ausgang von IV4 und seine Source mit Prail gekoppelt. Zweitens ist der Ausgang des Inverters IV5 mit den B-Knoten-Verbinder 362 gekoppelte der aus einem NMOS-Transistor M11 und einem NMOS-Transistor M12 besteht. Der Drain des Transistors M11 ist mit B, sein Gate mit dem Ausgang von IV5 und seine Source mit Prail ge­ koppelt. Das Gate des Transistors M12 ist mit OEN, sein Drain mit dem Ausgang des Inverters IV5 und seine Source mit Prail gekoppelt. Schließlich ist der Ausgang des Inverters IV6 mit dem GND-Schiene-Verbinder 363 gekoppelt, der aus einem NMOS- Transistor M13 und einem NMOS-Transistor M14 besteht. Der Drain des Transistors M13 ist mit GND, sein Gate mit dem Aus­ gang von IV6 und seine Source mit Prail gekoppelt. Das Gate des Transistors M14 ist mit OEN, sein Drain mit dem Ausgang des Inverters IV6 und seine Source mit Prail gekoppelt. Es ist wichtig festzustellen, daß die Inverter IV4-IV6 vor­ zugsweise Dreizustandsinverter sind, die jeweils einen mit Vcc in Reihe geschalteten PMOS-Transistor enthalten, so daß der PMOS-Transistor des speziellen Inverters ausgeschaltet ist, wenn OEN hoch ist, wodurch Kurzschlußzustände an den Transistoren M10, M12 und M14 verhindert werden, wenn OEN hoch ist und die Ausgänge der Inverter IV4-IV6 ebenfalls hoch sind.

Einzelheiten des bevorzugten Entwurfs der Schaltung 301 sind in Fig. 8 veranschaulicht. Obgleich Fig. 8 die dem Si­ gnal am Knoten A zugeordnete Komparatorschaltung veranschau­ licht und beschreibt, versteht es sich, daß die Schaltung 302 in der gleichen Art und Weise konfiguriert sein kann, um ein Differenzsignal in bezug auf das Signal am Knoten B zu erzeu­ gen. Für den beispielhaften Entwurf der Schaltung 301 wird besonders erwähnt, daß ihr Betrieb durch das am Freigabekno­ ten OEN angelegte Signal geregelt wird. Konkret sind die Steuergates der PMOS-Transistoren M15, M17 und M23 mit OEN gekoppelt, so daß ein hoher Logikpegel an dem Knoten die Schaltung 301 sperrt. Diodenverdrahtete PMOS-Transistoren M16, M18 und M24 geben eine Kopplung der Pullup-Transistoren mit der Hochpotential-Leistungsschiene Vcc frei, wenn ein Freigabesignal angelegt wird. Ein Differenz-PMOS-Transistor­ paar M19 und M20 liefert eine Vollschienen-Differenzsignal­ abgabe der Schaltung 301 als Funktion der an A bzw. GND ange­ legten Signale. In dieser Hinsicht ist das Gate von M19 mit A gekoppelt, während das Gate vom M20 mit GND gekoppelt ist. Der Drain von M19 ist mit dem Drain des diodenverdrahteten NMOS-Transistors M21 gekoppelt, und der Drain von M20 ist mit dem Dram des diodenverdrahteten NMOS-Transistors M22 gekop­ pelt.

Mit Fig. 8 fortfahrend regelt ein Pulldown-NMOS-Transi­ stor M25 effektiv das komplementäre Ausgangssignalpaar der Schaltung 301. Ist die Schaltung 301 freigegeben, ist konkret der Pullup-Zweig mit den Transistoren M23 und M24 an. Falls M25 aus ist, ist das Signal zum Inverter IV7 entsprechend ei­ nem Vollschienen-Vcc-Potential einem hohen Logikpegel im we­ sentlichen äquivalent. Falls M25 aus ist, ist das Signal zum Inverter IV7 entsprechend dem Vollschienen-GND-Potential ei­ nem niedrigen Logikpegel im wesentlichen äquivalent. Ist der Transistor M20 an, schaltet er daher M25 ein, um an IV7 ein niedriges Logiksignal abzugeben. Um den differentiellen Tran­ sistor M20 einzuschalten, ist es notwendig, daß das Potential bei GND niedriger als das Potential am Knoten A ist, wie es im allgemeinen erwünscht ist. Wenn jedoch am Knoten A ein Un­ terschwingungszustand auftritt, schaltet der Transistor M19 ein, und der Transistor M20 nicht. Die Differenz zwischen dem Potential am Knoten A und dem Potential von GND, die das an IV7 angelegte Signal bestimmt, kann vom Benutzer als Funktion der Empfindlichkeit der Transistoren M19 und M20 ausgewählt werden. Während die Schaltung von Fig. 4 einen Spannungszu­ stand für die Masse des Transistors M1 lieferte, liefert die Schaltung der vorliegenden Erfindung eine Logikzustandsaus­ gabe, die diese Masse sicherer und schneller mit dem niedrig­ sten Potential koppelt. Bei der vorliegenden Erfindung wurde beobachtet, daß ein Unterschwingen am Knoten A oder am Knoten B von 0,02 V ausreichen kann, um die Kopplung mit Prail aus­ zulösen.

Der Unterschied zwischen der vorliegenden Erfindung und dem Stand der Technik von Fig. 4 liegt in der Ansteuerung des an die Pseudoschiene Prail angelegten Signals. Während der Stand der Technik einen Unterschwingungszustand in der Grö­ ßenordnung einer Vt-Differenz erforderte, stellt konkret die Verwendung des differentiellen Komparators sicher, daß rela­ tiv kleinere Differenzen Vollschienen-Logiksignale auslösen, was sicherstellt, daß Prail sicher mit dem Knoten oder der Schiene mit dem niedrigsten Potential gekoppelt wird. Diese Gelegenheit wird zu Anfang durch das differentielle Transi­ storpaar M19 und M20 eingerichtet, deren Ausgabe ein Voll­ schienensignal am Ausgang des Inverters IV7 zum Knoten A' und dessen komplementärem Ausgang über den Inverter IV8 zum Kno­ ten A'_BAR ist. Außerdem hat die erhöhte Empfindlichkeit der Schaltung 100 einen geringeren Leckverlust durch die Vorrich­ tung während Unterschwingungsereignisse zur Folge, wenn man einen Vergleich mit dem während solcher Ereignisse im Schalt­ kreis nach dem Stand der Technik auftretenden Leckverlust an­ stellt.

Die in Fig. 7 gezeigte aktive Logiksensorschaltung 300, die ein Paar differentielle Schaltungen der in Fig. 8 gezeig­ ten Art enthält, arbeitet wie folgt. Ist die Schaltung 300 freigegeben, wird das Potential des Signals bei A durch die Schaltung 301 mit dem Potential von GND verglichen. Ist das A-Potential niedriger als das GND-Potential, ist A' ein nied­ riger Logikpegel, und A'_BAR ist ein hoher Logikpegel. Ist das A-Potential gleich dem oder größer als das GND-Potential, ist A' ein hoher Logikpegel, und A'_BAR ist ein niedriger Lo­ gikpegel. Gleichzeitig wird das Potential des Signals bei B durch die Schaltung 302 mit dem Potential von GND verglichen.

Ist das B-Potential niedriger als das GND-Potential, ist B' ein niedriger Logikpegel und B'_BAR ein hoher Logikpegel. Ist das B-Potential gleich dem oder größer als das GND-Potential, ist B' ein hoher Logikpegel und B'_BAR ein niedriger Logikpe­ gel. Nimmt man das Beispiel, bei dem A' ein niedriger Logik­ pegel und B' ein hoher Logikpegel ist, wie es der Fall ist, wenn es einen Unterschwingungszustand bei A gibt, arbeitet die Logiktreiberschaltung 350 wie folgt. Zuerst gibt NAND1 einen niedrigen Logikpegel ab, gibt IV4 einen hohen Logikpe­ gel ab, und das Gate des Transistors M9 ist hoch, so daß die Schaltung 361 aktiv ist, um das dem Knoten A zugeordnete Po­ tential zu Prail und daher der Masse des Übertragungstransi­ stors M1 zu leiten. Gleichzeitig ist die Ausgabe von NAND2 hoch, ist die Ausgabe des Inverters IV5 niedrig, und die Schaltung 362 ist inaktiv. Entsprechend ist die Ausgabe von NAND3 hoch, die Ausgabe des Inverters IV6 niedrig, und die Schaltung 363 ist ebenfalls inaktiv.

Für den Zustand, bei dem bei B, nicht aber bei A ein Un­ terschwingen auftritt, ist A' ein hoher Logikpegel und B' ein niedriger Logikpegel, und die Logiktreiberschaltung 350 ar­ beitet wie folgt. Zunächst gibt NAND1 einen hohen Logikpegel ab, gibt IV4 einen niedrigen Logikpegel ab, und das Gate des Transistors M9 ist niedrig, so daß die Schaltung 361 inaktiv ist. Zur gleichen Zeit ist die Ausgabe von NAND2 niedrig, ist die Ausgabe des Inverters IV5 hoch, und die Schaltung 362 ist aktiv, um das dem Knoten B zugeordnete Potential zu Prail und daher der Masse des Übertragungstransistors M1 zu leiten. Wie im ersten Beispiel ist die Ausgabe von NAND3 hoch, ist die Ausgabe des Inverters IV6 niedrig, und die Schaltung 363 ist ebenfalls inaktiv.

Im letzten Beispiel arbeitet, wenn weder am Knoten A noch am Knoten B ein Unterschwingungszustand vorliegt, die Schal­ tung 300 wie folgt. Zuerst gibt NAND1 einen hohen Logikpegel ab, gibt IV4 einen niedrigen Logikpegel ab, und das Gate des Transistors M9 ist niedrig, so daß die Schaltung 361 inaktiv ist. Zur gleichen Zeit ist die Ausgabe von NAND2 ebenfalls hoch, ist die Ausgabe des Inverters IV5 niedrig, und die Schaltung 362 ist inaktiv. Die Ausgabe von NAND3 ist schließ­ lich hoch, die Ausgabe des Inverters IV6 ist niedrig, und die Schaltung 363 ist aktiviert, so daß die Potentialkopplung von Prail derart ist, daß das an die Masse des Übertragungstran­ sistors M1 angelegte Potential das von GND ist.

Obgleich die vorliegende Erfindung mit speziellem Verweis auf besondere Ausführungsformen beschrieben wurde, versteht es sich, daß alle Abwandlungen, Varianten und Äquivalente in­ nerhalb des Umfangs der folgenden beigefügten Ansprüche lie­ gen sollen.

Claims (9)

1. Aktiver, gegen Unterschwingen gehärteter Busschalter zum Regeln der Übertragung eines Logiksignals zwischen einem ersten Knoten und einem zweiten Knoten, worin das Logiksignal vom ersten Knoten zum zweiten oder vom zweiten Knoten zum er­ sten übertragen werden kann, wobei der Busschalter umfaßt:

• a) einen Freigabesignalknoten, der mit einer Schaltungs­ freigabevorrichtung gekoppelt werden kann, zum Emp­ fangen eines Aktivierungssignals für den Busschalter;
• b) einen MOS-Übertragungstransistor mit einem mit dem Freigabesignalknoten gekoppelten Gate, einer mit dem ersten Knoten gekoppelten Source und einem mit dem zweiten Knoten gekoppelten Drain;
• c) eine Differentialabfühlschaltung mit einem mit dem er­ sten Knoten gekoppelten ersten Eingang, einem mit dem zweiten Knoten gekoppelten zweiten Eingang und einem mit einer Niederpotential-Leistungsschiene gekoppel­ ten dritten Eingang, worin die Differentialabfühl­ schaltung dafür ausgelegt ist, die Signale am ersten Eingang, zweiten Eingang und dritten Eingang zu ver­ gleichen und für eine Übertragung zum Ausgang der Ab­ fühlschaltung das niedrigste auszuwählen; und
• d) eine Pseudo-Niederpotential-Leistungsschiene, die zwi­ schen den Ausgang der Abfühlschaltung und eine Masse­ zone des Übertragungstransistors gekoppelt ist.

2. Busschalter nach Anspruch 1, ferner aufweisend eine Steuerschaltung, die zwischen die Schaltungsfreigabevorrich­ tung und ein Gate des Übertragungstransistors gekoppelt ist.

3. Busschalter nach Anspruch 1, worin die Abfühlschaltung einen ersten differentiellen Komparator mit einem mit dem er­ sten Knoten gekoppelten ersten Eingang und einem mit der Nie­ derpotential-Leistungsschiene gekoppelten zweiten Eingang und einen zweiten differentiellen Komparator mit einem mit dem zweiten Eingangsknoten gekoppelten ersten Eingang und einem mit der Niederpotential-Leistungsschiene gekoppelten zweiten Eingang enthält, worin der erste differentielle Komparator eine erste Logiksignalausgabe liefert, die dem dem ersten Knoten zugeordneten Signal genau entspricht, und eine Komple­ mentärausgabe, die ein komplementäres Logiksignal des ersten Logiksignals liefert, und worin der zweite Komparator eine zweite Logiksignalausgabe liefert, die dem dem zweiten Knoten zugeordneten Signal genau entspricht, und eine Komplementär­ ausgabe, die ein komplementäres Logiksignal des zweiten Lo­ giksignals liefert.

4. Busschalter nach Anspruch 3, worin die Abfühlschaltung ferner eine Logiktreiberschaltung enthält, die Eingangsknoten aufweist, die mit dem ersten Logiksignalausgang, dem Komple­ mentärausgang des ersten Logiksignalsausgangs, dem zweiten Logiksignalausgang und dem Komplementärausgang des zweiten Logiksignalausgangs verbunden sind, worin die Logiktreiber schaltung eine erste Logiktreiberausgabe, eine zweite Logik­ treiberausgabe und eine dritte Logiktreiberausgabe liefert.

5. Busschalter nach Anspruch 4, worin die Logiktreiber­ schaltung enthält:

• a) eine erste Logikvorrichtung mit Eingängen, die mit dem ersten Logiksignalausgang und dem zweiten Logiksig­ nalausgang gekoppelt sind, und einem Ausgang, der mit dem ersten Logiktreiberausgang gekoppelt ist;
• b) eine zweite Logikvorrichtung mit Eingängen, die mit dem ersten Logiksignalausgang und dem Komplementärsi­ gnal des zweiten Logiksignalausgangs gekoppelt sind, und einem Ausgang, der mit dem zweiten Logiktreiber­ ausgang gekoppelt ist;
• c) eine dritte Logikvorrichtung mit Eingängen, die mit dem zweiten Logiksignalausgang und dem Komplementär­ signal des ersten Logiksignalausgangs gekoppelt sind, und einem Ausgang, der mit dem dritten Logiktreiber­ ausgang gekoppelt ist.

6. Busschalter nach Anspruch 5, worin jede der ersten Lo­ gikvorrichtung, der zweiten Logikvorrichtung und der dritten Logikvorrichtung ein NAND-Gatter mit einem mit einem Eingang eines Inverters gekoppelten Ausgang enthält, worin ein Aus­ gang des Inverters der Ausgang der Logikvorrichtungen ist.

7. Busschalter nach Anspruch 6, worin die Abfühlschaltung ferner eine Verbinderschaltung enthält, die als Eingänge den Ausgang der ersten Logikvorrichtung, den Ausgang der zweiten Logikvorrichtung und den Ausgang der dritten Logikvorrichtung aufweist, und worin ein Ausgang der Verbinderschaltung mit der Pseudo-Niederpotential-Leistungsschiene gekoppelt ist.

8. Busschalter nach Anspruch 7, worin die Verbinderschal­ tung enthält:

• a) einen ersten Verbinder mit einem Eingangssteuerknoten, der mit dem Ausgang der ersten Logikvorrichtung ge­ koppelt ist, einem mit der Pseudo-Niederpotential- Leistungsschiene gekoppelten Ausgang und einem mit der Niederpotential-Leistungsschiene gekoppelten Ver­ sorgungsknoten;
• b) einen zweiten Verbinder mit einem Eingangssteuerkno­ ten, der mit dem Ausgang der zweiten Logikvorrichtung gekoppelt ist, einem mit der Pseudo-Niederpotential- Leistungsschiene gekoppelten Ausgang und einem mit dem zweiten Knoten gekoppelten Versorgungsknoten; und
• c) einen dritten Verbinder mit einem Eingangssteuerkno­ ten, der mit dem Ausgang der dritten Logikvorrichtung gekoppelt ist, einem mit der Pseudo-Niederpotential- Leistungsschiene gekoppelten Ausgang und einem mit dem ersten Knoten gekoppelten Versorgungsknoten.

9. Busschalter nach Anspruch 1, worin der MOS-Übertra­ gungstransistor ein NMOS-Transistor ist.