DE1082297B

DE1082297B - Storage element with either dominant storage or deletion behavior

Info

Publication number: DE1082297B
Application number: DEL33045A
Authority: DE
Inventors: Dipl-Ing Elmar Goetz
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1959-04-22
Filing date: 1959-04-22
Publication date: 1960-05-25

Description

Die Erfindung bezieht sich auf ein Speicherelement mit wahlweise dominierendem Speicher- oder Löschverhalten bei gleichzeitigem Vorliegen von Speicherund Löschbefehl, dessen Ausgänge zur Lieferung von Steuerbefehlen für Steuerungen auf bestimmte Ruhe-Potentiale gebracht werden.The invention relates to a memory element with either a dominant memory or erase behavior in the case of simultaneous storage and delete commands, the outputs of which are intended for delivery of Control commands for controls can be brought to certain rest potentials.

Ein Speicherelement charakterisiert sich bekanntlich durch zwei Arten von Eingängen, einen Speichereingang s und einen Löscheingang e. Wird der Speichereingang s kurzzeitig erregt, so erscheint ein Signal am Ausgang und bleibt dort so lange erhalten, bis der Löscheingang I kurzzeitig erregt wird. Es gibt dabei zwei grundsätzliche Schaltungsarten. Die eine Art kann durch die Relaisschaltung nach Fig. 1 beschrieben werden, die andere durch die Relaisschaltung nach Fig. 2.As is known, a memory element is characterized by two types of inputs, a memory input s and a clear input e. If the memory input s is briefly excited, a signal appears at the output and remains there until the reset input I is briefly excited. There are two basic types of circuit. One type can be described by the relay circuit according to FIG. 1, the other by the relay circuit according to FIG. 2.

In beiden Schaltungen ist der Speichereingang ^ durch den Kontakt 1 und der Löscheingang/ durch den Kontakt 2 symbolisch dargestellt. Wird der dem Speichereingang 's entsprechende Kontakt 1 geschlossen, so ist ein Stromfluß über diesen Kontakt und das Relais 3 möglich. Dieser Stromfluß wird in einer in dem Ersatzschaltbild der Fig. 1 nicht dargestellten Weise am Ausgang des Speichergliedes nutzbar gemacht. Dazu kann beispielsweise gleichzeitig das Relais 3 dienen, das eine entsprechende Schaltung am Ausgang des Speichergliedes herstellt. Der Stromfluß durch das Relais 3, der sein Ansprechen bewirkt, führt gleichzeitig zum Schließen seines Selbsthaltekontaktes 4. Hört nun die Signalspannung am Eingang j des Speichergliedes auf, so bedeutet das in der gewählten Darstellungsform ein öffnen des Kontaktes 1. Da zu diesem Zeitpunkt aber der Selbsthaltekontakt 4 des Relais geschlossen ist, bleibt der Stromfluß durch das Relais erhalten und damit der dem Eingangssignal entsprechende Wert gespeichert. Tritt an dem Löscheingang / ein Löschsignal auf, so bedeutet dies ein öffnen des Kontaktes 2. Dadurch wird das Relais 3 stromlos, sein Selbsthaltekontakt 4 öffnet sich, und die Speicherung des Eingangssignalwertes ist beendet. Insoweit stimmen die Schaltungen nach Fig. 1 und 2 überein.In both circuits, the memory input ^ is represented symbolically by contact 1 and the extinguishing input / by contact 2. If the contact 1 corresponding to the memory input is closed, a current flow via this contact and the relay 3 is possible. This current flow is made usable in a manner not shown in the equivalent circuit diagram of FIG. 1 at the output of the storage element. For example, the relay 3, which produces a corresponding circuit at the output of the memory element, can be used at the same time. The current flow through the relay 3, which causes its response, simultaneously leads to the closing of its self-holding contact 4. If the signal voltage at the input j of the memory element now stops, this means in the selected form of representation an opening of the contact 1. Since at this time, however, the Latching contact 4 of the relay is closed, the current flow through the relay is maintained and thus the value corresponding to the input signal is stored. If a clearing input / a clearing signal occurs, this means that contact 2 is opened. As a result, relay 3 is de-energized, its latching contact 4 opens, and storage of the input signal value is ended. In this respect, the circuits of FIGS. 1 and 2 match.

Der Unterschied zwischen beiden Schaltungen macht sich dann bemerkbar, wenn gleichzeitig ein Speicherbefehl und ein Löschbefehl vorliegen. Bei der Schaltung nach Fig. 1 überwiegt der Speicherbefehl, bei der Schaltung nach Fig. 2 der Löschbefehl, d. h., die erstgenannte Schaltung hat dominierendes Speicherverhalten, die zweite Schaltung dominierendes Löschverhalten Beide Schaltungen werden in der Steuerungstechnik benötigt. Die bisher dafür verwendeten Anordnungen werden je nach dem gewünschten dominierenden Verhalten unterschiedlich aufgebaut. Das erfordert, daß bei dem Übergang von der einen dominierenden Größe zu der anderen dominierenden Größe SpeicherelementThe difference between the two circuits is noticeable when one is switched on at the same time Save command and a delete command are present. In the circuit according to FIG. 1, the memory command predominates, in the circuit according to FIG. 2, the delete command, d. i.e. the first-mentioned circuit has dominant storage behavior, the second circuit dominating extinguishing behavior Both circuits are used in control technology needed. The arrangements used so far for this will be dominant depending on the one desired Behavior structured differently. This requires that in the transition from the one dominant Size to the other dominant size storage element

mit "wahlweise dominierendem Speicheroder Löschverhaltenwith "optionally dominating storage or deletion behavior

Anmelder:Applicant:

LICENTIA Patent-Verwaltungs - G. m. b. H., Frankfurt/M., Theodor - Stern - Kai 1LICENTIA Patent Administration - G. m. B. H., Frankfurt / M., Theodor - Stern - Kai 1

Dipl.-Ing. Elmar Götz, Berlin-Frohnau,
ist als Erfinder genannt wordenDipl.-Ing. Elmar Götz, Berlin-Frohnau,
has been named as the inventor

ein Auswechseln der entsprechenden Anordnungen erforderlich ist.an exchange of the corresponding arrangements is necessary.

Die Erfindung zeigt nun einen Weg, der es gestattet, in beiden Fällen mit dem gleichen Speicherelement auszukommen. Dieses Speicherelement mit wahlweise dominierendem Speicher- oder Löschverhalten bei gleichzeitigem Vorliegen von Speicher- und Löschbefehl besitzt Ausgänge, die auf bestimmte Ruhepotentiale gebracht werden, um Steuerbefehle zur Auslösung von Steuereinrichtungen zu liefern. Es ist gekennzeichnet durch eine Transistorschaltung mit einem ersten Transistor, der durch einen Speicher- oder Löschbefehl ein negatives Basispotential erhält, und eine Transistorkippstufe mit zwei Transistoren, deren Kollektorwiderstände mit ihrem den Kollektoren zugewandten Pol an je eine Ausgangssignalklemme geführt sind, wobei der, Lösch- oder Speicherbefehl dem einen dieser Transistoren ein negatives Basispotential gibt und zur Speicherung des Signals die Basis des ersten Transistors an die eine Ausgangsklemme geführt ist und die Basis des mit dieser Ausgangsklemme kollektorseitig verbundenen Transistors über eine Diode an den Kollektor des ersten Transistors angeschlossen ist. Dadurch, daß zwei Ausgänge vorhanden sind, ist es möglich, durch wahlweisen Anschluß der Speicherleitung und der Löschleitung an einem der beiden Eingänge dem Speicherelement das jeweils gewünschte dominierende Verhalten zu geben.The invention now shows a way which makes it possible to use the same memory element in both cases get along. This storage element with either dominant storage or deletion behavior the simultaneous presence of save and delete commands has outputs that point to certain resting potentials are brought to deliver control commands for triggering control devices. It's marked by a transistor circuit with a first transistor, which is through a memory or Erase command receives a negative base potential, and a transistor flip-flop with two transistors whose Collector resistors with their pole facing the collectors are each led to an output signal terminal are, where the, erase or save command has a negative base potential for one of these transistors and the base of the first transistor is led to one output terminal to store the signal and the base of the transistor connected to this output terminal on the collector side via a diode is connected to the collector of the first transistor. Because there are two outputs it is possible to connect the memory line and the erase line to one of the two inputs to give the memory element the respectively desired dominant behavior.

In Fig. 3 der Zeichnung ist ein Ausführungsbeispiel des Speicherelementes nach der Erfindung dargestellt. Die untereinander gleichberechtigten Eingangsklemmen sind mit 21 und 22 bezeichnet. Die gespeicherten Ausgangssignale treten entweder an der Klemme 23 oderIn Fig. 3 of the drawing, an embodiment of the memory element according to the invention is shown. The input terminals with equal rights are labeled 21 and 22. The stored output signals occur either at terminal 23 or

0C9 527/2260C9 527/226

an der Klemme 24 auf. Die Emitter der Tranistoren 5, 6 und 7 liegen über die Klemme 8 am Nullpotential. Die Klemme 9 führt positives, die Klemme 10 ein entsprechend negatives Potential. Das Verhältnis der einzelnen Widerstände zueinander ist dabei durch die Größe der verwendeten Schaltungssymbole angedeutet.at terminal 24. The emitters of the transistors 5, 6 and 7 are connected to the zero potential via terminal 8. Terminal 9 has a positive potential, terminal 10 a correspondingly negative potential. The relationship of each Resistances to one another are indicated by the size of the circuit symbols used.

Es sei nun zunächst der Fall betrachtet, daß an den Eingangsklemmen 21 keine Signalspannungen liegen, eine der Klemmen 22 werde dagegen von einer negativen Spannung beaufschlagt. Das hat zur Folge, daß die Basisemitterspannung des Transistors 6 negativ ist. Dieser Transistor ist somit stromführend, so daß der Widerstand 15 in Richtung zum Nullpotential mit negativem Potential beaufschlagt wird. Unter diesen Umständen liegt über den Widerstand 16 die Basis des Transistors 5 auf positivem Potential, so daß dieser Transistor gesperrt ist. Auch die Basis des Transistors 7 ist in diesem Fall positiv vorgespannt. Über den Widerstand 17 liegt dann auch die Ausgangsklemme 24 an negativem Potential, so daß eine entsprechende Ausgangsspannung an dieser Klemme auftritt.Let us now consider the case that there are no signal voltages at the input terminals 21, on the other hand, one of the terminals 22 is subjected to a negative voltage. This has the consequence that the base-emitter voltage of the transistor 6 is negative. This transistor is thus energized, so that the resistor 15 is subjected to a negative potential in the direction of the zero potential. Under these Under certain circumstances, the base of the transistor 5 is at positive potential via the resistor 16, so that this transistor is blocked. The base of the transistor 7 is also positively biased in this case. Via the resistor 17, the output terminal 24 is then also at negative potential, so that a corresponding output voltage occurs at this terminal.

Dieser Zustand bleibt auch erhalten, wenn die Spannung an einer der Eingangsklemmen 22 verschwindet. Da die Widerstände 12 und 13 kleiner als der Widerstand 11 sind, bleibt dis Basis des Transistors 6 weiterhin auf negativem Potential. Die Verhältnisse ändern sich, wenn an eine der Eingangsklemmen 21 eine negative Spannung zu liegen kommt. In diesem Fall wird das Emitterbasispotential des Transistors 5 negativ, so daß dieser Transistor stromführend wird. Es verschwindet damit die negative Spannung am Punkt 18, da ein Strom durch den Widerstand 13 in Richtung auf das negative Potential fließt. Damit gelangt Punkt 14 auf ein positives Potential, so daß auch die Basis des Transistors 6 positiv wird. Dieser Transistor gerät damit in den stromsperrenden Zustand. Über den Widerstand 15 erhalten die Basis des Transistors 7 und die Ausgangsklemme 23 ein negatives Potential. Die negative Basisspannung am Transistor 7 bewirkt einen Stromfluß durch den Widerstand 17 und damit ein Verschwinden der Spannung an der Ausgangsklemme 24. Es steht somit nur noch an der Ausgangsklemme 23 eine Spannung an. Dieser Zustand bleibt auch erhalten, wenn die Eingangsklemmen 21 spannungslos werden. Über den Widerstand 19, die Diode 20 und den Widerstand 15 bleibt das Basispotential des Transistors 5 negativ, so daß sich an dem Schaltzustand nichts ändert.This state is also retained when the voltage at one of the input terminals 22 disappears. Since the resistors 12 and 13 are smaller than the resistor 11, the base of the transistor 6 remains at negative potential. The conditions change when a negative voltage is applied to one of the input terminals 21. In this case, the emitter base potential of the transistor 5 becomes negative, so that this transistor becomes live. The negative voltage at point 18 thus disappears, since a current flows through resistor 13 in the direction of the negative potential. Point 14 thus reaches a positive potential, so that the base of transistor 6 also becomes positive. This transistor is thus in the current blocking state. Via the resistor 15, the base of the transistor 7 and the output terminal 23 receive a negative potential. The negative base voltage at the transistor 7 causes a current to flow through the resistor 17 and thus a disappearance of the voltage at the output terminal 24. There is thus only a voltage at the output terminal 23. This state is retained even if the input terminals 21 are de-energized. Via the resistor 19, the diode 20 and the resistor 15, the base potential of the transistor 5 remains negative, so that nothing changes in the switching state.

Für den Fall, daß sowohl an den Eingangsklemmen 21 als auch an den Eingangsklemmen 22 negative Signalspannungen liegen, sind die Transistoren 5 und 6 beide leitend. In diesem Fall bleibt aber die Basis des Transistors 7 auf positivem Potential, so daß dieser Transistor stromsperrend wird. Unter diesen Umständen liegt wiederum die Ausgangsklemme 24 über den Widerstand 17 an negativem Potential. Werden anschließend beide Eingangsklemmenpaare wieder spannungslos, so ändert sich im Hinblick auf die Spannung an den Ausgangsklemmen nichts. Betrachtet man dabei die Eingangsklemmen 21 als Speichereingang 5 und die Eingangsklemmen 22 als Löscheingang /, so besitzt, wenn die Ausgangsspannung an der Klemme 23 abgenommen wird, das Speicherelement dominierendes Löschverhalten. Dominierendes Speicherverhalten dagegen besitzt es, wenn der Speicherbefehl den Eingangsklemmen 22, der Löschbefehl den Eingangsklemmen 21 zugeführt und das Ausgangssignal an der Klemme 24 abgegriffen wird. Mit diesem Speicherelement ohne bewegliche Kontakte ist es also möglich, durch entsprechenden Anschluß jeweils das gewünschte Speicherverhalten zu erzielen.In the event that both the input terminals 21 and the input terminals 22 negative signal voltages are, the transistors 5 and 6 are both conductive. In this case, however, remains the basis of the Transistor 7 at positive potential, so that this transistor is current blocking. Under these circumstances the output terminal 24 is in turn at negative potential via the resistor 17. Will then both input terminal pairs again de-energized, so changes with regard to the Voltage at the output terminals nothing. If one considers the input terminals 21 as a memory input 5 and the input terminals 22 as a clear input /, so if the output voltage at the Terminal 23 is removed, the memory element dominating erase behavior. Dominant storage behavior on the other hand it owns if the store instruction the input terminals 22, the delete command is fed to the input terminals 21 and the output signal is tapped at terminal 24. So it is with this storage element without moving contacts possible to achieve the desired storage behavior by means of the appropriate connection.

Claims

Claim:

Storage element with either dominant storage or erase behavior with the simultaneous presence of storage and erase commands, the outputs of which are brought to certain rest potentials for the delivery of control commands for controls, characterized by a transistor circuit with a first transistor that has a negative base potential through a storage or erase command receives, and a transistor flip-flop with two transistors whose collector resistors are led with their pole facing the collectors to one output signal terminal each, the erase or storage command giving one of these transistors a negative base potential and the base of the first transistor to the storage of the signal an output terminal is guided and the base of the transistor connected to this output terminal collector side is connected to the collector of the first transistor via a diode.

1 sheet of drawings