CN1661779A - T栅的形成 - Google Patents
T栅的形成 Download PDFInfo
- Publication number
- CN1661779A CN1661779A CN2005100541874A CN200510054187A CN1661779A CN 1661779 A CN1661779 A CN 1661779A CN 2005100541874 A CN2005100541874 A CN 2005100541874A CN 200510054187 A CN200510054187 A CN 200510054187A CN 1661779 A CN1661779 A CN 1661779A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- layer
- opening
- pattern
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10P10/00—
-
- H10D64/0125—
Landscapes
- Electrodes Of Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
给出了在一个衬底上仅使用UV-敏感的光致抗蚀剂形成T栅结构的方法。这种方法使用两个光刻的步骤给出T栅结构,其中每个步骤使用了辐射的单个波长。
Description
发明的背景技术
本发明主要涉及电子器件的制造,更详细的说,本发明涉及在电子器件制造中使用的T-栅结构的制造。
T-栅是一种用于半导体器件的栅导体结构,在半导体器件中栅导体结构的顶部比栅导体结构的底部宽。这样的T-栅非限制地包括基本上是T-形,蘑菇-形和Y-形的结构。
一般的,栅结构如T-栅结构在几种工艺使用中一直有优势。举例来说,主要地用于卫星广播接收器,高速逻辑电路和功率组件的金属半导体场效应晶体管(“MESFETs”)、高电子迁移率晶体管(“HEMTs”)(砷化镓场效应晶体管技术的变体)已经使用底部比接触区小的栅结构。在超高频范围工作的场效应晶体管需要这些类型的栅结构。T-栅结构的窄底部提供了短的沟道长度,其导致了速度的增加和功率损耗的减少。限制器件速度的寄生电阻和电容也减小了。T-形栅结构的顶部做得比较宽使得T-形栅保持高导电性,例如,高开关速度。
在CMOS晶体管结构方面的新进展是使用T-形栅结构,其中多晶硅栅电极在栅区窄在栅顶部宽。这归因于要求半导体器件尺寸下降和功率损耗降低的需求增加。
电子束(“e-beam”)是T-栅制造中最常采用的技术。图1A-1D说明了使用电子束形成T-栅的过程。典型的,衬底1涂有一层第一聚(甲基甲基丙烯酸酯)基光致抗蚀剂2、一层第二聚(甲基甲基丙烯酸酯)基光致抗蚀剂3,和一层第三聚(甲基甲基丙烯酸酯)基光致抗蚀剂4。如图1B所示,光致抗蚀剂层2至4接着曝光于电子束且显影以提供具有一般T-形轮廓5的布图的光致抗蚀剂叠层。接着在包含通过布图光致抗蚀剂层而暴露的衬底1表面的整个表面上设置层导电材料6,参见图1C。然后除去光致抗蚀剂层2到4,在此过程中,光致抗蚀剂层4表面上的导电材料层也去掉了,如图1D所示在衬底1上形成了T-栅结构7。
然而,这种电子束技术有某些缺点。举例来说,在用于典型的T-栅处理的多层叠层中,电子束光刻受制于拙劣的线宽控制,因为曝光电子束必须通过相对厚的抗蚀剂膜(举例来说,大约1微米)。进一步,电子束曝光是一直接写过程,其既慢又贵。
形成T-栅的其它方法一直在发展。这些方法中的某种是利用大量牺牲的无机层,其需要各种蚀刻步骤和比光致抗蚀剂的处理更苛刻的去除处理。其它方法利用多样的光致抗蚀剂层,然而这些光致抗蚀剂层以不同的波长形成图形。举例来说,U.S.专利号6387783(Furukawa等人)公开了使用X射线形成图案的混合第一光致抗蚀剂和使用I-线辐射形成图案的第二光致抗蚀剂来形成T-栅的过程。这些不同波长的使用需要不同的曝光工具,这增加了过程的复杂性和花费。因此,需要提高形成T-栅结构的方法。
发明概要
本发明人已发现可以使用单一波长的传统的紫外曝光工具和更少的处理步骤形成T-栅结构。
本发明提供了在衬底上形成T-栅的方法,步骤包括:a)提供衬底;b)在衬底上可选择的设置有机平面化层;c)设置紫外敏感的光致抗蚀剂层;d)通过掩膜第一光致抗蚀剂暴露于紫外辐射,且显影曝光的第一光致抗蚀剂形成第一光致抗蚀剂图案,以限定用于T-栅底部的第一开口;e)如果存在的话,转移图案到平面化层;f)使图案对紫外辐射不敏感;g)设置紫外敏感的第二光致抗蚀剂层,第二光致抗蚀剂层是负作用的;h)通过掩膜第二光致抗蚀剂暴露于紫外辐射,且显影曝光的第二光致抗蚀剂形成第二光致抗蚀剂图案,以限定第一开口上的T-栅帽部的第二开口;和i)在第一和第二开口内设置导电材料以形成T-栅。
本发明进一步提供形成T-栅结构的方法,步骤包括:a)提供衬底;b)在衬底上设置有机平面化层,有机平面化层上设置紫外敏感的第一光致抗蚀剂层,通过掩膜第一光致抗蚀剂暴露于紫外辐射,且显影曝光的第一光致抗蚀剂形成第一光致抗蚀剂图案,以限定用于T-栅底部的第一开口,转换第一开口到有机平面化层,和选择的去除第一光致抗蚀剂提供一有图案的有机平面化层;c)设置紫外敏感的第二光致抗蚀剂层,其中第二光致抗蚀剂层是负作用的;d)通过掩膜第二光致抗蚀剂暴露于紫外辐射,且显影曝光的第二光致抗蚀剂形成第二光致抗蚀剂图案,以限定第一开口上的T-栅帽部的第二开口;e)在第一和第二开口内设置导电材料以形成T-栅;和f)除去第二光致抗蚀剂。优选的,有机平面化层是抗反射涂层。
另外,本发明提供形成T-栅结构的方法,步骤包括:a)提供衬底;b)在衬底上设置紫外敏感的第一光致抗蚀剂层;通过掩膜第一光致抗蚀剂暴露于紫外辐射,且显影曝光的第一光致抗蚀剂形成第一光致抗蚀剂图案,以限定用于T-栅底部的第一开口,固化第一光致抗蚀剂的图案c)在固化的第一光致抗蚀剂上设置紫外敏感的第二光致抗蚀剂层,其中第二光致抗蚀剂是负作用的;d)通过掩膜第二光致抗蚀剂暴露于紫外辐射,且显影曝光的第二光致抗蚀剂形成第二光致抗蚀剂图案,以限定第一开口上的T-栅帽部的第二开口;e)在第一和第二开口内设置导电材料以形成T-栅;和f)除去第一和第二光致抗蚀剂。
附图说明
图1A-1D是一示意性的使用电子束形成T-栅的传统过程的剖面图说明。
图2A-2F是一示意性的根据本发明一个实施例形成T-栅过程的剖面图说明。
图3A-3H是一示意性的根据本发明另一实施例形成T-栅过程的剖面图说明。
图4是通过本发明制造的T-栅结构的扫描电子显微图。
具体实施方式
遍及本说明书所使用的,术语“T-栅”指其中栅导体结构的顶部比栅导体结构的底部宽的电子器件的任何栅导体结构。这样的T-栅结构可以有不同的形状非限制地包括T-形,蘑菇-形和Y-形结构。冠词“a”和“an”涉及单数和复数。所有的数值范围都包括在内且以任何次序组合,除了很显然的这些数值范围最高只能达到100%。相同参考数值指相同的元件。
T-栅结构是根据本发明的方法使用两个光刻的过程在衬底上形成的,两个光刻的过程使用同样的辐射波长。负作用的光致抗蚀剂典型地被用来作为第二个光刻的过程的光致抗蚀剂。本发明的优点是可使用单个曝光工具代替多个曝光工具,减小花费。据此,本发明提供了形成T-栅结构的方法,包括步骤:a)提供衬底;b)选择地在衬底上设置有机平面化层;c)设置紫外敏感的第一光致抗蚀剂层;d)通过掩膜第一光致抗蚀剂暴露于紫外辐射,且显影曝光的第一光致抗蚀剂形成第一光致抗蚀剂图案,以限定用于T-栅底部的第一开口;e)如果存在的话,转移图案到有机平面化层;f)使图案对紫外辐射不敏感;g)设置紫外敏感的第二光致抗蚀剂层,其中第二光致抗蚀剂层是负作用的;h) 通过掩膜第二光致抗蚀剂暴露于紫外辐射,且显影曝光的第二光致抗蚀剂形成第二光致抗蚀剂图案,以限定第一开口上的T-栅帽部的第二开口;和i)在第一和第二开口内设置导电材料以形成T-栅。除去剩余的光致抗蚀剂层并且这些剩余的光致抗蚀剂层起到搬移层的作用可去除沉积在第二光致抗蚀剂表面的导电材料。用于使第一和第二光致抗蚀剂成像的紫外辐射波长是相同的。
本发明可以使用多种衬底。那些在电子器件制造中使用的衬底都是适用衬底。例如衬底包括,没有限制的,砷化镓(“GaAs”)、硅(“Si”)、砷化镓铟(“InGaAs”)、砷化镓铝(“AlGaAs”)、不定形硅、硅锗(“SiGe”)和它们的混合物。其它对于本领域技术人员公知的适合衬底。举例来说,衬底可包括在半绝缘GaAs衬底上生长InGaAs/AlGaAs/GaAs膜叠层。这些膜可以通过不同的方法生长,如通过分子束外延(“MBE”)、金属有机物化学气相沉积(“MOCVD”)、物理气相沉积(“PVD”)、液相外延(“LPE”)、化学束外延(“CBE”)和原子层沉积(“ALD”)。这些膜的生长工艺是本领域技术人员公知的。衬底可以包括一层或多层的其它材料的附加层。衬底的选择依赖于电子器件特定的需要且在本领域技术人员能力范围内。
用于本发明的可选的有机平面化层包括,但不仅限于此,一层或多层通路填充材料、抗反射涂层和它们的混合材料。通路填充材料典型地包含一种或多种交联的聚合物、尤其是低分子量聚合物如重约分子量小于或等于约8000且Mw/Mn的值至少为1.5的聚合物、一种或多种酸催化剂、一种或多种的交联剂和一种或多种溶剂。这些通路填充材料典型的被用来填充孔以防止这些孔在随后的处理步骤中损坏。本领域技术人员应理解这类通路填充材料包括一种或多种色基时也可起到抗反射涂覆材料的功能。U.S.专利号为6461717中公开了典型的通路填充材料。
抗反射涂层是一典型的有机抗反射涂层。这种抗反射涂层包含一种或一种以上光吸收材料。这些材料可以与聚合物结合或与聚合物混合或以任何其它合适的方式结合。典型的光吸收材料包括,没有限制的,苯基和蒽基(anthracenyl),每一种选择的取代。抗反射涂层的选择依赖于紫外辐射的特定波长和使用的光致抗蚀剂。这些选择在本领域技术人员的能力范围内。可以选择地使用多层抗反射涂层。U.S.专利号为6528235;6472128;6451503;6165697和5851730中公开了典型的抗反射涂层的材料。
选择的平面化层以任一合适的方式设置在衬底上,如旋涂、滚涂、淋涂、喷射和浸涂。传统地使用旋涂。平面化层的厚度由旋涂过程中旋转的速度和平面化层材料组成的粘度决定。一般来讲,平面化层、特定的抗反射涂层具有达到500nm的厚度,尽管也可以用更大的厚度。典型的,平面化层的厚度范围为100到500nm,更典型的是从150到300nm,还要更典型的是200到300nm。沉积后,平面化材料典型的要烘烤以去除溶剂且以任一合适的方式充分的固化以防止与随后沉积的第一光致抗蚀剂互相混合。
大范围的紫外敏感的光致抗蚀剂可以用作第一光致抗蚀剂,如正作用的和负作用的光致抗蚀剂。化学上增大的正光致抗蚀剂,适当地包含一组分,该组分的一半(moieties)在光生酸如光酸易变酯或乙缩醛存在下,发生裂块或解理反应。亚300nm成像如248nm的正作用的光致抗蚀剂包括光酸发生器化合物如碘鎓(iodonium)或锍和包含酚单元(或硅倍半氧烷(silsesquioxane)单元或酚单元和硅倍半氧烷(silsesquioxane)单元)和酸易变酯和/或乙缩醛半族的聚合物。例如U.S.专利号为6042997;6090526;5929176;和5492793中公开的典型的正作用的光致抗蚀剂。
亚300nm成像如248nm的负作用的光致抗蚀剂包括酚树脂或硅倍半氧烷(silsesquioxane)聚合物或它们的混合物或包含酚单元和硅倍半氧烷(silsesquioxane)单元的共聚物、光酸发生器化合物如碘鎓(iodonium)或锍和交联剂。适当的负作用的光致抗蚀剂交联剂非限制地包括,氨基交联剂如蜜氨树脂。例如U.S.专利号为5514520;5340696;和5210000和欧洲专利申请EP042391中公开的典型的负作用的光致抗蚀剂。
术语“硅倍半氧烷(silsesquioxane)”指聚合物、低聚物和具有分子式(RSiO1.5)的部分冷凝物,此处R是有机半族如(C1-C6)烷基和苯基,可以被选择取代。被“取代”意味着烷基或苯基基团中的一个或多个氢被一个或多个取代基团取代,如羟基、(C1-C6)烷氧基、(C1-C6)烷基、烷氧烷基(alkoxyalkyl)、(C7-C16)芳烷基等等。典型的酚树脂非限制地包括,线型酚醛清漆树脂和羟基苯乙烯树脂。U.S.专利号为4745169和5338818和U.S.专利申请号2003/0099899中公开了典型的包含硅倍半氧烷(silsesquioxane)的光致抗蚀剂。
任何紫外敏感的负作用的光致抗蚀剂都可适用于本发明的第二光致抗蚀剂。典型的第二光致抗蚀剂非限制地包括,上述负作用的光致抗蚀剂。
用于本发明的典型的负作用的和正作用的光致抗蚀剂各自是SRTM 2420和UVNTM 30,都是从shipley公司(Marlborough,Massachusetts)获得的。
此第一和第二光致抗蚀剂可以由不同的波长来成像,如190到365nm。典型地光致抗蚀剂由190到300nm的波长来成像,且更典型的是248nm。优选第一和第二光致抗蚀剂以使它们由相同波长的紫外辐射来成像。
第一和第二光致抗蚀剂可以任一合适的方式设置,如旋涂、滚涂、淋涂、喷射和浸涂。传统的使用旋涂。光致抗蚀剂层的厚度由旋涂过程中旋转的速度和光致抗蚀剂的粘度决定。一般来讲,第一光致抗蚀剂层具有达到500nm的厚度,尽管也可以用其它的厚度。典型的,第一光致抗蚀剂层的厚度范围为100到500nm,更典型的是从100到300nm,还要更典型的是150到250nm。典型的,第二光致抗蚀剂层具有达到1μm(微米)的厚度,尽管也可以用其它的厚度。在一实施例中,第二光致抗蚀剂层的厚度范围为300nm到1μm,更典型的是从500nm到900nm,还要更典型的是600到800nm。一般的,第二光致抗蚀剂层的厚度比第一光致抗蚀剂层的大。
光致抗蚀剂形成图案是通过掩膜把光致抗蚀剂暴露在适当的紫外辐射下,随后显影。本过程可以使用大范围的曝光工具。适合的曝光工具是ASML(Veldhoven,the Netherlands)制造的,如PAS5500/300工具。曝光时间和曝光剂量依赖于不同的因素,如特定的光致抗蚀剂的选择且在本领域技术人员的能力范围内是公知的。光致抗蚀剂可以用不同的显影液来显影。适合的显影液包括,但不限于此,有机溶剂和含水的强碱组成物。典型的含水的强碱组成物非限制地包括,四烷基氨氢氧基的组成物如0.15到0.26N的四烷基氨氢氧化物(“TMAH”)。这些显影液可以通过多种商业途径获得,如从Shipley公司。
当使用有机平面化层时,来自于第一光致抗蚀剂层的图案转换到该平面化层上。此图案转换可以通过多种方法获得,如通过蚀刻。平面化层的蚀刻可以通过多种方法实现,包括湿蚀刻和干蚀刻如反应离子蚀刻、等离子蚀刻和离子束研磨。一般,此蚀刻步骤去除在第一光致抗蚀剂布图后露出的平面化层的部分。蚀刻的步骤可以在去除平面化层后停下来,这样在衬底表面停止或可以选择性的去除衬底的一部分。此蚀刻工艺是传统的且在本领域技术人员的能力范围内。
在设置第二光致抗蚀剂前,使图案对紫外辐射不敏感。通过固化有布图的第一光致抗蚀剂使图案不敏感。通过“固化”是指第一光致抗蚀剂在少溶且优选不溶于第二光致抗蚀剂的条件下,进行固化。显影溶剂用来显影第二光致抗蚀剂或两种都有。此固化可以通过在紫外辐射下曝光、加热或两者结合来完成。可以用多种的曝光剂量和曝光温度来固化第一光致抗蚀剂。举例来说,10xEo到20xEo的曝光剂量都可以使用,比此高或低的曝光剂也可以使用。第一光致抗蚀剂可以加热到100到130℃,尽管更高和更低的温度也可以使用。一般,光致抗蚀剂加热5到360秒。
当使用有机平面化层时,通过除去第一光致抗蚀剂形成有图案的平面化层的方法转移图案到平面化层之后,可以选择性地使图案对紫外辐射不敏感。此平面化层典型地对紫外辐射不敏感。第一光致抗蚀剂可以由任一适合的抗蚀剂消除剂(resist stripper)除去,例如下面描述的材料。
大范围的导电材料可以用于本发明,如金属和导电聚合物。优选金属且包括合金。典型的金属和合金非限制地包括,镓、砷、钽、钨、钼、钛、铂、金银、锗、铝、铜、钛-铂-金、和金-锗-铂/金。可有利地使用各种其它的金属和金属合金。这些导电材料沉积在第二光致抗蚀剂上。当金属和/或合金作为导电材料时,可通过任何合适的方式沉积,例如,但不仅限于此,溅射、物理汽相沉积和化学汽相沉积。
在本发明中,第一和第二光致抗蚀剂可以通过任何合适的工艺去除。例如,通过使聚合物去除剂组合物和光致抗蚀剂在足够去除光致抗蚀剂的温度下接触一段时间以去除光致抗蚀剂。光致抗蚀剂一般和聚合物去除剂在10℃到90℃的温度下接触。典型的温度范围是从15℃到85℃,更典型的是从20℃到85℃。典型的接触时间范围是从5秒到15分,也可使用更短或更长的时间。典型的接触时间是从5秒到300秒,更典型的是从10秒到120秒。特定的时间和温度将依赖于要去除的光致抗蚀剂和特定的聚合物去除剂组合物。
典型的聚合物去除剂包括,但不限于此,有机溶剂、盐基(base)如四烷基氨氢氧化物、氟化物离子源如氢氟化物、氨氟化物和氨二氟化合物、羟胺和链烷醇胺。这类聚合物去除剂可以包含一种或多种其它成分如抗腐蚀剂、溶剂、水、湿润剂、抗冻剂和增稠剂。聚合物去除剂可以从商业途径获得,如从Shipley公司和EKC技术公司。
当去除时,具有设置在其上的导电材料的第二光致抗蚀剂作为搬移层。即通过和聚合物去除剂接触去除第二光致抗蚀剂时沉积在第二光致抗蚀剂上的导电材料也被去除了,留下在第一和第二开口内沉积的导电材料,也就是T-栅结构。
在第一实施例中(指“双涂覆过程”),形成T-栅结构的方法包含步骤:a)提供衬底;b)在衬底上设置紫外敏感的第一光致抗蚀剂层,通过掩膜第一光致抗蚀剂暴露于紫外辐射,且显影曝光的第一光致抗蚀剂形成第一光致抗蚀剂图案,以限定用于T-栅底部的第一开口,和固化第一光致抗蚀剂的图案;c)在固化的第一光致抗蚀剂上设置紫外敏感的第二光致抗蚀剂层,第二光致抗蚀剂层是负作用的;d)通过掩膜第二光致抗蚀剂暴露于紫外辐射,且显影曝光的第二光致抗蚀剂形成第二光致抗蚀剂图案,以限定第一开口上的T-栅帽部的第二开口;和e)在第一和第二开口内设置导电材料以形成T-栅。光致抗蚀剂层被去除且通过去除沉积在第二光致抗蚀剂上的导电材料,该光致抗蚀剂具有搬移层的功能。在衬底和第一光致抗蚀剂之间可设置一层或多层的抗反射涂层和/或通路填充材料。
在双涂覆过程中,第二光致抗蚀剂设置在第一光致抗蚀剂上。在沉积第二光致抗蚀剂前固化第一光致抗蚀剂。在双涂覆过程中,第一光致抗蚀剂优选是负作用的。在双涂覆过程的一实施例中,第一和第二光致抗蚀剂是相同的。双涂覆过程中在第一光致抗蚀剂形成图案后可以选择性的蚀刻衬底,优选的在第二光致抗蚀剂形成图案后蚀刻。上述任何蚀刻工艺都可用来蚀刻衬底。
图2A-2E表示本发明的双涂覆过程。第一光致抗蚀剂11,典型的负作用的光致抗蚀剂,设置在如GaAs或硅的衬底10上。第一光致抗蚀剂11通过掩膜曝露于紫外辐射,如248nm的辐射,和显影,如用0.26N TMAH,来形成第一光致抗蚀剂11的图案且限定用于T-栅底部的第一个开口12,参看图2A。然后使用加热和光照固化第一光致抗蚀剂11,在固化的第一光致抗蚀剂11上设置第二光致抗蚀剂层13,参看图2B。通过掩膜第二光致抗蚀剂13暴露于紫外辐射,然后显影第二光致抗蚀剂13,然后第二光致抗蚀剂13形成图案以限定用于T-栅顶部的第二开口14,紫外辐射和用于曝光第一光致抗蚀剂的紫外辐射相同,第二光致抗蚀剂13以形成具有如图2C所示的底切轮廓(profile)的第二开口14的方式形成图案。此底切轮廓(profile)有利于搬移随后沉积的导电材料。可选择的,蚀刻通过第一和第二开口露出的衬底10的部分,作为凹进处15,如图2D所示,底切第一光致抗蚀剂11中的开口。然后,在第二光致抗蚀剂13的表面上和第一与第二开口内沉积栅金属化层16(导电材料),参见图2E。然后通过使器件接触聚合物去除剂去除第一和第二光致抗蚀剂。第二光致抗蚀剂功能是搬移覆盖第二光致抗蚀剂表面的栅金属化层,在衬底10上留下T-栅结构17,如图2F所示。
在第二实施例中(指“双层过程”)形成T-栅结构的方法包含步骤:a)提供衬底;b)在衬底上设置平面化材料,平面化材料层上设置紫外敏感的第一光致抗蚀剂层,通过掩膜第一光致抗蚀剂暴露于紫外辐射,且显影曝光的第一光致抗蚀剂形成第一光致抗蚀剂图案,以限定用于T-栅底部的第一开口,转换第一开口到平面化材料层,和选择的去除第一光致抗蚀剂提供有图案的平面化材料层;c)设置紫外敏感的第二光致抗蚀剂层,其中第二光致抗蚀剂层是负作用的;d)通过掩膜第二光致抗蚀剂暴露于紫外辐射,且显影曝光的第二光致抗蚀剂形成第二光致抗蚀剂图案,以限定第一开口上的T-栅帽部的第二开口;和e)在第一和第二开口内设置导电材料以形成T-栅。然后除去第二光致抗蚀剂。
在双层过程的一实施例中,第一光致抗蚀剂是正作用的。在双层过程的另一实施例中,第一光致抗蚀剂是负作用的。此外,在双层过程的一实施例中,第一光致抗蚀剂是正作用的且包含具有硅倍半氧烷(silsesquioxane)单元的聚合物。
图3A-3H表示本发明的双层过程。一层聚合物的抗反射涂层20,如可以从Shipley公司获得的ARTM2450底层,在衬底10例如砷化镓或硅上旋涂厚度为200到250nm。抗反射涂层20包含酚的半族、热酸发生器和交联剂。旋涂后,充分的烘烤和固化抗反射涂层20,以防止与随后涂覆的光致抗蚀剂层互混。第一光致抗蚀剂21旋涂在抗反射涂层20上,举例来说厚度达到250nm。第一光致抗蚀剂21可以是正作用的光致抗蚀剂如SRTM2420其是含硅倍半氧烷(silsesquioxane)的光致抗蚀剂,可从Shipley公司获得,参看图3A。通过掩膜使用PAS5500/300工具暴露第一光致抗蚀剂于紫外辐射下,然后显影曝光的第一光致抗蚀剂形成的第一光致抗蚀剂21的图案以限定孔22。参看图3B。然后,蚀刻抗反射涂层20用于形成T-栅底部的第一开口23,然后除去第一光致抗蚀剂21,如通过与氟基聚合物去除剂接触,去除剂如可从Shipley公司获得的PRx417。然后在布图的抗反射涂层20上旋涂厚度大约为900nm的负作用的第二光致抗蚀剂24,如图3D所示。典型的第二光致抗蚀剂为UVNTM30,可从Shipley公司获得。通过掩膜暴露第二光致抗蚀剂于紫外辐射下,紫外辐射和曝光第一光致抗蚀剂所使用的相同,然后显影第二光致抗蚀剂得到的第二光致抗蚀剂图案24以限定用于栅顶部的第二开口25。第二光致抗蚀剂24以形成具有如图3E所示的底切轮廓(profile)的第二开口25的方式形成图案。可选择的,蚀刻由第一和第二开口曝露的衬底10的一部分,作为凹进处26,如图3F所示,底切抗反射涂层20的开口。然后,在第二光致抗蚀剂层的表面上和第一与第二开口内沉积栅金属化层27(导电材料),参见图3G。然后通过使器件接触聚合物去除剂去除第二光致抗蚀剂和抗反射涂层。第二光致抗蚀剂功能是搬移覆盖在第二光致抗蚀剂表面的栅金属层在衬底10上留下T-栅结构28,如图3H所示。
随后的实例进一步说明本发明的不同方面,但在任一方面不限本发明的范围。
实例
在砷化镓衬底上旋涂厚度大约为200nm的负作用的光致抗蚀剂层(UVNTM30,Shipley公司)。通过掩膜使用PAS5500/300工具暴露光致抗蚀剂于248nm的紫外辐射下然后使用0.26N TMAH 10秒显影以得到用于T-栅底部的大约150nm的开口的方式形成光致抗蚀剂的图案。然后光致抗蚀剂曝露于200mJ(大约15xEo)下并接着加热到115℃持续60秒后固化。在固化的第一光致抗蚀剂层上旋涂厚度约为700nm的第二层负作用的光致抗蚀剂(UVNTM30)。通过与第一光致抗蚀剂层(248nm)相同的方式得到的第二光致抗蚀剂图案,以限定第一开口上用于栅顶部的第二开口。接着,通过气相沉积沉积栅金属化层。栅金属化层是钛—铂—金。通过接触包含TMAH的聚合物去除剂去除第一和第二光致抗蚀剂层。第二光致抗蚀剂功能是搬移层的作用,去除在第二光致抗蚀剂层表面上沉积的栅金属层。所得到的T-栅结构,如图4所示具有大约200nm的CD茎,大约600nm的CD帽且总的高度约为500nm。
Claims (10)
1.发明提供了在衬底上形成T-栅的方法,步骤包括:
a)提供衬底;
b)在衬底上可选择地设置有机平面化层;
c)设置紫外敏感的第一光致抗蚀剂层;
d)通过掩膜将第一光致抗蚀剂暴露于紫外辐射,且显影曝光的第一光致抗蚀剂形成第一光致抗蚀剂图案,以限定用于T-栅底部的第一开口;
e)如果存在平面化层,则转移图案到平面化层;
f)使图案对紫外辐射不敏感;
g)设置紫外敏感的第二光致抗蚀剂层,第二光致抗蚀剂层是负作用的;
h)通过掩膜将第二光致抗蚀剂暴露于紫外辐射,且显影曝光第二光致抗蚀剂形成第二光致抗蚀剂图案以限定第一开口上用于T-栅帽部的第二开口;和
i)在第一和第二开口内沉积导电材料以形成T-栅。
2.如权利要求1所述的方法,其中上述紫外辐射具有190到300nm的波长。
3.如权利要求1至2所述的任一方法,其中上述使图案对紫外辐射不敏感的步骤包括固化第一光致抗蚀剂。
4.如权利要求1-3所述的任一方法,进一步包含去除第二光致抗蚀剂的步骤。
5.如权利要求1-4所述的任一方法,其中上述第二光致抗蚀剂层的厚度比第一光致抗蚀剂层的厚度大。
6.如权利要求1-5所述的任一方法,其中上述有机平面化层从通路填充层和抗反射涂层中选择。
7.形成T-栅结构的方法,步骤包括:
a)提供衬底;
b)在衬底上设置紫外敏感的第一光致抗蚀剂层;通过掩膜将第一光致抗蚀剂暴露于紫外辐射,且显影曝光的第一光致抗蚀剂形成第一光致抗蚀剂图案,以限定用于T-栅底部的第一开口;和固化第一光致抗蚀剂的图案;
c)在固化的第一光致抗蚀剂上设置紫外敏感的第二光致抗蚀剂层,其中第二光致抗蚀剂是负作用的;
d)通过掩膜将第二光致抗蚀剂暴露于紫外辐射,且显影曝光的第二光致抗蚀剂形成第二光致抗蚀剂图案以限定第一开口上的T-栅帽部的第二开口;
e)在第一和第二开口内沉积导电材料以形成T-栅;和
f)除去第一和第二光致抗蚀剂。
8.如权利要求7所述的方法,其中上述第一光致抗蚀剂是负作用的。
9.形成T-栅结构的方法,步骤包括:
a)提供衬底;
b)在衬底上设置有机平面化层,有机平面化层上设置紫外敏感的第一光致抗蚀剂层,通过掩膜将第一光致抗蚀剂暴露于紫外辐射,且显影曝光的第一光致抗蚀剂形成第一光致抗蚀剂图案,以限定用于T-栅底部的第一开口,转换第一开口到有机平面化层,和去除第一光致抗蚀剂以提供有图案的有机平面化层;
c)设置紫外敏感的第二光致抗蚀剂层于有图案的有机平面化层上,其中第二光致抗蚀剂层是负作用的;
d)通过将掩膜第二光致抗蚀剂暴露于紫外辐射,且显影曝光的第二光致抗蚀剂形成第二光致抗蚀剂图案,以限定第一开口上的T-栅帽部的第二开口;
e)在第一和第二开口内设置导电材料以形成T-栅;和
f)除去第二光致抗蚀剂。
10.如权利要求7-9所述的任一方法,上述紫外辐射波长为248nm。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53993204P | 2004-01-29 | 2004-01-29 | |
| US60/539,932 | 2004-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1661779A true CN1661779A (zh) | 2005-08-31 |
| CN100421217C CN100421217C (zh) | 2008-09-24 |
Family
ID=34652505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100541874A Expired - Fee Related CN100421217C (zh) | 2004-01-29 | 2005-01-28 | T栅的形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7413942B2 (zh) |
| EP (1) | EP1560260A1 (zh) |
| JP (2) | JP2005236281A (zh) |
| KR (1) | KR101125707B1 (zh) |
| CN (1) | CN100421217C (zh) |
| SG (1) | SG113599A1 (zh) |
| TW (1) | TWI380354B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100446185C (zh) * | 2005-11-29 | 2008-12-24 | 韩国电子通信研究院 | 形成t或伽玛形电极的方法 |
| CN101251713B (zh) * | 2008-04-07 | 2010-11-10 | 中国电子科技集团公司第十三研究所 | 深紫外光刻制作“t”型栅的方法 |
| CN103137441A (zh) * | 2011-11-22 | 2013-06-05 | 上海华虹Nec电子有限公司 | 半导体工艺中制作细长型孤立线条图形的方法 |
| CN104701154A (zh) * | 2015-03-11 | 2015-06-10 | 北京工业大学 | 一种使用化学收缩方法实现亚半微米t型栅的制备方法 |
| CN108807162A (zh) * | 2018-05-28 | 2018-11-13 | 苏州汉骅半导体有限公司 | T型栅制备方法 |
| CN110429027A (zh) * | 2019-06-27 | 2019-11-08 | 福建省福联集成电路有限公司 | 一种提高低线宽栅极器件生产效率的方法及器件 |
| CN112074932A (zh) * | 2018-04-03 | 2020-12-11 | 德州仪器公司 | 制造晶体管的方法 |
| WO2022001727A1 (zh) * | 2020-07-01 | 2022-01-06 | 腾讯科技(深圳)有限公司 | 铟柱焊点的制备方法、芯片衬底及芯片 |
| WO2022227019A1 (zh) * | 2021-04-30 | 2022-11-03 | 华为技术有限公司 | 一种形成栅极的方法及半导体器件 |
| US12023580B2 (en) | 2020-09-25 | 2024-07-02 | Tencent Technology (Shenzhen) Company Limited | Method and apparatus for displaying picture of virtual environment, device, and medium |
| CN118588547A (zh) * | 2024-08-06 | 2024-09-03 | 成都航天博目电子科技有限公司 | 一种半导体器件的t型栅及其制备方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4718145B2 (ja) * | 2004-08-31 | 2011-07-06 | 富士通株式会社 | 半導体装置及びゲート電極の製造方法 |
| JP4640047B2 (ja) * | 2005-08-30 | 2011-03-02 | 沖電気工業株式会社 | エッチング方法、金属膜構造体の製造方法およびエッチング構造体 |
| KR100636597B1 (ko) * | 2005-12-07 | 2006-10-23 | 한국전자통신연구원 | 티형 게이트의 제조 방법 |
| US20090305504A1 (en) * | 2006-07-21 | 2009-12-10 | Ce Ma | Single precursors for atomic layer deposition |
| US7883835B2 (en) * | 2006-09-22 | 2011-02-08 | Tokyo Electron Limited | Method for double patterning a thin film |
| US7862985B2 (en) * | 2006-09-22 | 2011-01-04 | Tokyo Electron Limited | Method for double patterning a developable anti-reflective coating |
| US7811747B2 (en) * | 2006-09-22 | 2010-10-12 | Tokyo Electron Limited | Method of patterning an anti-reflective coating by partial developing |
| US7858293B2 (en) * | 2006-09-22 | 2010-12-28 | Tokyo Electron Limited | Method for double imaging a developable anti-reflective coating |
| US7767386B2 (en) * | 2007-01-15 | 2010-08-03 | Tokyo Electron Limited | Method of patterning an organic planarization layer |
| US7932017B2 (en) * | 2007-01-15 | 2011-04-26 | Tokyo Electron Limited | Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer |
| US8003300B2 (en) * | 2007-04-12 | 2011-08-23 | The Board Of Trustees Of The University Of Illinois | Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same |
| US8652763B2 (en) * | 2007-07-16 | 2014-02-18 | The Board Of Trustees Of The University Of Illinois | Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same |
| JP5013119B2 (ja) * | 2007-09-20 | 2012-08-29 | 信越化学工業株式会社 | パターン形成方法並びにこれに用いるレジスト材料 |
| JP2009168913A (ja) * | 2008-01-11 | 2009-07-30 | Canon Inc | 膜パターンの形成方法 |
| US7608865B1 (en) * | 2008-04-28 | 2009-10-27 | Northrop Grumman Space & Mission Systems Corp. | Club extension to a T-gate high electron mobility transistor |
| KR101243836B1 (ko) * | 2009-09-04 | 2013-03-20 | 한국전자통신연구원 | 반도체 소자 및 그 형성 방법 |
| US9048184B2 (en) * | 2013-03-15 | 2015-06-02 | Northrop Grumman Systems Corporation | Method of forming a gate contact |
| US9379327B1 (en) | 2014-12-16 | 2016-06-28 | Carbonics Inc. | Photolithography based fabrication of 3D structures |
| CN104900503B (zh) * | 2015-04-28 | 2018-05-01 | 厦门市三安集成电路有限公司 | 一种高离子迁移率晶体管的t型栅的制作方法 |
| CN104851788B (zh) * | 2015-04-28 | 2018-08-24 | 厦门市三安集成电路有限公司 | 一种砷化镓基晶体管的t型栅的制作方法 |
| US9443740B1 (en) * | 2015-05-15 | 2016-09-13 | Cindy X. Qiu | Process for forming gate of thin film transistor devices |
| CN105511233B (zh) * | 2015-12-28 | 2017-09-05 | 中国电子科技集团公司第十三研究所 | 采用两次电子束曝光制备t型栅的方法 |
| US10340352B2 (en) * | 2017-03-14 | 2019-07-02 | Globalfoundries Inc. | Field-effect transistors with a T-shaped gate electrode |
| CN112002641A (zh) * | 2020-07-21 | 2020-11-27 | 中电科工程建设有限公司 | 5G通讯用GaN功率器件的Γ栅制作方法 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679311A (en) * | 1985-12-12 | 1987-07-14 | Allied Corporation | Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing |
| US4923827A (en) * | 1988-05-16 | 1990-05-08 | Eaton Corporation | T-type undercut electrical contact process on a semiconductor substrate |
| KR910005400B1 (ko) * | 1988-09-05 | 1991-07-29 | 재단법인 한국전자통신연구소 | 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법 |
| JPH04359522A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | ゲート電極形成方法 |
| JPH05218095A (ja) * | 1991-11-27 | 1993-08-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5334542A (en) * | 1991-11-27 | 1994-08-02 | Oki Electric Industry Co., Ltd. | Method of forming T-shaped electrode |
| JPH0621103A (ja) * | 1992-04-09 | 1994-01-28 | Hewlett Packard Co <Hp> | T型ゲート構造の形成方法 |
| KR0130963B1 (ko) * | 1992-06-09 | 1998-04-14 | 구자홍 | T형 단면구조의 게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법 |
| JP3004821B2 (ja) * | 1992-08-18 | 2000-01-31 | 沖電気工業株式会社 | 電極の形成方法 |
| JP3330214B2 (ja) * | 1993-12-14 | 2002-09-30 | 三菱電機株式会社 | 多層レジストパターンの形成方法,及び半導体装置の製造方法 |
| US5543253A (en) * | 1994-08-08 | 1996-08-06 | Electronics & Telecommunications Research Inst. | Photomask for t-gate formation and process for fabricating the same |
| JPH08172102A (ja) * | 1994-12-20 | 1996-07-02 | Murata Mfg Co Ltd | 半導体装置の製造方法 |
| JP3051817B2 (ja) * | 1995-01-31 | 2000-06-12 | シャープ株式会社 | 半導体装置の製造方法 |
| JPH0974073A (ja) * | 1995-09-06 | 1997-03-18 | Nec Corp | 電極・配線形成方法 |
| KR0170498B1 (ko) * | 1995-11-21 | 1999-03-30 | 양승택 | T형 게이트 전극의 형성방법 |
| KR0166864B1 (ko) * | 1995-12-18 | 1999-02-01 | 구자홍 | 티-게이트 제조방법 |
| JPH09275209A (ja) * | 1996-04-04 | 1997-10-21 | Honda Motor Co Ltd | 高電子移動度トランジスタ及びその製造方法 |
| JP2780704B2 (ja) * | 1996-06-14 | 1998-07-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6114082A (en) * | 1996-09-16 | 2000-09-05 | International Business Machines Corporation | Frequency doubling hybrid photoresist having negative and positive tone components and method of preparing the same |
| JPH10256229A (ja) * | 1997-03-06 | 1998-09-25 | Toshiba Corp | 半導体装置の製造方法 |
| US5940697A (en) * | 1997-09-30 | 1999-08-17 | Samsung Electronics Co., Ltd. | T-gate MESFET process using dielectric film lift-off technique |
| JP3332851B2 (ja) * | 1998-04-22 | 2002-10-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6042975A (en) * | 1998-07-08 | 2000-03-28 | Lucent Technologies Inc. | Alignment techniques for photolithography utilizing multiple photoresist layers |
| US6255035B1 (en) * | 1999-03-17 | 2001-07-03 | Electron Vision Corporation | Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices |
| US6387783B1 (en) * | 1999-04-26 | 2002-05-14 | International Business Machines Corporation | Methods of T-gate fabrication using a hybrid resist |
| KR100549574B1 (ko) * | 1999-12-30 | 2006-02-08 | 주식회사 하이닉스반도체 | 유기 반사 방지막용 중합체 및 그의 제조방법 |
| CN1110065C (zh) * | 2000-04-05 | 2003-05-28 | 信息产业部电子第十三研究所 | 半导体器件栅帽与栅足自对准的t形栅加工方法 |
| US6461717B1 (en) * | 2000-04-24 | 2002-10-08 | Shipley Company, L.L.C. | Aperture fill |
| US6255202B1 (en) * | 2000-07-20 | 2001-07-03 | Advanced Micro Devices, Inc. | Damascene T-gate using a spacer flow |
| US6319802B1 (en) * | 2000-07-20 | 2001-11-20 | Advanced Micro Devices, Inc. | T-gate formation using modified damascene processing with two masks |
| US6417084B1 (en) * | 2000-07-20 | 2002-07-09 | Advanced Micro Devices, Inc. | T-gate formation using a modified conventional poly process |
| US6403456B1 (en) * | 2000-08-22 | 2002-06-11 | Advanced Micro Devices, Inc. | T or T/Y gate formation using trim etch processing |
| US6524937B1 (en) * | 2000-08-23 | 2003-02-25 | Tyco Electronics Corp. | Selective T-gate process |
| US6509253B1 (en) * | 2001-02-16 | 2003-01-21 | Advanced Micro Devices, Inc. | T-shaped gate electrode for reduced resistance |
| US6784081B1 (en) * | 2003-08-06 | 2004-08-31 | Suntek Compound Semiconductor Co., Ltd. | Gate structure forming method of field effect transistor |
-
2005
- 2005-01-28 US US11/046,045 patent/US7413942B2/en not_active Expired - Fee Related
- 2005-01-28 SG SG200500492A patent/SG113599A1/en unknown
- 2005-01-28 TW TW094102553A patent/TWI380354B/zh not_active IP Right Cessation
- 2005-01-28 KR KR1020050007954A patent/KR101125707B1/ko not_active Expired - Fee Related
- 2005-01-28 JP JP2005020980A patent/JP2005236281A/ja active Pending
- 2005-01-28 CN CNB2005100541874A patent/CN100421217C/zh not_active Expired - Fee Related
- 2005-01-28 EP EP05250471A patent/EP1560260A1/en not_active Withdrawn
-
2012
- 2012-07-02 JP JP2012148551A patent/JP2012230408A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100446185C (zh) * | 2005-11-29 | 2008-12-24 | 韩国电子通信研究院 | 形成t或伽玛形电极的方法 |
| CN101251713B (zh) * | 2008-04-07 | 2010-11-10 | 中国电子科技集团公司第十三研究所 | 深紫外光刻制作“t”型栅的方法 |
| CN103137441A (zh) * | 2011-11-22 | 2013-06-05 | 上海华虹Nec电子有限公司 | 半导体工艺中制作细长型孤立线条图形的方法 |
| CN104701154A (zh) * | 2015-03-11 | 2015-06-10 | 北京工业大学 | 一种使用化学收缩方法实现亚半微米t型栅的制备方法 |
| CN112074932A (zh) * | 2018-04-03 | 2020-12-11 | 德州仪器公司 | 制造晶体管的方法 |
| CN108807162A (zh) * | 2018-05-28 | 2018-11-13 | 苏州汉骅半导体有限公司 | T型栅制备方法 |
| CN110429027A (zh) * | 2019-06-27 | 2019-11-08 | 福建省福联集成电路有限公司 | 一种提高低线宽栅极器件生产效率的方法及器件 |
| CN110429027B (zh) * | 2019-06-27 | 2021-10-29 | 福建省福联集成电路有限公司 | 一种提高低线宽栅极器件生产效率的方法及器件 |
| WO2022001727A1 (zh) * | 2020-07-01 | 2022-01-06 | 腾讯科技(深圳)有限公司 | 铟柱焊点的制备方法、芯片衬底及芯片 |
| US11869861B2 (en) | 2020-07-01 | 2024-01-09 | Tencent Technology (Shenzhen) Company Limited | Method for preparing indium pillar solder, chip substrate and chip |
| US12023580B2 (en) | 2020-09-25 | 2024-07-02 | Tencent Technology (Shenzhen) Company Limited | Method and apparatus for displaying picture of virtual environment, device, and medium |
| WO2022227019A1 (zh) * | 2021-04-30 | 2022-11-03 | 华为技术有限公司 | 一种形成栅极的方法及半导体器件 |
| CN118588547A (zh) * | 2024-08-06 | 2024-09-03 | 成都航天博目电子科技有限公司 | 一种半导体器件的t型栅及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200537603A (en) | 2005-11-16 |
| JP2012230408A (ja) | 2012-11-22 |
| EP1560260A1 (en) | 2005-08-03 |
| US20050202613A1 (en) | 2005-09-15 |
| CN100421217C (zh) | 2008-09-24 |
| SG113599A1 (en) | 2005-08-29 |
| JP2005236281A (ja) | 2005-09-02 |
| KR101125707B1 (ko) | 2012-03-27 |
| KR20060042877A (ko) | 2006-05-15 |
| US7413942B2 (en) | 2008-08-19 |
| US20060223245A9 (en) | 2006-10-05 |
| TWI380354B (en) | 2012-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100421217C (zh) | T栅的形成方法 | |
| US6255035B1 (en) | Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices | |
| TWI449084B (zh) | 形成電子裝置之方法 | |
| JP5753351B2 (ja) | 電子デバイスを形成する方法 | |
| US8247302B2 (en) | Methods of fabricating substrates | |
| JP5698923B2 (ja) | 自己整合型スペーサー多重パターニング方法 | |
| US10777681B2 (en) | Multi-layer photoresist | |
| US8119533B2 (en) | Pattern formation in semiconductor fabrication | |
| TW202204539A (zh) | 包含碳材料、金屬有機化合物及溶劑之旋轉塗布組成物及在基材上製造金屬氧化物膜的方法 | |
| JP3504247B2 (ja) | 半導体装置の製造方法 | |
| US6420271B2 (en) | Method of forming a pattern | |
| US6150070A (en) | Method of creating optimal profile in single layer photoresist | |
| US7253113B2 (en) | Methods for using a silylation technique to reduce cell pitch in semiconductor devices | |
| US20100255427A1 (en) | Conformal photo-sensitive layer and process | |
| JP2004505319A (ja) | 微細電子デバイスの製造方法 | |
| US9704711B2 (en) | Silicon-based middle layer composition | |
| US6682988B1 (en) | Growth of photoresist layer in photolithographic process | |
| Weitzel et al. | A review of GaAs MESFET gate electrode fabrication technologies | |
| EP1708253B1 (en) | Semiconductor device fabrication method | |
| US20250306468A1 (en) | Multipatterning with crosslinkable overcoat | |
| US6627360B1 (en) | Carbonization process for an etch mask | |
| TW202546552A (zh) | 形成半導體裝置的方法 | |
| CN121127946A (zh) | 使用可逆外涂料形成亚光刻芯轴图案 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080924 Termination date: 20140128 |