[go: up one dir, main page]

KR910005400B1 - 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법 - Google Patents

다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법 Download PDF

Info

Publication number
KR910005400B1
KR910005400B1 KR1019880011473A KR880011473A KR910005400B1 KR 910005400 B1 KR910005400 B1 KR 910005400B1 KR 1019880011473 A KR1019880011473 A KR 1019880011473A KR 880011473 A KR880011473 A KR 880011473A KR 910005400 B1 KR910005400 B1 KR 910005400B1
Authority
KR
South Korea
Prior art keywords
gallium arsenide
field effect
effect transistor
gate
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019880011473A
Other languages
English (en)
Other versions
KR900005625A (ko
Inventor
심규환
최영규
양전욱
이진희
강진영
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019880011473A priority Critical patent/KR910005400B1/ko
Priority to JP63314002A priority patent/JPH0682689B2/ja
Priority to US07/402,607 priority patent/US4997778A/en
Publication of KR900005625A publication Critical patent/KR900005625A/ko
Application granted granted Critical
Publication of KR910005400B1 publication Critical patent/KR910005400B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H10D30/0616—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made before the completion of the source and drain regions, e.g. gate-first processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H10D64/0125—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10P32/302—
    • H10P95/90—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/10—Lift-off masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음.

Description

다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법
제1도는 본 발명의 실시예를 나타내는 제조 공정도.
제2도는 종래의 다층레지스트를 임시게이트로 이용한 전계효과트랜지스터의 단면도.
제3도는 종래의 외부측벽을 이용한 전계효과트랜지스터의 단면도.
제4도는 종래의 내부측벽을 이용한 게이트 미세화 단면도.
제5도는 종래의 기울임증착을 이용한 게이트 미세화 단면도.
* 도면의 주요부분에 대한 부호의 설명
101 : 반절연 갈륨비소 웨이퍼 102 : 활성층용 실리콘 이온주입층
103 : 질화막 104 : 티타늄막
105 : 하층 포토레지스트 106 : 질화막
107 : 중간 포토레지스트 108 : 도포산화막
109 : 상층 포토레지스트 110 : 산화막
111 : 임시게이트 112 : 포토레지스트의 측면식각
113 : 텅스텐실리사이드 114 : 게이트
115 : 자항 성잡합용 실리콘이온주입층
116 : AuGe/Ni의 저항성금속 117 : 산화막
118 : 연결금속선 119 : 외부측멱
120 : 내부측벽
본 발명은 고속동작시 잡음지수가 작은 갈륨 비소 자기정합형 전계효과트랜지스터의 제조방법에 관한 것으로 특히 광사진전사와 금도금등의 기술을 응용하고 0.3-0.5미크론 크기의 T형 게이트를 갖는 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법에 관한 것이다.
종래의 갈륨비소를 이용한 금속-반도체 전계효과트랜지스터(MESFET : Metal Semiconductor Field Effect Transistor)의 제조에는 임시게이트(D㎛my Gate)를 이용한 자기정합(SAINT : Self-Aligned for Implantation N+-layer Technology)형 전계효과트랜지스터와 측벽(Side Wall)을 이용한 전자 정합형 전계효과 트랜지스터 등이 개발되어 왔다.
즉 일본의 NTT에서는 다층 레지스트 구조의 임시게이트를 이용한 자기정합형 전계효과트랜지스터를 제2도와 같은 구조로 개발하여 개선시켜가고 있으며, NEC와 Hitachi등에서는 측벽을 이용한 자기정합형 전계효과트랜지스터를 제3도와 같이 개발하여 개선해 나가고 있다.
또한 미국의 텍사스사나 MACOM사 등에서도 다층 레지스트 기술을 이용한 자기정합형 전계효과트랜지스터의 개발을 NTT와 비슷한 기술로 하고 있다.
그 밖에도 미국의 벨연구소 및 ITT디펜스사와, 일본의 Matsusita 및 Mitsubishi사와, 구라파의 여러국가들이 고속, 저잡음의 전계효과트랜지스터를 제작하기 위해 다층 금속게이트와 T형 게이트 및 자기정합형 등으로 개선방향을 모색하고 있다.
한편 갈륨비소 자기정합형 전계효과트랜지스터는 슈퍼 컴퓨터와 군사용 통신기기 및 관통신용 광전집적회로등에 응용된다.
이와 같은 기술에 있어서 상기 제2도는 산화막의 떼어내기가 힘들고, 광사진전사 기술로 게이트(11b)의 길이를 0.6미크론 이하로 줄이거나 정확히 정렬하기 힘들며, 게이트-소스간의 정전용량이 큰 단점이 있다.
상기 제3도도 마찬가지로 0.6미크론 이하로 게이트(114c)의 길이를 줄이기 힘들고 상기 게이트(114c)의 정류접합과 저항성접합(116b)의 사이에 반응이 일어날 수 있으므로 공정이 불안하다.
이에 대해 상기 게이트(114c) 길이를 광사진전사로 0.5미크론 이하로 줄이기 위해 제4도 및 제5도와 같은 방법들이 개발되었다.
그러나 상기 제4도는 절연막을 통한 게이트-소스의 정전용량이 크며, 기생효과에 의한 전류 누설의 문제가 있고, 상기 제5도는 모든 게이트의 방향이 일정해야 하며 기울임 증착 기술이 불안정하여 재현성이 부족한 단점이 있다.
따라서 디지틀 집적회로 및 단일칩고주파 집적회로(Monolithic Microwave Integrated Circuit)의 제조에 소요되는 갈륨비소 전계효과트랜지스터는 고속동작시 저잡음특성을 향상시키기 위해 소자구조 및 제조공정의 개발이 더욱 요구되고 있다. 특히 소스저항의 감소화, 소스-게이트 정전용량의 감소화, 게이트저항의 감소화, 드레인 항복전압의 증대화 등은 소자구조의 개선으로 이루어질 수 있으며 임계전압의 균일화에 의한 재현성의 증대 및 양산성의 확립에는 새로운 공정기술의 개발이 필요하다.
따라서 본 발명은 상기와 같은 문제점들을 해결하고, 필요성을 충족시키기 위하여 창안한 것인바, 광사진전사의 기술로 형성한 0.7-1.0미크론의 다층포토레지스트의 형상을 반응성 이온식각으로 0.3-0.5미크론의 형상으로 축소 전사시키며, 하층 포토레지스트의 측면식각을 이용하여 원하는 게이트를 금도금으로 정확한 크기의 T형으로 만든다.
이렇게 형성된 T형 게이트는 소스와 드레인의 저항성 접합을 위한 고농도 이온주입시 마스크로 사용되어 자기정합형 전계효과 트랜지스터를 만들 수 있게 함으로써 소스-게이트 저항 및 게이트 저항과 소스-게이트 정전용량이 작고, 균일한 형태의 게이트를 갖는 전계효과트랜지스터를 제조하기 위한 것으로 이하 첨부면 도면에 의하여 본 발명의 실시예를 설명하면 다음과 같다.
제1a도는 갈륨비소 위에 다층 레지스트를 도포한 단면도로서, 도우핑하지 않은 반절연 갈륨비소 기판(101)에 포토레지스를 마스크로 이용하여 E/D(Enhancement/Depletion)형 전계효과트랜지스터용 활성층(102)의 형성을 위해 40-150KeV의 에너지와 1E12-1E13/cm2의 양이온 실리콘을 각각 이온주입하고, 질화막(103)을 PECVD(Plasma Enhanced Chemical Vapor Deposition)로 500-800Å 증착한다.
상기 질화막(103) 위에 금도금용 전극으로 이용될 티타늄(104)을 1000Å 증착하고 T형 게이트의 크기를 결정할 하층 포토레지스트(105)를 0.5-0.8미크론의 두께로 도포후 110℃에서 60분정도 구운다음 그위에 다시 질화막(106)을 0.1미크론의 두께로 증착하고 임시게이트용의 중간층 포토레지스트(107)를 0.1-2.0미크론의 두께로 도포하여 110℃에서 20분 동안 굽고, 도포산화막(Spin-on-Class)(108)을 0.1미크론 도포하여 200℃정도에서 20분 구워 중간층 레지스트의 식각용 마스크로 형성하며, 이어 상층 포토레지스트(109)를 도포하여 광사진전사로 0.7-1.0미크론의 게이트형상을 형성한다.
제1b도는 상층 레지스트의 형상을 중간층 레지스트로 축소 전사시키고 산화막을 증착한 단면도로서, 포토레지스트의 게이트 형상을 마스크로 도포한 산화막(108)과 중간층 포토레지스트(107), 질화막(106), 하층포토레지스트(105), 티타늄(104) 및 질화막(103)를 차례로 식각한다.
상기 도포산화막(108a)은 C2F6와 CHF3의 혼합가스를 혼합한 가스를 이용하여 400- 500mtorr의 압력에서 0.1-0.2㎛/min의 식각비로 식각한다.
상기 중간층 포토레지스트(107a)의 측벽식각은 산소가스와 SF6를 70sccm(Standard Cubic Centimeter per Minute)과 30sccm정도 혼합한 가스를 이용하여 비등방성이 5이하이며 0.5-2.0㎛/min의 식각비인 특성으로 식각한다. 이 식각에서 0.6-1.0미크론의 형상을 0.3-0.5미크론의 형상으로 축소전사시켜 임시게이트(111)를 만든다.
상기 제1b도에서 산화막(110)를 2000-3000Å증착하고 상기 임시게이트(111)를 떼어내기(Lift-off)하여 게이트 위치의 질화막(106)만 노출시킨다. 이때 상기 질화막(106)은 CF4와 산소가스가 10대 1인 혼합가스를 이용하여 50-100mtorr의 압력에서 약 0.2㎛/min의 식각비로 식각한다.
상기 하층 포토레지스트(105)의 식각은 산소가스에 약 20%의 C2ClF5를 넣은 혼합가스를 이용하여 100-400mtorr의 압력하에서 0.3-0.8㎛/min의 식각비로 식각한다.
상기 티타늄(104)은 CCl2F2를 이용하여 20mtorr의 압력에서 약 200Å/min의 식각비로 식각하며 상기 티타늄(104)의 식각으로 노출된 질화막(103)은 상기 질화막(106)의 식각과 동일조건으로 식각한다.
제1c도는 하층으로 게이트형상을 전사시키고 포토레지스트를 측면식각후 텅스텐 실리사이드를 증착한 단면도로서, 게이트가 위치할 갈륨비소의 표면이 노출되면 내열성이 놓은 텅스텐 실리사이드(113)를 1000Å 증착하며 이때 상기 텅스텐 실리사이드(113)는 측벽식각시 갈륨비소의 표면을 보호하고 이온주입 불순물의 활성화시 고온공정을 가능하게 한다.
하층 포토레지스트(105)의 측벽식각(112a)은 상층 포토레지스트(107)의 시각과 동일한 공정으로 한다.
그러므로 이때의 식각을 조절하여 제조할 T형 게이트(114)의 크기를 결정한다. 제1d도는 텅스텐 실리사이드 위에 티타늄을 증착하고 이를 전극으로 도금함 단면도로서, 노출된 티타늄(104a)을 전극으로 이용하여 50℃의 온도에서 약 0.1㎛/min의 성장률로 도금을 하여 규격화된 T형 게이트(114)를 만든다.
그리고 아세톤 및 산소플라즈마를 이용하여 떼어내기하고, 산소플라즈마를 이용한 포토레지스트의 제거는 약 10sccm의 상소를 흘리면서 2torr정도의 압력에서 10-20분 식각한다.
제1e도는 T형 게이트의 완성후 떼어내기와 건식 식각으로 포토레지스터와 티타늄을 제거산 후 자기정합용 이온주입한 단면도로서, 광사진전사를 이용하여 소스-드레인 영역을 포함하는 트랜지스터 영역의 형상을 포토레지스트(105b)로 한정하고, T형 게이트를 마스크로 이용하여 100-200KeV의 에너지와 1E13-5E13/cm2의 이온량으로 실리콘을 이온주입하여 소스 및 드레인의 저항성 접합부분에 n+층인 실리콘이온주입층(115)을 자기정합형으로 형성하며 주입된 이온의 활성화는 수소분위기에서 800-900℃의 온도와 3-30초의 시간영역에서 활성화한다.
제1f도는 산화막을 이용하여 접합구멍을 만들고 금속증착후 이온밀링으로 연결금속선 형상을 형성한 단면도로서, 광사진전사 및 떼어내기로 AuGe/Ni의 저항성금속(116a)(116b)을 1500/400Å의 두께로 각각 증착하고 450℃에서 20분정도 열처리하여 저항성 접촉을 만든다.
그리고 소자사이의 금속선(118)연결은 산화막(117)을 2-4미크론의 두께로 도포하여 접촉구멍을 만들고 그 위에 Ti/Pt/Au의 연결금속선(118)을 500/1500/2500Å의 두께로 각각 증착하고 광사진전사 및 이온밀링을 이용하여 일차연결금속선을 만든다.
이상에서 상세히 설명한 바와 같이 본 발명에 의하면 광사진전사로 0.3-0.5미크론의 T형 게이트를 형성하여 소스-게이트저항, 게이트저항과 소스-게이트 정전용량을 감소시킬 수 있으며 저항성 접촉을 위해 자기정합 방법으로 n+층을 형성할 수 있는 장점과, 특히 T형 게이트의 크기 및 모양을 쉽게 조절할 수 있으므로 재현성이 우수한 장점이 있는 것이다.

Claims (7)

  1. 갈륨비소를 이용한 전계효과트랜지스터의 제조방법에 있어서, 반절연갈륨비소 웨이퍼(101)위에 다층포토레지스트를 입힌후 상층 포토레지스트(109)의 형상을 중간층 포토레지스트(107)로 축소전사시켜 산화막을 증착하고, 하층포토레지스트(105)로 게이트형상을 전사시키고 포토레지스트를 측면식각후 텅스텐실리사이드(113)를 증착하고, 이 텅스텐실리사이드(113)위에 티타늄을 증착한 후 이를 전극으로 금도금하고, 이어 T형 게이트(114)의 완성후 자기정합용 이온을 주입하며, 산화막을 이용하여 접합구멍을 만들고 금속증착후 연결금속선 형상을 완성함으로써 고속동작시 저잡음 특성을 개선시킨 것을 특징으로 하는 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법.
  2. 제1항에 있어서, 중간층포토레지스트(107)는 산소가스와 CF6를 혼합한 가스를 이용하여 측벽식각을 행하여, 0.6-1.0미크론의 게이트 형상을 0.3-0.5미크론의 형상으로 축소전사시켜 임시게이트(111)를 만든 것을 특징으로 하는 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스트의 제조방법.
  3. 제1항에 있어서, 하층 포토레지스트(105)는 산소가스에 C2ClF2를 넣은 혼합가스를 이용하여 식각한 것을 특징으로 하는 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법.
  4. 제1항에 있어서, T형 게이트의 길이를 0.3-0.5미크론으로 형성하고, 이 게이트를 마스크로 저항성 접합용 이온을 주입하여 제조한 것을 특징으로 하는 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과 트랜지스터의 제조방법.
  5. 제4항에 있어서, 0.3-0.5미크론 게이트는 다층 포토레지스트 및 측벽식각 기술로 제조한 것을 특징으로 하는 다층레지스트를 이용하는 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법.
  6. 제1항에 있어서, 텅스텐실리사이드(113)는 갈륨비소의 보호를 위한 T형 게이트 하층에 1000Å 증착한 것을 특징으로 하는 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법.
  7. 제1항 또는 제4항에 있어서, T형 게이트는 측벽식각 기술 및 금도금으로 정확히 형성한 것을 특징으로 하는 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법.
KR1019880011473A 1988-09-05 1988-09-05 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법 Expired KR910005400B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019880011473A KR910005400B1 (ko) 1988-09-05 1988-09-05 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법
JP63314002A JPH0682689B2 (ja) 1988-09-05 1988-12-14 多層レジストを利用した自己整合型砒化ガリウム（ＧａＡｓ）電界効果トランジスタの製造方法
US07/402,607 US4997778A (en) 1988-09-05 1989-09-05 Process for forming a self-aligned FET having a T-shaped gate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880011473A KR910005400B1 (ko) 1988-09-05 1988-09-05 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR900005625A KR900005625A (ko) 1990-04-14
KR910005400B1 true KR910005400B1 (ko) 1991-07-29

Family

ID=19277512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880011473A Expired KR910005400B1 (ko) 1988-09-05 1988-09-05 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법

Country Status (3)

Country Link
US (1) US4997778A (ko)
JP (1) JPH0682689B2 (ko)
KR (1) KR910005400B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139968A (en) * 1989-03-03 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of producing a t-shaped gate electrode
US5155054A (en) * 1989-09-28 1992-10-13 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor MOSFET having a projection T-shaped semiconductor portion
JPH03248439A (ja) * 1990-02-26 1991-11-06 Rohm Co Ltd 化合物半導体装置の製造方法
US5034351A (en) * 1990-10-01 1991-07-23 Motorola, Inc. Process for forming a feature on a substrate without recessing the surface of the substrate
JPH04155835A (ja) * 1990-10-18 1992-05-28 Mitsubishi Electric Corp 集積回路装置の製造方法
US5185278A (en) * 1990-10-22 1993-02-09 Motorola, Inc. Method of making self-aligned gate providing improved breakdown voltage
US5182218A (en) * 1991-02-25 1993-01-26 Sumitomo Electric Industries, Ltd. Production methods for compound semiconductor device having lightly doped drain structure
US5334542A (en) * 1991-11-27 1994-08-02 Oki Electric Industry Co., Ltd. Method of forming T-shaped electrode
US5272095A (en) * 1992-03-18 1993-12-21 Research Triangle Institute Method of manufacturing heterojunction transistors with self-aligned metal contacts
KR0130963B1 (ko) * 1992-06-09 1998-04-14 구자홍 T형 단면구조의 게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
JP2560993B2 (ja) * 1993-09-07 1996-12-04 日本電気株式会社 化合物半導体装置の製造方法
US5354417A (en) * 1993-10-13 1994-10-11 Applied Materials, Inc. Etching MoSi2 using SF6, HBr and O2
US5374574A (en) * 1993-11-23 1994-12-20 Goldstar Electron Co., Ltd. Method for the fabrication of transistor
US5374575A (en) * 1993-11-23 1994-12-20 Goldstar Electron Co., Ltd. Method for fabricating MOS transistor
KR100364710B1 (ko) * 1994-07-29 2003-02-25 엘지전자 주식회사 반도체소자의제조방법
US5486483A (en) * 1994-09-27 1996-01-23 Trw Inc. Method of forming closely spaced metal electrodes in a semiconductor device
FR2769129A1 (fr) * 1997-09-30 1999-04-02 Thomson Csf Procede de realisation de transistor a effet de champ
US6333229B1 (en) 2000-03-13 2001-12-25 International Business Machines Corporation Method for manufacturing a field effect transitor (FET) having mis-aligned-gate structure
US7008832B1 (en) 2000-07-20 2006-03-07 Advanced Micro Devices, Inc. Damascene process for a T-shaped gate electrode
US6403456B1 (en) * 2000-08-22 2002-06-11 Advanced Micro Devices, Inc. T or T/Y gate formation using trim etch processing
US6482688B2 (en) 2001-03-30 2002-11-19 Texas Instruments Incorporated Utilizing amorphorization of polycrystalline structures to achieve T-shaped MOSFET gate
US6673714B2 (en) * 2002-04-25 2004-01-06 Hewlett-Packard Development Company, L.P. Method of fabricating a sub-lithographic sized via
SG113599A1 (en) * 2004-01-29 2005-08-29 Rohm & Haas Elect Mat T-gate formation
US8698230B2 (en) * 2012-02-22 2014-04-15 Eastman Kodak Company Circuit including vertical transistors with a conductive stack having reentrant profile
JP6112940B2 (ja) * 2012-07-05 2017-04-12 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561169A (en) * 1982-07-30 1985-12-31 Hitachi, Ltd. Method of manufacturing semiconductor device utilizing multilayer mask
US4551905A (en) * 1982-12-09 1985-11-12 Cornell Research Foundation, Inc. Fabrication of metal lines for semiconductor devices
US4536942A (en) * 1982-12-09 1985-08-27 Cornell Research Foundation, Inc. Fabrication of T-shaped metal lines for semiconductor devices
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
EP0224614B1 (en) * 1985-12-06 1990-03-14 International Business Machines Corporation Process of fabricating a fully self- aligned field effect transistor
US4808545A (en) * 1987-04-20 1989-02-28 International Business Machines Corporation High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process

Also Published As

Publication number Publication date
US4997778A (en) 1991-03-05
JPH0682689B2 (ja) 1994-10-19
KR900005625A (ko) 1990-04-14
JPH0282629A (ja) 1990-03-23

Similar Documents

Publication Publication Date Title
KR910005400B1 (ko) 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법
KR920002090B1 (ko) 전계효과 트랜지스터의 제조방법
US4849376A (en) Self-aligned refractory gate process with self-limiting undercut of an implant mask
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US4782032A (en) Method of making self-aligned GaAs devices having TiWNx gate/interconnect
US4997779A (en) Method of making asymmetrical gate field effect transistor
EP0322243B1 (en) Process of manufacture of a gallium arsenide field effect transistor
US5001076A (en) Process for fabricating III-V devices using a composite dielectric layer
US5112763A (en) Process for forming a Schottky barrier gate
US4363830A (en) Method of forming tapered contact holes for integrated circuit devices
US5550065A (en) Method of fabricating self-aligned FET structure having a high temperature stable T-shaped Schottky gate contact
US5322806A (en) Method of producing a semiconductor device using electron cyclotron resonance plasma CVD and substrate biasing
GB2230899A (en) Method of producing a gate
GB2237932A (en) Production method for a compound semiconductor device
US4523368A (en) Semiconductor devices and manufacturing methods
JPH0361346B2 (ko)
KR910005399B1 (ko) 이중측벽을 이용한 자기정합형 갈륨비소 fet의 제조방법
JP2889240B2 (ja) 化合物半導体装置及びその製造方法
KR920002517B1 (ko) 이중측벽 기술에 의한 bpldd 구조의 금속-반도체 전계효과트랜지스터 및 그의 제조방법
JPH0257340B2 (ko)
JPH01274477A (ja) 半導体装置の製造方法
KR940010561B1 (ko) Mesfet 반도체 장치 제조방법
KR940005722B1 (ko) 비트라인 제조방법 및 그 구조
JP3353773B2 (ja) 半導体装置の製造方法
JPH02218164A (ja) Ｍｉｓ型電界効果トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 19970605

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 19980730

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 19980730

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000