CN1110065C - 半导体器件栅帽与栅足自对准的t形栅加工方法 - Google Patents
半导体器件栅帽与栅足自对准的t形栅加工方法 Download PDFInfo
- Publication number
- CN1110065C CN1110065C CN00105221A CN00105221A CN1110065C CN 1110065 C CN1110065 C CN 1110065C CN 00105221 A CN00105221 A CN 00105221A CN 00105221 A CN00105221 A CN 00105221A CN 1110065 C CN1110065 C CN 1110065C
- Authority
- CN
- China
- Prior art keywords
- photoresist
- grid
- window
- upper strata
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 72
- 238000005260 corrosion Methods 0.000 claims abstract description 16
- 230000007797 corrosion Effects 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims abstract description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 43
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 34
- 239000011248 coating agent Substances 0.000 claims description 26
- 238000000576 coating method Methods 0.000 claims description 26
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 239000003292 glue Substances 0.000 claims description 12
- 238000003384 imaging method Methods 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 8
- 238000005036 potential barrier Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 12
- 230000002146 bilateral effect Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 241000216843 Ursus arctos horribilis Species 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000010923 batch production Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001015 X-ray lithography Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
本发明公开了一种半导体器件栅帽与栅足自对准的T形栅加工方法，它用普通工艺设备，采用双层光刻胶，利用两种介质腐蚀速率差异大的特性，反应离子刻蚀后，去除腐蚀速率快的介质，由腐蚀速率慢的介质和光刻胶构成栅窗口。一次光刻，不用套刻，剥离后获得栅帽与栅足自对准、左右对称的T形栅，栅长最小可达0.1μm，降低了制版精度、光刻难度和加工成本，特别适合2英寸以上大圆片半导体器件研制生产，可推广应用。
Description
技术领域
本发明涉及一种半导体器件的T形栅加工方法，特别适用于砷化镓(GaAs)半导体器件及其单片电路栅帽与栅足自对准的T形栅加工工艺技术。
背景技术
在GaAs半导体器件及其单片电路中，需要用T形栅提高器件和电路的性能，是一个关键工艺。国外自八十年代起投入大量人力和财力，从事微细加工的设备和工艺技术研究，开发出多种加工技术，如：电子束光刻，投影光刻，X射线光刻法，聚集电子束无掩膜法等。其中用得最广泛的是电子束直接光刻法。它利用两层以上的光刻胶，两次对位光刻在胶上得到T形窗口，经蒸发金属，剥离后得到T形栅。它可以制造出0.1μm以下的T形栅。但设备复杂，昂贵，加工费时，成本高。
中国专利号96104462.4、《半导体器件的T形栅加工方法》中公开了一种半导体的T形栅加工方法，半导体器件的栅帽与栅足是采用二次掩膜版套刻而成，由于采用普通工艺设备制造，套刻难度较大，因而成熟性的批量生产及推广应用受到限制。
发明内容
本发明的目有在于避免上述背景技术中的不足之处而提供一种不用昂贵电子束曝光机、采用普通工艺设备一次光刻制造半导体器件栅帽与栅足自对准的T形栅加工方法，并这种方法还具有栅金属化厚度较厚，工艺难度小和容易操作，成品率高，加工成本低，栅的粗细易于控制等特点，特别能做出0.1μm的T形栅。
本发明的目的是这样实现的，它包含的制造加工步骤有：
在砷化镓1衬底上淀积一层氮化硅2膜，氮化硅2膜上涂一层上层光刻胶3，上层光刻胶3上涂一层下层光刻胶4；
用一块掩膜版放在下层光刻胶4上，对位曝光显影，下层光刻胶4上曝光显影出近似矩形的光刻胶窗口；
大面积曝光显影，上层光刻胶3上位于下层光刻胶4上的窗口的正下方处曝光显影出近似矩形的比下层光刻胶4上的窗口的尺寸大的光刻胶窗口，露出胶窗口底部的氮化硅2；
在下层光刻胶4上、下层光刻胶4窗口和上层光刻胶3窗口中淀积一层介质膜5，介质膜5淀积厚度为0.1μm至1.0μm；反应离子刻蚀下层光刻胶4上的介质膜5和上层光刻胶3、下层光刻胶4窗口中底部氮化硅2上介质膜5和氮化硅2，在窗口底部的氮化硅2膜和介质膜5上得到尺寸缩小了的狭窄窗口；用氢氟酸腐蚀液去除掉所有的介质膜5，留下氮化硅2膜；氮化硅2和介质膜5的腐蚀速率差异大，腐蚀比为1∶20；
对砷化镓1腐蚀挖槽后，在砷化镓1片上垂直蒸发势垒金属膜6，剥离掉砷化镓1上上层光刻胶3、下层光刻胶4及上层光刻胶3、下层光刻胶4上的势垒金属膜6，得到栅帽与栅足自对准的T形栅。
本发明还包含以下制造加工步骤：
本发明砷化镓(GaAs)1衬底上淀积一层厚度为500至4000的氮化硅2膜，在氮化硅2膜上涂上层光刻胶3、下层光刻胶4的厚度分别为3000至15000。
本发明氢氟酸去除介质膜5采用的温度为20℃至80℃。
本发明相比背景技术有如下优点：
(1)本发明没有用昂贵的电子束光刻机，而是用普通的工艺设备，采用填充介质膜，反应离子刻蚀等工艺制造栅长可控制的T形栅，大大降低了加工成本。
(2)本发明采用氮化硅(Si3N4)2和介质膜5双层介质，利用两种介质腐蚀速率差异大的特性(腐蚀比约1∶20)，反应离子刻蚀后，去除腐蚀速率快的介质，由胶和第一层介质构成栅窗口，剥离后获得一个栅帽与栅足自对准、左右对称的T形栅，用不着对位套刻，极大的降低了光刻难度，使成品率高，加工成本低。
(3)本发明所制造的T形栅势垒金属膜6的栅金属厚度比较厚，有利于器件性能的提高。
(4)本发明制造的T形栅座落在氮化硅(Si3N4)2介质上，虽然栅金属厚度比较厚，也不会倒伏，机械性能良好。
(5)本发明可以用较粗的掩膜版，获得很细的栅条，大大降低了制版精度和光刻难度，工艺难度小和容易操作，极有推广使用价值。
(6)本发明可用于2英寸以上大圆片半导体器件的批量生产，生产效率高。
附图说明
图1是本发明淀积氮化硅(Si3N4)2和涂两次上层光刻胶3、下层光刻胶4的工艺结构示意图。
图2是本发明光刻胶曝光显影后的工艺结构示意图。
图3是本发明淀积介质膜5后的工艺结构示意图。
图4是本发明反应离子刻蚀后的工艺结构示意图。
图5是本发明去除介质膜5后的工艺结构示意图。
图6是本发明蒸发金属、剥离后T形栅的结构示意图。
具体实施方式
参照图1至图6，本发明采取以下加工步骤：
(1)利用市场上通用的PECVD型淀积炉在砷化镓(GaAs)1衬底上淀积一层氮化硅(Si3N4)2膜，膜厚度为400至4000，实施例淀积的Si3N4膜厚度为2500，然后采用常规方法处理GaAs片子的正面，首先在Si3N4膜上涂一层上层光刻胶3，厚度为3000至15000，实施例上层光刻胶3采用市售上层型光刻胶，涂胶的厚度为1微米(1μm)。然后在光刻胶3上涂一层下层光刻胶4，厚度为3000至15000，实施例光刻胶4采用市售下层型光刻胶，涂胶的厚度为6000，并用市售通用烘箱前烘，前烘温度为100℃，时间为15分钟。(2)用一块掩膜版放在下层光刻胶4上，对位曝光显影，下层光刻胶4上曝光显影出近似矩形的光刻胶窗口。实施例采用1μm宽的掩膜版，对位后在常规曝光机上曝光10秒钟，再放在四甲基氢氧化铵比水等于1∶3的显影液中显影1分钟，在下层光刻胶4上得到一个近似1μm光刻胶窗口。
大面积曝光显影，上层光刻胶3上曝光显影出近似矩形的比下层光刻胶4尺寸大的光刻胶窗口，露出胶窗口底部的氮化硅(Si3N4)2。实施例用普通的泛光灯对上层光刻胶3大面积曝光5分钟，再放在四甲基氢氧化铵比水等于1∶3的显影液中显影1分钟，最后用普通烘箱后烘，后烘温度为100℃，时间为15分钟进行坚膜，在上层光刻胶3上得到一个比下层光刻胶4尺寸稍大的光刻胶窗口，同时露出胶窗口底部的氮化硅(Si3N4)2。
(3)再利用市场上通用的PECVD型淀积炉在下层光刻胶4、下层光刻胶4窗口和上层光刻胶3窗口中淀积一层介质膜5、介质膜淀积厚度为0.1μm至1.0μm，实施例介质膜5生长出Si02膜，淀积介质厚度为5000。
(4)采用市售通用的反应离子刻蚀机反应离子刻蚀下层光刻胶4上的介质膜5和上层光刻胶3、下层光刻胶4窗口中底部氮化硅(Si3N4)2上介质膜5和氮化硅2，在窗口底部的氮化硅(Si3N4)2膜和介质膜5上得到尺寸缩小了的狭窄窗口。
(5)用氢氟酸腐蚀液去除掉所有的介质膜5，留下氮化硅2膜，得到上、下层光刻胶3、4和氮化硅2膜组成的窗口。氢氟酸去除介质膜5采用的温度为20℃至80℃。实施例采用温度为40℃的氢氟酸，腐蚀时间1分钟，去除所有的介质膜5。实施例采用氮化硅2和介质膜5双层介质，利用这两种介质腐蚀速率差异大的特性(腐蚀比为1∶20)，在反应离子刻蚀后，去除腐蚀速率快的介质膜5后，由上、下层光刻胶3、4和氮化硅2构成栅窗口，
(6)对砷化镓1腐蚀挖槽，然后用市售电子束蒸发台在砷化镓(GaAs)1片上垂直蒸发势垒金属膜6，剥离掉砷化镓1上上、下层光刻胶3、4及上、下层光刻胶3、4上的势垒金属膜6，留下窗口内的势垒金属膜6，得到栅帽与栅足自对准、左右对称的T形栅。势垒金属膜6由钛(Ti)、铂(Pt)、金(Au)三层金属构成，
实施例势垒金属膜6的厚度钛(Ti)为1000，铂(Pt)为2000，金(Au)为7000。因此T形栅势垒金属膜6的栅金属厚度比较厚，有利于提高器件性能，并且T形栅座落在氮化硅2介质上，虽然栅金属厚度比较厚，也不会倒伏，有良好机械性能。本发明可以用较粗的掩膜版，获得很细的栅条，大大降低制版精度和光刻难度，便于批量生产，适用于2英寸以上大圆片半导体器件的研制和生产，提高生产效率。
Claims (3)
1.一种半导体器件栅帽与栅足自对准的T形栅加工方法，其特征在于它包含的加工步骤有：
在砷化镓(1)衬底上淀积一层氮化硅(2)膜，氮化硅(2)膜上涂一层下层光刻胶(3)，下层光刻胶(3)上涂一层上层光刻胶(4)；
用一块掩膜版放在上层光刻胶(4)上，对位曝光显影，上层光刻胶(4)上曝光显影出近似矩形的光刻胶窗口；
大面积曝光显影，下层光刻胶(3)上位于上层光刻胶(4)上的窗口的正下方处曝光显影出近似矩形的比上层光刻胶(4)上的窗口的尺寸大的光刻胶窗口，露出胶窗口底部的氮化硅(2)；
在上层光刻胶(4)上、上层光刻胶(4)窗口和下层光刻胶(3)窗口中淀积一层介质膜(5)，介质膜(5)淀积厚度为0.1μm至1.0μm；
反应离子刻蚀上层光刻胶(4)上的介质膜(5)和上层光刻胶(4)、下层光刻胶(3)窗口中底部氮化硅(2)上介质膜(5)和氮化硅(2)，在窗口底部的氮化硅(2)膜和介质膜(5)上得到尺寸缩小了的狭窄窗口；
用氢氟酸腐蚀液去除掉所有的介质膜(5)，留下氮化硅(2)膜；氮化硅(2)和介质膜(5)的腐蚀速率差异大，腐蚀比为1∶20；
对砷化镓(1)腐蚀挖槽后，在砷化镓(1)片上垂直蒸发势垒金属膜(6)，剥离掉砷化镓(1)上上层光刻胶(4)、下层光刻胶(3)及上层光刻胶(4)、下层光刻胶(3)上的势垒金属膜(6)，得到栅帽与栅足自对准的T形栅。
2.根据权利要求1所述的半导体器件栅帽与栅足自对准的T形栅加工方法，其特征在于砷化镓(1)衬底上淀积一层厚度为500至4000的氮化硅(2)膜，在氮化硅(2)膜上涂下层光刻胶(3)、上层光刻胶(4)的厚度分别为3000至15000。
3.根据权利要求1或2所述的半导体器件栅帽与栅足自对准的T形栅加工方法，其特征在于氢氟酸去除介质膜(5)采用的温度为20℃至80℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN00105221A CN1110065C (zh) | 2000-04-05 | 2000-04-05 | 半导体器件栅帽与栅足自对准的t形栅加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN00105221A CN1110065C (zh) | 2000-04-05 | 2000-04-05 | 半导体器件栅帽与栅足自对准的t形栅加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1273434A CN1273434A (zh) | 2000-11-15 |
| CN1110065C true CN1110065C (zh) | 2003-05-28 |
Family
ID=4577613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN00105221A Expired - Fee Related CN1110065C (zh) | 2000-04-05 | 2000-04-05 | 半导体器件栅帽与栅足自对准的t形栅加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1110065C (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7413942B2 (en) * | 2004-01-29 | 2008-08-19 | Rohm And Haas Electronic Materials Llc | T-gate formation |
| KR100647459B1 (ko) * | 2005-11-29 | 2006-11-23 | 한국전자통신연구원 | 티형 또는 감마형 게이트 전극의 제조방법 |
| CN101251713B (zh) * | 2008-04-07 | 2010-11-10 | 中国电子科技集团公司第十三研究所 | 深紫外光刻制作“t”型栅的方法 |
| US7943465B2 (en) * | 2009-01-26 | 2011-05-17 | Semiconductor Components Industries, Llc | Method for manufacturing a semiconductor component |
| CN102110738B (zh) * | 2009-12-25 | 2013-04-24 | 华东光电集成器件研究所 | 一种双面psd器件的制造方法 |
| JP5979495B2 (ja) * | 2013-03-19 | 2016-08-24 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板の製造方法 |
| CN105789037B (zh) * | 2016-03-18 | 2021-03-02 | 中国电子科技集团公司第五十五研究所 | 微波毫米波芯片的小尺寸栅制备方法 |
| CN107393959A (zh) * | 2017-07-07 | 2017-11-24 | 西安电子科技大学 | 基于自对准栅的GaN超高频器件及制作方法 |
| CN112645276B (zh) * | 2020-03-06 | 2024-02-09 | 腾讯科技（深圳）有限公司 | 铟柱及其制备方法 |
| CN112614777A (zh) * | 2020-12-18 | 2021-04-06 | 江苏能华微电子科技发展有限公司 | 一种t形栅极金属下部栅极沟道开口的自对准方法及器件 |
| CN112713084A (zh) * | 2020-12-29 | 2021-04-27 | 中国科学院微电子研究所 | 一种半导体结构的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4599790A (en) * | 1985-01-30 | 1986-07-15 | Texas Instruments Incorporated | Process for forming a T-shaped gate structure |
| EP0650185A1 (fr) * | 1993-10-18 | 1995-04-26 | France Telecom | Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques |
| CN1112288A (zh) * | 1995-02-21 | 1995-11-22 | 中国科学院微电子中心 | 在半导体表面制造t形栅极的方法 |
| CN1164760A (zh) * | 1996-05-03 | 1997-11-12 | 电子工业部第十三研究所 | 半导体器件的t形栅加工方法 |
| US5688704A (en) * | 1995-11-30 | 1997-11-18 | Lucent Technologies Inc. | Integrated circuit fabrication |
-
2000
- 2000-04-05 CN CN00105221A patent/CN1110065C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4599790A (en) * | 1985-01-30 | 1986-07-15 | Texas Instruments Incorporated | Process for forming a T-shaped gate structure |
| EP0650185A1 (fr) * | 1993-10-18 | 1995-04-26 | France Telecom | Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques |
| CN1112288A (zh) * | 1995-02-21 | 1995-11-22 | 中国科学院微电子中心 | 在半导体表面制造t形栅极的方法 |
| US5688704A (en) * | 1995-11-30 | 1997-11-18 | Lucent Technologies Inc. | Integrated circuit fabrication |
| CN1164760A (zh) * | 1996-05-03 | 1997-11-12 | 电子工业部第十三研究所 | 半导体器件的t形栅加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1273434A (zh) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0224699B1 (en) | Method of forming fine conductive lines, patterns and connnectors | |
| CN1110065C (zh) | 半导体器件栅帽与栅足自对准的t形栅加工方法 | |
| US4315984A (en) | Method of producing a semiconductor device | |
| JPS6233758B2 (zh) | ||
| JPH08203876A (ja) | パターン形成方法 | |
| JP3605567B2 (ja) | 化学増幅レジストを用いた透明導電膜の形成方法 | |
| CN1048354C (zh) | 半导体器件的t形栅加工方法 | |
| JPS62142323A (ja) | Ｘ線ホトリソグラフイに使用するマスクの加法的方法及びその結果得られるマスク | |
| JPH0313744B2 (zh) | ||
| JPH1154460A (ja) | 電導性構造を製造する方法 | |
| CN1248292C (zh) | 半导体器件栅凹槽与n+凹槽自对准加工方法 | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JP2682313B2 (ja) | 半導体の微細加工方法 | |
| JPH07130751A (ja) | アルミ系金属膜のパターニング方法 | |
| Ono et al. | High contrast x‐ray mask preparation | |
| CN102778818A (zh) | 一种用于碲镉汞深孔台面芯片薄膜制备的光刻方法 | |
| JP2665460B2 (ja) | Ｖ型溝を有するＧａＡｓ基板の製造方法 | |
| CN1420391A (zh) | 双层光刻过程 | |
| JPH07130741A (ja) | 半導体装置の製造方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| Keatch et al. | Microengineering techniques for fabricating planar foils for use in laser targets | |
| JPS59213131A (ja) | Ｘ線露光用マスクの製造方法 | |
| JPH06325691A (ja) | 微小真空素子の作製方法 | |
| JP3167398B2 (ja) | 半導体装置の製造方法 | |
| JPH0763049B2 (ja) | Ｘ線マスクの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |